KR100658291B1 - 평판표시장치 및 그 제조방법 - Google Patents

평판표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100658291B1
KR100658291B1 KR1020050115961A KR20050115961A KR100658291B1 KR 100658291 B1 KR100658291 B1 KR 100658291B1 KR 1020050115961 A KR1020050115961 A KR 1020050115961A KR 20050115961 A KR20050115961 A KR 20050115961A KR 100658291 B1 KR100658291 B1 KR 100658291B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
planarization
flat panel
panel display
Prior art date
Application number
KR1020050115961A
Other languages
English (en)
Inventor
고삼일
양남철
이성택
김무현
김선호
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050115961A priority Critical patent/KR100658291B1/ko
Application granted granted Critical
Publication of KR100658291B1 publication Critical patent/KR100658291B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 화소정의막의 뜯김 현상을 방지할 수 있는 평판표시장치 및 그 제조방법에 관한 것이다.
본 발명의 평판표시장치는 기판 상에 형성되는 박막 트랜지스터와, 상기 박막 트랜지스터 상에 형성되는 평탄화층과, 상기 평탄화층 상에 형성되는 접착강화층과, 상기 접착강화층 상에 형성되며, 상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극층과, 상기 제1 전극층을 포함하는 상기 접착강화층 상에 형성되며, 상기 제1 전극층을 적어도 부분적으로 노출시키는 개구부가 형성된 화소정의막과, 상기 화소정의막 상에 형성되는 발광층과, 상기 발광층과 화소정의막 상에 형성되는 제2 전극층을 포함한다.
이에 따라, 평판표시장치의 화소정의막의 접착특성을 향상시킬 수 있으며, 화소정의막의 뜯김 현상을 방지 할 수 있다.
접착강화층, 화소정의막, 플라즈마 고분자, 뜯김 방지

Description

평판표시장치 및 그 제조방법{flat panel display and method for making flat panel display using the same}
도 1은 종래기술에 따른 평판표시장치의 개략적인 측단면도이다.
도 2는 본 발명의 일 실시예에 따른 평판표시장치의 개략적인 측단면도이다.
도 3a 내지 도 3d는 본 발명에 일 실시예에 따른 평판표시장치 제조공정의 단계별 측단면도이다.
♣ 도면의 주요 부분에 대한 부호의 설명 ♣
100,200 : 기판 210 : 박막 트랜지스터
220 : 평탄화층 230 : 접착강화층
240 : 제1 전극층 250 : 화소정의막
260 : 개구부 270 : 발광층
280 : 제2 전극
본 발명은 평판표시장치 및 그 제조방법에 관한것으로, 보다 구체적으로 평탄화층 상에 접착강화층을 형성함으로써 화소정의막의 뜯김 현상을 방지할 수 있는 평판표시장치 및 그 제조방법에 관한 것이다.
이하에서는, 도면을 참조하여 평판표시장치를 구체적으로 설명한다. 도 1은 종래기술에 따른 평판표시장치의 개략적인 측단면도이다.
도 1을 참조하면, 평판표시장치(10)는 기판(100), 박막 트랜지스터(110), 평탄화층(120), 제1 전극층(130), 화소정의막(140), 발광층(150) 및 제2 전극층(160)을 포함한다.
평판표시장치(10)의 기판(100) 상에는 박막 트랜지스터(110)가 형성된다. 박막 트랜지스터(110)는 반도체층(111), 게이트 전극(112) 및 소스/드레인 전극(113a,113b)을 포함한다. 박막 트랜지스터(110) 상에는 평탄화층(120)이 형성되고, 평탄화층(120) 상에는 소스 또는 드레인 전극(113a,113b)과 전기적으로 연결된 제1 전극층(130)이 형성된다. 화소정의막(140)은 제1 전극층(130) 상에 형성되며, 제1 전극층(130)을 적어도 부분적으로 노출시키는 개구부(미도시)를 포함한다. 화소정의막(140) 상에는 발광층(150)이 형성된다. 발광층(150)과 화소정의막(140) 상에는 제2 전극층(160)이 형성된다.
그러나, 종래의 평판표시장치의 구조에 있어서, 평탄화층(120)과 화소정의막(140) 사이에 전위장벽(터널링)이 발생하여 전하의 이동이 안정적이지 못한 문제점을 갖고 있다. 이와 같이, 화소정의막(140)이 안정적으로 형성되지 못한 경우에는, 화소정의막(140)이 뜯길 수 있다는 문제점을 갖고 있다.
따라서, 본 발명의 목적은 전술한 종래의 문제점들을 해소하기 위해 도출된 발명으로, 평탄화층 상에 접착강화층을 형성함으로써 화소정의막의 뜯김 현상을 방지할 수 있는 평판표시장치 및 그 제조방법에 관한 것이다.
전술한 목적을 달성하기 위한, 본 발명의 일측면에 따르면, 본 발명의 평판표시장치는 기판 상에 형성되는 박막 트랜지스터와, 상기 박막 트랜지스터 상에 형성되는 평탄화층과, 상기 평탄화층 상에 형성되는 접착강화층과, 상기 접착강화층 상에 형성되며, 상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극층과, 상기 제1 전극층을 포함하는 상기 접착강화층 상에 형성되며, 상기 제1 전극층을 적어도 부분적으로 노출시키는 개구부가 형성된 화소정의막과, 상기 화소정의막 상에 형성되는 발광층과, 상기 발광층과 화소정의막 상에 형성되는 제2 전극층을 포함한다.
바람직하게는, 상기 접착강화층은 상기 제1 전극과 상기 평탄화층 상에 형성되며, 상기 접착강화층은 접착강화층은 플라즈마를 이용하여 형성되는 물질로 이루어진다. 상기 접착강화층은 siloxane 계열의 decamethylcyclopentasiloxane, cyclohexane, toluene, para-Xylene, decahydronaphthalene 및 그 혼합물로 구성되는 군에서 선택되는 하나로 이루어지며, 상기 접착강화층은 300Å 내지 2000Å 두께 범위에서 형성된다.
상기 평탄화층은 상기 박막 트랜지스터 상에 형성되는 제1 평탄화층과 상기 제1 평탄화층 상에 형성되는 제2 평탄화층으로 이루어지며, 상기 제1 평탄화층은 무기물로 형성되며 상기 제2 평탄화층은 유기물로 형성된다.
본 발명의 다른 일측면에 따르면, 기판 상에 박막 트랜지스터를 형성하는 단 계와, 상기 박막 트랜지스터 상에 평탄화층을 형성하는 단계와, 상기 평탄화층 상에 접착강화층을 형성하는 단계와, 상기 평탄화층과 접착강화층 상에 형성된 비아홀을 통해 상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극층을 형성하는 단계와, 상기 평탄화층과 제1 전극층 상에 형성되며, 상기 제1 전극층을 적어도 부분적으로 노출시키는 개구부를 포함하는 화소정의막을 형성하는 단계와, 상기 제1 전극층 상에 발광층을 형성하는 단계와, 상기 발광층과 화소정의막 상에 제2 전극층을 형성하는 단계를 포함한다.
이하에서는, 본 발명의 실시예들을 도시한 도면을 참조하여, 본 발명을 보다 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 따른 평판표시장치의 개략적인 측단면도이다.
도 2를 참조하면, 평판표시장치(20)는 기판(200), 박막 트랜지스터(210), 평탄화층(220), 접착강화층(230), 제1 전극층(240), 화소정의막(250), 개구부(260), 발광층(270) 및 제2 전극층(280)을 포함한다. 기판(200)은 유리 및 합성수지와 같은 절연성을 띠는 재질로 이루어진다.
박막 트랜지스터(210)는 기판(200) 상에 형성된다. 이 박막 트랜지스터(210)는 반도체층(212), 게이트 전극(214) 및 소스/드레인 전극(216a.216b)을 포함한다. 박막 트랜지스터(210)의 구조를 간단히 설명하면, 평판표시장치(20)의 기판(200) 상에는 제1 절연층(211)이 형성되며, 제1 절연층(211)은 버퍼층의 역할을 수행한다.
박막 트랜지스터의 반도체층(212)은 제1 절연층(211) 상에 형성되며, 이 반도체층(212)은 실리콘 및 유기물질 등으로 형성될 수 있다. 제2 절연층(213)은 반도체층(212) 상에 형성된다.
박막 트랜지스터의 게이트 전극(214)은 제2 절연층(213) 상에 형성되며, 게이트 전극(214)은 반도체층(212)의 채널영역(미도시)의 상부에 형성될 수 있다. 제3 절연층(215)은 게이트 전극(214) 상에 형성된다. 제1 내지 제3 절연층(211,213,215)은 산화막 또는 질화막 등으로 형성되며, 이들에 제한되지는 않는다.
박막 트랜지스터의 소스/드레인 전극(216a,216b)은 제 3 절연층(215)과 제2 절연층(213)에 형성된 콘택홀(미도시)을 통해 반도체층(212)과 전기적으로 연결되도록 형성된다.
평탄화층(220)은 박막 트랜지스터(210) 상에 형성되며, 무기물로 이루어진 제1 평탄화층(221)과 유기물로 이루어진 제2 평탄화층(222)을 포함한다. 제1 평탄화층(221)은 박막 트랜지스터(210) 상에 형성되며, 제2 평탄화층(222)은 제1 평탄화층(221) 상에 형성된다. 제1 평탄화층(221)은 산화실리콘(SiO2)과 질화실리콘(SiNx) 등의 무기 절연물질로 이루어지며, 제2 평탄화층(222)은 아크릴(Acryl)계 유기화합물, 폴리아미드, 폴리이미드 등의 유기 절연물질 등으로 이루어진다.
한편, 접착강화층(230)은 평탄화층(220) 상에 형성되며, 접착강화층(250)은 플라즈마를 이용하여 형성되며, 예컨대 플라즈마 고분자 중합법을 이용하여 형성되 는 플라즈마 고분자층이다.
일반적으로, 플라즈마 고분자를 이용하는 경우 제작조건, 예를들면, 증착 압력, carrier gas의 종류, flow rate 및 플라즈마 파워 등에 따라 다양한 특성을 가지고 있다. 보다 구체적으로, 플라즈마를 이용하여 증착된 박막은 핀-홀(pin-hole)이 없으며, 대면적 및 초박막 형태의 적층이 가능하며, 접착특성이 높으며 광학적으로도 가시광 영역에서 높은 투과도를 가지고 있다.
접착강화층(230)은 siloxane 계열의 decamethylcyclopentasiloxane, cyclohexane, toluene, para-Xylene, decahydronaphthalene 및 그 혼합물로 구성되는 군에서 선택되는 하나를 이용하여 형성된다. 접착강화층(230)의 두께는 대략 300Å 내지 2000Å로 형성하는 것이 바람직하다.
접착강화층(230)은 플라즈마 고분자 표면의 화학적 작용기(dangling bond)에 의하여 화소정의막(250)의 접착특성을 향상시킬 수 있으며, 접착강화층(230)은 황(S), 인(P) 등을 더 첨가함으로써 화학적 작용기(dangling bond)의 수를 더욱 증가시킬 수 있다. 단, 플루오르(fluorine) 계열의 프리커서(precusor)는 회로를 부식시킬 수 있으므로 접착강화층(230) 상에 첨가시키지 않는다.
접착강화층(230)은 증착후에 전처리 및 후처리(표면처리 및 UV경화), 즉, 고분자 플라즈마 접착강화층(230) 상에 수소-헬륨(H2-He)을 더 첨가함으로써, 접착강화층(230) 상에 탄소와 수소(C-H)의 결합이 증가된다. 이에 따라, 접착강화층(230) 표면의 화학적 작용기(dangling bond)의 수가 더욱 증가되며, 접착강화층 (230)의 열적 안정성이 증가된다. 또한, 접착강화층(230) 내의 적절한 교차결합(cross-linking)이 형성되어, 입자가 조밀하며 표면이 매끄러운 고밀도의 박막을 형성할 수 있다.
제1 전극층(240)은 평탄화층(220)에 형성된 비아홀(미도시)을 통해 소스 또는 드레인 전극(216a,216b)과 전기적으로 연결되도록 형성된다. 제1 전극층(240)은 단일층 또는 다중층으로 형성될 수 있으며, 알루미늄, 알루미늄 합금, 은, 은 합금 또는 ITO, IZO 등과 같은 도전성 금속 산화물을 이용할 수 있다.
화소정의막(250)은 접착강화층(230)과 제1 전극층(240) 상에 형성되며, 제1 전극층(240)을 적어도 부분적으로 노출시키는 개구부(260)를 포함한다.
발광층(270)은 제1 전극층(240)상에 형성되며, 발광층(270)은 정공 주입층, 정공수송층, 전자수송층 및 전자 주입층 중 일부를 포함할 수 있다. 제1 전극층(240)과 제2 전극층(280)으로부터 발광층(270)으로 주입된 정공 및 전자가 결합하면서 빛을 발생한다.
제2 전극층(280)은 발광층(270)과 화소정의막(250) 상에 형성되며, 제2 전극층(280)은 알루미늄(Al), 칼슘(Ca), 은(Ag), 알루미늄 합금, 은 합금 등 중 적어도 어느 하나에서 선택될 수 있다.
도 3a 내지 도 3d는 본 발명에 일 실시예에 따른 평판표시장치 제조공정의 단계별 측단면도로, 설명의 편의상, 전술한 도 2와 동일한 구성요소에 대한 구체적인 설명은 생략한다. 특히, 박막 트랜지스터가 형성된 기판에 대한 설명은 생략한 다.
먼저, 도 3a에서 보는 바와 같이, 박막 트랜지스터(210)가 형성된 기판(200) 상에 평탄화층(220)이 형성된다. 평탄화층(220)은 무기물로 이루어진 제1 평탄화층(221)과 유기물로 이루어진 제2 평탄화층(222)으로 이루어진다. 제1 평탄화층(221)은 산화실리콘(SiO2)과 질화실리콘(SiNx) 등의 무기절연물질로 이루어지며, 제2 평탄화층(222)는 아크릴(Acryl)계 유기화합물, 폴리아미드, 폴리이미드 등의 유기 절연물질 등으로 이루어진다. 제1 평탄화층(221)은 박막 트랜지스터(210) 상에 형성되며, 제2 평탄화층(222)은 제1 평탄화층(221) 상에 형성된다.
제1 전극층(230)은 상기 평탄화막(220) 상에 형성되며, 상기 평탄화막(220)의 일 영역을 에칭하여 상기 소스 및 드레인 전극(216a, 216b) 중 어느 하나가 노출되도록 형성된 비어홀(미도시)을 통해, 상기 소스 및 드레인 전극(216a, 216b) 중 어느 하나와 전기적으로 연결시킨다.
한편, 접착강화층(230)은 제1 전극층(240)을 포함하는 평탄화층(220) 상부에 형성되며, 접착강화층(230)은 플라즈마를 이용하여 형성되며, 예컨대 플라즈마 고분자 중합법을 이용하여 형성되는 플라즈마 고분자층이다.
일반적으로, 플라즈마 고분자를 이용하는 경우 제작조건, 예를 들면, 증착 압력, carrier gas의 종류, flow rate 및 플라즈마 파워 등에 따라 다양한 특성을 가지고 있다. 보다 구체적으로, 플라즈마를 이용하여 증착된 박막은 핀-홀(pin- hole)이 없으며, 대면적 및 초박막 형태의 적층이 가능하며, 접착특성이 높으며 광학적으로도 가시광 영역에서 높은 투과도를 가지고 있다.
접착강화층(230)은 siloxane 계열의 decamethylcyclopentasiloxane, cyclohexane, toluene, para-Xylene, decahydronaphthalene 및 그 혼합물로 구성되는 군에서 선택되는 하나를 이용하여 형성된다. 접착강화층(230)의 두께는 대략 300Å 내지 2000Å로 형성하는 것이 바람직하다.
접착강화층(230)은 플라즈마 고분자 표면의 화학적 작용기(dangling bond)에 의하여 화소정의막(250)의 접착특성을 향상시킬 수 있으며, 접착강화층(230) 상에 황(S), 인(P) 등을 더 첨가함으로써 화학적 작용기(dangling bond)의 수를 더욱 증가시킬 수 있다. 단, 플루오르(fluorine) 계열의 프리커서(precusor)는 회로를 부식시킬 수 있으므로 접착강화층(230) 상에 첨가시키지 않는다.
접착강화층(230)은 증착후에 전처리 및 후처리(표면처리 및 UV경화), 즉, 고분자 플라즈마 접착강화층(230) 상에 수소-헬륨(H2-He)을 더 첨가함으로써, 접착강화층(230) 상에 탄소와 수소(C-H)의 결합이 증가되어 접착강화층(340) 표면의 화학적 작용기(dangling bond)의 수가 더욱 증가되며, 접착강화층(340)의 열적 안정성이 증가된다. 또한, 접착강화층(230)차결합(cross-linking)이 형성되어, 입자가 조밀하며 표면이 매끄러운 고밀도의 박막을 형성할 수 있다.
화소정의막(250)은 평탄화층(220) 상에 형성되며, 제1 전극층(240)을 적어도 부분적으로 노출시키는 개구부(260)가 형성된다.
그 다음, 도 3b를 참조하면, 기판(200) 상에 발광층(270)을 형성하기 위해, 기판(200) 상에 발광층(270)이 형성된 도너필름(263)을 위치시킨다. 이때, 도너필름(273)의 발광층(270)이 상기 기판(200) 상부에 대향되도록 위치시킨다. 도너필름(273)은 기재기판(271), 기재기판(271) 상에 형성된 광-열 변환층(272), 광-열 변환층(272) 상에 형성된 발광층(270)을 포함한다. 상기 광-열 변환층(272)과 발광층(270) 사이에 층간삽입층(미도시)을 더 포함할 수 있다.
도너필름(273)을 구체적으로 설명하면, 기재기판(271)은 지지체 역할을 하며, 광투과율이 90% 이상인 기판을 사용한다. 기재기판(271)을 형성하는 물질로는 폴리에스테르, 폴리카보네이트, 폴리올레핀, 폴리비닐수지 등을 사용하는데, 그 중에서도 투명성이 우수한 폴리에틸렌테레프탈레이트(PET)가 가장 많이 사용된다.
광-열 변환층(272)은 발광층(270)이 기판(200) 등과 같은 수용체 상에 전사될 수 있는 전사에너지를 제공하는 역할을 하며, 레이저를 흡수하여 열에너지로 변환시켜 주는 광흡수재(radiation absorber)를 포함한다. 광-열 변환층(272)이 너무 얇게 형성되는 경우에는 에너지 흡수율이 낮아 광이 열로 변화되는 에너지 양이 작게 되어 팽창압력이 낮아지고, 투과되는 에너지가 커지게 되어 평판표시장치의 기판 회로에 손상을 주게 되므로, 1㎛ 내지 5㎛ 정도로 형성된다.
광-열 변환층(272)은 금속성 및 금속화합물을 이용하여 박막 형태로 형성된다. 보다 상세하게는, 스퍼터링 및 증발성 증착과 같은 건식 방법에 의해 형성될 수 있으며, 입상코팅은 결합제 및 임의의 적합한 건조 또는 습식코팅 방법을 이용 하여 형성될 수 있다. 광-열 변환층(272)을 보호하기 위한 층간삽입층(미도시)은 광-열 변환층(272)의 이물질이 발광층(270)에 들어가지 않도록 하는 역할을 한다.
그 다음, 도 3c를 참조하면, 기판(200) 상에 도너필름(273)을 위치시키고, 도너필름(273) 상에서 발광층(270)이 전사될 영역에 레이저를 조사한다. 도너필름(273) 상에 레이저가 조사되는 부분의 광-열 변환층(272)이 팽창함에 따라 발광층(270)이 팽창하면서 도너필름(273)으로부터 분리되어 기판(200)으로 패터닝된 발광층(260)이 전사된다.
이 후, 도 3d를 참조하면, 기판(200)에 발광층(270)이 전사되면 도너필름(273)과 기판(200)을 분리시킨다. 도너필름(273) 하부의 발광층(270) 중 레이저가 조사된 영역의 발광층(270)만 전사되고, 레이저가 조사되지 않은 영역의 발광층(270)은 도너필름(273) 상에 그대로 남아있게 된다. 발광층(270)이 전사된 뒤, 화소정의막(250) 및 발광층(270) 상에 제2 전극층(280)을 형성한다.
이상 본 발명을 상세히 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명이 속하는 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.
이상과 같이, 본 발명에 의하면, 평탄화층 상에 접착강화층을 형성함으로써 화소정의막의 접착특성을 향상시킬 수 있다. 화소정의막의 접착특성을 향상시김으 로써 화소정의막의 뜯김 현상을 방지할 수 있다.
이에 따라, 대면적의 고해상도 화소를 구현할 수 있는 평판표시장치를 형성할 수 있다.

Claims (8)

  1. 기판 상에 형성되는 박막 트랜지스터와,
    상기 박막 트랜지스터 상에 형성되는 평탄화층과,
    상기 평탄화층 상에 형성되는 접착강화층과,
    상기 접착강화층 상에 형성되며, 상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극층과,
    상기 제1 전극층을 포함하는 상기 접착강화층 상에 형성되며, 상기 제1 전극층을 적어도 부분적으로 노출시키는 개구부가 형성된 화소정의막과,
    상기 화소정의막 상에 형성되는 발광층과,
    상기 발광층과 화소정의막 상에 형성되는 제2 전극층을 포함하는 평판표시장치.
  2. 제1 항에 있어서, 상기 접착강화층은 플라즈마를 이용하여 형성되는 물질인 것을 특징으로 하는 평판표시장치.
  3. 제2 항에 있어서, 상기 접착강화층은 siloxane 계열의 decamethylcyclopentasiloxane, cyclohexane, toluene, para-Xylene, decahydronaphthalene 및 그 혼합물로 구성되는 군에서 선택되는 하나인 평판표시장치.
  4. 제2 항에 있어서, 상기 접착강화층은 300Å 내지 2000Å 두께 범위에서 형성되는 평판표시장치.
  5. 제1 항에 있어서, 상기 평탄화층은 상기 박막 트랜지스터 상에 형성되는 제1 평탄화층과 상기 제1 평탄화층 상에 형성되는 제2 평탄화층으로 이루어지는 평판표시장치.
  6. 제5 항에 있어서, 상기 제1 평탄화층은 무기물로 형성되며 상기 제2 평탄화층은 유기물로 형성되는 평판표시장치.
  7. 기판 상에 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터 상에 평탄화층을 형성하는 단계;
    상기 평탄화층 상에 접착강화층을 형성하는 단계;
    상기 평탄화층과 접착강화층 상에 형성된 비아홀을 통해 상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극층을 형성하는 단계;
    상기 평탄화층과 제1 전극층 상에 형성되며, 상기 제1 전극층을 적어도 부분적으로 노출시키는 개구부를 포함하는 화소정의막을 형성하는 단계;
    상기 제1 전극층 상에 발광층을 형성하는 단계;
    상기 발광층과 화소정의막 상에 제2 전극층을 형성하는 단계를 포함하는 평 판표시장치의 제조방법.
  8. 제7 항에 있어서, 상기 발광층은 레이저 열 전사법에 의해 형성되는 것을 특징으로 하는 평판표시장치의 제조방법.
KR1020050115961A 2005-11-30 2005-11-30 평판표시장치 및 그 제조방법 KR100658291B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050115961A KR100658291B1 (ko) 2005-11-30 2005-11-30 평판표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115961A KR100658291B1 (ko) 2005-11-30 2005-11-30 평판표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100658291B1 true KR100658291B1 (ko) 2006-12-14

Family

ID=37733514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115961A KR100658291B1 (ko) 2005-11-30 2005-11-30 평판표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100658291B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828520A (zh) * 2019-11-15 2020-02-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN111293147A (zh) * 2020-02-19 2020-06-16 合肥鑫晟光电科技有限公司 一种显示用基板及其制备方法、显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828520A (zh) * 2019-11-15 2020-02-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN110828520B (zh) * 2019-11-15 2022-09-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN111293147A (zh) * 2020-02-19 2020-06-16 合肥鑫晟光电科技有限公司 一种显示用基板及其制备方法、显示装置
CN111293147B (zh) * 2020-02-19 2024-02-09 合肥鑫晟光电科技有限公司 一种显示用基板及其制备方法、显示装置

Similar Documents

Publication Publication Date Title
KR100714011B1 (ko) 평판표시장치 및 그 제조방법
KR100873082B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
US8736163B2 (en) Organic electro-luminescence display device and method for fabricating the same
KR100882668B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
US9280007B2 (en) Method of manufacturing flexible display device
US7279239B2 (en) Laminating product including adhesion layer and laminate product including protective film
EP3091587B1 (en) Organic electronic device and fabrication method therefor
CN102106018B (zh) 发射辐射的装置和用于制造发射辐射的装置的方法
KR102113600B1 (ko) 유기 발광 다이오드 표시 장치 및 이의 제조 방법
WO2016026225A1 (zh) 一种有机发光显示装置及有机发光二极管的封装方法
US7549905B2 (en) Method of encapsulating an organic light emitting device
TWI236862B (en) Package for OLED device
KR20080001747A (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
TWI231724B (en) OLED device and EL device
CN109755409B (zh) 一种显示基板及其制作方法、显示装置
WO2017033823A1 (ja) 電子装置
KR100658291B1 (ko) 평판표시장치 및 그 제조방법
TWI360862B (en) Methods of forming gas barriers on electronic devi
US20060040425A1 (en) Circuit element and method of manufacturing the same
TWI707436B (zh) 封裝結構
KR100714002B1 (ko) 유기 전계 발광표시장치 및 그 제조방법
US20190326554A1 (en) Encapsulation structure of organic light emitting diode and encapsulating method
US9923173B2 (en) Optoelectronic component and method for producing an optoelectronic component
JP2006120726A (ja) 薄膜装置の製造方法、電気光学装置、及び電子機器
KR101022650B1 (ko) 평판 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 14