KR100657149B1 - Semiconductor device and manufacturing method therof - Google Patents

Semiconductor device and manufacturing method therof Download PDF

Info

Publication number
KR100657149B1
KR100657149B1 KR1020050109050A KR20050109050A KR100657149B1 KR 100657149 B1 KR100657149 B1 KR 100657149B1 KR 1020050109050 A KR1020050109050 A KR 1020050109050A KR 20050109050 A KR20050109050 A KR 20050109050A KR 100657149 B1 KR100657149 B1 KR 100657149B1
Authority
KR
South Korea
Prior art keywords
oxide film
gap
semiconductor device
preliminary
gapfill
Prior art date
Application number
KR1020050109050A
Other languages
Korean (ko)
Inventor
황종택
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050109050A priority Critical patent/KR100657149B1/en
Application granted granted Critical
Publication of KR100657149B1 publication Critical patent/KR100657149B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

A semiconductor device and its manufacturing method are provided to prevent generation of voids and enhance reliability by using a preliminary gap-fill oxidation layer. A plurality of metal lines(120,122) are formed on an upper surface of a semiconductor substrate(100). A preliminary gap-fill oxidation layer is deposited to an overhang starting point on the semiconductor substrate and the metal lines. A first gap-fill oxidation layer(135) is formed by removing a part of the preliminary gap-fill oxidation layer by using an Ar gas. A second gap-fill oxidation layer(140) is formed on an upper surface of the first gap-fill oxidation layer.

Description

반도체 소자의 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEROF}Method for manufacturing a semiconductor device {SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEROF}

도 1은 일반적인 스퍼터링 장치에 대한 간략도이다.1 is a schematic diagram of a typical sputtering apparatus.

도 2내지 도 4는 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 제조 단계별로 도시한 도면이다.2 to 4 are diagrams illustrating manufacturing steps of a semiconductor device according to one embodiment of the present invention.

도 5 내지 도 7은 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 제조 단계별로 도시한 도면이다.5 to 7 are diagrams illustrating manufacturing steps of a semiconductor device according to another exemplary embodiment of the present invention.

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 반도체 소자의 갭필 산화막(gap-fill oxidation)의 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a gap-fill oxide film of a semiconductor device.

일반적으로 반도체 소자의 금속 배선은 알루미늄, 알루미늄 합금 또는 구리 등의 금속 박막을 이용하여 반도체 소자의 전기적 접속 및 패드 접속을 통해 반도체 기판 내에 형성되어 있는 회로를 연결한다.Generally, the metal wiring of a semiconductor element connects the circuit formed in the semiconductor substrate through the electrical connection and the pad connection of a semiconductor element using the metal thin film, such as aluminum, aluminum alloy, or copper.

이러한 금속 배선은 다층 구조로 만들어 질 수 있다. 이 경우 하부 금속 배선과 상부 금속 배선 사이에는 하부 금속 배선과 상부 금속 배선을 절연하고 접촉 구로 하부 금속 배선과 상부 금속 배선을 연결하는 금속간 절연막(inter-metal dielectric, IMD)이 존재한다.Such metal wiring can be made of a multilayer structure. In this case, an inter-metal dielectric (IMD) exists between the lower metal wiring and the upper metal wiring to insulate the lower metal wiring and the upper metal wiring and connect the lower metal wiring and the upper metal wiring through contact holes.

근래에 들어 반도체 소자가 고집적화, 고밀도화되어 감에 따라 금속 배선 사이의 이격 공간이 줄어들어 금속 배선 사이를 금속간 절연물로 채우는 갭필 공정의 진행이 어렵다.In recent years, as semiconductor devices have become highly integrated and densified, the gap space between metal wires is reduced, making it difficult to proceed with the gapfill process of filling the metal wires with an intermetallic insulator.

이와 같은 문제를 해결하기 위해, 종래의 갭필 공정은 BPSG(boron phosphorous silicate glass)와 같이 매립이나 평탄화가 용이한 물질을 사용하여 금속 배선 위에 만드는 방법으로 이루어진다.In order to solve such a problem, the conventional gap fill process is made by using a material that is easy to bury or planarize, such as BPSG (boron phosphorous silicate glass) on the metal wiring.

그러나 반도체 소자의 금속 배선의 높이는 그대로 유지하면서 갭을 줄이는 경향으로 설계되고 있어 반도체 소자의 종횡비(aspect ratio)가 커져 금속간 절연막은 오버행(overhang)을 가진다. 이와 같이 금속간 절연막이 오버행을 가짐에 따라 금속간 절연막은 금속 배선 사이의 갭(gap) 내부를 충분히 매립하지 못하여 보이드(void)가 발생한다.However, it is designed to reduce the gap while maintaining the height of the metal wiring of the semiconductor device, so that the aspect ratio of the semiconductor device becomes large, and the intermetallic insulating film has an overhang. As such, as the intermetallic insulating film has an overhang, voids are generated because the intermetallic insulating film does not sufficiently fill the gap between the metal wires.

이러한 보이드는 반도체 소자 동작시 누설 전류를 발생하여 반도체 소자의 신뢰성을 저하한다.Such voids generate leakage current during operation of the semiconductor device, thereby lowering the reliability of the semiconductor device.

따라서, 본 발명에서는 서로 이웃하는 금속 배선 사이에 존재하는 금속간 절연막에 보이드가 발생하는 것을 방지하여 반도체 소자의 신뢰성을 향상시키는 것을 목적으로 한다.Therefore, an object of the present invention is to improve the reliability of a semiconductor device by preventing voids from occurring in an intermetallic insulating film existing between adjacent metal wirings.

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 반도체 기판 위에 금속 배선을 형성하는 단계, 상기 반도체 기판 및 상기 금속 배선 위에 예비 갭필 산화막을 증착하는 단계, 상기 예비 갭필 산화막을 아르곤(Ar)가스를 이용하여 소정의 두께로 제거하여 제1 갭필 산화막을 형성하는 단계, 그리고 상기 제1 갭필 산화막 위에 제2 갭필 산화막을 형성하는 단계를 포함하며, 상기 제1 및 제2 갭필 산화막은 상기 갭을 완전히 매립한다.The present invention relates to a method for manufacturing a semiconductor device, comprising: forming a metal wiring on a semiconductor substrate, depositing a preliminary gap fill oxide film on the semiconductor substrate and the metal wiring, and using argon (Ar) gas as the preliminary gap fill oxide film. Removing the film to a predetermined thickness to form a first gapfill oxide film, and forming a second gapfill oxide film on the first gapfill oxide film, wherein the first and second gapfill oxide films completely fill the gaps. .

반도체 기판 위에 금속 배선을 형성하는 단계, 상기 반도체 기판 및 상기 금속 배선 위에 예비 갭필 산화막을 증착하는 단계, 상기 예비 갭필 산화막을 아르곤(Ar)과 아르곤(Ar) 원자보다 원자 반경이 작은 8족 원소를 혼합한 가스를 이용하여 소정의 두께로 제거하여 제1 갭필 산화막을 형성하는 단계, 그리고 상기 제1 갭필 산화막 위에 제2 갭필 산화막을 형성하는 단계를 포함하며, 상기 제1 및 제2 갭필 산화막은 상기 갭을 완전히 매립한다.Forming a metal wiring on the semiconductor substrate, depositing a preliminary gapfill oxide film on the semiconductor substrate and the metal wiring, and forming the preliminary gapfill oxide film as a Group 8 element having an atomic radius smaller than that of argon (Ar) and argon (Ar) atoms. Forming a first gapfill oxide film by removing the mixed gas to a predetermined thickness using a mixed gas; and forming a second gapfill oxide film on the first gapfill oxide film, wherein the first and second gapfill oxide films are formed in the first gapfill oxide film. Fill the gap completely.

상기 예비 갭필 산화막의 증착은 상기 예비 갭필 산화막에 오버행(overhang)이 발생하는 시점까지일 수 있다.The deposition of the preliminary gap fill oxide layer may be until a time point at which an overhang occurs in the preliminary gap fill oxide layer.

아르곤(Ar) 원자보다 원자 반경이 작은 8족 원소는 헬륨(He)일 수 있다.A group 8 element having an atomic radius smaller than that of argon (Ar) may be helium (He).

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없 는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, area, plate, etc. is over another part, this includes not only the part directly above the other part but also another part in the middle. On the contrary, when a part is just above another part, it means that there is no other part in the middle.

이제 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.Now, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 1은 고밀도 플라즈마 화학 기상 증착 장치(high density plasma chemical vapor deposition device)를 개략적으로 도시한 도면이다.1 is a schematic illustration of a high density plasma chemical vapor deposition device.

도 1에 도시한 바와 같이, 반도체 소자의 제조 장치인 반응 챔버(chamber)(200) 내의 하부에는 반도체 기판(250)을 지지하는 척(chuck)(240)과 반도체 기판(250)을 상하로 이동할 수 있는 리프트(210)가 있다.As shown in FIG. 1, a chuck 240 and a semiconductor substrate 250 for supporting the semiconductor substrate 250 are moved upward and downward in a lower portion of the reaction chamber 200, which is a device for manufacturing a semiconductor device. There is a lift 210.

이와 같은 반응 챔버(200)는 바이어스 전원(bias power source)(220) 및 플라스마 전원(plasma power source)(280)에 접속된다. 그리고 반응 챔버(200) 내부에 공정에 따라 적용하는 가스를 각각 공급하는 가스 저장소(230)가 가스 배관(260)을 통해 샤워 헤드(shower head)(270)와 연결되어 있다.The reaction chamber 200 is connected to a bias power source 220 and a plasma power source 280. In addition, a gas reservoir 230 for supplying a gas applied according to a process in the reaction chamber 200 is connected to a shower head 270 through a gas pipe 260.

그러면 본 발명의 한 실시예에 따른 반도체 소자 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.Next, a semiconductor device and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2내지 도 4는 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 제조 단계별로 도시한 도면이다.2 to 4 are diagrams illustrating manufacturing steps of a semiconductor device according to one embodiment of the present invention.

도 2에 도시한 바와 같이, 소자 분리막(50)과 고농도 접합 영역(90)이 형성된 반도체 기판(100) 위에 게이트 절연막(60) 및 게이트 전극(70)을 차례로 형성하고, 게이트 절연막(60) 및 게이트 전극(70) 측벽에 스페이서(80)를 형성한다. 그리고 반도체 기판(100), 스페이서(80) 및 게이트 전극(70) 위에 접촉구(115)를 가 지는 절연막(110)을 형성하고 절연막(110) 위에 금속층(도시하지 않음)을 적층하고 그 위에 감광막(도시하지 않음)을 두어 금속층을 식각하여 절연막(110)의 접촉구(115)를 채우며 일부 절연막(110) 위에 존재하는 금속배선(120, 122)을 형성한다.As shown in FIG. 2, the gate insulating film 60 and the gate electrode 70 are sequentially formed on the semiconductor substrate 100 on which the device isolation film 50 and the high concentration junction region 90 are formed, and the gate insulating film 60 and The spacer 80 is formed on the sidewall of the gate electrode 70. An insulating film 110 having a contact hole 115 is formed on the semiconductor substrate 100, the spacer 80, and the gate electrode 70, and a metal layer (not shown) is stacked on the insulating film 110, and a photoresist film is formed thereon. A metal layer is etched (not shown) to fill the contact hole 115 of the insulating film 110 to form the metal wires 120 and 122 existing on the insulating film 110.

그런 다음, 금속배선(120, 122) 위에 예비 갭필 산화막(gap-fill oxidation)(130)을 도 1에 도시한 반응 챔버(200)를 이용하여 증착한다.Thereafter, a preliminary gap-fill oxidation 130 is deposited on the metallization lines 120 and 122 using the reaction chamber 200 shown in FIG. 1.

이때, 금속 배선(102, 122) 위에 증착되는 예비 갭필 산화막(130)은 서로 이웃하는 금속배선(120, 122) 사이에 존재하는 갭(gap) 위에 증착되는 갭필 산화막(132)보다 쉽게 증착된다. 이에 따라 금속 배선(120, 122) 사이에 존재하는 갭 입구에 오버행(overhang)이 발생한다. 이로 인해 갭필 산화막(130, 132)이 갭 내부를 충분히 채우지 못하여 보이드(void)가 생길 수 있다. 여기서, 보이드는 반도체 소자 동작시 누설 전류를 발생시켜 반도체 소자의 신뢰성을 저하할 수 있다.In this case, the preliminary gap fill oxide film 130 deposited on the metal wires 102 and 122 is more easily deposited than the gap fill oxide film 132 deposited on the gap between the adjacent metal wires 120 and 122. As a result, an overhang occurs in a gap inlet existing between the metal wires 120 and 122. As a result, the gap fill oxide layers 130 and 132 may not sufficiently fill the gap, thereby causing voids. Here, the voids may generate leakage current during the operation of the semiconductor device, thereby lowering the reliability of the semiconductor device.

따라서 본 발명에서는 갭 입구가 좁아지는 시점을 사전 실험을 통해 파악하여 예비 갭필 산화막(130) 증착 공정 진행도중 갭 입구가 오버행으로 인해 좁아지려 할 때 예비 갭필 산화막(130)의 증착을 멈추고 도 3에 도시한 바와 같이, 가스 저장소(230)에 있는 아르곤(Ar) 불활성 기체를 가스 배관(260)을 통해 반응 챔버(200) 내로 주입하여 갭필 산화막(130)의 오버행을 충분히 제거하여 하부 갭필 산화막(135)을 형성한다.Therefore, in the present invention, when the gap inlet is narrowed through the pre-experiment through the preliminary experiment, the deposition of the preliminary gapfill oxide 130 is stopped when the gap inlet is narrowed due to the overhang. As illustrated, the argon (Ar) inert gas in the gas reservoir 230 is injected into the reaction chamber 200 through the gas pipe 260 to sufficiently remove the overhang of the gapfill oxide film 130 to thereby lower the gapfill oxide film 135. ).

그 다음 도 4에 도시한 바와 같이, 하부 갭필 산화막(135) 위에 상부 갭필 산화막(140)을 다시 증착하여 갭 영역에 하부 및 상부 갭필 산화막(135, 140)을 충분히 매립함으로써 종래에 보이드 발생으로 인한 반도체 소자의 누설 전류를 방지 할 수 있다.Then, as shown in FIG. 4, the upper gap fill oxide layer 140 is again deposited on the lower gap fill oxide layer 135 to sufficiently fill the lower and upper gap fill oxide layers 135 and 140 in the gap region, thereby causing the conventional void generation. The leakage current of the semiconductor device can be prevented.

다음으로 도 5 내지 도 7을 참고하여 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법에 대해 상세히 설명한다.Next, a method of manufacturing a semiconductor device according to another exemplary embodiment of the present invention will be described in detail with reference to FIGS. 5 to 7.

도 5 내지 도 7은 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 제조 단계별로 도시한 도면이다.5 to 7 are diagrams illustrating manufacturing steps of a semiconductor device according to another exemplary embodiment of the present invention.

여기서, 도 5 내지 도 7은 도 2 내지 도 4와 거의 동일한 층 구조를 가진다.5 to 7 have a layer structure substantially the same as that of FIGS. 2 to 4.

따라서, 도 5 내지 도 7의 도면에서 도 2 내지 도 4와 동일한 층의 도면 부호는 도 2내지 도 4의 도면 부호와 동일하게 적용하고 중복되는 설명은 생략한다.Therefore, in the drawings of FIGS. 5 to 7, the same reference numerals as those of FIGS. 2 to 4 are the same as those of FIGS. 2 to 4, and descriptions thereof will not be repeated.

도 5에 도시한 바와 같이, 반도체 기판(100) 위에 게이트 절연막(60) 및 게이트 전극(70)을 차례로 형성하고, 게이트 절연막(60) 및 게이트 전극(70) 측벽에 스페이서(80)를 형성하고, 반도체 기판(100), 스페이서(80) 및 게이트 전극(70) 위에 금속간 절연막(inter-metal dielectric)(110)을 형성하고 그 위에 금속배선(120, 122)을 형성한다. 그리고 금속배선(120, 122) 위에 예비 갭필 산화막(130) 증착 공정을 도 1에 도시한 반응 챔버(200)를 이용하여 진행한다. 이때, 금속 배선(120, 122) 사이에 존재하는 갭 입구에 증착하는 예비 갭필산화막(130)에 오버행(overhang)이 발생하는 것을 방지하기 위해 갭 입구가 좁아지는 시점을 사전 실험을 통해 파악한다.As shown in FIG. 5, a gate insulating film 60 and a gate electrode 70 are sequentially formed on the semiconductor substrate 100, and spacers 80 are formed on sidewalls of the gate insulating film 60 and the gate electrode 70. The inter-metal dielectric 110 is formed on the semiconductor substrate 100, the spacer 80, and the gate electrode 70, and the metal wirings 120 and 122 are formed thereon. In addition, the deposition process of the preliminary gap fill oxide layer 130 on the metal lines 120 and 122 is performed using the reaction chamber 200 shown in FIG. 1. In this case, in order to prevent an overhang from occurring in the preliminary gap fill oxide film 130 deposited at the gap inlet existing between the metal lines 120 and 122, the time point at which the gap inlet is narrowed is determined through a preliminary experiment.

그 다음, 예비 갭필 산화막(130) 증착 공정을 진행하는 도중 사전 실험 데이터에 따라 갭 입구가 좁아지려 할 때 예비 갭필 산화막(130)의 증착을 멈추고 도 6에 도시한 바와 같이, 아르곤(Ar) 및 헬륨(He) 불활성 기체를 사용하여 예비 갭필 산화막(130)에 스퍼터링(sputtering) 작업을 실시하여 갭 입구에 어느 정도 돌출된 부분을 충분히 제거하여 제1 갭필 산화막(170)을 형성한다.Next, when the gap inlet is narrowed according to pre-experimental data during the preliminary gap fill oxide film 130 deposition process, deposition of the preliminary gap fill oxide film 130 is stopped, and as shown in FIG. 6, argon (Ar) and The preliminary gap fill oxide film 130 is sputtered using helium inert gas to sufficiently remove portions protruding to the gap inlet to form a first gap fill oxide film 170.

그 다음, 도 7에 도시한 바와 같이, 제1 갭필 산화막(170) 위에 제2 갭필 산화막(180)을 다시 증착하여 갭 영역에 제1 및 제2 갭필 산화막(170, 180)을 충분히 매립함으로써 종래에 보이드 발생으로 인한 반도체 소자의 누설 전류를 방지할 수 있다.Next, as shown in FIG. 7, the second gap fill oxide film 180 is deposited again on the first gap fill oxide film 170 to sufficiently fill the first and second gap fill oxide films 170 and 180 in the gap region. It is possible to prevent the leakage current of the semiconductor device due to the generation of voids.

이와 같이 반응 챔버(200) 내에 가스 저장소(230)에 저장된 아르곤 및 헬륨 불활성 가스를 주입하여 갭필 산화막(130)의 오버행을 제거할 경우, 앞서 서술한 본 발명의 한 실시예에서 아르곤 불활성 기체만으로 갭필 산화막(130)의 오버행을 제거할 때보다 더 큰 플라스마 밀도로 오버행을 제거할 수 있으므로 공정 시간을 단축할 수 있고 생산률을 높일 수 있다. 이때, 헬륨 가스는 아르곤 원자보다 원자 반경이 작은 8족 원소로 대체할 수 있다.As described above, when the overhang of the gapfill oxide layer 130 is removed by injecting argon and helium inert gas stored in the gas reservoir 230 into the reaction chamber 200, in the above-described embodiment of the present invention, the gapfill is formed using only argon inert gas. Since the overhang can be removed at a higher plasma density than when the overhang of the oxide film 130 is removed, the process time can be shortened and the production rate can be increased. In this case, the helium gas may be replaced with a Group 8 element having an atomic radius smaller than that of argon atoms.

본 발명에 따르면 이웃하는 금속 배선 사이에 존재하는 갭 입구에 증착되는 예비 갭필 산화막에 오버행이 발생하는 시점을 사전 실험을 통해 파악하여 예비 갭필 산화막을 증착하는 공정을 진행하다가 오버행이 발생하는 시점을 발견하면 예비 갭필 산화막 증착 공정을 중지하고 아르곤 가스 또는 아르곤 가스와 아르곤 보다 원자 반경이 작은 8족 원소로 이루어진 가스를 사용하여 예비 갭필 산화막의 오버행을 제거하는 스퍼터링 공정을 실시하여 금속 배선 사이에 존재하는 갭을 완전히 매립하는 갭필 산화막을 형성함으로써 보이드가 발생하는 것을 방지하여 반도체 소 자의 신뢰성을 향상할 수 있다.According to the present invention, when an overhang occurs in a preliminary gap fill oxide film deposited at a gap inlet existing between neighboring metal lines, a preliminary experiment is carried out to find a point where an overhang occurs while the preliminary gap fill oxide film is deposited. Then, the gap between the metal wirings is stopped by stopping the preliminary gap fill oxide film deposition process and performing a sputtering process to remove the overhang of the preliminary gap fill oxide film by using argon gas or argon gas and a gas composed of group 8 elements having an atomic radius smaller than that of argon. By forming a gap fill oxide film that completely fills the voids, voids can be prevented from occurring, thereby improving the reliability of semiconductor devices.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.

Claims (4)

반도체 기판 위에 금속 배선을 형성하는 단계,Forming a metal wiring on the semiconductor substrate, 상기 반도체 기판 및 상기 금속 배선 위에 오버행(overhang)이 발생하는 시점까지 예비 갭필 산화막을 증착하는 단계,Depositing a preliminary gap fill oxide layer on the semiconductor substrate and the metal wiring until a point at which an overhang occurs; 상기 예비 갭필 산화막을 아르곤(Ar)가스를 이용하여 소정의 두께로 제거하여 제1 갭필 산화막을 형성하는 단계, 그리고Removing the preliminary gap fill oxide film to a predetermined thickness using argon (Ar) gas to form a first gap fill oxide film; and 상기 제1 갭필 산화막 위에 제2 갭필 산화막을 형성하는 단계Forming a second gapfill oxide film on the first gapfill oxide film 를 포함하는 반도체 소자의 제조 방법.Method for manufacturing a semiconductor device comprising a. 반도체 기판 위에 금속 배선을 형성하는 단계,Forming a metal wiring on the semiconductor substrate, 상기 반도체 기판 및 상기 금속 배선 위에 오버행(overhang)이 발생하는 시점까지 예비 갭필 산화막을 증착하는 단계,Depositing a preliminary gap fill oxide layer on the semiconductor substrate and the metal wiring until a point at which an overhang occurs; 상기 예비 갭필 산화막을 아르곤(Ar)과 아르곤(Ar) 원자보다 원자 반경이 작은 8족 원소를 혼합한 가스를 이용하여 소정의 두께로 제거하여 제1 갭필 산화막을 형성하는 단계, 그리고Removing the preliminary gapfill oxide film to a predetermined thickness by using a gas mixed with argon (Ar) and a Group 8 element having an atomic radius smaller than that of argon (Ar) atoms to form a first gapfill oxide film, and 상기 제1 갭필 산화막 위에 제2 갭필 산화막을 형성하는 단계Forming a second gapfill oxide film on the first gapfill oxide film 를 포함하는 반도체 소자의 제조 방법.Method for manufacturing a semiconductor device comprising a. 삭제delete 제2항에서,In claim 2, 아르곤(Ar) 원자보다 원자 반경이 작은 8족 원소는 헬륨(He)인 반도체 소자의 제조 방법.A method of manufacturing a semiconductor device in which a Group 8 element having an atomic radius smaller than that of argon (Ar) is helium (He).
KR1020050109050A 2005-11-15 2005-11-15 Semiconductor device and manufacturing method therof KR100657149B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050109050A KR100657149B1 (en) 2005-11-15 2005-11-15 Semiconductor device and manufacturing method therof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050109050A KR100657149B1 (en) 2005-11-15 2005-11-15 Semiconductor device and manufacturing method therof

Publications (1)

Publication Number Publication Date
KR100657149B1 true KR100657149B1 (en) 2006-12-13

Family

ID=37733189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050109050A KR100657149B1 (en) 2005-11-15 2005-11-15 Semiconductor device and manufacturing method therof

Country Status (1)

Country Link
KR (1) KR100657149B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263443A (en) * 1994-03-18 1995-10-13 Mitsubishi Electric Corp Semiconductor device and its manufacture
KR20000010134A (en) * 1998-07-30 2000-02-15 윤종용 Method for manufacturing semiconductor apparatus
KR100241516B1 (en) 1993-12-09 2000-03-02 김영환 Method of forming interlayer insulating film of semiconductor device
KR20030086089A (en) * 2002-05-03 2003-11-07 아남반도체 주식회사 Fabrication method of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241516B1 (en) 1993-12-09 2000-03-02 김영환 Method of forming interlayer insulating film of semiconductor device
JPH07263443A (en) * 1994-03-18 1995-10-13 Mitsubishi Electric Corp Semiconductor device and its manufacture
KR20000010134A (en) * 1998-07-30 2000-02-15 윤종용 Method for manufacturing semiconductor apparatus
KR20030086089A (en) * 2002-05-03 2003-11-07 아남반도체 주식회사 Fabrication method of semiconductor device

Similar Documents

Publication Publication Date Title
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
KR100657149B1 (en) Semiconductor device and manufacturing method therof
KR20080061075A (en) Method of forming a metal line in semiconductor device
KR100876532B1 (en) Manufacturing Method of Semiconductor Device
US6576555B2 (en) Method of making upper conductive line in dual damascene having lower copper lines
US11990365B2 (en) Method for manufacturing semiconductor device
KR101095998B1 (en) Method for forming semiconductor device
US7951706B2 (en) Method of manufacturing metal interconnection
KR100681681B1 (en) Method for forming inter metal dielectrics and semiconductor devices formed using the method
KR20020047523A (en) Method of forming a dielectric layer in a semiconductor device
KR100784094B1 (en) Method of forming a dielectric layer in semiconductor device
KR100639457B1 (en) Method for fabricating metal line in semiconductor device
JP2007188911A (en) Semiconductor device, and method of manufacturing same
KR100752177B1 (en) Method for Forming Inter Metal Dielectrics
KR100698743B1 (en) Method of manufacturing semiconductor device
KR100459063B1 (en) Method for manufacturing intermetal dielectric layer of semiconductor device
KR100253337B1 (en) Method for forming metal wire of semiconductor device
KR20020048720A (en) A method for forming damascene metal wire using copper
KR20010063640A (en) Method for forming interlayer dielectric of semiconductor device
KR101161665B1 (en) Method for forming multi layer metal wiring of semiconductor device
KR100613376B1 (en) Manufacturing method of semiconductor device
KR100582372B1 (en) A method for forming damascene type metal wire
KR20120024907A (en) Method for forming metal line of semiconductor device
KR20080002444A (en) Method of manufacturing semiconductor device
KR20080002489A (en) Method for forming metal line of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee