KR100653214B1 - Method of depositing thin film using polarity treatment - Google Patents
Method of depositing thin film using polarity treatment Download PDFInfo
- Publication number
- KR100653214B1 KR100653214B1 KR1020050115223A KR20050115223A KR100653214B1 KR 100653214 B1 KR100653214 B1 KR 100653214B1 KR 1020050115223 A KR1020050115223 A KR 1020050115223A KR 20050115223 A KR20050115223 A KR 20050115223A KR 100653214 B1 KR100653214 B1 KR 100653214B1
- Authority
- KR
- South Korea
- Prior art keywords
- precursor
- thin film
- treatment
- trench
- deposited
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000010409 thin film Substances 0.000 title claims abstract description 52
- 238000000151 deposition Methods 0.000 title claims abstract description 22
- 239000002243 precursor Substances 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 230000002209 hydrophobic effect Effects 0.000 claims abstract description 34
- 230000010287 polarization Effects 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 150000002894 organic compounds Chemical class 0.000 claims abstract description 8
- 150000002484 inorganic compounds Chemical class 0.000 claims abstract description 7
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 7
- 238000006243 chemical reaction Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 27
- 238000001179 sorption measurement Methods 0.000 claims description 18
- 238000010926 purge Methods 0.000 claims description 15
- 238000007736 thin film deposition technique Methods 0.000 claims description 14
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 11
- 238000000427 thin-film deposition Methods 0.000 claims description 11
- 238000009832 plasma treatment Methods 0.000 claims description 10
- 239000006227 byproduct Substances 0.000 claims description 7
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 238000010521 absorption reaction Methods 0.000 abstract 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 1
- 229910052593 corundum Inorganic materials 0.000 abstract 1
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 28
- 239000010408 film Substances 0.000 description 28
- 239000007789 gas Substances 0.000 description 21
- 239000010410 layer Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 14
- 230000008021 deposition Effects 0.000 description 8
- 238000005086 pumping Methods 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 239000011261 inert gas Substances 0.000 description 7
- 238000007654 immersion Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000011066 ex-situ storage Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- NSYDOBYFTHLPFM-UHFFFAOYSA-N 2-(2,2-dimethyl-1,3,6,2-dioxazasilocan-6-yl)ethanol Chemical compound C[Si]1(C)OCCN(CCO)CCO1 NSYDOBYFTHLPFM-UHFFFAOYSA-N 0.000 description 1
- 101000915175 Nicotiana tabacum 5-epi-aristolochene synthase Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GSEJCLTVZPLZKY-UHFFFAOYSA-N Triethanolamine Chemical compound OCCN(CCO)CCO GSEJCLTVZPLZKY-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004899 motility Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 235000013616 tea Nutrition 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
Abstract
Description
도 1은 일반적인 트렌치 커패시터를 포함하는 DRAM의 단면도이다.1 is a cross-sectional view of a DRAM including a typical trench capacitor.
도 2a 내지 도 2d는 종래 열확산 방법으로 트렌치 커패시터의 매립형 플레이트를 형성하고 산화막 증착 방법으로 칼라를 형성하는 방법을 보이는 단면도들이다. 2A to 2D are cross-sectional views illustrating a method of forming a buried plate of a trench capacitor by a conventional thermal diffusion method and forming a color by an oxide film deposition method.
도 3a 내지 도 3c는 종래 기체상 도핑, 플라즈마 이머젼 이온 주입 방법으로 트렌치 커패시터의 매립형 플레이트를 형성하고 LOCOS 방법으로 칼라를 형성하는 방법을 보이는 단면도들이다. 3A to 3C are cross-sectional views illustrating a method of forming a buried plate of a trench capacitor using a conventional gas phase doping and plasma immersion ion implantation method and forming a collar using a LOCOS method.
도 4a와 도 4b는 트렌치 커패시터를 제조하는 종래의 다른 방법을 보이는 단면도들이다. 4A and 4B are cross-sectional views showing another conventional method of manufacturing trench capacitors.
도 5는 트렌치 커패시터 제조용 칼라를 화학 기상 증착 방법으로 형성할 때의 문제점을 보이는 단면도이다. 5 is a cross-sectional view showing a problem when forming a trench capacitor collar by a chemical vapor deposition method.
도 6은 본 발명에 따른 박막 증착 방법을 수행할 수 있는 박막 증착 장치의 도면이다.6 is a view of a thin film deposition apparatus capable of performing a thin film deposition method according to the present invention.
도 7은 본 발명에 따른 박막 증착 방법의 제1 실시예의 순서도이다.7 is a flowchart of a first embodiment of a thin film deposition method according to the present invention.
도 8은 본 발명의 제1 실시예에서의 시간에 따른 공정 흐름을 보여주는 그림 이다. 8 is a view showing a process flow with time in the first embodiment of the present invention.
도 9a 내지 도 9e는 본 발명의 제1 실시예에 따른 공정 단면도들이다.9A to 9E are cross-sectional views of a process according to a first embodiment of the present invention.
도 10a 및 도 10b는 본 발명에 따른 박막 증착 방법의 제2 실시예에 따른 공정 단면도들이다.10A and 10B are cross-sectional views of a process according to a second exemplary embodiment of a thin film deposition method according to the present invention.
도 11은 본 발명에 따른 박막 증착 방법의 제3 실시예의 순서도이다.11 is a flowchart of a third embodiment of a thin film deposition method according to the present invention.
도 12는 본 발명의 제3 실시예에서의 시간에 따른 공정 흐름을 보여주는 그림이다. 12 is a view showing a process flow over time in a third embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
61...반도체 기판 66...트렌치 68...소수성 처리61
69...친수성 처리 70...제1 전구체 200...박막 증착 장치69
210...챔버 211...샤워헤드 212... 웨이퍼 블록210
212a...히터 213...펌핑 배플 214...가스커튼블럭212a Heater 213 Pumping
220...소스 공급 장치 220 ... source feeder
본 발명은 박막 증착 방법에 관한 것으로, 보다 상세하게는 단차피복율을 조절하는 박막 증착 방법에 관한 것이다. The present invention relates to a thin film deposition method, and more particularly to a thin film deposition method for adjusting the step coverage.
디램(DRAM)과 같은 반도체 소자에는 싱글 트랜지스터 메모리 셀이 사용된다. 싱글 트랜지스터 메모리 셀은 선택 트랜지스터와 메모리 커패시터를 포함한다. 메 모리 커패시터에는 정보가 전하의 형태로 저장되며, 이 정보는 워드라인을 통한 판독 트랜지스터의 제어에 의해 비트라인을 통해 판독될 수 있다. Single transistor memory cells are used in semiconductor devices such as DRAM. The single transistor memory cell includes a select transistor and a memory capacitor. In the memory capacitor, information is stored in the form of charge, which can be read through the bit line by control of the read transistor via the word line.
전하의 확실한 저장과 판독된 정보의 구별 가능성을 위해, 메모리 커패시터는 높은 커패시턴스를 가져야 한다. 메모리 밀도의 증가에 따라 싱글 트랜지스터 메모리 셀에 필요한 면적이 감소되고 있으며, 이와 동시에 메모리 커패시터가 형성될 수 있는 영역이 좁아지고 있다. 이에, 좁은 면적에서도 높은 커패시턴스를 확보할 수 있는 메모리 커패시터 형성방법이 요구되고 있다. In order to be sure that the charge is stored and the information can be distinguished, the memory capacitor must have a high capacitance. As the memory density increases, the area required for a single transistor memory cell is decreasing, and at the same time, the area where the memory capacitor can be formed is narrowing. Accordingly, there is a demand for a method of forming a memory capacitor capable of securing high capacitance even in a small area.
일반적으로 제한된 면적 내에서 충분한 셀 정전용량을 확보하기 위한 방법의 예로는, 유전막으로서 고유전 물질을 사용하는 방법, 유전막의 두께를 감소시키는 방법, 하부전극의 유효면적을 증가시키는 방법 등이 있다. 이중에서 고유전 물질을 사용하는 방법은 신규 설비 도입과 유전막의 신뢰성 및 양산성 검증의 필요성, 후속 공정의 저온화 등 물질적, 시간적 투자를 필요로 한다. 그러므로 기존에 사용하던 유전막을 계속 사용할 수 있고 비교적 공정을 구현하기가 쉽다는 이유에서, 하부전극의 유효면적을 증가시키는 방법이 실공정에 적용하기가 가장 유망하다. In general, examples of a method for securing sufficient cell capacitance within a limited area include a method of using a high dielectric material as the dielectric film, a method of reducing the thickness of the dielectric film, and a method of increasing the effective area of the lower electrode. Among them, the method of using high dielectric materials requires material and time investment such as introduction of new equipment, verification of reliability and mass production of dielectric film, and lowering of subsequent processes. Therefore, the method of increasing the effective area of the lower electrode is most promising to be applied to the real process because the existing dielectric film can be used continuously and it is relatively easy to implement the process.
하부전극의 유효면적을 증가시키는 방법 중 한 가지 방법은 메모리 커패시터를 반도체 기판 안의 트렌치 내에 구현하는 것이다. 이렇게 구현된 트렌치 커패시터는 기판 위로 형성되는 스택형 커패시터와 비교할 때에 표면 토포그라피가 보다 평탄하고, 적은 수의 포토리소그라피 공정으로 형성할 수 있으며, 작은 비트라인 커패시턴스를 가지는 것으로 알려져 있다. 따라서, 비용이 절감되고 저전력 구동이 가능한 장점이 있다. One method of increasing the effective area of the lower electrode is to implement a memory capacitor in the trench in the semiconductor substrate. The trench capacitor thus implemented is known to have a flatter surface topography, a smaller number of photolithography processes, and a smaller bit line capacitance as compared to a stacked capacitor formed on a substrate. Therefore, there is an advantage that the cost can be reduced and low power driving.
도 1은 일반적인 트렌치 커패시터를 포함하는 DRAM의 단면도이다. 이러한 통상적인 트렌치 커패시터 DRAM 셀은 예를 들면 IEDM 93-627에 게재된 자가 정렬 매립형 스트랩을 가진 트렌치 커패시터 DRAM 셀에 개시되어 있다. 기판(100)은 P형 도펀트로 도핑된다. 트렌치 커패시터(160)는 기판(100) 내부로 식각된 깊은 트렌치를 포함하고, 트렌치 내부에는 N형 도프트 폴리실리콘(161)이 충진된다. 도프트 폴리실리콘(161)은 커패시터의 상부전극(저장 전극)과 같은 역할을 한다. N형 도핑된 영역(165)은 트렌치 하부를 감싸며, 하부전극과 같은 역할을 한다. 도핑된 영역(165)은 매립형 플레이트(buried plate)라고도 부른다. 유전막(164)은 매립형 플레이트(165) 및 도프트 폴리실리콘(161)을 절연시킨다. 매립 N형 웰(170)은 P형 웰(151)을 기판(100)으로부터 고립시켜 주는 동시에 매립형 플레이트(165)간을 연결해주는 전도 브릿지 역할을 한다. 1 is a cross-sectional view of a DRAM including a typical trench capacitor. Such conventional trench capacitor DRAM cells are disclosed, for example, in trench capacitor DRAM cells with self-aligned buried straps as disclosed in IEDM 93-627. The
DRAM 셀은 또한 트랜지스터(110)를 포함한다. 트랜지스터(110)는 게이트(112) 및 확산 영역(113, 114)을 포함한다. 채널(117)에 의해 분리되는 확산 영역은 인(P)과 같은 N-형 도펀트를 주입하여 형성된다. "노드 접합"이라고 불리는 노드 확산 영역(125)이 커패시터(160)를 트랜지스터(110)에 커플링시킨다. 노드 확산 영역(125)은 매립형 스트랩(buried strap)(162)을 통해 트렌치를 충진하는 도프트 폴리실리콘(161)으로부터 도펀트를 외확산(out diffusion)시킴으로써 형성된다. The DRAM cell also includes
게이트와 비트라인에 적절한 전압을 제공하여 트랜지스터를 활성화시킴으로써 트렌치 커패시터로 액세스한다. 일반적으로 게이트는 워드라인을 형성하고 확산영역(113)은 콘택(183)을 통해 DRAM 셀 어레이 내의 비트라인(185)에 커플링된 다. 비트라인(185)은 층간절연막(189)에 의해 확산 영역(113)으로부터 절연된다. Access to the trench capacitors is provided by activating the transistors by providing the appropriate voltages on the gates and bit lines. In general, the gate forms a wordline and the
STI(Shallow Trench Isolation)(180)이 다른 셀 또는 소자로부터 DRAM을 절연시키기 위해 제공된다. 도시한 바와 같이, 워드라인(120)이 트렌치 상부에 형성되고 STI(180)에 의해 절연된다. Shallow Trench Isolation (STI) 180 is provided to insulate the DRAM from other cells or devices. As shown, a
또한, 매립형 플레이트(165)로의 노드 접합 누설을 방지하기 위하여 절연막 칼라(collar)(168)가 사용된다. 누설은 셀의 유지 시간을 저하시키고 성능에 역효과를 주는 리프레시 주파수를 증가시키기 때문에 바람직하지 않다. 절연막 칼라(168)를 형성하는 방법으로는 증착, LOCOS(local oxidation of silicon) 등이 있다. In addition, an
매립형 플레이트(165)를 형성하는 통상적인 방법은 트렌치 하부를 감싸는 기판(100) 영역 내부로 도펀트를 외확산시키는 것을 포함하는, 열확산(thermal diffusion), 기체상 도핑(gas phase doping), 플라즈마 이머젼 이온 주입(plasma immersion ion implant) 등이 알려져 있다. Conventional methods of forming the buried
종래 열확산 방법으로 트렌치 커패시터의 매립형 플레이트를 형성하고 산화막 증착 방법으로 칼라를 형성하는 방법이 도 2a 내지 도 2d에 도시되어 있다. 먼저, 도 2a에 도시한 바와 같이, 기판(1) 위에 패드산화막(2)과 하드마스크(4)를 형성한다. 그런 다음, 하드마스크(4)를 이용해 트렌치(6)를 형성한다. A method of forming a buried plate of a trench capacitor by a conventional thermal diffusion method and forming a collar by an oxide film deposition method is illustrated in FIGS. 2A to 2D. First, as shown in FIG. 2A, the
도 2b는 트렌치(6) 내벽에 ASG(arsenosilicate glass)와 같은 도핑된 절연막(12)이 형성된 것을 도시한다. 다음에, 트렌치(6)의 하부는 포토레지스트(14)로 채워진다. 이로써, 트렌치(6) 상부의 도핑된 절연막(12)은 노출된 상태로 된다. 2B shows a doped
트렌치(6) 상부의 도핑된 절연막(12) 부분은 식각으로 제거한다. 이로써, 트렌치(6) 하부에만 도핑된 절연막(12a)이 남게 된다. 그런 다음, TEOS와 같은 캡 산화막을 트렌치(6) 안에 증착한다. 이어서, 캡 산화막을 리세스시켜 포토레지스트(14)가 노출되도록 하여 칼라(16)를 형성한다. 이러한 과정은 도 2c에 도시되어 있다. The portion of the doped
도 2d를 참조하여, 도 2c의 포토레지스트(14)를 제거한 다음, 기판(1)을 열 공정에 투입하여 도핑된 절연막(12) 안의 불순물이 기판(1)으로 확산하여 확산 영역(18)을 형성하도록 한다. 이 확산 영역(18)이 매립형 플레이트이다. Referring to FIG. 2D, after removing the
후속적으로 도 1과 같은 구조를 형성하기 위한 나머지 공정을 진행하게 된다. 이와 같은 방법으로 트렌치 커패시터 형성 공정을 진행하면, 칼라(16)를 형성하고 매립형 플레이트(18)를 형성하기 위해 7 단계 이상의 복잡한 공정을 거쳐야 하는 단점이 있다. 그리고, ASG는 TEOS 및 TEAS 또는 TEOA와 같은 유기 전구체로 구성된다. 이러한 전구체는 기판 결함으로 인한 바람직하지 않은 기판 불균일을 야기하기 때문에 적용하기 어렵다. 또한 비교적 고가이다. Subsequently, the rest of the process for forming the structure shown in FIG. 1 is performed. When the trench capacitor formation process is performed in this manner, there is a disadvantage in that a complex process of seven or more steps is required to form the
한편, 종래 기체상 도핑, 플라즈마 이머젼 이온 주입 방법으로 트렌치 커패시터의 매립형 플레이트를 형성하고 LOCOS 방법으로 칼라를 형성하는 방법이 도 3a 내지 도 3c에 도시되어 있다. Meanwhile, a method of forming a buried plate of a trench capacitor by a conventional gas phase doping and plasma immersion ion implantation method and forming a collar by a LOCOS method is illustrated in FIGS. 3A to 3C.
도 3a에 도시한 바와 같이, 기판(21) 위에 패드산화막(22)과 하드마스크(24)를 형성한다. 그런 다음, 하드마스크(24)를 이용해 트렌치(26)를 형성한다. 트렌치(26) 내벽에 실리콘 질화막과 같은 절연막을 형성한 다음에, 트렌치(26)의 하부 를 포토레지스트(34)로 채운다. 다음에, 트렌치(26) 상부의 절연막 부분을 식각으로 제거한다. 이로써, 트렌치(26) 하부에만 절연막으로 된 산화방지막(32)이 남게 되고, 트렌치(26) 상부 내벽은 노출된 상태가 된다. As shown in FIG. 3A, a
다음, 도 3b에서와 같이, 도 3a의 포토레지스트(34)를 제거한 후, 노출된 트렌치(26) 내벽을 산화시켜 LOCOS 방식의 칼라(36)를 형성한다. Next, as shown in FIG. 3B, after removing the
도 3c를 참조하여, 산화방지막(32)을 제거한다. 이 때, 도 3b의 트렌치(26)를 확장시켜 하부 폭이 더 넓은 트렌치(26a)가 되도록 할 수 있다. 그런 다음, 기체상 도핑 혹은 플라즈마 이머젼 이온 주입 방법으로, 트렌치(26a) 내벽에 매립형 플레이트(38)를 형성한다. Referring to FIG. 3C, the
이렇게 한 다음, 후속적으로 도 1과 유사한 구조를 형성하기 위한 나머지 공정을 진행하게 된다. 기체상 도핑 혹은 플라즈마 이머젼 이온 주입 방법은 열확산보다는 단순한 방법이지만, 종횡비(aspect ratio)가 큰 트렌치에서 균일한 도핑 프로파일 및 원하는 수준 이상의 도핑 농도를 유지하기 위해 상당한 노력이 요구된다. 칼라(36) 형성에 있어서도 증착과 식각을 이용하는 도 2c의 방법보다 단순한 방법인 LOCOS 방법을 사용한다 하더라도 6 단계 이상의 공정이 필요하다. This is followed by the rest of the process to form a structure similar to FIG. 1 subsequently. Gas phase doping or plasma immersion ion implantation methods are simpler than thermal diffusion, but considerable effort is required to maintain a uniform doping profile and a desired level of doping concentration in trenches with high aspect ratios. In the formation of the
트렌치 커패시터를 제조하는 방법 중에 최근에는 도 4a와 같이 트렌치(46)의 윗부분(목) 및 기판(41)의 상부 표면에만 증착 방식의 산화막 칼라(56)를 형성하고, 도 4b에서와 같은 후속되는 식각 공정에서 이 칼라(56)를 식각 마스크로 삼아 트렌치(46)의 윗부분 및 상부 표면을 제외한 트렌치(46) 아랫부분을 식각해 결과적으로 넓은 표면적의 트렌치(46a)를 형성하는 방법이 이용되고 있다. In the method of manufacturing the trench capacitor, the
이러한 방법을 구현하기 위해서는 트렌치(46)의 윗부분 및 기판(41)의 상부 표면에만 산화막이 증착되어야 하므로, 트렌치(46)의 깊이 방향으로 원하는 일정 깊이만큼만 산화막이 증착되어야 한다. 그런데 종래에 이러한 증착 방식의 산화막 칼라(56)를 형성하는 데에 이용되는 일반적인 원자층 증착(ALD) 방법은 트렌치(46)의 바닥에까지 산화막이 증착될 정도로 단차피복율이 매우 높은 방법이기 때문에, 트렌치(46)의 입구 쪽에만 산화막을 증착하고 깊이 방향으로의 증착을 억제하기가 매우 어렵다. 다시 말해, 종래의 ALD 방법에 의한 박막은 그 반응기구 상 단차피복율이 극히 우수하기 때문에 이를 인위적으로 조절할 수가 없다. In order to implement such a method, since the oxide film should be deposited only on the upper portion of the
그렇다고 화학 기상 증착(CVD) 방법과 같이 단차피복율이 좋지 않은 방법을 이용하게 되면, 도 5에서와 같이 트렌치(46)의 입구 쪽 부분에서 박막(56')의 오버행이 극심하여 아예 식각 공정을 진행할 수가 없게 된다. However, if the step coverage ratio is poor, such as chemical vapor deposition (CVD), the overhang of the
본 발명이 이루고자 하는 기술적 과제는 단차를 가진 기판에서의 위치에 따라 박막의 단차피복율을 조절할 수 있는 박막 증착 방법을 제공하는 것이다. The technical problem to be achieved by the present invention is to provide a thin film deposition method that can adjust the step coverage ratio of the thin film according to the position on the substrate having a step.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 박막 증착 방법은, 단차를 가진 반도체 기판 표면을 극성 처리한 다음, (a) 상기 기판 상에 극성 제1 전구체의 흡착층을 형성하는 단계; 및 (b) 상기 제1 전구체의 흡착층과 제2 전구체를 반응시켜 박막을 증착하는 단계를 포함한다. According to an aspect of the present invention, there is provided a thin film deposition method comprising: polarizing a surface of a semiconductor substrate having a step, and then (a) forming an adsorption layer of a polar first precursor on the substrate; And (b) reacting the adsorption layer of the first precursor with the second precursor to deposit a thin film.
본 발명에 있어서, 상기 극성 처리는 기체를 이용한 플라즈마 처리, 증착 및 습식 처리 중 어느 하나를 이용할 수 있다. 예를 들어, 상기 극성 처리는 NH3, NF3 및 F2 중에서 적어도 어느 하나를 포함하는 기체를 이용한 플라즈마 처리일 수 있다. 대신에, 상기 극성 처리는 Si3N4 및 SiF4 중에서 적어도 어느 하나를 증착하는 것일 수 있다. 대신에, 상기 극성 처리는 O2, H2O, Ar 및 He 중에서 적어도 어느 하나를 포함하는 기체를 이용한 플라즈마 처리일 수 있다.In the present invention, the polar treatment may be any one of plasma treatment, vapor deposition and wet treatment using a gas. For example, the polar treatment may be a plasma treatment using a gas including at least one of NH 3 , NF 3, and F 2 . Instead, the polar treatment may be to deposit at least one of Si 3 N 4 and SiF 4 . Instead, the polar treatment may be a plasma treatment using a gas including at least one of O 2 , H 2 O, Ar, and He.
바람직하기로, 상기 제1 전구체로는 Al을 함유한 유기 또는 무기화합물을, 상기 제2 전구체로는 O를 함유한 유기 또는 무기화합물을 이용하여 Al2O3 박막을 증착한다. 이 때, 상기 제2 전구체는 O3, H2O 및 이들의 조합으로 이루어진 그룹 중에서 선택된 어느 하나를 이용할 수 있다. Preferably, an Al 2 O 3 thin film is deposited using an organic or inorganic compound containing Al as the first precursor and an organic or inorganic compound containing O as the second precursor. At this time, the second precursor may use any one selected from the group consisting of O 3 , H 2 O and a combination thereof.
본 발명에 있어서, 상기 극성 처리와 상기 박막 증착은 하나의 반응실 내에서 인시튜(in-situ)로 진행할 수 있다. 물론, 상기 극성 처리를 다른 장소에서 실시한 후 상기 반도체 기판을 반응실 내로 인입하여 박막 증착 공정을 수행하여도 된다. In the present invention, the polarization treatment and the thin film deposition may proceed in-situ in one reaction chamber. Of course, the polarization treatment may be performed at another place, and then the semiconductor substrate may be introduced into the reaction chamber to perform a thin film deposition process.
바람직한 실시예에서, 상기 반도체 기판은 트렌치를 포함하고, 상기 극성 처리는 소수성 처리이며, 상기 제1 전구체로는 소수성 전구체를 사용하여, 상기 트렌치의 입구 쪽에 상기 박막을 증착한다. 대신에, 상기 극성 처리는 친수성 처리이며, 상기 제1 전구체로는 친수성 전구체를 사용하여도 된다. In a preferred embodiment, the semiconductor substrate comprises a trench, the polarization treatment is a hydrophobic treatment, and the thin film is deposited on the inlet side of the trench using a hydrophobic precursor as the first precursor. Instead, the polar treatment is a hydrophilic treatment, and a hydrophilic precursor may be used as the first precursor.
바람직하기로, 원하는 두께의 박막이 증착될 때까지 상기 (a) 단계 및 (b) 단계로 이루어지는 사이클을 반복한다. 뿐만 아니라, 상기 (a) 단계와 (b) 단계 사이에, (p1) 잔류 제1 전구체 및 반응부산물을 퍼지하는 단계; 및 상기 (b) 단계 다음에, (p2) 잔류 제2 전구체 및 반응부산물을 퍼지하는 단계를 더 포함할 수 있으며, 이 때에도 원하는 두께의 박막이 증착될 때까지 상기 (a) 단계, (p1) 단계, (b) 단계 및 (p2) 단계로 이루어지는 사이클을 반복할 수 있다.Preferably, the cycle consisting of the steps (a) and (b) is repeated until a thin film of a desired thickness is deposited. In addition, between the steps (a) and (b), (p1) purging the residual first precursor and reaction by-products; And after the step (b), (p2) may further comprise the step of purging the residual second precursor and the reaction by-product, even in this case until the thin film of the desired thickness (a) step, (p1) The cycle consisting of the steps (b) and (p2) can be repeated.
이렇게 사이클을 반복하는 동안에, 상기 반도체 기판 표면을 추가 극성 처리하는 단계를 1회 이상 더 포함할 수도 있는데, 상기 극성 처리와 추가 극성 처리는, 소수성 처리 후 친수성 처리를 하거나, 친수성 처리 후 소수성 처리를 하거나, 소수성 처리와 친수성 처리를 번갈아 하는 것일 수 있다. While repeating the cycle, the semiconductor substrate surface may further include one or more steps of additional polarization treatment, wherein the polarization treatment and the additional polarization treatment may include hydrophobic treatment after hydrophobic treatment, or hydrophobic treatment after hydrophilic treatment. Alternatively, the hydrophobic treatment and the hydrophilic treatment may be alternated.
본 발명은 박막의 단차피복율을 자유롭게 조절하는 방법으로, 단차를 가진 반도체 기판의 표면에 친수성 혹은 소수성의 극성 처리를 하여, 전구체(예를 들어 유기금속 소스)의 극성에 따라, 전구체가 단차를 따라서 표면에 흡착되는 정도를 조절하여 박막의 단차피복율을 조절한다. 본 발명에 따르면, 기판에서의 위치에 따라 박막의 단차피복율을 100%에서 0%까지 제어할 수가 있다. 예를 들어, 트렌치 커패시터 제조를 위한 칼라용의 Al2O3 박막을 증착하는 데 있어서, 기판 표면을 소수성 처리하고 소수성의 전구체를 사용하여, 기판에 형성된 트렌치의 입구 쪽, 즉 깊이 방향으로 원하는 일정한 깊이만큼만 Al2O3가 증착되게 하여 이 증착된 부분에서의 단차피복율은 100%가 되게 하고, 그 아랫부분의 단차피복율은 0%가 될 수 있도록 한다. The present invention is a method of freely controlling the step coverage ratio of a thin film, the hydrophilic or hydrophobic polarity treatment on the surface of the semiconductor substrate having a step, according to the polarity of the precursor (for example, organometallic source), Therefore, by controlling the degree of adsorption on the surface to control the step coverage ratio of the thin film. According to the present invention, the step coverage ratio of the thin film can be controlled from 100% to 0% according to the position on the substrate. For example, in the deposition of Al 2 O 3 thin films for color for the manufacture of trench capacitors, the surface of the substrate is hydrophobized and a hydrophobic precursor is used to provide the desired constant in the depth, ie, depth, direction of the trench formed in the substrate. Al 2 O 3 is deposited only by the depth so that the step coverage at this deposited portion is 100% and the step coverage at the lower portion can be 0%.
이하 첨부된 도면들을 참조하여 본 발명을 더욱 상세히 하고자 한다. 다음에 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 실시예를 설명하는 도면에 있어서, 도면상의 동일한 부호는 동일한 요소를 지칭한다. Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings. The embodiments described below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the drawings illustrating embodiments of the present invention, like numerals in the drawings refer to like elements.
본 발명에 따른 박막 증착 방법을 수행하는 데에 이용되는 장치는 기존에 널리 사용되고 있는 ALD 시스템과 유사하다. 이에 대한 장치의 구조는 도 6에 도시되어 있다. 본 발명을 이용하면서 반응 가스 및 전구체의 종류를 달리하면 여러 종류의 박막 형성이 가능하나, 이하 실시예에서는 Al2O3 박막을 형성하는 경우를 주된 예로 든다. The apparatus used to perform the thin film deposition method according to the present invention is similar to the ALD system widely used in the past. The structure of the device for this is shown in FIG. 6. Different types of thin films may be formed by using different kinds of reactant gases and precursors while using the present invention. In the following examples, a main example of forming Al 2 O 3 thin films is given.
도 6의 박막 증착 장치(200)는 반응실(210) 내의 웨이퍼 블럭(212) 상에 안착된 실리콘 웨이퍼와 같은 반도체 기판(w) 상에 Al2O3 박막과 같은 박막을 증착하기 위한 것이다. The thin
여기서, 박막 증착 장치(200)는, 박막 증착이 진행되는 반응실(210)과, 반응실(210)로 2 종류 이상의 소스(반응 가스, 전구체) 및 불활성 가스를 공급하는 소스 공급 장치(220)를 포함한다. Here, the thin
반응실(210)은, 그 내부 상부에 설치되어 소스 및 불활성 가스가 분사되는 샤워헤드(211)와, 샤워헤드(211) 하부에 설치되며 기판(w)이 안착되는 웨이퍼 블럭 (212)과, 웨이퍼 블럭(212) 외주에 설치되어 소스, 불활성 가스 및 반응 부산물의 원활하고 균일한 펌핑을 위한 펌핑 배플(213)과, 샤워헤드(211) 외주에 불활성 가스를 분사하는 가스커튼블럭(214)을 포함한다. The
소스 공급 장치(220)는, 2 종류 이상의 소스 및 불활성 가스를 반응실(210)로 공급할 뿐만 아니라, ALD에 있어서 필수적인 밸빙(valving)을 가능하게 해준다. 본 발명에 따른 박막 증착 방법 진행시, 예컨대 제1 전구체로는 Al 소스(예컨대 TMA)를, 제2 전구체로는 O 소스(예컨대 O3, H2O 또는 이들의 조합)를 이용하며, 기판(w) 상에 Al2O3 박막을 증착하게 된다. The
샤워헤드(211)는, 피딩되는 소스들이 상호 만나지 않도록 여러 개의 영역으로 분리되어 있다. 각각의 영역은 샤워헤드(211) 내부에서 상호 만나지 않는 유로 및 하단의 분사홀과 연결되어 있다. 따라서, 샤워헤드(211) 내부의 유로를 경유하는 소스 및 불활성 가스는 샤워헤드(211)를 경유하는 도중에 샤워헤드(211) 내부에서 만나지 않게 된다. The
웨이퍼 블럭(212)의 내부에는 히터(212a)가 내장되어 있으며, 히터(212a)는 안착되어 있는 기판(w)을 예컨대 20 ℃ ~ 700 ℃ 범위에서 가열시킨다. 펌핑 배플(213)은, 증착되는 박막, 즉 Al2O3 박막의 두께 균일성과 조성을 최적으로 확보할 수 있도록 하며, 반응공간을 최적화한다. 이러한 펌핑 배플(213)은 장치의 유지보수(maintenance)를 용이하게 해주기 위하여, 혹은 탈/부착을 용이하게 하기 위하여 2 층으로 분리되는 것이 바람직하다. 이와 같이, 펌핑 배플(213)을 2 개층으로 구 성함으로써, 각각의 소스의 운동성을 고려하여 운용할 수 있어 증착되는 박막내의 원자 조성을 일정하게 유지하는 데 큰 도움을 준다.A
가스커튼블럭(214)은 불활성 가스를 기판(w)의 가장자리측으로 분사하여 그 기판(w) 가장자리의 조성 변화를 조절하며, 또한 반응실(210), 상세하게는 펌핑 배플(213) 내벽이 소스들에 의하여 오염되는 것을 최소화한다. The
(제1 실시예)(First embodiment)
도 7은 본 발명에 따라 도 6에 도시한 것과 같은 장치를 가지고 박막을 증착하는 제1 실시예를 보이는 순서도로서, 실제 공정이 이루어지는 과정은 ALD에 해당된다. 도 8은 이 실시예에서의 시간에 따른 공정 흐름을 보여주는 그림이다. 그리고, 도 9a 내지 도 9e는 제1 실시예에 따른 공정 단면도들이다.FIG. 7 is a flowchart showing a first embodiment of depositing a thin film with an apparatus as shown in FIG. 6 according to the present invention, and the process in which the actual process is performed corresponds to ALD. 8 is a diagram showing the process flow over time in this embodiment. 9A to 9E are cross-sectional views of a process according to the first embodiment.
도 7의 단계 s11 및 도 8에서와 같이, 제일 먼저, 단차를 가진 반도체 기판 표면을 극성 처리한다. 극성 처리는 기체를 이용한 플라즈마 처리, 증착 및 습식 처리 중 어느 하나를 이용할 수 있다. 도 9a는 이 단계에서의 단면도이다. As in steps s11 and 8 of FIG. 7, first, the surface of the semiconductor substrate having the step is polarized. The polarization treatment may use any one of plasma treatment, vapor deposition, and wet treatment with gas. 9A is a cross-sectional view at this stage.
도 9a를 참조하면, 트렌치(66)가 형성되어 있어 단차를 가지는 반도체 기판(61) 표면을 극성, 특히 본 실시예에서는 소수성 처리(68)한다. 소수성 처리(68)를 위해, 예를 들어, NH3, NF3 및 F2 중에서 적어도 어느 하나를 포함하는 기체를 이용한 플라즈마 처리를 하거나, 아니면 Si3N4 및 SiF4 중에서 적어도 어느 하나를 증착한다. 습식 처리로는 예컨대 전해 도금 또는 무전해 도금을 이용할 수 있다. Referring to Fig. 9A, a
그런 다음, 도 7의 단계 s12 및 도 8에서와 같이, 기판(61) 상에 극성의 제1 전구체를 공급하여, 도 9b 및 도 9c에서와 같이, 기판(61) 상에 극성, 특히 본 실시예에서는 소수성 제1 전구체(70)의 흡착층을 형성한다(단계 s12). 바람직하기로, 제1 전구체(70)로는 Al을 함유한 유기 또는 무기화합물을 사용하는데, 예컨대, TMA를 사용한다. Then, as in steps s12 and 8 of FIG. 7, a first precursor of polarity is supplied onto the
도 9b에 도시되어 있는 바와 같이 소수성 처리(68)를 실시한 트렌치(66) 내부에 소수성의 제1 전구체(70)가 도달하면 반발력 때문에 흡착이 잘 되지를 않고 튕겨져 나온다. 그러나, 같은 소수성 처리(68)가 되어 있어도 트렌치(66) 입구 쪽에는 상대적으로 많은 양의 제1 전구체(70)가 존재하게 되므로, 입구 쪽에는 제1 전구체(70)의 흡착층이 형성되게 된다. 따라서, 이러한 소수성 처리(68)의 강도를 조절하면, 소스(제1 전구체)가 다량 공급되는 기판(61) 표면 상단과 이에 근접한 영역에만 일부 흡착이 되고, 이에 따라 후속 공정에서 반응가스(제2 전구체)를 유입하더라도 기판(61) 하부(즉, 트렌치(66) 안쪽)에는 증착이 되지 않게 할 수가 있는 것이다. As shown in FIG. 9B, when the hydrophobic
이렇게 제1 전구체의 흡착층을 형성(도 7의 단계 s12)한 다음에는, 도 8에서와 같이 퍼지를 실시하여 잔류 제1 전구체 및 반응부산물을 퍼지한다(도 7의 단계 s13). 퍼지 가스는 N2, Ar 및 He으로 이루어진 군에서 선택된 어느 하나일 수 있다. After forming the adsorption layer of the first precursor (step s12 of FIG. 7), the purge is carried out as shown in FIG. 8 to purge the residual first precursor and the reaction byproduct (step s13 of FIG. 7). The purge gas may be any one selected from the group consisting of N 2 , Ar, and He.
그런 다음, 도 8에서와 같이 제2 전구체를 공급하여, 제1 전구체의 흡착층과 제2 전구체를 반응시켜 박막을 증착한다(도 7의 단계 s14). 도 9d는 이 단계에서 의 단면도이다. Then, as shown in FIG. 8, the second precursor is supplied, and the thin film is deposited by reacting the adsorption layer of the first precursor with the second precursor (step s14 of FIG. 7). Fig. 9D is a cross sectional view at this stage.
도 9d를 참조하면, 트렌치(66)의 입구 쪽에 형성된 제1 전구체(70)의 흡착층과 제2 전구체(72)가 반응하여 박막이 증착되나, 트렌치(66) 안쪽에는 제1 전구체(70)가 잘 흡착이 되어 있지 않으므로 박막의 증착이 잘 안 이루어진다. 바람직하기로, 제2 전구체로는 O를 함유한 유기 또는 무기화합물을 이용하여 Al2O3 박막을 증착하는데, 도 8에서는 제2 전구체로 O3 및 H2O를 이용하는 경우를 예로 들었다. Referring to FIG. 9D, a thin film is deposited by the adsorption layer of the
이어서, 도 8에서와 같이 퍼지를 실시하여 잔류 제2 전구체 및 반응부산물을 퍼지한다(도 7의 단계 s15). 여기서도 퍼지 가스는 N2, Ar 및 He으로 이루어진 군에서 선택된 어느 하나일 수 있다. 이러한 단계들을 거친 후, 원하는 두께의 박막이 증착되었는지를 확인하여(도 7의 단계 s16), 원하는 두께의 박막이 증착될 때까지 단계 s12 내지 s15로 이루어지는 사이클을 반복한다. Subsequently, purge is performed as in FIG. 8 to purge the residual second precursor and the reaction byproduct (step s15 of FIG. 7). Here, the purge gas may be any one selected from the group consisting of N 2 , Ar, and He. After these steps, it is confirmed whether a thin film of a desired thickness is deposited (step s16 of FIG. 7), and the cycle consisting of steps s12 to s15 is repeated until a thin film of a desired thickness is deposited.
최종적인 결과물의 도면은 도 9e와 같이, 트렌치(66)의 입구 쪽에만 박막(76)이 증착되어 있다. 이렇게 증착된 박막(76)은 트렌치 커패시터의 칼라로 사용될 수 있다. 9E, the
제1 전구체 및/또는 상기 제2 전구체를 반응실(210) 내로 유입하는 데에는 N2, Ar 또는 He과 같은 이송 가스를 이용할 수 있다. 이 이송 가스의 양을 조절함으로써, 동일 온도 및 동일 유입 시간 하에 반응실(210)에 유입되는 제1 전구체 및 상기 제2 전구체의 유입량을 조절할 수 있다. A carrier gas such as N 2 , Ar, or He may be used to introduce the first precursor and / or the second precursor into the
이송 가스를 이용하는 대신, 제1 전구체 및/또는 상기 제2 전구체를 반응실 (210) 내로 유입할 때에 퍼지 가스를 혼합하여 유입하여도 된다. 이 경우 반응실(210)에 유입되는 제1 전구체 및 상기 제2 전구체의 유입량을 조절하기 위해서는, 제1 전구체 및 상기 제2 전구체의 온도를 낮추어 증기압을 조절함으로써 동일 시간에 반응실(210)에 유입되는 유입량을 조절하거나, 제1 전구체 및 상기 제2 전구체의 온도를 고정하되 반응실(210) 내로 유입되는 시간을 조절한다. Instead of using the transfer gas, the purge gas may be mixed and introduced when the first precursor and / or the second precursor flow into the
한편, 기판의 극성 처리와 박막 증착은 인시튜(in-situ) 혹은 엑스시튜(ex-situ) 둘 다 가능하다.On the other hand, polarization of the substrate and thin film deposition may be performed in-situ or ex-situ.
먼저, 인시튜는 극성 처리와 박막 증착을 하나의 반응실(210) 내에서 연속하여 진행하는 것이다. 다시 말해, 먼저 기판(w)을 반응실(210) 내로 인입한 다음 그 표면을 극성 처리하고, 반응실(210) 내로 극성 제1 전구체를 유입시켜 흡착층을 형성하는 순으로 공정을 진행하는 것이다. 플라즈마 처리 혹은 박막 증착의 방식으로 극성 처리를 하는 경우에 적합한 방식이다. First, in situ is to proceed the polarization process and thin film deposition in one reaction chamber (210). In other words, first, the substrate w is introduced into the
엑스시튜는, 기판(w) 표면의 극성 처리를 다른 장소에서 실시한 후, 기판(w)을 반응실(210) 내로 인입하고, 반응실(210) 내로 극성 제1 전구체를 유입시켜 흡착층을 형성하는 순으로 공정을 진행하는 것이다. 습식 처리로 극성 처리를 하는 경우에 적합한 방식이다. The ex-situ performs the polarization treatment on the surface of the substrate w at another place, and then introduces the substrate w into the
한편, 앞의 실시예에서는 극성 처리와 제1 전구체의 극성이 모두 소수성인 경우를 예로 들었는데, 앞의 실시예에서와 같이 트렌치의 안쪽에는 박막을 증착하지 않고 트렌치의 입구 쪽에만 박막을 증착하고자 하는 경우라면, 극성 처리와 제1 전구체의 극성을 동일하게 모두 친수성으로 하여도 된다. 친수성 극성 처리의 예 는 O2, H2O, Ar 및 He 중에서 적어도 어느 하나를 포함하는 기체를 이용한 플라즈마 처리일 수 있다. Meanwhile, in the previous embodiment, the polarization treatment and the polarity of the first precursor are both hydrophobic. For example, as in the previous embodiment, the thin film is deposited only on the inlet side of the trench without depositing the thin film inside the trench. In that case, both the polarity treatment and the polarity of the first precursor may be made hydrophilic in the same manner. An example of the hydrophilic polar treatment may be a plasma treatment using a gas including at least one of O 2 , H 2 O, Ar, and He.
한편, 단계 s12 내지 단계 s15로 이루어지는 사이클을 반복하는 동안에, 상기 반도체 기판 표면을 추가 극성 처리하는 단계를 1회 이상 더 포함할 수도 있는데, 상기 극성 처리와 추가 극성 처리는, 소수성 처리 후 친수성 처리를 하거나, 친수성 처리 후 소수성 처리를 하거나, 소수성 처리와 친수성 처리를 번갈아 하는 것일 수 있다. 이렇게 소수성 처리와 친수성 처리를 증착 단계별로 복합하여 진행하면, 증착 초기와 증착 후기의 패턴의 표면의 특성이 시간에 따라 변화되면서, 증착되는 박막의 단차피복율 또한 자유롭게 조절이 된다. On the other hand, while repeating the cycle consisting of the step s12 to step s15, the step of further polarizing the surface of the semiconductor substrate may further comprise one or more times, wherein the polarization treatment and the additional polarization treatment, hydrophobic treatment after hydrophobic treatment Or hydrophobic treatment after hydrophilic treatment, or alternating hydrophobic treatment with hydrophilic treatment. When the hydrophobic treatment and the hydrophilic treatment are combined in the deposition step, the surface characteristics of the pattern of the initial deposition and the late deposition are changed over time, and the step coverage of the deposited thin film is also freely controlled.
(제2 실시예)(2nd Example)
도 10a 및 도 10b는 본 발명에 따른 박막 증착 방법의 제2 실시예에 따른 공정 단면도들이다. 이 실시예는 앞의 제1 실시예와 반대되는 경우로, 트렌치(66)의 안쪽에도 박막을 증착하고자 하는 경우에 해당된다. 10A and 10B are cross-sectional views of a process according to a second exemplary embodiment of a thin film deposition method according to the present invention. This embodiment is the case opposite to the first embodiment described above, and corresponds to the case where a thin film is to be deposited inside the
먼저, 도 10a에서와 같이, 트렌치(66)가 형성된 반도체 기판(61)의 표면을 극성 처리하는데, 예컨대 친수성 극성 처리(69)를 한다. 그러면, 표면에서의 극성기가 사라지고 계면 에너지가 낮아지게 되어 여기에 소수성의 제1 전구체(70)를 공급하면, 도 10b에서와 같이, 친수성 표면과 소수성 전구체간의 인력에 의해, 트렌치(66)의 안쪽에 제1 전구체(70)가 잘 흡착이 된다. 이에 따라, 나머지 공정(퍼지, 제2 전구체 흡착, 퍼지 등)을 실시하면, 트렌치(66)의 안쪽에 박막이 잘 증착 이 되어, 단차피복율이 극도로 높은 박막을 형성할 수 있게 된다.First, as in FIG. 10A, the surface of the
물론, 반도체 기판 표면을 소수성 처리하고 친수성의 제1 전구체를 사용하여도 이와 비슷한 결과물을 얻을 수 있게 된다. 이와 같이, 본 발명에서는 표면 처리 및 전구체의 극성을 조합함에 따라, 기판에서의 위치에 따라 단차피복율을 자유롭게 조절하는 것이 가능해진다. Of course, similar results can be obtained by hydrophobizing the surface of the semiconductor substrate and using a hydrophilic first precursor. As described above, in the present invention, by combining the surface treatment and the polarity of the precursor, the step coverage can be freely adjusted according to the position on the substrate.
(제3 실시예)(Third Embodiment)
도 11은 본 발명에 따라 박막을 증착하는 제3 실시예를 보이는 순서도이다. 실제 공정이 이루어지는 과정은 유사 ALD인 사이클릭 CVD에 해당된다. 도 12는 이 실시예에서의 시간에 따른 공정 흐름을 보여주는 그림이다. 11 is a flow chart showing a third embodiment of depositing a thin film according to the present invention. The actual process is equivalent to cyclic CVD, which is a similar ALD. 12 is a diagram showing the process flow over time in this example.
본 실시예는 제1 실시예와 거의 동일하며, 대신, 극성 제1 전구체의 흡착층을 형성하는 단계 다음의 퍼지(도 7의 단계 s13) 및 제1 전구체의 흡착층과 제2 전구체를 반응시켜 박막을 증착하는 단계 다음의 퍼지(도 7의 단계 s15)를 포함하지 않게 된다.This embodiment is almost the same as the first embodiment, and instead, reacts the purge (step s13 in FIG. 7) and the adsorption layer of the first precursor with the second precursor after forming the adsorption layer of the polar first precursor. It does not include the purge (step s15 of FIG. 7) following the step of depositing the thin film.
이상, 본 발명의 상세한 설명을 하였으나, 본 발명의 범위에서 벗어나지 않은 한도 내에서 여러 가지 변형이 가능함은 본 발명이 속하는 기술분야에서 통상적 지식을 가진 자에게는 자명할 것이다. 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Although the detailed description of the present invention has been made, it will be apparent to those skilled in the art that various modifications may be made without departing from the scope of the present invention. The invention is only defined by the scope of the claims.
본 발명에 따르면, 단차를 가진 반도체 기판의 표면에 친수성 혹은 소수성의 극성 처리를 하여, 전구체(예를 들어 유기금속 소스)의 극성에 따라, 전구체가 단 차를 따라서 표면에 흡착되는 정도를 조절하여 박막의 단차피복율을 조절한다.According to the present invention, a hydrophilic or hydrophobic polarity treatment is performed on a surface of a semiconductor substrate having a step, and according to the polarity of the precursor (for example, an organometallic source), the degree of adsorption on the surface along the step is adjusted. Adjust the step coverage ratio of the thin film.
따라서, 트렌치 커패시터 제조를 위한 칼라용의 Al2O3 박막을 증착하는 데 있어서, 기판 표면을 소수성 처리하고 소수성의 제1 전구체를 사용하면, 기판에 형성된 트렌치의 입구 쪽, 즉 깊이 방향으로 원하는 일정한 깊이만큼만 Al2O3가 증착되므로, 트렌치의 입구 쪽에만 단차피복율 100%로 칼라를 형성할 수 있게 되어, 트렌치 커패시터의 표면적을 확장시키기 위한 방법이 가능해진다. Thus, in depositing a thin Al 2 O 3 thin film for the production of trench capacitors, the hydrophobic treatment of the substrate surface and the use of a hydrophobic first precursor result in a desired constant in the inlet side of the trench formed in the substrate, i.e. in the depth direction. Since Al 2 O 3 is deposited only by the depth, it is possible to form a collar with a step coverage ratio of 100% only at the inlet side of the trench, thereby enabling a method for extending the surface area of the trench capacitor.
반대로, 기판 표면을 친수성 처리하고 소수성의 제1 전구체를 사용하면 종횡비가 큰 트렌치 내부에도 우수한 단차피복율을 가진 박막을 증착할 수 있게 된다. On the contrary, the hydrophilic treatment of the substrate surface and the use of the hydrophobic first precursor enable the deposition of thin films with excellent step coverage even inside trenches having a high aspect ratio.
뿐만 아니라, 공정의 진행에 따라 친수성 처리와 소수성 처리를 적절히 조합하면 기판에서의 위치에 따라 단차피복율을 시간에 따라 조절할 수가 있다.In addition, if the hydrophilic treatment and the hydrophobic treatment are properly combined with the progress of the process, the step coverage can be adjusted over time according to the position on the substrate.
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050115223A KR100653214B1 (en) | 2005-11-30 | 2005-11-30 | Method of depositing thin film using polarity treatment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050115223A KR100653214B1 (en) | 2005-11-30 | 2005-11-30 | Method of depositing thin film using polarity treatment |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100653214B1 true KR100653214B1 (en) | 2006-12-04 |
Family
ID=37731879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050115223A KR100653214B1 (en) | 2005-11-30 | 2005-11-30 | Method of depositing thin film using polarity treatment |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100653214B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020263014A1 (en) * | 2019-06-28 | 2020-12-30 | 주식회사 아모그린텍 | Thin film foil and method for manufacturing thin film foil |
-
2005
- 2005-11-30 KR KR1020050115223A patent/KR100653214B1/en active IP Right Grant
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020263014A1 (en) * | 2019-06-28 | 2020-12-30 | 주식회사 아모그린텍 | Thin film foil and method for manufacturing thin film foil |
KR20210002031A (en) * | 2019-06-28 | 2021-01-06 | 주식회사 아모그린텍 | Thin foil and manufacturing method for thin foil |
KR102335537B1 (en) | 2019-06-28 | 2021-12-07 | 주식회사 아모그린텍 | Thin foil and manufacturing method for thin foil |
CN114127981A (en) * | 2019-06-28 | 2022-03-01 | 阿莫绿色技术有限公司 | Film foil and method for manufacturing film foil |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10381226B2 (en) | Method of processing substrate | |
US7910491B2 (en) | Gapfill improvement with low etch rate dielectric liners | |
US7465669B2 (en) | Method of fabricating a silicon nitride stack | |
US7713881B2 (en) | Process sequence for doped silicon fill of deep trenches | |
US7148155B1 (en) | Sequential deposition/anneal film densification method | |
KR101831936B1 (en) | Method for forming a thin film and method for manufacturing a semiconductor device by using the same | |
US20130260564A1 (en) | Insensitive dry removal process for semiconductor integration | |
US7537980B2 (en) | Method of manufacturing a stacked semiconductor device | |
KR20010064414A (en) | Method of forming gate dielectric layer with TaON | |
WO2009045964A1 (en) | Low temperature conformal oxide formation and applications | |
KR20030043380A (en) | Method of manufacturing capacitor for semiconductor device | |
KR100558999B1 (en) | FILLING SUBSTRATE DEPRESSIONS WITH SiO2 BY HDP VAPOR PHASE DEPOSITION WITH PARTICIPATION OF H2O2 OR H2O AS REACTION GAS | |
US20070063266A1 (en) | Semiconductor device and method for manufacturing the same | |
US6835664B1 (en) | Methods of forming trenched isolation regions | |
KR20170023229A (en) | Thin film deposition apparutus | |
US9613800B2 (en) | Methods of manufacturing semiconductor devices including an oxide layer | |
US20080054400A1 (en) | Capacitor and method of manufacturing the same | |
KR100653214B1 (en) | Method of depositing thin film using polarity treatment | |
KR100722843B1 (en) | Method of depositing thin film | |
US11133178B2 (en) | Seamless gapfill with dielectric ALD films | |
KR100937945B1 (en) | Method of manufacturing a semiconductor device | |
KR20090066936A (en) | Method for fabricating dielectric layer in semiconductor device | |
KR20010008502A (en) | Method for forming capacitor of semiconductor device | |
KR100564433B1 (en) | Method for forming capacitor of the semiconductor device | |
KR100499406B1 (en) | method for fabricating capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121105 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130904 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140917 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150909 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160907 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170907 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190909 Year of fee payment: 14 |