KR100649336B1

KR100649336B1 - 디지털 신호 처리 및 신호 포맷

Info

Publication number: KR100649336B1
Application number: KR1019990042303A
Authority: KR
Inventors: 윌킨슨제임스헤들리; 올데이스테펜찰스
Original assignee: 소니 유나이티드 킹덤 리미티드
Priority date: 1998-10-02
Filing date: 1999-10-01
Publication date: 2006-11-24
Also published as: CN1255796A; JP4332267B2; KR20000028781A; EP0991278A3; CN1154304C; US6904095B1; JP2000174819A; GB9821518D0; EP0991278A2

Abstract

디지털 신호는 데이터 블록들을 포함하며, 각 데이터 블록은 블록 및 복수의 슬롯들에 관한 데이터를 갖는 헤더를 포함한다. 각 슬롯은 슬롯 및 데이터 패킷에 관한 슬롯 헤더를 포함한다. 데이터 패킷들은 소스로부터의 정보의 연속 부분을 포함한다. 제 1 슬롯은 소스로부터 상기 정보의 제 1 부분을 갖는 제 1 패킷을 포함하며, 또한 기준 시간을 포함한다. 상기 또는 각 다음의 슬롯은 상기 소스로부터 정보의 후속 패킷을 포함하며, 또한 상기 타이밍 정보는 기준 시간에 대한 상기 패킷의 타이밍을 규정한다.

상기 신호를 인코딩하는 인코더가 제공된다. 대응하는 디코더는 정확한 디코딩을 허용하도록 패킷들을 정확하게 출력하기 위해 인에이블된다. 지터(즉, 서로간에 패킷 타이밍의 변동)가 디코딩을 방해할 수 있다. 디코더는 각 패킷의 타이밍 정보를 제 1 패킷의 기준 시간에 의해 설정된 내부 클록과 비교하여 클록 시간이 패킷 시간과 같을 때 패킷들을 출력시킴으로써 지터를 줄일 수 있다.

데이터 블록들은 SDTI 고정 길이 블록들일 수 있으며, 전송 시스템에서 패킷들은 SDTI 시스템을 통해 전송된 MPEG 2 TS 패킷들이다. 데이터 블록들은 SDTI 가변 길이 블록들일 수 있으며, 패킷들은 MPEG 2 TS 패킷들, ATM 셀들 또는 인터넷 프로토콜 패킷들일 수 있다.

데이터 패킷, 데이터 블록, 슬롯 헤더, 지터, 타이밍 정보

Description

디지털 신호 처리 및 신호 포맷{Digital signal processing and signal format}

도 1은 SDTI 라인의 페이로드 영역(payroad area)의 개략도.

도 2a는 MPEG 2 TS 패킷들의 개락도들.

도 3은 슬롯으로 분할되며 본 발명의 일 실시예에 따른 포맷을 갖는 SDTI 페이로드 영역의 개략도.

도 4는 페이로드 헤더 구조(payload header structure)의 개략도.

도 5는 본 발명의 일 실시예에 따른 지터의 접속부를 도시하는 개략도.

도 6은 SDTI 시스템상에 MPEG 2 TS 패킷들을 전송하는 본 발명의 일 실시예에 따른 시스템의 개략적인 블록도.

도 7은 타이밍 데이터 삽입기(timing data inserter)와 도 7의 시스템의 타이밍 보정기(timing corrector)의 일례의 블록도.

도 8 및 도 9는 도 7의 카운터들의 예들의 개략적인 블록도들.

도 10은 본 발명의 다른 실시예에서 이용된 SDTI 가변 블록(SDTI variable block)의 개략도.

도 11은 본 발명의 다른 실시예에서 이용되는 TLD 블록의 개략도.

도 12는 본 발명의 다른 실시예에서 이용되는 SDTI 가변 블록들과 TLD 블록들의 계층(hierarchy)을 도시한 블록도.

도 13은 TLD 합성 패킷(TLD compound packet)의 개략도.

※ 도면의 주요 부분에 대한 부호의 설명 ※

1 : 데이터 소스 2 : MPEG 2 인코더

3, 5 : 기타 소스 4 : 타이밍 데이터 삽입기

6 : SDTI

본 발명은 신호 처리기들(signal processors) 및 신호 포맷(signal format)에 관한 것이다. 특히, 본 발명은 신호 포맷, 상기 포맷에 따라 신호를 인코딩하는 신호 인코더(signal encoder), 대응하는 디코더(corresponding decoder), 및 인코더와 디코더를 포함한 신호 전송 시스템(signal transmission system)에 관한 것이다.

장치의 한 위치 또는 부분으로부터 다른 곳으로 MPEG 2 TS(전송 스트림(Transport Stream)) 같은 패킷화된 신호들의 전송에 대한 요구가 있다. DVB 비동기 직렬 인터페이스(ASI; Asynchronous Serial Interface)를 통해 MPEG 2 TS 패킷들을 전송하는 것은 공지되어 있다. DVB ASI는 장치의 특정 아이템들 사이에서와 같이 포인트에서 포인트로 하나의 전송 스트림의 전송을 위해 효과적이지만, 상대적으로 적응성이 없다.

본 발명의 한 양태에 따르면, MPEG 2 TS 패킷이 SDTI 시스템을 통해 전송되는 전송 스트림이 제공된다.

상기 시스템은 DVB ASI를 이용하는 것 보다 더 큰 적응성을 제공한다. SDTI(직렬 데이터 전송 인터페이스(Serial Data Transport Interface))는 SMPTE 305M로 규정된다. SDTI는 텔레비전 라인들의 프레임들을 포함하는 신호 구조로 패킷들을 전송한다. 부수 데이터(ancillary data)는 라인들의 수평 블랭킹 영역(horizontal blanking area)에 전달되며, 데이터는 각 라인의 페이로드 영역에 전달된다. SDTI는 SDI 접속부들이 이용가능한 곳으로 라우팅되게 하고, 하나 이상의 소스로부터의 TS 패킷들이 전송되도록 한다. 그러나, STI 위의 TS 패킷들의 이동은 패킷이 SDTI의 페이로드 영역에 제한되며 각 라인상에 효율적으로 다중 패킷들을 허용하는 것을 보증하도록 버퍼링(buffering)을 필요로 한다. 버퍼링 처리(buffering process)는 MPEG 2 신호의 디코딩을 정확하게 하기 위해서만 패킷들에 지연 및 지터(jitter)(즉, 서로에 대한 패킷들의 타이밍의 변동)를 도입하며, 상기 신호의 패킷들은 MPEG 디코더에 정확한 디코딩을 허용하도록 서로간에 정확한 타이밍이 제공되어야만 한다. 패킷의 절대 지연은 모든 패킷들에 동일하게 영향을 주기 때문에 문제가 없지만, MPEG 디코더에서 또는 MPEG 디코더 이전에 지터를 보정할 필요가 있다.

이상의 설명은 SDTI를 통해 MPEG 2 TS 패킷들의 전송에 관하여 본 발명에 의해 직면된 기술적 문제점을 설명하지만, 유사한 문제점들이 다른 데이터 전송 시스템들 위에 다른 타입의 타이밍 반응 패킷들의 전송시 발생할 수 있다.

본 발명의 다른 양태에 따르면, 디지털 신호는, 데이터 블록들을 포함하고, 각각의 데이터 블록은 상기 블록에 관련된 데이터를 포함하는 헤더와 적어도 하나의 슬롯을 포함하고, 각각의 슬롯은 상기 슬롯에 관련된 슬롯 헤더(slot header)와 데이터 패킷(data packet)을 갖고, 데이터 패킷들은 소스로부터의 정보의 연속한 부분들을 포함하고, 상기 소스로부터의 상기 정보의 제 1 부분을 포함하는 제 1 패킷을 포함하는 제 1 슬롯은 또한 기준 시간(reference time)을 갖고, 상기 소스로부터의 상기 정보의 후속 패킷을 포함하는 상기 또는 각각의 후속 슬롯은 또한 상기 기준 시간에 관한 패킷의 타이밍을 규정하는 타이밍 정보를 갖는다.

본 발명의 다른 양태에 따르면, 데이터 블록을 포함한 디지털 신호를 인코딩하는 인코더로서, 각각의 데이터 블록은 상기 블록에 관련된 데이터를 포함하는 헤더와 적어도 하나의 슬롯을 포함하고, 각각의 슬롯은 상기 슬롯에 관련된 슬롯 헤더와 데이터 패킷을 포함하고, 상기 데이터 패킷들은 소스로부터의 정보의 연속한 부분들을 포함하고, 상기 소스로부터의 상기 정보의 제 1 부분을 갖는 제 1 패킷을 포함하는 제 1 슬롯은 또한 기준 시간을 갖고, 상기 소스로부터 상기 정보의 후속 패킷을 포함하는 상기 또는 각각의 후속 슬롯은 또한 상기 기준 시간에 관한 패킷의 타이밍을 규정하는 타이밍 정보를 포함하며, 상기 인코더는, 클록, 및 상기 클록으로부터 상기 제 1 패킷의 생성 시간을 규정하는 기준 시간을 유도하고, 상기 제 1 슬롯 내의 상기 기준 시간 정보를 제공하고, 상기 클록으로부터 상기 후속 패키지들의 생성 시간을 규정하는 상기 타이밍 정보를 유도하고, 후속 패키지들이 생성됨에 따라 상기 후속 슬롯 내의 상기 타이밍 정보를 제공하는 수단을 포함하는 인코더를 제공한다.

본 발명의 다른 양태에 따르면, 데이터 블록들을 포함하는 디지털 신호를 디코딩하는 디코더로서, 각각의 데이터 블록은 상기 블록에 관련된 데이터를 포함하는 헤더와 적어도 하나의 슬롯을 포함하고, 각각의 슬롯은 상기 슬롯에 관련된 슬롯 헤더와 데이터 패킷을 갖고, 상기 데이터 패킷들은 소스로부터의 정보의 연속한 부분들을 포함하고, 상기 소스로부터의 상기 정보의 제 1 부분을 포함하는 제 1 패킷을 포함하는 제 1 슬롯은 또한 기준 시간을 포함하고, 상기 소스로부터 상기 정보의 후속 패킷을 포함하는 상기 또는 각각의 후속 슬롯은 또한 상기 기준 시간에 관한 패킷의 타이밍을 규정하는 타이밍 정보를 포함하며, 상기 디코더는, 클록, 상기 패킷들의 상기 타이밍 정보를 검출하는 수단, 상기 제 1 패킷의 검출시 초기에 상기 클록을 상기 기준 시간으로 설정하는 수단, 상기 클록 시간을 후속 패킷의 상기 타이밍 정보와 비교하는 수단, 및 상기 패킷의 타이밍 정보가 상기 클록 시간과 동일할 때 상기 패킷들을 출력하는 수단을 포함하는 디코더를 제공한다.

신호 내에 타이밍 정보를 제공함으로써, 디코더는 실질적으로 감소된 지터를 갖는 패킷들을 출력할 수 있으며, 패킷들이 MPEG TS 패킷들인 경우 예컨대 후속 MPEG 디코더에서 정확한 디코딩을 위해 제거되는 것이 바람직하다. 패킷 지터(packet jitter)는 디코딩을 방해할 수 있다. 디코더는 각 패킷의 타이밍 정보를 제 1 패킷의 기준 시간에 의해 설정된 내부 클록과 비교하고, 예컨대 클록 시간이 적어도 지터를 감소시키는 패킷 시간과 동일한 때 버퍼에 패킷들을 출력한다.

본 발명의 일 실시예에서, 블록들은 라인의 비활성 영역들 내에 어드레스 데이터(address data)를 포함하는 부수 데이터를 갖는 SDTI 신호의 활성 라인 간격 내의 페이로드 영역이다.

SDTI에 적용되는 본 발명의 일 실시예에서, 소정의 미사용된 공간에 고정된 정수, 패딩(padding)(예컨대, 제로)을 갖는 SDTI 라인마다의 완전한 패킷들의 수가 있다. 이에 따라 슬롯 길이들이 고정된다. 슬롯들 및 특정 SDTI 라인 위의 패킷들은 동일한 소스 및 목적지 어드레스들(destination addresses)을 갖고, 상기 라인상에 하나의 패킷 스트림만이 있다.

SDTI가 적용되는 본 발명의 다른 실시예에 있어서, 데이터 블록들은 하나 이상의 라인들을 점유할 수 있는 가변 길이 블록들(variable length blocks)이다. 가변 길이 데이터 블록 내의 슬롯들은 가변 길이 슬롯들이다. 바람직하게는, 슬롯들은 데이터 필드 D 내의 데이터의 타입을 나타내는 데이터를 포함하는 타입 필드 T, 및 데이터 필드 내의 데이터의 길이를 규정하는 길이 필드 L을 포함하는 "TLD 블록들"이다. 바람직하게는, TLD 블록들은 2개의 타입, 즉 메타데이터 블록들, 및 데이터 블록으로 이루어진다. 메타데이터 TLD 블록은 메타데이터에 의해 나타낸 데이터를 포함하는 데이터 TLD 블록(들)보다 앞선다. TLD 데이터 블록들은 기준 시간 및 타이밍 정보를 포함한다. 상기 블록에 앞서는 메타데이터 TLD 블록은 블록들이 기준 시간을 포함하는가를 식별하는 데이터를 포함한다.
본 발명의 상기 및 다른 목적들, 특징들, 및 이점들은 첨부한 도면들에 관련하여 판독될 예시적인 실시예들의 후속하는 상세한 설명으로부터 명백해질 것이다.
편의상, 도면들은 데이터를 병렬-포맷(parallel-format)으로 나타낸다. 실제로, 데이터는 직렬-포맷(serial-format)으로 전송된다.

개요

제 1 실시예들: SDTI-TS

다음의 설명은 SDTI(SMPTE 305M) 위에 MPEG-2 전송 스트림 패킷들을 전달하기 위한 새로운 신호 포맷의 제 1 예들을 설명한다. MPEG 2 TS 및 SDTI는 공지되었고 이하 자세히 설명하지 않을 것이다. 새로운 포맷은 본 명세서에서 SDTI로 언급된다. SDTI는 데이터를 전달하기 위해 텔레비전 라인들을 이용한다. 액티브 라인 간격들(active line intervals)은 페이로드 영역들이며 STDI 데이터 블록들을 포함한다. 라인들의 비-액티브 간격들(non-active line intervals)은 액티브 라인 간격들로 데이터의 소스 및 목적지 어드레스들을 포함하는 부수 데이터를 포함한다. 전송 효율을 보장하기 위한 본 발명의 일 실시예에 따르면, SDTI-TS 의 각 라인의 페이로드 영역은 한 전송 스트림으로부터의 패킷들을 포함하는 전체, 고정된 길이, 슬롯들을 가능한 한 많은 용량으로 채운다. 새로운 포맷은 SDTI-TS 디코더에서 저 지터 레벨로 전송 스트림 패킷들을 회복하기 위해 필요한 모든 정보를 포함하고, 다수의 설계 요구들을 충족시키는 적응성을 가진다.

참조들

공개된 표준들인 다음의 참조들은 본 발명에 관련된 정보를 포함한다.

- SMPTE 305M, 직렬 데이터 전송 인터페이스(SDTI).

- SMPTE RP 168, 수직 간격 스위칭 포인트(Vertical Interval Switching Point)의 정의.

- ISO/IEC 13818-2: 정보 기술 - 동화상들(moving pictures) 및 연관된 오디오 정보의 일반 코딩: 비디오, (MPEG-2).

- ISO/IEC 13818-2: 정보 기술 - 동화상들 및 연관된 오디오 정보의 일반 코딩: 시스템들, (MPEG-2).

DVB: CATV/SMATV 헤드엔드들(CATV/SMATV headends)용 인터페이스들 및 유사한 전문 장비.

비동기 직렬 인터페이스(ASI).

SMPTE 259M, 10-비트 4:2:2 구성 및 4fsc NTSC 합성 디지털 신호들/직렬 인터페이스.

SMPTE 291 M, 부수 데이터 패킷 및 스페이스 포맷팅.

배경

MPEG-2 전송 스트림(TS) 패킷들의 전달을 위해 현재 확립된 인터페이스는 디코더 버퍼상에 최소의 임팩트를 보장하기 위해 요구되는 위치의 작은 허용범위 내에 패킷을 배치한 DVB ASI 이다. 그러나, ASI는 하나 이상의 TS를 용이하게 전달할 수 없으며, ASI는 또한 널리 이용가능한 SDI계 장비에 의해 지원될 수 없다. 이것은 장비의 특정 아이템들간의 특화된 포인트 투 포인트 인터페이스로서 유용하다.

본 발명의 실시예들

본 발명의 일 양태는 SDTI에 MPEG 2 TS 패킷들을 전달하는 것을 목적으로 한다. 이것은 SDI 접속부들이 이용가능한 곳으로 TS 패킷이 라우팅되도록 함으로써 더 많은 일반적인 접속이 허용되도록 한다. 그러나, SDTI로의 TS 패킷들의 전달은 패킷들이 SDTI의 페이로드 영역에 제한되는 것을 보장하고 효율적으로 각 라인상에 다중 TS 패킷을 제공하도록 버퍼링을 필요로 한다. 상기 버퍼링 처리의 결과는 지연 및 지터를 모두 패킷 스트림에 도입하는 것이다. 지연은 본 발명과 관련된 문제가 없다. 본 명세서에서 설명된 본 발명의 예들은 패킷 지터가 중요하지 않은 레벨로 감소되도록 한다. 벤치마크로서, 본 실시예들은 DVB-ASI 입력이 SDTI-TS를 통해 전달되도록 하며 최소 부가 지터(minimum additional jitter)를 갖는 DVB-ASI 신호를 생성하도록 디코딩된다. SDTI-TS는 또한 필요에 따라 다른 인터페이스 포인트로부터 직접 동작될 수 있다.

SDTI 파라미터들

SMPTE 305M은 270Mbps 및 360Mbps의 비트율에 대한 SDTI를 나타내며, 본 발명의 예들은 상기 비트율 및 더 높은 비트율로 동작할 수 있다. 본 명세서에서 설명된 SDTI-TS의 예들은 라인마다 한 블록을 갖는 SDTI의 고정된 블록 크기 모드를 이용한다. 각 고정된 길이 블록의 포맷은 도 1에 도시된다. 블록은 이후에 설명되는 바와 같이 10 비트 SDTI-TYPE 워드를 포함한 1438 또는 1918 바이트이다. 블록은 일반적으로 도 1에 도시된 바와 같이 전체 1440 또는 1920 바이트에 대하여 에러 검출 CRC의 추가 2바이트를 포함한다.

타입 워드(TYPE WORD)

SDTI 데이터 블록은 블록 타입 워드(block type word)를 갖는다.

270Mbps SDTI에 대하여, 블록 타입 값은 라인마다 1438 워드들의 블록 크기를 나타내는 "01h"이다(타입 값을 포함함).

360Mbps SDTI에 대하여, 블록 타입 값은 라인마다 1918 워드들의 블록 크기를 나타내는 "09h"이다(타임 값을 포함함).

SDTI 데이터 타입 워드는 현재 할당되지 않은 값인 적절한 값을 갖는다.

입력 포맷은 10비트 워드의 비트 b7-b0로 입력된 8비트 데이터이다. 10비트 워드의 비트 b8은 비트 b7 내지 b0의 짝수 패리티(even parity)이고 비트 9는 비트 b8의 보수이다.

선택적인 FEC(포워드 에러 보정)는 부가된 데이터 보안을 제공하기 위해 블록에 부가될 수 있다. FEC가 부가되던지 부가되지 않던지, 블록 타입 워드의 비트 b7 및 b6는 SMPTE 305M에 따라 설정된다.

본 발명의 본 예들은 SMPTE 305M의 데이터 확장 기능을 이용하지 않는다. SMPTE-RP 168에 규정된 바와 같이 SDI 스위칭 라인들의 이용을 피하기 위해 권장된다.

MPEG -2 전송 스트림

도 2a에 도시된 바와 같이, MPEG-2 TS(전송 스트림) 패킷들은 188바이트의 길이를 갖는다. 도 2b에서, DVB 포워드 에러 보정(FEC)이 부가되면, 이때 패킷 길이는 204 바이트이다. MPEG-2 TS FEC는 패킷들을 교차하여 인터리브되고, 나타날 수 있는 전송 에러들을 통해 중요한 데이터 손실을 보정하기 위해 설계된다. 극단적인 경우들에서, SDTI는 수시로 에러들을 생성할 수 있지만, MPEG-TS FEC는 인터리브 길이(interleave length)로 인한 SDTI 에러들을 보정하기에 부적합하며, 상기 FEC는 전달된 패킷들이 188 바이트의 길이를 갖는 경우에 존재하지 않을 수 있다. 따라서, 본 발명의 일 실시예의 SDTI-TS 포맷은 SDTI 링크를 통해 발생할 수 있는 소정의 에러들에 대하여 보정하기 위한 선택적인 FEC를 포함한다.

페이로드 포맷(PAYLOAD FORMAT)

본 발명의 제 1 실시예들에 따르면, MPEG-2 TS 패킷들은 전체적으로 TS 페이로드 포맷에 배치된 SDTI 고정 블록에 포함되며, 그 예는 다음에 도 3을 참조하여 설명된다. 예시적인 TS 페이로드 포맷은 도 3에 설명된 바와 같은 2층 구조를 갖는다. 페이로드는 전체 페이로드 라인에 적용하는 파라미터를 규정하는 TS 페이로드 헤더 및 MPEG 2 TS 패킷이 배치된 고정된 수의 TS 슬롯들을 갖는다. 각 TS 슬롯은 슬롯 내의 TS 패킷과 연관된 파라미터들을 규정하고 자체의 TS 패킷이 이어지며 6바이트의 선택적인 SDTI RS-FEC에 의해 종료된다.

TS 페이로드 구조(TS Payload Structure)

TS 페이로드의 SDTI 타입 워드는 도 1의 좌측에서의 타입 워드이다. 슬롯 카운트, 채널 조정 및 연속 카운트 워드들의 비트 할당들은 도 4에 도시된다.

TS 페이로드 슬롯 카운트(TS Payload Slot Count)

슬롯 카운트는 상기 페이로드 라인에 대한 TS 슬롯들의 수를 규정하는 8 비트 워드이다. TS 슬롯들의 수는 1의 낮은 값 및 페이로드 길이에 의해 규정된 높은 값을 갖는다. 270Mbps SDTI의 경우, TS 슬롯들의 최대 수는 6이다. 360Mbps SDTI의 경우, TS 슬롯들의 최대 수는 8이다. 높은 SDTI 비율은 페이로드 영역에 적절하게 높은 수의 TS 슬롯들을 지원할 수 있다. 본 발명의 본 실시예들에서, 최종 TS 페이로드 슬롯과 SDTI CRC 워드들 사이의 데이터 공간은 소정의 다른 목적 또는 응용을 위해 이용된다. 페이로드 슬롯 카운트의 낮은 값은 코덱 지연(codec delay)을 줄인다. 상기 주제에서의 다른 정보는 하기에 주어진다.

TS 페이로드 채널 조정(TS Payload Channel Handle)

채널 조정은 최대 유효 워드를 갖는 2개의 8비트 워드들로 구성된 16비트 워드이다. 상기 워드는 동일한 SDTI 소스와 목적지 헤더 어드레스들을 갖지만 TS 전송의 다른 채널들을 나타내는 TS 페이로드 라인 사이를 구별하기 위해 이용된다. 본 실시예에서, 채널 조정값은 "0000h"로 설정되지만, 다른 값들이 선택될 수 있다.

TS 페이로드 연속 카운트(TS Payload Continuity Count)

"연속 카운트(Continuity Count)"는 동일한 SDTI 소스와 목적지 어드레스들 및 동일한 채널 조정 값을 갖는 모든 TS 페이로드 라인마다 1씩 증가하는 모듈로(modulo) 65536 카운트이다.

TS 슬롯 구조

본 실시예들에서, 모든 TS 슬롯은 길이가 216 워드이고, TS 슬롯들은 TS 슬롯 페이로드 헤더 바로 다음의 연속적인 순서로 배치된다. TS 슬롯은 다음의 시퀀스로 정보를 포함한다.

2워드 길이의 TS 슬롯 헤더

2.25MHz로 클록된 길이 2워드의 코스 카운트 값(coarse count value)

2.25MHz의 배율로 클록된 길이 1워드인 미세 카운트 값(fine count value)

188바이트 TS 패킷

선택적인 MPEG-2 TS FEC를 위한 16바이트 공간

선택적인 SDTI-TS FEC를 위한 6바이트 공간

2바이트 빈 데이터 공간

TS 슬롯 헤더

TS 슬롯 헤더는 다음과 같이 규정된 비트 b7-b0를 갖는 8비트 워드이다:

비트 b7는 TS 슬롯이 활성 SDTI FEC를 갖는지의 여부를 규정한다.

b7은 SDTI FEC가 활성이 아니면 "0"이고, SDTI FEC가 활성이면 "1"이다.

비트 b6-b3는 전환되지만 규정되지 않는다.

비트 b2는 TS 불연속 플래그(TS discontinuity flag)이다. 상기 TS 슬롯 내의 TS 패킷이 이전의 TS 패킷에 관련되지 않는다면, b2는 "1"로 설정되며, 이외에는 "0"으로 설정된다. 불연속 TS 패킷(즉, b2="1")은 또한 이것이 새로운 TS 패킷 시퀀스에서의 제 1 패킷임을 표시한다.

비트 b1 및 b0는 TS 패킷 타입을 규정하는 코드를 다음과 같이 형성한다:

b1 b2 TS 타입

0 0 no 16바이트 FEC를 갖지 않은 188 바이트 TS 패킷

0 1 전환되지만 규정되지 않음

1 0 비활성 16바이트 FEC를 갖는 204 바이트 TS 패킷

1 1 활성 16바이트 FEC를 갖는 204 바이트 TS 패킷

TS 슬롯 코스 카운트(TS Slot Coarse Count)

코스 카운트 값은 SDTI-TS 인코딩 포인트에서 2.25MHz로 클록된 모듈로 65536 카운터로부터 유도되며, 이전의 TS 패킷에 대하여 정확한 시간에 TS 패킷을 출력할 수 있는 디코더에 대한 TS 패킷의 코스 타이밍을 규정한다. 상기 코스 타이밍은 다음의 워드와 연관하여 이용되고, TS 슬롯 서브 카운트(TS Slot Sub Count)는 TS 프로그램 클록 기준(TS Program Clock Reference; PCR)에 밀접한 기준 시간을 클록에 공급하기 위해 2.25MHz의 정수배로 클록으로부터 유도된 미세 타이밍을 포함한다. 코스 타이밍 및 미세 타이밍은 예를 들면 27MHz로 동작하는 PCR 클록인 동일한 마스터 클록(master clock)으로부터 유도되는 것이 바람직하다.

27시간의 PCR의 주기를 매칭하기 위해 2.25MHz 카운터를 필요로 하지 않는다. 2.25MHz 카운터는 TS 패킷들 사이의 최대 기간 보다 길도록 보장된 충분한 사이클 기간만을 필요로 한다. 2.25MHz 사이클 기간은 대략 30mses이다. 2.25MHz 카운터는 PCR의 12증분시마다 1씩 증가한다.

TS 슬롯 서브 카운트

270Mbps SDTI의 경우, 서브 카운트는 27MHz 클록에 의해 클록되며(즉, PCR과 동일한 비율임), 0 내지 11의 범위에 걸쳐 카운트한다. 360Mbps SDTI의 경우, 서브 카운트는 36MHz 클록에 의해 클록되며(즉, PCR보다 높은 비율임), 0 내지 15의 범위에 걸쳐 카운트한다. 서브 카운트 값에 이용가능한 비트의 수는 SDI 워드(평행) 클록 비율을 567MHz까지 높일 수 있다. TS 슬롯 카운트들이 타이밍 제어를 출력하기 위해 어떻게 이용될 수 있는가는 이후에 설명된다.

TS 패킷 데이터(TS Packet Data)

TS 패킷에 대한 204 바이트 공간은 고정되어 할당된다. 상기 공간의 콘텐츠는 TS 슬롯 헤더 워드인 비트 b1 및 b0로 규정된 바와 같이 188 바이트 또는 204 바이트 TS 패킷 데이터로 채워진다. 비활성 TS FEC를 갖는 188 바이트 TS 패킷들 및 204 바이트 TS 패킷들의 경우들에서, 16바이트 TS FEC 공간이 빈 것으로 채워진다.

TS 슬롯 RS FEC

FEC는 2.25MHz 카운트 워드로부터 FEC의 최종 워드까지 214 바이트의 TS 슬롯에 적용된다. TS 슬롯 헤더 워드 FEC 유효 비트(b7)가 "0"으로 설정되면, 다음에 FEC의 모든 6워드는 "00h"로 설정된다. FEC는 리드-솔로몬으로, 본래의 R-S(255, 249, T=3) 코드로부터 단축된 R-S(214, 208, T=3) 코드이다.

R-S 코드 발생기 다항식은:

여기서, α는 갈로리스 필드 GF(Galois Field) 발생기 다항식으로 규정된다:

TS 슬롯 빈 공간

TS 슬롯은 빈 공간으로 채워진 제로의 2워드로 끝난다.

TS 슬롯 타이밍 데이터 이용

도 5는 SDTI-TS 포맷을 통해 출력시키기 위한 MPEG-2 TS 패킷 스트림으로부터의 SDTI-TS 처리를 예시한다. TS 슬롯 2.25MHz 카운트와 서브 카운트 값들의 조합은 적어도 PCR과 같이 높은 해상도를 갖고 대략 30msecs의 반복 전의 기간을 갖는 카운트 값을 규정한다. 시퀀스에서 제 1 TS 패킷의 수신시, 디코더는 준비될 때마다 패킷을 출력할 수 있으며, 동시에 SDTI 워드 비율(27/36MHz)로 진행하는 내부 카운터를 TS 슬롯 카운트 값으로 설정한다. 상기 카운터는 2.25MHz 카운트 및 서브 카운트에 대해 규정된 것과 동일한 방식으로 카운트한다. 이후, 모든 남아있는 패킷에 대하여, 디코더는 디코더 카운터가 TS 슬롯 카운터에 기억된 카운터와 동일한 경우 패킷을 출력하여 출력 TS 패킷 타이밍의 보전을 보증한다. 270 Mbps SDTI의 경우, TS 패킷 PCR과 동일한 비율의 카운트 값 클록은 타이밍 지터가 없다. 360Mbps SDTI의 경우, 카운트는 TS 패킷 PCR의 3 증가마다 4씩 증가하고, 따라서 플러스 또는 마이너스 1 PCR 클록 지터의 결과를 갖는다. 상기 값은 또한 MPEG-2 규정된 제한 내에 있다.

시스템 지연 고려 사항들

각 SDTI의 페이로드 영역은 가능한 한 많은 완전한 슬롯들 및 이에 따른 TS 패킷들로 패킹된다(packed). 본 실시예들에서, 슬롯은 고정된 길이로 되며, SDTI 페이로드 영역은 완전한 슬롯들만을 포함한다. 페이로드 영역 내의 스페어 공간은 제로로 채워진다. 이로써 SDTI 라인들의 낭비가 최소화될 수 있으며, 따라서 최소수의 라인들이 다른 데이터의 전송을 위해 이용될 수 있다. 다음의 예들은 270Mbps SDTI-TS에 기초한다. 4Mbps의 비트율로, 프레임당 대략 15라인(525/30)이 MPEG-2 TS 패킷들의 전달을 위해 이용되며, 코덱 지연이 정확히 2msec에 걸쳐 있다. 50Mbps의 비트율로, 대략 프레임당 185 라인(525/30)이 MPEG-2 TS 패킷들의 전달을 위해 이용되며, 따라서 코덱 지연이 200usec 부근으로 감소된다. 제 1 근사치까지, 코덱 지연은 비트율에 역 비례한다. 따라서, 저 비트율로 지연이 라인당 TS 패킷의 수를 감소시킴으로써 감소될 수 있으며, 이에 따라 비례적으로 더 많은 SDTI 라인을 차지한다. 4Mbps 예가 라인당 1TS 패킷만을 차지하면, 지연은 약 400usec 정도로 감소된다.

SDTI TS 스트림의 예들

도 6을 참조하면, SDTI TS 시스템의 예가 도시된다. 시스템은 데이터 소스(1)를 포함한다. 데이터 소스(1)는 공지되어 있으며 공지된 MPEG 2 TS 패킷들을 생성하는 MPEG 2 인코더(2)를 포함한다. 패킷들은 도 2a 내지 도 2c에 도시된 바와 같이 FEC를 포함하거나 또는 포함하지 않을 수 있다. 패킷들은 정확한 상대 타이밍으로 MPEG 인코더로부터 출력되는데, 즉 이것은 상대적으로 지터가 없다. 소스(1)의 타이밍 데이터 삽입기(4)(도 7 및 도 8을 참조하여 더 상세히 설명됨)는 코스 타이밍 데이터 및 미세 타이밍 데이터를 헤더에 삽입한다. 타이밍 데이터는 기준 시간에 대한 패킷들의 정확한 타이밍을 규정한다. 타이밍 데이터를 갖는 MPEG 2 TS 패킷들은 SDTI(6)에 공급된다. SDTI(6)는 또한 다른 소스들(3, 5)로부터 패킷들 및 다른 데이터를 수신한다. 다른 소스들은 소스(1)와 동일하거나 또는 동일하지 않을 수 있다. SDTI는 공지된 방식으로 소스들(1, 3, 5)로부터 각 대응하는 목적지들(11, 13, 15)까지 데이터를 라우팅한다. 상기 목적을 위하여, 한 SDTI 라인은 그 부수 데이터 내의 소스 어드레스 및 목적지 어드레스를 갖고, 어드레싱된 소스로부터 어드레싱된 목적지로만 데이터를 전달한다. 상술된 바와 같이, MPEG 2 TS 패킷들은 SDTI에서 버퍼링되어 지터를 받게 된다. 목적지(11)에서, 소스(1)로부터의 패킷들은 MPEG 디코더에 올바른 타이밍을 전달하기 전에 보정기(8)에서 타이밍 보정을 받게 된다.

SDTI는 MPEG 2 TS 패킷들을 도 3에 도시된 슬롯들로 조립하여, 슬롯 헤더 데이터를 타이밍 데이터에 부가하고 또한 도 3에 도시된 바와 같이 블록 헤더 데이터를 블록에 부가한다. SDTI는 또한 6바이트 FEC, 빈 공간에 대한 제로 및 선택적인 SDTI CRC를 부가한다. SDTI는 또한 패킷이 새로운 패킷 시퀀스의 제 1 패킷인 때를 결정하여 TS 불연속 플래그의 비트 b2를 '1'로 설정한다.

도 7을 참조하면, 타이밍 데이터 삽입기의 일례는 타이밍 데이터를 생성하기 위해 카운터(42)를 클록하는 27MHz 클록(40)을 포함한다. 클록(40)은 SDTI 클록으로부터 유도된다. 카운터의 일례를 도 8에 도시된다. 카운터는 미세 타이밍 데이터를 생성하고, 코스 타이밍 데이터를 생성하는 모듈로 65536 카운터(82)를 검색하기 위해 2.25MHz 클록을 생성하는 27MHz로 클록된 모듈로 12 카운터(80)를 포함한다. 카운터들(80, 82)은 자유롭게 작용한다. 래치(latch; 44)는 미세 및 코스 카운트를 일시적으로 저장한다. 패킷 시작 신호를 수신하면, 타이밍 데이터를 패킷의 초기부에 타이밍 데이터를 비트 스트림에 삽입하는 멀티플렉서(46)에 현재의 카운트들을 공급한다. 임의의 시간이 그 생성 순간에 카운터(42)에 의해 표시되더라도 패킷 시퀀스의 제 1 패킷은 할당된다. 상기 시간은 시퀀스의 후속 패킷들에 대한 기준 시간이다. 코스 카운터(82)는 65536/(2.25^*10⁶)초 또는 약 30ms의 기간으로 그 카운트를 통해 시퀀스한다.

목적지에서, 보정기(8)의 예로서 슬롯 헤더를 검출하는 디멀티플렉서(84)를 포함하며, 미세 및 코스 타이밍 데이터 및 불연속 플래그(b2=1)로 표시된 바와 같이 시퀀스에서 첫 번째인지를 결정한다. 디멀티플렉서는 슬롯 헤더로부터 MPEG 2 TS 패킷을 분리하고 패킷을 FIFO 버퍼(96)에 공급한다. FIFO 버퍼(96)는 패킷들의 한 SDTI 블록을 저장한다. 패킷들은 이들이 본래 소스(1)에서 생성된 것과 동일한 비율 예컨대 초당 270M 비트로 FIFO에 그리고 이로부터 평균하여 검색된다. 그러나, 패킷들은 불규칙적으로 입력될 수 있지만, 정확한 타이밍으로 연속적으로 출력된다. 멀티플렉서는 타이밍 데이터를 다른 FIFO(86)를 통해 비교기(88)에 공급하고 직접 게이트(94)에 공급한다. 패킷이 제 1 패킷이면, 기준 시간을 나타내는 타이밍 데이터를 카운터(90)에 로딩하도록 게이트(94)를 인에이블하여, 카운터를 기준 시간으로 설정한다.

도 9에 도시된 일례로 카운터(90)는 도 8의 대응하는 카운터(80, 82)에 이상적으로 배치된 모듈로 12 카운터(921) 및 모듈로 65536 카운터(941)를 포함하여, SDTI에 의해 제공된 27MHz 클록을 카운팅한다. SDTI에 의해 제공된 클록은 공지된 방식으로 소스 클록(40)에 동기한다. 카운터들(921, 941)은 기준 카운트로 미리 로딩될 수 있는 카운터들(80, 82)로부터 확산된다. 일단 로드되면, 카운터들(921, 941)은 카운터들(80, 82)과 동일한 방식으로 자유롭게 작용하며, 이에 따라 이들과의 동기가 지연된다. 비교기(88)는 멀티플렉서로부터의 타이밍 데이터를 카운터(90)로부터의 타이밍 데이터와 비교한다. 비교된 타이밍 데이터가 동일하면, 비교기는 FIFO(96)를 정확한 타이밍을 갖는 패킷에 출력시킨다.

패킷들 및 타이밍 데이터는 디멀티플렉서(84)에 의해 분리되며 FIFO들(86, 96)에 공급된다. FIFO들은 패킷들 및 타이밍 데이터의 대응하는 시퀀스들을 포함한다. 패킷들이 FIFO(96)로부터 그 출력부로 이동됨에 따라 FIFO(86)로부터 이동된 대응하는 타이밍 데이터 FIFO(96)에서의 패킷과의 대응을 유지한다. 타이밍 데이터의 각 아이템이 FIFO(86)의 출력에 도달한 후, 상기 아이템은 FIFO로부터 클리어된다. FIFO(86)의 출력부에서의 타이밍 데이터의 각 아이템은 카운터(90) 내의 카운트와 비교되며, 타이밍 데이터에 의해 표시된 카운트가 카운터 내의 카운트와 동일하면, 판독 인에이블 신호(read out enable signal)는 FIFO(96)가 정확한 타이밍을 갖는 대응하는 패킷의 판독을 개시하도록 한다. 인에이블 신호는 또한 FIFO(86)의 출력으로부터의 타이밍 데이터를 클리어하고, 타이밍 데이터의 다음 아이템을 카운터(90)에서의 카운트와 비교될 출력부로 이동시킨다.

제 2 실시예들: SDTI-PF

도 1 내지 도 4는 SDTI의 고정된 블록 크기 모드를 라인당 한 블록 이용하는 STDI-TS로서 본 명세서에서 언급된 신호 포맷을 설명한다. 상기 신호 포맷은 SDTI를 이용하는 전송 MPEG 2 비트 스트림들의 내용으로 설명된다. 다음의 설명은 본 명세서에서 SDTI-PF로서 언급되는 신호 포맷의 다른 버전을 설명한다. 상기 포맷 SDTI-PF는 MPEG 2-TS 패킷들이 전송되도록 하며, 또한 다른 타입의 패킷에 대하여 패킷 지터를 감소하기 위한 버퍼링으로 또는 버퍼링 없이 SDTI 상에 전달되도록 한다. 상기 패킷들은 단방향 인터넷 프로토콜(Uni-IP)에 기초한 ATM 셀들 및 패킷들일 수 있다.

본 실시예는 다음과 같은 패킷 스트림의 전달을 위한 여러 가지 특징을 제공한다.

고 패킹 밀도.

데이터 패킷 타입들 및 연관된 패킷 메타데이터로 된 적응성있는 장치.

다중 데이터 패킷 타입들의 다중 채널들의 전달.

강력한 포워드 에러 보정(Forward Error Correction; FEC) 특성을 제공.

정밀한 데이터 패킷 출력 타이밍을 재생하는 기능.

내장된 사용자 정보를 부가하는 기능.

데이터 패킷과 연관된 제어 정보가 이용될 수 있음:

SDI 스위칭을 검출하기 위한 연속 카운터를 제공.

동일한 소스와 목적지 어드레스들 사이의 데이터 패킷들의 다중 채널들을 전송하기 위한 채널 '조정' 제공.

스트림 내의 데이터 패킷의 위치 규정.

SDTI 파라미터들

SMPTE 305M은 270Mbps 및 360Mbps의 비트율에 대한 SDTI를 나타내고, 본 실시예는 270Mbps만으로, 또는 장치 특징에 따른 두 개의 비트율로 동작할 수 있다. SDTI-PF는 도 10에 도시된 바와 같이 SDTI의 가변 블록 모드를 이용한다. 용어 '분리기' 및 '말단 코드'는 SMPTE 305M에서 규정된 특정 10 비트값들이다. '분리기'와 '말단 코드' 사이의 공간 내의 모든 데이터는 10비트 워드들이며, 여기서,

데이터는 10 비트 워드의 b0 내지 b7에 입력된 8비트를 포함하고,

비트 b8이 비트 b0 내지 b7의 짝수 패리티로 설정되며,

비트 b9이 홀수 패리티(odd parity)로 설정된다.

SDTI 헤더의 용어 '블록 타입'은 SMPTE 305M에 따라 가변 블록 모드로 설정된다.

SDTI 데이터 타입은 데이터 패킷 포맷(PF) 가변 블록 페이로드를 나타내는 값 '11h'으로 설정된다.

본 실시예는 SMPTE 305M의 데이터 확장 기능을 이용하지 않는다.

SDTI 라인 및 어드레스 번호들

각 SDTI 가변 블록 내의 데이터는 블록이 끝날 때까지 필요에 따라 많은 라인들을 통해 연속될 수 있기 때문에, SDTI 헤더 라인 번호들은 연속적일 필요가 있다. 또한, SDTI 헤더 소스 및 목적지 어드레스 값들은 소정의 하나의 SDTI 가변 블록과 연관된 모든 라인들의 전송 동안에 일정하다.

SDTI 스위칭

화상 프레임 경계에서도 SDTI 데이터 스트림의 임의의 스위칭은 스위칭 영향을 완화하기 위해 특수 처리 장치의 이용없이 데이터 패킷의 내용을 성공적으로 디코딩하는 기능에 영향을 줄 수 있다. 화상 스위치에 의해 영향받은 라인들은 SMPTE PR 168에 규정된다. 전이 상태들이 발생할 수 있는 스위치 라인 직전 및 직후의 라인과 함께 SMPTE PR 168에 의해 규정된 라인들의 이용을 피하는 것이 권장된다. 연속 카운트는 스위치에 의해 영향받은 가변 블록들을 나타내기 위해 제공될 수 있다.

TLD 블록 구조

각 가변 블록의 데이터 블록 영역은 도 11에 도시된 바와 같은 타입, 길이 및 데이터(TLD) 구조로 규정된 하나 이상의 블록들로 채워진다.

TLD 구조의 3가지 요소들은:

타입: 로컬 1 바이트 라벨로서 '값' 영역에 포함된 데이터의 타입,

길이: 값의 길이,

데이터: 타입으로 규정된 바와 같은 데이터.

'타입'은 TLD 블록에 전달된 데이터의 타입을 식별하는 단일 바이트이다. 타입 값은 TLD 패킷(예컨대, MPEG-2 TS 패킷)의 한 유형 또는 TLD 메타데이터의 한 유형을 식별할 수 있다.

TLD 메타데이터 블록이 수신되면, 값 영역에 포함된 메타데이터는 SDTI 가변 블록의 끝 또는 동일한 타입의 새로운 TLD 메타데이터 구조가 수신될 때까지 모든 후속 TLD 패킷 블록들에 공급된다. TLD 메타데이터 블록으로부터의 데이터는 소정의 중요 교차 SDTI 가변 블록들을 전달하지 않아서, 각 새로운 가변 블록은 필요에 따라 TLD 메타데이터의 새로운 세트를 전달한다.

도 12는 본 발명의 일 실시예에 따른 SDTI 가변 블록들 및 TLD 블록들의 계층 구조를 예시한다. 도 12에 도시된 바와 같이, 각 SDTI '가변 블록'의 데이터 블록 영역은 전체적으로 TLD 블록들로 채워진다. SDTI '데이터 블록'의 초기부, 또는 TLD 블록들 사이 또는 최종 TLD 블록의 말단부와 SDTI '말단 코드' 사이의 패딩은 없다.

TLD 타입

TLD 타입은 TLD 블록에서의 데이터의 타입을 식별하기 위해 이용되는 1바이트 워드이다.

다음의 규칙들은 타입 값들의 할당에 적용된다:

'00h'의 타입 값은 이용되지 않는다.

'01h' 내지 '0Fh' 범위에서의 타입 값들이 TLD 메타데이터 블록들을 식별하기 위해 이용된다.

'10h' 내지 'FFh' 범위의 타입 값들은 TLD 패킷 타입들을 식별하기 위해 최대 유효 4비트의 타입 워드만을 이용한다. 따라서, 상기 TLD 타입들 중 15개만이 식별될 수 있다.

'0Fh' 보다 큰 값을 갖는 최소 유효 4 비트의 타입 워드는 다음과 같다:

비트 b3는 TLD 데이터 영역의 말단부에서의 FEC의 존재를 식별하기 위해 이용된다. b3='1'이면, FEC가 존재하며, 이외에는 FEC가 존재하지 않으며 어떠한 공간도 할당되지 않는다.
비트 b2는 데이터가 임베딩된 카운터에 포함되는지를 식별하기 위해 이용된다. b2='1'이면, 임베딩된 카운터가 존재하며, 이외에는 임베딩된 카운터가 존재하지 않으며 어떠한 공간도 할당되지 않는다.

비트 b1 및 b0는 0 내지 3의 범위에서 이진값을 형성한다.

값 = '3'이면, 6 사용자 바이트가 TLD 데이터 영역의 헤드에 포함된다.

값 = '2'이면, 4 사용자 바이트가 TLD 데이터 영역의 헤드에 포함된다.
값 = '1'이면, 2 사용자 바이트가 TLD 데이터 영역의 헤드에 포함된다.

값 = '0'이면, 어떠한 사용자 바이트도 TLD 데이터 영역의 헤드에 포함되지 않는다.

TLD 길이

TLD 블록의 길이는 TLD 데이터의 길이를 나타낸다. 따라서, 길이 값은 필요하다면 다음 TLD 블록으로 스킵하기 위해 이용될 수 있다.

TLD 길이는 다음과 같이 규정된 가변 길이 워드이다.

제 1 바이트의 값이 범위 '00h' 내지 'FEh' 범위에 있다면, 길이는 제 1 바이트의 값으로 주어진다.

제 1 바이트의 값이 'FFh'와 동일하면, 길이 값은 바로 다음의 2바이트에 포함된다.

따라서, TLD는 254 바이트 보다 큰 길이를 갖는 데이터 블록들로 구성되며, 3바이트 길이 중 제 1 바이트는 'FFh'의 값과 동일하며, 다음의 2바이트는 값이 '0000h' 내지 'FFFEh' 범위일 수 있는 길이를 포함한다. 'FFFFh'의 2바이트 길이값은 차후의 가능한 확장을 위해 준비된다.

TLD 블록

'0Fh'까지의 타입 값으로 규정된 TLD 블록은 이하의 메타데이터 규정에서 규정된 포맷의 메타데이터를 포함한다.

상기 '0Fh' 타입 값으로 규정된 TLD 블록은 이하의 패킷 규정에서 규정된 바와 같은 데이터 패킷을 포함한다.

데이터 패킷은 다음의 구성요소로 형성될 수 있다:

길이 0, 2, 4 또는 6 바이트의 사용자 데이터. 사용자 데이터의 길이는 비트 b0 및 b1의 타입 워드로 규정된다;

디코더에서의 데이터 패킷들을 재타이밍하기 위해 이용될 수 있는 3바이트를 제공하는 주 카운트값과 연관하여 부 카운트값(Minor Count Value)은 무시할 수 있는 지터로 출력하며,

6바이트 길이의 리드-솔로몬 포워드 에러 보정(RS-FEC)

TLD 패킷은 도 13에 도시된다. 그 가장 간단한 레벨에서, '0'으로 설정된 4 LSB들을 갖는 TLD 타입 식별기를 구비한 데이터 패킷은 패킷 데이터만을 포함하고 어떠한 별도의 성분들도 없는 간단한 데이터 패킷이 된다.

사용자 데이터 영역

사용자 데이터 공간은 사용자 데이터 영역의 0, 2, 4 또는 6 바이트를 사용하여 2바이트 증가시켜 규정된다. 사용자 데이터 영역의 콘텐츠는 사적 데이터(private data)이고, 여기에 규정되지 않는다.

패킷 타이밍 카운터(PACKET TIMING COUNTER)

주 및 부 카운트 값들의 조합은 패킷 타이밍 카운터를, 주 및 부 카운트 워드들로 각각 규정된 정수부와 분수부로 형성한다. 패킷 타이밍 카운터는 소정의 스트림 내의 제 1 패킷에 대하여 정확한 시간에 패킷을 출력할 수 있도록 디코더에 대한 각 패킷의 개시 타이밍을 규정한다. 패킷 타이밍 카운터는 SDTI 클록 주기와 같이 정확한 출력 패킷 개시 위치 타이밍(output packet start positions timings)을 제공할 수 있다.

패킷 타이밍 카운터는 대략 30msecs의 사이클 주기를 갖는다. 패킷들 사이의 최대 주기는 정확한 동작을 보증하기 위하여 패킷 타이밍 카운터 사이클 기간보다 작다.

도 5 내지 도 9의 설명은 패킷 타이밍 카운터가 정확한 출력 타이밍 제어를 위하여 어떻게 이용될 수 있는지를 설명한다.

부 카운트(minor count)

부 카운트는 상술된 미세 슬롯 서브 카운트에 대응한다.

8비트 부 카운트 워드는 SDTI 워드 클록에 의해 클록된 카운터로부터 샘플링된 값이다. 비트 c0 내지 c7의 부 카운트 워드는 부 카운트 값에 대하여 이용된다. 비트 c0는 적어도 유효 비트의 부 카운트 값이다.

270Mbps SDTI의 경우, 부 카운트 값은 27MHz(MPEG-2 TS PCR와 같은 레이트)로 클록된 카운터로부터 로드되며, 2.25MHz 클록 주기를 생성하기 위해 0 내지 11의 범위에 걸쳐 카운팅한다.
360Mbps SDTI의 경우, 부 카운트 값은 36MHz(MPEG-2 TS PCR 보다 높은 레이트)로 클록된 카운터로부터 로드되며, 2.25MHz 클록 주기를 생성하기 위해 0 내지 15의 범위에 걸쳐 카운팅한다.

부 카운트 워드에서 이용가능한 비트의 수는 SDTI 워드 클록율을 576MHz까지 허용되도록 한다.

주 카운트(major count)

주 카운트는 상술된 코스 카운트에 대응한다. 16비트 주 카운트 워드는 2.25MHz 클록에 의해 클록된 모듈로 65536 카운터로부터 샘플링된 값이다. 주 카운트 값은 카운트 값의 LSB 내지 MSB 각각을 나타내는 도 4에 도시된 바와 같은 C0 내지 C15로 형성된다.

R-S FEC

R-S FEC가 TLD 타입 워드로부터 최종 R-S FEC 워드까지의 전체 TLD 구조 콘텐트를 위한 접속을 제공하면, R-S FEC는 다중 TLD 패킷상에 인터리브되지 않는다. 본 실시예에서, 에러 보정은 리드 솔로몬 R-S(L, L-6, T=3)로 규정되는데, 여기서 L＜255이며, RS-FEC는 본래의 R-S(255, 249, T=3) 코드로부터 단축된 코드이다.

R-S 코드 발생기 다항식은 다음과 같다:

여기서, α는 갈로리스 필드(Galois Field; GF)(256) 발생기 다항식으로 규정된다:

인코더가 3에러를 보정하는 기능을 제공하더라도, 디코더는 나머지 에러 검출 성능을 유지하기 위하여 1 또는 2 에러만을 보정하기 위해 선택할 수 있음을 유념한다.

또한, RS-FEC가 255 바이트 또는 이보다 적은 TLD 구조에 적용될 수 있다. 따라서, 253 보다 큰 TLD 길이 값은 RS-FEC 제한을 넘을 수 있으며, 이에 따라 적용되지 않는다.

TLD 블록 규정들

다음의 리스트의 규정들은 현재 양호한 것이다. 상기 리스트의 확장들이 이루어질 수 있다.

각 TLD,(타입, 길이, 데이터, 또는 키, 길이, 값으로 불리운다) 메타데이터 규정은 '타입' 값으로 규정된 로컬 식별기 및, SMPTE 다이나믹 메타데이터 사전(SMPTE Dynamic Metadata Dictionary)에서의 메타데이터 아이템이 위치를 규정하는 글로벌 식별기를 모두 갖는다. 두 식별기들은 동일한 메타데이터 명세를 참조하고 있다. 단축된 타입 값에 대한 이유는 SDTI 전송에 의해 이용되는 고속으로 데이터 분석을 용이하게 하는 것이다. 또한, 패킹 밀도의 이득 및 이에 따라 고속 실리콘상의 단순화된 기억 소자들이 있다. 그러나, 본 문서에서 설명된 소정의 메타데이터 아이템이 메타데이터 사전이 기초되는 전체 K-L-V 구조를 규정하기 위해 확장될 수 있다. 이렇게 전체적으로 확장된 K-L-V(키, 길이, 값) 구조는 다른 애플리케이션들 사이의 메타데이터 아이템들의 공통 상호변경을 기초하여 이용될 수 있다.

메타데이터 규정들

연속 카운트

로컬 타입 값 '01h'

연속 카운트는 16비트이고, 모듈로 65536 값은 동일한 SDTI 소스 및 목적지 어드레스들을 갖는 모든 SDTI-PF 가변 블록에 대하여 1씩 증가된다. 상기 카운트의 목적은 신호 경로 스위칭의 검출을 제공하는 것이다.

유효 비트는 첫 번째 LSB이다. 따라서, LSB는 제 1 바이트의 비트 b0에 놓이며, MSB는 제 2 바이트의 비트 b7에 놓인다.

채널 조정

로컬 타입 값 = '02h'

길이 = 2바이트

슬롯 조정은 동일한 SDTI 소스와 목적지 헤더 어드레스들을 갖지만 다른 패킷 채널들을 나타내는 SDTI-PF 가변 블록 내의 패킷들간을 구별하기 위해 이용되는 2바이트 워드이다. 슬롯 조정은 제로로 설정되는데, 여기서 동일한 SDTI 소스와 목적지 어드레스들과 연관된 모든 패킷들은 단일 채널로 이루어진다. 패킷 스트림의 2 이상의 채널들이 SDTI-PF 가변 블록들 상에 멀티플렉싱되는 경우, 각 채널에 대한 슬롯 조정 값들은 제로가 아니다. 멀티플렉싱된 채널들의 수는 65535로 제한된다.

채널 조정 메타데이터가 SDTI-PF 가변 블록에 존재하지 않으면, TLD 블록들은 한 채널로부터 고려된다.

스트림 위치 표시기

로컬 타입 값 '03h'

길이 = 1바이트

패킷 스트림 위치 표시기는 스트림 내의 다음 TLD 패킷의 위치를 식별하기 위해 이용된다.

비트 b2 내지 b0는 패킷들의 스트림 내의 다음의 TLD 패킷의 위치를 규정한다. 상기 3비트는 다음과 같이 8 스트림 상태들을 식별한다:

0 = 스트림 내의 TLD 패킷 위치가 규정되지 않음.

1 = TLD 블록은 스트림 시작 패킷(예컨대, 프리-롤 패킷들(pre-roll packets))을 선행하는 소정의 패킷인 스트림 헤드 패킷(stream head packet)을 포함한다.

2 = TLD 블록은 스트림의 제 1 패킷인 스트림 시작 패킷을 포함한다.

3 = TLD 블록은 스트림 시작 패킷과 스트림 종료 패킷 사이의 소정의 패킷인 중간 스트림 패킷을 포함한다.

4 = TLD 블록은 스트림의 최종 패킷인 스트림 종료 패킷을 포함한다.

5 = TLD 블록은 스트림 종료 패킷(예컨대 포스트-롤 패킷)이 수행하는 소정의 패킷인 스트림 테일 패킷(stream tail packet)을 포함한다.

6 = TLD 블록은 길이 1의 스트림을 나타내는 스트림 시작 패킷 및 스트림 종료 패킷을 모두 포함한다.

7 = 전환되지만 규정되지 않음.

비트 b7 내지 b3는 전환되지만 규정되지 않음.

TLD 패킷 규정들

다음의 패킷 타입들은 로컬 TLD 타입 워드만으로 규정된다.

MPEG -2 전송 스트림

타입 값 = '8xh'

길이 = 사용자의 존재와 함께 내장된 FEC의 존재 및 타입, 카운트 및 FEC 성분에 따라 가변함.

MPEG-2 전송 스트림(MPEG-2 TS) 패킷들은 188바이트의 길이를 갖는다. 포워드 에러 보정(FEC)이 부가되면, 패킷 길이는 DVB 방출을 위한 204바이트 및 ATSC 방출을 위한 208바이트로 증가된다. MPEG-2 TS FEC는 패킷들을 교차하여 인터리브될 수 있으며, 에러 발생을 줄 수 있는 전송 시스템들을 통해 높은 레벨의 데이터 손상을 보상하기 위해 설계된다. 극단적인 경우들에서, SDTI가 수시로 에러들을 발생할 수 있지만, MPEG-2 TS FEC는 인터리브 길이로 인한 SDTI 에러를 보정하기에 부적합하며, 상기 FEC는 발생된 패킷이 188바이트 길이이면 존재하지 않는다. 따라서, SDTI-PF 포맷은 SDTI 링크를 통해 발생할 수 있는 소정의 에러들에 대한 보정을 위해 선택적인 비-인터리브된 FEC를 포함한다.

도 2a 내지 도 2c는 다른 FEC 용량을 갖는 MPEG-TS 패킷을 예시한다.

SDTI-PF TS 블록들이 필요에 따라 모든 3개의 서비스, 사용자 데이터, 재타이밍 및 RS-FEC를 이용하도록 허용된다.

SDTI-CP 전송 패킷들

타입 값 = '9xh'

길이 = 사용자, 카운트 및 FEC 성분의 존재에 따라 가변함.

SDTI-CP 전송 패킷들은 188바이트 MPEG-2 전송 스트림 패킷들에 기초하여 패킷 구조를 이용하고 동일한 방식으로 관리된다.

단방향 인터넷 프로토콜 패킷들(UNI-IP)

타입 값 = '9xh'

길이 = 65535 바이트까지 가변

UnI-IP 패킷들은 RS-FEC에 의해 조정될 수 있는 것을 넘는 길이를 갖을 수 있기 때문에, UnI-IP 패킷들은 일반적으로 FEC를 이용할 수 없다. 그러나, Uni-IP 패킷들이 FEC 동작을 보정하기 위해 설정된 제한 보다 적도록 소스 장치에 의해 한정되면, 길이가 254바이트 이하인 상기 패킷들 상에 연속해서 이용될 수 있다. 사용자들은 또한 RS 디코더가 파이프라인 동작(pipelined operation)시 정확하게 동작하기 위하여 고정된 패킷 길이에 의존함을 유의해야 한다. 그래서, RS-FEC가 활성이면 패킷 길이를 변동시키는 Uni-IP 패킷들은 디코더 문제들을 일으킬 수 있다.

ATM 셀들

타입 길이 = 'Bxh'

길이 = 53바이트

ATM 셀들은 사용자, 카운트 및 FEC가 필요에 따라 부가될 수 있는 53바이트의 고정된 길이를 갖는다.
본 발명의 실시예들이 첨부된 도면을 참조하여 상세히 설명되었지만, 본 발명이 상기 실시예들에 제한되지 않으며, 여러 가지 변화 및 응용이 첨부된 청구항들에 정의된 바와 같이 본 발명의 범주 및 사상을 이탈하지 않는 범위 내에서 당업자를 통해 실행될 수 있다.

본 발명은 신호 처리기들 및 신호 포맷에 관한 것이다. 특히, 본 발명은 신호 포맷, 상기 포맷에 따라 신호를 인코딩하는 신호 인코더, 대응하는 디코더, 및 인코더와 디코더를 포함한 신호 전송 시스템을 제공한다.

Claims

데이터 블록들(data blocks)을 포함하는 디지털 신호를 인코딩하는 인코더(encoder)에 있어서,

각각의 데이터 블록은 상기 블록에 관련된 데이터를 포함하는 헤더(header)와 복수의 슬롯들(slots)을 포함하고,

각각의 슬롯은 상기 슬롯에 관련된 슬롯 헤더(slot header)와 데이터 패킷(data packet)을 포함하고,

상기 데이터 패킷들은 소스로부터의 정보의 연속한 부분들을 포함하고,

상기 소스로부터의 상기 정보의 제 1 부분을 갖는 제 1 패킷을 포함하는 제 1 슬롯은 또한 기준 시간(reference time)을 갖고,

상기 소스로부터 상기 정보의 후속 패킷을 포함하는 상기 또는 각각의 후속 슬롯은 또한 상기 기준 시간에 관한 패킷의 타이밍을 규정하는 타이밍 정보(timing information)를 가지며, 상기 인코더는,

클록, 및

상기 클록으로부터 상기 제 1 패킷의 생성 시간을 규정하는 기준 시간을 유도하고, 상기 제 1 슬롯 내의 상기 기준 시간 정보를 제공하고, 상기 클록으로부터 후속 패키지들의 생성 시간을 규정하는 상기 타이밍 정보를 유도하고, 상기 후속 패키지들이 생성됨에 따라 상기 후속 슬롯들에 상기 타이밍 정보를 제공하는 수단을 포함하는, 인코더.
제 1 항에 있어서,

상기 타이밍 정보는 코스 타이밍 정보(coarse timing information) 및 미세 타이밍 정보(fine timing information)를 포함하는, 인코더.
제 2 항에 있어서, 상기 클록은,

클록 신호를 수신하는 입력,

상기 클록 신호를 카운트하고, 상기 클록 신호 주파수(clock signal frequency)를 n으로 분할하여, 상기 미세 시간 정보를 생성하는 모듈로 n 카운터(modulo n counter), 및

상기 모듈로 n 카운터에 의해 생성된 상기 주파수 분할된 클록 신호를 카운트하여, 상기 코스 시간 정보를 생성하는 모듈로 m 카운터(modulo m counter)를 포함하고, m은 n보다 훨씬 큰, 인코더.
제 3 항에 있어서,

상기 클록 신호 주파수는 2.25n MHz이고, 여기서, n은 정수인, 인코더.
제 4 항에 있어서,

상기 클록 신호 주파수는 27MHz이며, n은 12이고, m은 65536인, 인코더.
제 4 항에 있어서,

상기 클록 신호 주파수는 36MHz이며, n은 16이고, m은 65536인, 인코더.
제 1 항에 있어서,

상기 슬롯들에 상기 시간 정보를 삽입하는 멀티플렉서(multiplexer)를 포함하는, 인코더.
제 1 항에 있어서,

상기 슬롯이 상기 제 1 패킷을 갖는지의 여부를 나타내는 플래그(flag)를 상기 슬롯 헤더에 삽입하는 수단을 더 포함하는, 인코더.
제 1 항에 있어서,

상기 데이터 블록들은 가변 길이 블록들(variable length blocks)인, 인코더.
제 9 항에 있어서,

상기 슬롯들은 가변 길이 슬롯들(variable length slots)인, 인코더.
제 10 항에 있어서,

상기 가변 길이 슬롯들은, 메타데이터(metadata)를 갖는 슬롯들 및 상기 메타데이터들로 기술된 데이터를 포함하는 슬롯들을 포함하는, 인코더.
제 11 항에 있어서,

메타데이터 슬롯(metadata slot)은 상기 메타데이터 슬롯 내의 상기 메타데이터에 의해 기술된 상기 데이터를 포함하는 상기 데이터 슬롯들 보다 선행하는, 인코더.
제 12 항에 있어서,

상기 메타데이터 슬롯은 상기 제 1 패킷을 포함하는 연속한 슬롯을 식별하는 메타데이터를 포함하는, 인코더.
제 11 항에 있어서,

상기 가변 길이 슬롯들은, 데이터 필드(data field), 상기 데이터 필드 내의 데이터의 타입을 기술하는 데이터를 포함하는 타입 필드(Type field) 및, 상기 데이터 필드 내의 데이터의 길이를 규정하는 길이 필드(Length Field)를 포함하는, 인코더.
제 1 항에 따른 인코더를 포함하는 SDTI 시스템.
데이터 블록들을 포함하는 디지털 신호를 디코딩하는 디코더에 있어서,

각각의 데이터 블록은 상기 블록에 관련된 데이터를 포함하는 헤더와 복수의 슬롯들을 포함하고,

각각의 슬롯은 상기 슬롯에 관련된 슬롯 헤더와 데이터 패킷을 갖고,

상기 데이터 패킷들은 소스로부터의 정보의 연속한 부분들을 포함하고,

상기 소스로부터의 상기 정보의 제 1 부분을 포함하는 제 1 패킷을 포함하는 제 1 슬롯은 또한 기준 시간을 포함하고,

상기 소스로부터 상기 정보의 후속 패킷을 포함하는 상기 또는 각각의 후속 슬롯은 또한 상기 기준 시간에 관한 패킷의 타이밍을 규정하는 타이밍 정보를 포함하며, 상기 디코더는,

클록, 및

상기 패킷들의 상기 타이밍 정보를 검출하는 수단,

상기 제 1 패킷의 검출시 상기 클록을 상기 기준 시간에 초기에 설정하는 수단,

상기 클록 시간을 상기 후속 패킷들의 상기 타이밍 정보와 비교하는 수단, 및

상기 패킷들의 상기 타이밍 정보가 상기 클록 시간과 동일할 때 상기 패킷들을 출력하는 수단을 포함하는, 디코더.
제 16 항에 있어서,

상기 타이밍 정보는 코스 타이밍 정보 및 미세 타이밍 정보를 포함하는, 디코더.
제 17 항에 있어서,

상기 클록은,

클록 신호를 수신하는 입력,

상기 클록 신호를 카운트하고, 상기 클록 신호 주파수를 n으로 분할하여, 상기 미세 시간 정보를 생성하는 모듈로 n 카운터, 및

상기 모듈로 n 카운터에 의해 생성된 주파수 분할된 클록 신호를 카운트하여, 상기 코스 시간 정보를 생성하는 모듈로 m 카운터를 포함하며, m은 n보다 훨씬 큰, 디코더.
제 18 항에 있어서,

상기 클록 신호 주파수는 2.25MHz이고, n은 정수인, 디코더.
제 19 항에 있어서,

상기 클록 신호 주파수는 27MHz이고, n은 12이며, m은 65536인, 디코더.
제 19 항에 있어서,

상기 클록 신호 주파수는 36MHz이고, n은 16이며, m은 65536인, 디코더.
제 16 항에 있어서,

슬롯 헤더가 슬롯이 상기 제 1 패킷을 포함하는지의 여부를 나타내는 플래그를 포함하는 신호를 이용하기 위하여, 상기 디코더는, 상기 플래그와 상기 패킷을 분리하는 디멀티플렉서(demultiplexer), 및 상기 플래그가 제 1 패킷을 표시하는 경우 상기 플래그에 응답하여 상기 클록을 상기 기준 시간으로 설정하는 수단을 포함하는, 디코더.
제 16 항에 있어서,

상기 출력 수단은 FIFO 버퍼를 포함하는, 디코더.
MPEG 2 TS 패킷들이 SDTI 시스템을 통해 전송되는 전송 시스템.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제