KR100644952B1 - 디지털 신호 수신 시스템용 판정 귀환형 등화기 - Google Patents

디지털 신호 수신 시스템용 판정 귀환형 등화기 Download PDF

Info

Publication number
KR100644952B1
KR100644952B1 KR1020000013355A KR20000013355A KR100644952B1 KR 100644952 B1 KR100644952 B1 KR 100644952B1 KR 1020000013355 A KR1020000013355 A KR 1020000013355A KR 20000013355 A KR20000013355 A KR 20000013355A KR 100644952 B1 KR100644952 B1 KR 100644952B1
Authority
KR
South Korea
Prior art keywords
symbol
estimated
feedback
register
value
Prior art date
Application number
KR1020000013355A
Other languages
English (en)
Other versions
KR20000062918A (ko
Inventor
아베요시노리
다하라가즈시
Original Assignee
파이오니아 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이오니아 가부시키가이샤 filed Critical 파이오니아 가부시키가이샤
Publication of KR20000062918A publication Critical patent/KR20000062918A/ko
Application granted granted Critical
Publication of KR100644952B1 publication Critical patent/KR100644952B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Artificial Intelligence (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 디지털 신호 수신 시스템용 판정 귀환형 등화기에 관한 것으로, 가산기는 입력 심벌(symbol)로부터 추정 에코를 감산하여 복조 심벌을 발생하고, 트렐리스 복호기(trellis decoder)는 복조 심벌을 트렐리스 복호 처리하여 최우 추정 송출 심벌 계열을 발생한다. 귀환 레지스터는 귀환 필터용 추정 송출 심벌값을 저장하고, 계수 레지스터는 귀환 필터용 계수값을 저장한다. 귀환 레지스터 갱신부는 상기 복조 심벌(symbol), 최우 추정 송출 심벌 계열, 및 현재 시점에 대응하는 추정 송출 심벌에 기초하여 추정 송출 심벌 및 다음 시점에 대응하는 추정 송출 심벌값을 산출하고, 상기 다음 시점에 대응하는 추정 송출 심벌값을 사용하여 귀환 레지스터에 저장된 값을 갱신한다. 계수 갱신부는 복조 심벌과 추정 송출 심벌에 기초하여 계수 레지스터에 저장된 값을 갱신한다. 추정 에코 산출부는 상기 귀환 레지스터에 저장된 값과 상기 계수 레지스터에 저장된 값에 기초하여 추정 에코를 산출한다.
디지털신호수신, 이퀄라이저, 귀환형등화기, 복호처리, 부호화, 변조, 복조

Description

디지털 신호 수신 시스템용 판정 귀환형 등화기 {DECISION FEEDBACK EQUALIZER FOR A DIGITAL SIGNAL RECEIVING SYSTEM}
도 1은 ATSC 규격에 따른 송수신 시스템의 개략적인 블록도.
도 2A는 도 1에 도시된 전송로 부호화/변조부를 도시하는 블록도.
도 2B는 도 1에 도시된 전송로 복호화/복조부를 도시한 블록도.
도 3은 ATSC 규격에 따른 데이터 구조를 도시하는 블록도.
도 4A는 도 3에 도시된 데이터 세그먼트의 데이터 구조를 도시하는 블록도.
도 4B는 도 3에 도시된 데이터 필드 싱크(sync)의 데이터 구조를 도시하는 블록도.
도 5는 본 발명에 따른 판정 귀환형 등화기의 구성을 도시하는 블록도.
도 6은 데이터 프레임의 심벌 위치와 프레임 카운터값 사이의 관계를 나타내는 테이블.
도 7은 본 발명에 따른 판정 귀환형 등화기 동작의 메인 루틴을 도시하는 순서도.
도 8은 도 7의 트렐리스 복호화/귀환 레지스터 갱신 처리를 도시하는 순서도.
도 9는 도 8의 귀환 레지스터 갱신 처리를 도시하는 순서도.
도 10은 도 8의 트렐리스 복호기 갱신 처리를 도시하는 순서도.
도 11은 도 8의 트렐리스 복호 처리를 도시하는 순서도.
도 12는 종래 판정 귀환형 등화기와 본 발명에 따른 판정 귀환형 등화기의 처리 결과의 비교예를 도시하는 블록도.
본 발명은 ATSC(Advanced Television Systems Committee) 규격에 준한 영상/음성 복호 처리 기술(video/audio decoding technique)에 관한 것으로, 특히 신호 수신 시스템에서의 파형 등화 처리(waveform equalization)에 관한 것이다.
미국 지상파 디지털 방송의 변조 방식에는 ATSC 규격에 준한 트렐리스 부호화 8VSB 변조(trellis-encoded 8VSB modulation)가 사용되고 있다. 지상파 방송의 수신파에는 많은 반사 성분이 포함되어 있고, 적응 등화기(adaptive equalizer) 구성이 복조 성능에 영향을 크게 미친다. 이제까지 실행된 필드 테스트 결과로, 약 256개의 탭(tap)을 갖는 판정 귀환형 등화기(DFE; Decision-Feedback Equalizer)를 사용한 고속 적응 등화가 필요하다는 것이 지적되고 있다.
DFE 구성에서, 지연 에코파(echo-wave)의 제거(cancellation) 및 등화 계수(equalization coefficient)의 적응 갱신에 사용되는 추정 송출 심벌값(estimated output symbol value)의 추정 정확도(estimation accuracy)가 중요하다. 종래의 등화기 구성에서는, 송출 심벌 추정에 간단한 8값 슬라이서(8- value slicer)가 이용되었다. 그러나 이 경우, 송출 심벌의 추정 정확도가 낮고, 시스템 허용 오차율 한계 근처에서는 적응 등화가 달성될 수 없다.
본 발명의 목적은 하드웨어 규모의 큰 증가없이, 종래의 8값 슬라이서를 이용한 DFE와 비교하여 고성능의 등화 처리를 행하는 것이 가능한, 신호 수신 시스템에서 사용하기 위한 판정 귀환형 등화기를 제공하는 것이다.
본 발명의 일 특징에 따르면, 디지털 신호 수신 시스템에서 사용하기 위한 판정 귀환형 등화기는, 입력 심벌로부터 추정 에코를 감산하여 복조 심벌을 발생하는 가산기; 상기 복조 심벌을 트렐리스 복호 처리하여 최우(最尤) 추정 송출 심벌 계열을 발생하는 트렐리스 복호기; 귀환 필터용 추정 송출 심벌값을 저장하는 귀환 레지스터; 상기 귀환 필터용 계수값을 저장하는 계수 레지스터; 상기 복조 심벌, 최우 추정 송출 심벌 계열, 및 현재 시점에 대응하는 추정 송출 심벌에 기초하여 추정 송출 심벌 및 다음 시점에 대응하는 추정 송출 심벌값을 산출하고, 다음 시점에 대응하는 추정 송출 심벌값을 사용하여 귀환 레지스터에 저장된 값을 갱신하는 귀환 레지스터 갱신부; 복조 심벌과 추정 송출 심벌에 기초하여 상기 계수 레지스터에 저장된 값을 갱신하는 계수 갱신부; 및 상기 귀환 레지스터에 저장된 값과 상기 계수 레지스터에 저장된 값에 기초하여 추정 에코를 산출하는 추정 에코 산출부를 포함한다.
상기와 같이 구성된 등화기에 따르면, 가산기는 복조 심벌을 발생하도록 입 력 심벌에서 추정 심벌을 감산하고, 트렐리스 복호기는 최우 추정 송출 심벌 계열을 발생하도록 상기 복조 심벌을 트렐리스 복호 처리한다. 귀환 레지스터는 귀환 필터용 추정 송출 심벌값을 저장하고, 계수 레지스터는 귀환 필터용 계수값을 저장한다. 귀환 레지스터 갱신부는 상기 복조 심벌, 최우 추정 송출 심벌 계열, 및 현재 시점에 대응하는 추정 송출 심벌에 기초하여 추정 송출 심벌 및 다음 시점에 대응하는 추정 송출 심벌값을 산출하고, 다음 시점에 대응하는 추정 송출 심벌값을 사용하여 귀환 레지스터에 저장된 값을 갱신한다. 계수 갱신부는 복조 심벌과 추정 송출 심벌에 기초하여 계수 레지스터에 저장된 값을 갱신한다. 추정 에코 산출부는 상기 귀환 레지스터에 저장된 값과 상기 계수 레지스터에 저장된 값에 기초하여 추정 에코를 산출한다.
따라서, 귀환 레지스터에 저장된 값은 복조 심벌을 트렐리스 복호 처리하여 발생되는 매우 정확한 최우 추정 송출 심벌 계열에 의해 갱신되어, 최적의 에코 제거 및 등화가 달성된다.
상기 트렐리스 복호기는 상기 최우 추정 송출 심벌 계열에 대응하는 복호 결과를 출력할 수 있다. 그래서, 상기 복호 결과가 등화기의 후속단에 개별 트렐리스 복호기를 설치하지 않고 얻어질 수 있다. 이것은 수신기의 크기를 축소할 수 있게 한다.
귀환 레지스터 갱신부는 상기 최우 추정 송출 심벌 계열을 사용하여 상기 귀환 레지스터에 저장된 모든 값을 갱신할 수 있다. 그래서, 귀환 레지스터에 저장된 값은 최우 추정 송출 심벌 계열에 기초하여 매 동작시마다 갱신되어, 보다 정확 한 추정 에코값이 구해질 수 있다.
상기 귀환 레지스터 갱신부는 트렐리스 복호기에 의해 산출된 현재 시점까지의 입력 심벌에 대응하는 상기 최우 추정 송출 심벌 계열을 사용하여 과거 입력 심벌에 대응하는 추정 송출 심벌을 산출하고, 상기 과거 입력 심벌에 대응하는 추정 송출 심벌을 사용하여 상기 귀환 레지스터에 저장된 값을 갱신할 수 있다. 이것에 의해, 귀환 레지스터 갱신부는 새롭게 얻어진 최우 추정 송출 심벌 계열을 사용하여 과거 심벌에 대응하는 매우 정확한 추정 송출 심벌을 발생하므로, 에코 제거 정확도가 향상된다.
바람직한 실시예에서, 트렐리스 복호기는 복조 심벌에 포함된 데이터 심벌만을 트렐리스 복호 처리한다. 다른 바람직한 실시예에서, 트렐리스 복호기는 데이터 프레임내의 복조 심벌의 위치를 표시하는 프레임 카운터값을 수신하고, 상기 프레임 카운터값에 기초하여 데이터 심벌만을 트렐리스 부호 처리할 수 있다. 다른 바람직한 실시예에서, 귀환 레지스터 갱신부는 데이터 프레임내의 복조 심벌의 위치를 표시하는 프레임 카운터값을 수신할 수 있고, 귀환 레지스터에 저장된 데이터 심벌값만을 과거 입력 심벌에 대응하는 추정 송출 심벌을 사용하고 상기 프레임 카운터값에 기초하여 갱신할 수 있다. 따라서, 데이터 심벌만을 트렐리스 복호 처리하는 것이 보장된다.
최우 추정 송출 심벌 계열은 현재 및 과거 입력 심벌에 대응하는 최우 추정 송출 심벌의 집합일 수 있다. 그래서, 귀환 레지스터에 저장된 값은 과거 입력 심벌에 대응하는 추정 송출 심벌을 고려하여 갱신될 수 있다.
상기 계수 갱신부는 상기 복조 심벌, 추정 송출 심벌, 현재 시점의 추정 송출 심벌값, 및 계수값에 기초하여 다음 시점에 대응하는 계수 레지스터에 저장된 값을 갱신한다. 또한, 등화기에 인가된 입력 심벌에 대응하는 데이터 심벌이 복수의 트렐리스 부호기에 의해 인터리브되고, 상기 트렐리스 복호기가 복조 심벌을 역-인터리브하는 복수의 트렐리스 복호기를 포함할 수 있다.
본 발명의 특성, 유용성, 및 특징은 첨부된 도면을 참조한 본 발명의 바람직한 실시예에 관한 다음의 상세한 기술로부터 보다 명확해진다.
본 발명의 바람직한 실시예가 첨부된 도면을 참조하여 아래에 기술된다.
[1] ATSC 규격의 개요
먼저, 본 발명의 바람직한 실시예의 설명에 앞서, ATSC 규격에 의한 신호 전송 시스템 및 신호 사양에 관하여 설명한다.
도 1은 ATSC 규격에 따른 시스템의 개략적인 블록도이다. 예시된 것처럼, 전송 시스템측에서는 송신할 영상 원신호(video original signal) 및 음성 원신호(audio original signal)에 대해 각각 독립적으로 부호 처리를 실시하고, 소정 방법으로 다중화 처리한 후, 전송로 부호화/변조부(transmission path encoding and modulation unit)에 제공한다. 도 2에 도시한 것처럼, 전송로 부호화/변조부는 입력된 다중화 신호에 대해 데이터 랜덤 처리(data randomization), 리드-솔로몬 부호 처리(Reed-Solomon encoding), 콘벌루션형 데이터 인터리브 처리(convolutional data interleaving), 및 트렐리스 부호 처리(trellis encoding)를 행한다. 다음, 전송로 부호화/변조부는 싱크 신호(syncs signal)를 부가하며, 파일럿 신호(pilot signal)를 추가로 부가하고, 등화 및 VSB-변조 처리를 한다. 최종적으로, 전송로 부호화/변조부는 VSB 변조 신호(VSB-modulated signal)를 RF 신호로 전송한다.
한편, 수신 시스템측은 기본적으로 송신 시스템측과는 반대로 처리를 행한다. 즉, 도 2B에 도시한 전송로 복호화/복조부는 전송된 RF 신호를 수신하고, 싱크 신호 및 타이밍 신호를 검출한다. 다음, 전송로 복호화/복조부는 필요하다면 NTSC 신호를 제거하고, 영상 신호와 음성 신호의 다중화 신호를 복원하기 위하여, 파형 등화처리, 위상 처리, 트렐리스 복호 처리, 역-인터리브 처리(de-interleaving), 리드-솔로몬 복호 처리, 및 역-랜덤 처리를 행한다. 다음으로, 상기 전송로 복호화/복조부는 상기 다중화 신호를 역 다중화 처리하여 영상 신호와 음성 신호를 분리하고, 각각 복호 처리하여 영상 원신호 및 음성 원신호를 재생한다. 본 발명에 따른 등화 처리는 주로 도 2B에 도시된 파형 등화 처리에 대응한다.
다음에, 도 1에 도시된 시스템을 경유하여 전송된 VSB 데이터의 데이터 구조는 도 3 및 도 4를 참조하여 기술된다. 도 3에 도시된 바와 같이, VSB 데이터 프레임은 2개의 데이터 필드를 갖고, 각 데이터 필드는 313개의 데이터 세그먼트를 갖는다. 각 데이터 필드내의 최초 데이터 세그먼트는 도 4B에 도시되는 데이터 필드 싱크이고, 나머지 312개의 데이터 세그먼트는 도 4A에 도시되는 데이터 세그먼트이다. 도 4A에 도시된 바와 같이, 각 데이터 세그먼트는 4개 심벌의 데이터 세그먼트 싱크와, 후속하는 828개 심벌의 데이터 심벌 영역을 갖는다. 전송될 음성 및 영상 데이터는 상기 데이터 심벌 영역내의 데이터 심벌로서 송수신된다. 도 4B에 도시된 바와 같이, 데이터 필드 싱크 신호는 선두의 4개의 심벌분의 싱크와, 이 싱크를 뒤따르는 의사 램덤 계열(PN511 및 PN63), VSB 모드 신호, 예약 공간을 포함한다. 또한, 데이터 필드 싱크 신호의 최우 12개 심벌 부분(「프리코드 영역(precode area)」이라 함)에는, 이전 데이터 세그먼트의 최우 12개 심벌이 복사되어 있다.
[2] 판정 귀환형 등화기
다음에, 본 발명에 따른 판정 귀환형 등화기가 기술된다. 본 발명에 따른 판정 귀환형 등화기(이하, 「인텔리전트 등화기(intelligent equalizer)」라 칭함)는 트렐리스 복호기에 의한 복조 과정에서 얻은 최우 송출 심벌 계열(최우 생존 경로(surviving path)에 대응한 추정 송출 심벌 계열)을 사용하여 파형 등화 처리를 행한다.
도 5는 인텔리전트 등화기(100)의 개략적인 블록도이다. 본 발명의 인텔리전트 등화기(100)는 ATSC 규격에 준한 VSB 수신 시스템내의 파형 등화 단(stage)에 배치되고, 기본적으로는 도 2B의 파형 등화기(1)로 사용된다. 도 5를 참조하면, 인텔리전트 등화기(100)는 크게 전처리부(pre-processing unit; 10), 가산기(15), 트렐리스 복호기(20), 귀환 레지스터 갱신부(30), 계수 갱신부(40), 레지스터부(42), 및 추정 에코 연산부(45)를 구비한다. 레지스터부(42)는 귀환 레지스터(43)와 계수 레지스터(44)를 구비한다.
도 3 및 도 4를 참조하여 기술된 VSB 데이터 구조에 따른 심벌(S)이 전처리 부(10)로 순차 입력된다. 전처리부(10)는 예를 들면 DC-바이어스 제거와 같은 필요한 전처리를 실행하고, 전처리된 심벌(vk)을 가산기(15)로 공급한다. 이하의 기술에서, 각 데이터의 첨자 k는 (한 개의 심벌에 대응하는) 시점을 표시한다.
가산기(15), 트렐리스 복호기(20), 귀환 레지스터 갱신부(30), 계수 갱신부(40), 레지스터부(42) 및 추정 에코 연산부(45)는 귀환 FIR 필터를 구성한다. 가산기(15)는 추정 에코 연산부(45)에서 산출된 추정 에코 신호(gk)를 일 입력단에서 수신한다. 가산기(15)는 복조 심벌(xk)을 출력하기 위해 입력 심벌(vk)에서 추정 에코 신호(gk)를 감산한다. 복조 심벌(xk)은 트렐리스 복호기(20), 귀환 레지스터 갱신부(30), 및 계수 갱신부(40)에도 공급된다. 트렐리스 복호기(20)는 입력된 복조 심벌(xk)에 포함된 데이터 심벌을 트렐리스 복호 처리하여 최우 추정 송출 심벌 계열(Mk)을 생성하고, 생성된 최우 추정 송출 심벌 계열(Mk)을 귀환 레지스터에 제공한다. 필요하다면, 트렐리스 복호기(20)는 복호 결과(dk)를 출력한다.
또한, 귀환 레지스터 갱신부(30)는 데이터 프레임내의 입력 심벌(vk)의 위치를 표시하는 프레임 카운터값(fk)을 또한 수신하고, 프레임 카운터값(fk)과 최우 추정 송출 심벌 계열(Mk) 및 선행 시점에서의 귀환 레지스터 벡터(Zk)에 기초하여 추정 송출 심벌(yk) 및 새로운 귀환 레지스터 벡터(Zk+1)를 결정한다. 다음, 귀환 레 지스터 갱신부(30)는 상기와 같이 결정된 새로운 귀환 레지스터 벡터(Zk+1)를 레지스터부(42)의 귀환 레지스터(43)에 저장하고, 추정 송출 심벌(yk)을 계수 갱신부(40)로 송신한다. 계수 갱신부(40)는 최적의 에코 제거 특성을 얻기 위하여, 복조 심벌(xk), 추정 송출 심벌(yk), 귀환 레지스터 벡터(Zk) 및 계수 벡터(Ck)에 기초하여 다음 시점에 대한 계수 벡터(Ck+1)를 산출하여 레지스터부(42)의 계수 레지스터(44)에 저장한다. 추정 에코 연산부(45)는 레지스터부(42)에 모두 저장되어 있는 귀환 레지스터 벡터(Zk)와 계수 벡터(Ck)를 스칼라 적(scalar product;내적 연산)하여 추정 에코 신호(gk)를 생성하고, 가산부(15)로 상기 추정 에코 신호(gk)를 제공한다. 입력 심벌(vk)의 시점이 다음 시점으로 변함에 따라, 귀환 레지스터 갱신부(30) 및 계수 갱신부(40)는 각각 귀환 레지스터 벡터(Zk) 및 계수 벡터(Ck)를 갱신하여, 귀환 필터가 최적의 에코 제거 특성을 갖도록 적응 제어된다.
귀환 레지스터 벡터(Zk), 계수 벡터(Ck), 및 최우 추정 송출 심벌 계열(Mk)은 다음과 같이 정의된다.
·귀환 레지스터 벡터 Zk ≡{zk 1, zk 2, ... , z k N}
·계수 벡터 Ck ≡{ck 1, ck 2, ... , ck N}
·최우 추정 송신 심벌 계열 MK ≡{mk 0, mk 1 , ... , mk L-1}
L: 1 보다 큰 정수,
mk 0: Xk에 대한 현재 시점 k에서의 최우 추정 송출 심불,
mk n: 상기 토레리스 복호기로 n회 전에 입력된 복조 심벌에 대한 현재 시점 k에서의 최우 추정 송출 심벌.
다음에, 인텔리전트 등화기(100)의 동작이 상세하게 기술된다. 먼저, 트렐리스 복호기(20) 및 귀환 레지스터 갱신부(30)에서 사용되는 프레임 카운터값(fk)에 관하여 설명한다. 상기 기술한 VSB 데이터 프레임내의 각 심벌이 인텔리전트 등화기(100)에 순차 입력된다. 따라서, 인텔리전트 등화기(100)에 입력되는 심벌 중에는 송신할 신호에 대응하는 데이터 심벌 이외에, 싱크 신호와 소정의 제어 신호 부분에 대응하는 비-데이터 심벌이 포함되어 있다. 여기에서, 데이터 심벌은 트렐리스 부호 처리되지만, 비-데이터 심벌 (예를 들면, 세그먼트 싱크 및 데이터 필드 싱크내의 심벌)은 트렐리스 부호 처리되지 않는다. 트렐리스 복호기(20)에서의 복호 처리는 트렐리스 부호 처리되어 있는 데이터 심벌에 대해서만 실행되기 때문에, 입력된 심벌 계열내의 데이터 심벌과 비-데이터 심벌을 구별하여 복호 처리할 필요가 있다. 이것을 위하여, 본 발명의 실시예에서는 프레임 카운터값(fk)이라는 개념을 도입한다. 프레임 카운터값(fk)은 데이터 프레임내의 (복조) 입력 심벌(xk)의 위치를 표시하고, 다음과 같이 정의된다.
프레임 카운터값 fk = {FLDk, Segk, Symk}
FLDk: 필드 카운터값(0 또는 1)
Segk: 세그먼트 카운터값(0 ∼ 312)
Symk: 심벌 카운터값(0 ∼ 831)
도 6은 데이터 프레임내의 각 영역과, 상기 각 영역에 포함되는 심벌의 프레임 카운터값과의 관계를 도시하는 테이블이다. 설명 편의상, 각 영역은 A 내지 F로 분류된다. 도 3 및 도 4로부터 알 수 있는 것처럼, 영역-A는 각 데이터 세그먼트의 최초 4개의 심벌에 대응하고, 데이터 세그먼트 싱크(DSS)에 속한다. 상기 영역-A에서, 세그먼트 카운터값(Symk)은 "4" 미만이다. 영역-B는 데이터 필드 싱크내의 공지된 램덤 계열(PN51 및 PN63) 및 VSB 모드에 대응한다. 상기 영역-B에서, 세그먼트 카운터값(Segk)은 0이고, 심벌 카운터값(Symk)은 "4" 이상 "724" 미만이다. 영역-C는 데이터 필드 싱크내의 예약 영역(reserve area)에 대응한다. 상기 영역-C에서, 세그먼트 카운터값(Segk)은 "0"이고, 심벌 카운터값(Symk)은 "724" 이상 "820" 미만이다. 영역-D는 데이터 필드 싱크내의 최후 12개 심벌에 대응한다. 상기 영역-D에서, 세그먼트 카운터값(Segk)은 "0"이고, 심벌 카운터값(Symk)은 "820" 이상이다. 영역-E는 세그먼트 카운터값(Segk)이 "0"이 아니고 심벌 카운터값(Symk)이 "4" 이상인 데이터 심벌 기간에 대응한다. (영역-F는 상기 데이터 필드 싱크 직전 데이터 세그먼트의 최후 12개 심벌에 대응한다.) 상기 영역-F에서, 세그먼트 카운터값(Segk)은 "312"이고 심벌 카운터값(Symk)은 "820" 이상이다. 상기에 기술된 것처럼, 데이터 필드 싱크내의 최후 12개 심벌(즉, 영역-D의 심벌)에는, 그 직전 데이터 세그먼트의 최후 12개 심벌(즉, 영역-F에서의 심벌)이 복사된다.
다음에, 인텔리전트 등화기(100)의 동작이 도 5의 구성 블록도 및 도 7 내지 도 11의 순서도를 참조하여 기술된다.
도 7은 인텔리전트 등화기(100) 동작의 메인 루틴의 순서도이다. 도 7은 정상 상태일 때, 즉 수신 시스템에서 수신된 심벌이 순차 입력되고 있는 상태일 때, 인텔리전트 등화기(100)에 의한 처리를 도시한다. 도 7에서, 먼저, 추정 에코 연산부(45)는 추정 에코값(gk)을 산출한다(단계 S1). 다음, 가산기(15)는 복조 심벌(xk)을 구하기 위해 입력 심벌(vk)에서 산출된 추정 에코값(gk)을 감산한다(단계 S3).
다음, 트렐리스 복호기(20) 및 귀환 레지스터 갱신부(30)는 각각 트렐리스 복호화/귀환 레지스터 갱신 처리를 실행한다(단계 S5). 이 처리는 복조 심벌(xk), 프레임 카운터값(fk), 현재 시점의 귀환 레지스터 벡터(Zk)를 사용하여, 최우 추정 송출 심벌 계열(Mk), 추정 송출 심벌(yk), 다음 시점에 대응하는 귀환 레지스터 벡 터(Zk+1), 및 필요하다면 레지스터 복호 출력(dk)을 생성하고, 이에 대한 상세한 설명은 다음에 기술한다. 트렐리스 복호화/귀환 레지스터 갱신 처리가 완료되면, 다음에 계수 갱신부(40)는 복조 심벌(xk), 추정 송출 심벌(yk), 및 현재 시점의 귀환 레지스터 벡터(Zk)와 계수 벡터(Ck)를 사용하여, 최소 평균 2승(Least Mean Square) 알고리즘과 같은 적절한 계수 갱신 알고리즘에 의해, 다음 시점에 대응하는 계수 벡터(Ck+1)를 산출한다(단계 S7). 다음, 시점이 하나 진행하고(단계 S9), 다음 심벌이 존재하는지의 여부를 판단한다(단계 S11). 심벌이 입력되는 한, 단계 S1 내지 단계 S11은 에코 제거 처리 및 등화 처리를 계속하기 위해 반복된다.
다음에, 메인 루틴의 단계 S5에서 수행된 트렐리스 복호화/귀환 레지스터 갱신 처리가 도 8을 참조하여 기술된다. 즉, 귀환 레지스터(43)의 길이(즉, 탭 길이, 도 5 참조)를 "N"이라고 가정한다. 이 처리에서, 다음 시점에 대응하는 귀환 레지스터 벡터(Zk+1)를 결정하기 위하여, 귀환 레지스터(43)내의 현재 값이 하나씩 시프트되어 제1 탭 이외의 다른 탭에 해당하는 귀환 레지스터값이 결정된다(단계 S21). 즉, 귀환 레지스터(43)에서, 제1 탭에 저장된 값을 제2 탭으로 입력하고, 제2 탭에 저장된 값을 제3 탭으로 입력하고,... 등의 입력이 행해진다. 그래서, 각 탭에 저장된 값이 제1 탭 이외의 다른 값을 결정하기 위해 시프트된다.
다음, 데이터 프레임내의 다른 시점(즉, 다음 심벌)의 위치가 단계 S23, 단계 S29, 및 단계 S33에서의 프레임 카운터값(fk)에 기초하여 결정된다. 이것은 입 력 심벌이 데이터 심벌만이 아니라 도 6에 도시된 것처럼 다양한 비-데이터 심벌을 포함하기 때문이므로, 이러한 심벌을 분류할 필요가 있다. 그러므로, 먼저, 다음 심벌이 데이터 심벌에 대응하는지의 여부를 판단하고, 다음 심벌이 데이터 심벌에 대응할 경우, 트렐리스 복호 처리가 후속 단계의 처리에서 실행된다. 다음 심벌이 데이터 심벌에 대응하지 않을 경우, 상기 심벌은 트렐리스 부호 처리되지 않으므로 대응값이 단순히 출력된다.
보다 상세하게는, 먼저, 다음 심벌이 도 6에 도시된 영역-A 또는 영역-B에 속하는지 판단된다. 다음 심벌이 상기 영역-A 또는 영역-B에 속할 경우, 다음 심벌은 공지된 값이다(즉, 데이터 세그먼트 싱크 또는 공지된 랜덤 계열이다). 그러므로, 상기 대응값은 프레임 카운터값(fk)에 기초하여 결정되고, 이와 같이 결정된 값은 귀환 레지스터(43)의 제1 탭에 입력된다(단계 S27). 다음, 처리는 메인 루틴으로 되돌아간다. 다음 심벌이 영역-A 또는 영역-B에 속하지 않을 경우, 다음 심벌이 영역-C에 속하는지 판단된다(단계 S29). 다음 심벌이 영역-C에 속할 경우, 심벌은 데이터 필드 싱크의 예약 영역에 속한다(도 4B 참조). 상기 영역은 일반적으로 "+5"와 "-5"중 하나를 구비하고 있기 때문에, 송출 심벌은 입력 심벌(xk)의 극성에 따라 추정된다. 즉, 입력 심벌(xk)이 양(+)일 경우, 상기 송출 심벌은 "+5"로 추정되고, 입력 심벌(xk)이 음(-)일 경우, 상기 송출 심벌은 "-5"로 추정된다(단계 S31). 다음, 추정값은 제1 탭으로 입력되고(단계 S27), 처리는 메인 루틴으로 되돌아간다.
다음 심벌이 영역-A 내지 영역-C에 속하지 않을 경우, 다음 심벌이 영역-D에 속하는지 판단된다(단계 S33). 다음 심벌이 영역-D에 속할 경우, 상기 심벌은 직전 데이터 세그먼트의 최후 12개 심벌이 복사되는 프리코드 영역인 데이터 필드 싱크내의 최후 12개 심벌 중 하나이다. 프리코드 영역내의 12개 심벌은 이전 데이터 세그먼트를 처리할 동안 소정 메모리(이하, "프리코드 메모리"라 칭함)에 미리 저장된다. 그러므로, 대응값이 프레임 카운터값(fk)에 기초하여 프리코드 메모리로부터 판독되고(단계 S35), 상기 대응값은 귀환 레지스터(43)의 제1 탭으로 입력된다(단계 S27). 다음, 처리는 메인 루틴으로 되돌아간다.
다음 심벌이 영역-A 내지 영역-D 중 어느 것에도 속하지 않을 경우, 심벌은 데이터 심벌이고, 트렐리스 복호 처리가 실행된다. ATSC 규격에 따르면, 송신되는 데이터 심벌은 12개의 트렐리스 부호기에 의해 인터리브되므로, 데이터 심벌은 역-인터리브되어야 한다, 즉 12개의 트렐리스 복호기에 의해 복호 처리된다. 그러므로, 심벌은 최우 추정 송출 심벌 계열(Mk)과 트렐리스 복호 출력(dk)을 구하기 위해, 12개의 트렐리스 복호기 중 대응하는 하나(이하, "TSel번째 트렐리스 복호기"라 칭함)에 의해 트렐리스 복호 처리된다. 이러한 트렐리스 복호 처리는 다음에 보다 상세하게 기술된다.
다음, 최우 추정 송출 심벌(mk 0)이 추정 송출 심벌(yk)로 출력된다(단계 S39). 다음, 심벌(yk)이 영역-F에 속하는지의 여부가 판단된다(단계 S41). 심벌(yk)이 영역-F에 속할 경우, 심벌은 데이터 필드의 최후(즉, 313번째) 세그먼트의 최후 12개 심벌 중 하나이다. 상기에 기술된 것처럼, 이 영역의 데이터는 순차 데이터 필드 싱크의 최후 12개 심벌에 복사되고, 심벌값은 상술한 프리코드 메모리에 저장된다(단계 S43). 다음, 귀환 레지스터 갱신 처리가 상기 심벌의 시점에 대응하는 새로운 귀환 레지스터 벡터(Zk+1)를 구하기 위해 실행된다(단계 S45). 이 처리는 단계 S37에서 구해진 최우 추정 송출 심벌 계열(Mk)의 값에 의해 귀환 레지스터(43)에 저장된 값을 갱신시킨다. 이 처리의 상세한 설명은 다음에 기술한다. 다음, 트렐리스 복호기는 다음 것에 대응하여 갱신된다(단계 S47). 그후, 처리는 메인 루틴으로 되돌아간다
다음, 도 8의 단계 S45에서 실행된 귀환 레지스터 갱신 처리가 도 9를 참조하여 상세히 기술된다. 이 처리는 단계 S37에서 얻어진 최우 추정 송출 심벌 계열(Mk)에 의해 귀환 레지스터(43)에 저장된 값을 갱신한다. 먼저, 귀환 레지스터 갱신 처리에 사용된 변수가 초기화된다(단계 S51). 특히, 갱신할 귀환 레지스터의 갱신 탭을 표시하는 변수 "T"는 "1"로 설정되고, 최우 추정 송출 심벌 계열(Mk)의 L개의 최우 추정 송출 심벌 중 하나를 표시하는 변수 "i"는 "0"으로 설정된다. 다음, 최우 추정 송출 심벌(mk i)은 귀환 레지스터의 T번째 탭으로 입력된다(단계 S53). (이 단계에서, 귀환 레지스터 갱신이 각 최우 추정 송출 심벌을 사용되어 순차적으로 수행된다.) 다음, 최우 추정 송출 심벌 계열(Mk)의 모든 요소(즉, L개의 최우 추정 송출 심벌(mk 0 내지 mk L-1) 모두)가 귀환 레지스터 탭에 저장된다(단계 S55). 모든 최우 추정 송출 심벌이 저장되면(단계 S55에서 "예"이면), 처리는 도 8에 도시된 트렐리스 복호화/귀환 레지스터 갱신 처리로 되돌아간다.
한편, 모든 최우 추정 송출 심벌이 아직 저장되지 않은 경우(단계 S55에서 "아니오"이면), 다음의 최우 추정 송출 심벌(mk i+1)이 저장되는 귀환 레지스터의 탭이 결정된다. 이것을 위하여, 먼저, 갱신될 귀환 레지스터(43)의 탭을 표시하는 변수(T)가 12만큼 증가되고, 현재 심벌에서 12개 심벌 이전의 프레임내 위치가 결정된다(단계 S57). 다음, 심벌 위치가 데이터 세그먼트 싱크에 속하는지의 여부가 판단된다(단계 S59). 심벌 위치가 데이터 세그먼트 싱크에 속할 경우, 심벌은 데이터 심벌이 아니므로, 심벌(mk i+1)의 저장 위치는 변수(T)에 의해 현재 표시된 탭이 아니다. 그래서, 변수(T)는 역시 12만큼 증가되고, 현재 위치에서 12개 심벌 이전의 위치가 결정된다(단계 S61). 다음, 이와 같이 결정된 심벌의 위치가 데이터 필드 싱크에 속하는지의 여부가 판단된다(단계 S63). 결정된 심벌의 위치가 데이터 필드 싱크에 속할 경우, 상기 심벌은 데이터 심벌이 아니고 심벌(mk i+1)의 저장 위치는 변수(T)에 의해 현재 표시된 탭이 아니다. 다음, 변수(T)는 추가적으로 832만큼 증가되고, 현재 위치에서 832 이전의 심벌 위치가 결정되다(단계 S65). 상기 단계 S58 내지 S65에 의해, 다음 시점에 대한 심벌(mk i+1)이 저장되는 갱신 탭(T)은 정확하게 설정된다. 최우으로, 다음 시점에 대한 갱신 탭(T)이 귀환 레지스터(43)의 탭 개수를 초과하는지의 여부가 판단된다(단계 S67). 상기 갱신 탭(T)이 귀환 레지스터(43)의 탭 개수를 초과하지 않을 경우, 변수(i)는 1 증가되고(단계 S69), 처리는 단계 S53로 되돌아간다. 한편, 상기 갱신 탭(T)이 귀환 레지스터(43)의 탭 개수를 초과할 경우, 처리는 도 8에 도시된 트렐리스 복호화/귀환 레지스터 갱신 처리로 되돌아간다.
상기한 단계를 반복하여, 최우 추정 송출 심벌 계열(Mk)의 각 요소(즉, 최우 추정 송출 심벌(mk 0, mk 1, mk 2,...))은 귀환 레지스터(43)의 대응 탭에 저장된다. 최우 추정 송출 심벌 모두가 저장되거나(단계 S55에서 "예"이면) 또는 갱신 탭(T)이 귀환 레지스터(43)의 총 탭 개수(N)를 초과하면(단계 S67에서 "예"이며), 처리는 도 8에 도시된 트렐리스 복호화/귀환 레지스터 갱신 처리로 되돌아간다.
다음에, 트렐리스 복호기 갱신 처리가 도 10을 참조하여 기술된다. 이 처리는 데이터 프레임내의 데이터 심벌 위치에 기초하여 소정 데이터 심벌에 대응하는 하나의 트렐리스 복호기를 결정한다.
먼저, 현재 심벌의 심벌 카운터값(fk)이 "831"인지 여부가 판단된다. 심벌 카운터값(fk)이 "831"일 경우, 심벌은 그 데이터 세그먼트내의 최후 심벌이고 다음 심벌은 다음 데이터 세그먼트의 헤드이다. 그러나, 도 4A에 도시된 것처럼, 각 데 이터 세그먼트 헤드의 최초 네 개의 심벌은 세그먼트 싱크이고, 트렐리스 부호 처리되지 않는다. 그러므로, 트렐리스 복호 처리가 필요한 다음 데이터 심벌은 데이터 세그먼트의 다섯 번째 심벌이다. 송신 시스템측이 데이터 심벌과 비-데이터 심벌 모두를 포함하여 동일한 방식으로 인터리브하기 때문에, 비-데이터 심벌도 또한 12개의 트렐리스 복호기에 할당된다. 그래서, 다음 트렐리스 복호기는 현재 TSel값에 "5"을 가산하고 12의 잉여산(remainder operation)을 수행하여 결정될 수 있다. 한편, 현재 심벌의 위치를 표시하는 심벌 카운터값(fk)이 "831"이 아닐 경우(단계 S71에서 "아니오"이면), 다음 심벌은 데이터 심벌이다. 그러므로, 현재 TSel값에 "1"을 가산하고 12의 잉여산이 수행되어 다음 트렐리스 복호기가 결정된다. 따라서, 트렐리스 복호기가 갱신된다.
다음, 도 8의 단계 S37에서 실행된 트렐리스 복호 처리가 도 11을 참조하여 기술된다. 이 처리는 복조 심벌(xk)에 기초하고 비터비 알고리즘(viterbi algorithm)에 의해 송출 심벌 계열의 최우 추정을 수행하고, 복호된 2 비트 데이터(dk)와 트렐리스 복호 처리에서 결정된 최우 생존 경로에 대응하는 최우 추정 송출 심벌 계열(Mk)을 출력한다.
먼저, 모든 분기(branch)에 대한 모든 경로 거리(path metric)가 비터비 알고리즘에 의해 산출된 후(단계 S81), 각 상태에 도달하는 네 개의 분기 중 최소 거리를 갖는 분기가 결정된다(단계 S83). 다음, 8개의 상태 중 최소 거리를 부여하는 일 상태가 구해진다(단계 S85). 그래서, 최우 생존 경로가 결정된 후, 상기 최 우 생존 경로는 역추적 처리(trace-back process)에 의해 추적되어 dk와 Mk가 산출된다. 다음, 경로 거리 메모리(path metric memory) 및 경로 메모리는 상기와 같이 구해진 최우 생존 경로에 따라서 갱신되고(단계 S89), 처리는 종료된다. 이 방식으로, 최우 생존 경로에 대응하는 최우 추정 송출 심벌 계열(Mk)이 구해질 수 있다.
[3] 비교예
ATSC 시스템의 허용 가능한 오차율 한계는 트렐리스 복호기 출력에서의 심벌 오차율(Symbol error rate; SER)로 평가하는 경우 약 3.3e-3이다. 그러나 트렐리스 복호기 출력의 SER이 약 3.3e-3일 경우, 판정 귀환형 등화기(DFE)내의 슬라이서 출력에서의 SER은 102 이 된다. 그래서, 적절한 에코 제거는 상기 DFE에서의 송출 심벌 추정 정확도가 매우 낮을 경우 상당히 어렵다.
도 12는 종래 8값 슬라이서를 사용하는 판정 귀환형 등화기와 본 발명에 따른 인텔리전트 등화기를 사용한 경우에, 트렐리스 복호기 출력에서의 심벌 오차율(SER)에 대한 비교예이다. 도 12로부터 알 수 있는 것처럼, 허용 CN 한계는 에코가 존재하는 상태에서는 16.8[dB]인 반면에 에코가 존재하지 않은 상태에서는 15[dB]이다. 이것은 다음의 이유로부터 유래한다. (1) 추정 송출 심벌의 추정 정확도가 매우 낮기 때문에, 귀환 레지스터 벡터는 실제의 송출 심벌 계열과 달라 정확한 에코 제거가 수행될 수 없다. (2) 추정 송출 심벌의 추정 정확도가 매우 낮기 때문에, 계수 갱신에 오차가 발생하여 에코 제거를 위한 적절한 계수 벡터가 구 해질 수 없다. 한편, 본 발명의 인텔리전트 등화기에 따르면, 에코가 존재하는 상태에서의 허용 CN 한계는 15.4[dB](L=20) 내지 16.2[dB](L=1)로, 현저하게 향상된다.
상기에 기술된 것처럼, 본 발명에 따르면, DFE의 귀환 레지스터가 트렐리스 복호 처리에서 결정된 최우 생존 경로에 대응하는 최우 송출 심벌 계열을 수신하기 때문에, 종래 8값 슬라이서를 사용하는 DFE와 비교할 경우 하드웨어의 크기를 크게 증가시키지 않고 고성능의 등화가 달성된다.
등화 처리가 상기 실시예의 순서도를 참조하여 기술되었지만, 본 발명의 등화 처리는 상기한 소프트웨어에 의한 실시에 한정되지 않는다. 즉, 본 발명의 등화 처리는 DSP나 메디어 프로세스(media processor)를 사용하는 소프트웨어에 의한 실시, 개인용 컴퓨터상에서의 소프트웨어에 의한 실시, 또는 전용 LSI를 사용하는 하드웨어에 의한 실시와 같은 다양한 형태로 달성될 수 있다. 또한, 등화는 실시간을 기반으로 수행될 수 있고, 수행되지 않을 수도 있다.
또한, 상기에 기술된 트렐리스 복호 처리는 단지 일 예이고, 다른 방법에 의한 트렐리스 복호 처리가 사용될 수 있다. 예를 들면, 유클리든 거리(ulclidean distance) 이외의 다른 평가 기준이 거리 추정 기준으로 사용될 수 있다. 또한, 역추적 방법의 사용이 반드시 필요하진 않다. (즉, 필요한 것은 비터비 알고리즘을 사용하며 최우 추정 송출 심벌(Mk)을 산출하는 기능을 포함하는 트렐리스 복호기이다.) 이러한 견지에서, 트렐리스 복호기(20)가 도 5의 복호된 결과(dk)를 출력하 지만, 이것도 반드시 필요하진 않다. 예를 들면, 본 발명의 등화기가 도 2B의 등화기(1) 대신에 사용될 경우, 본 발명의 등화기는 후속단의 위상 추적기(tracer)에 복조 심벌(xk)만을 제공하고, 트렐리스 복호기(3)는 복호 결과(dk)를 출력하도록 전체 시스템이 구성될 수 있다. 한편, 트렐리스 복호기(20)로부터의 복호 결과(dk)가 트렐리스 복호 결과로 사용될 경우, 필요한 위상 오차 보상이 소정 단(stage)에서 수행된다는 조건에서, 복호 결과(dk)는 도 2B의 트렐리스 복호기(3)로부터의 출력과 동일하게 사용될 수 있다.
또한, 다양한 알고리즘이 계수 갱신 유니트에서 수행되는 계수 갱신 알고리즘으로 사용될 수 있다. 또한, 도 5에 도시된 등화기가 데이터 프레임내의 심벌의 위치를 특정하기 위한 정보로 프레임 카운터값(fk)을 도입하지만, 심벌 위치는 다른 방법으로 결정될 수 있다. 예를 들면, 심벌이 도 6에 도시된 복수 영역 중 어느 하나에 속하는가 식별하는 정보를 생성하고, 이 정보가 심벌 위치를 특정하는 정보로 사용되도록 하는 시스템이 설계될 수 있다.
일본국 특원평11-72631호(1999년 3월 17) 및 일본국 특원평11-292584호(1999년 10월 14일)에 포함된 명세서, 청구범위, 도면, 및, 요약서 등 전체 개시내용은 본 발명에 참조되어 본 발명의 일부를 이룬다.
상기에 기술된 것처럼, 본 발명의 인텔리전트 등화기는 최우 추정 송출 심벌 계열(Mk)을 생성하도록 복조 심벌(xk)을 트렐리스 복호 처리 수행하고, 상기 계열(Mk)을 사용하여 귀환 레지스터와 계수를 갱신한다. 최우 추정 송출 심벌 계열(Mk)이 종래 8값 슬라이서에 의한 송출 심벌 추정 결과보다 높은 정확도를 갖고 있기 때문에, 지연 에코 제거 및 등화 계수 갱신은 보다 높은 정확도로 수행될 수 있다.
또한 입력 심벌이 순차로 입력될 경우, 최우 추정 송출 심벌 계열은 새로이 입력된 심벌에 기초하여 산출되고, 귀환 레지스터에 저장된 값은 매 동작시 갱신될 수 있다. 그러므로, 에코 추정값은 항상 매우 정확한 추정 송출 심벌에 기초하여 산출되고, 이것은 에코 제거 및 등화의 정확도를 한층 향상시킬 수 있다.
본 발명은 본 발명의 본질 및 특성을 벗어나지 않은 한 다른 특정 형태로 실시될 수 있다. 그러므로, 본 발명의 실시예는 모든 관점에서 제한적이지 않은 예시로 고려되며, 상기 설명보다는 오히려 첨부된 청구범위에 의해 나타나는 본 발명의 범위, 및 상기 청구범위의 균등 범위 내에서의 모든 변경이 포함되도록 하기 위한 것이다.

Claims (10)

  1. 디지털 신호 수신 시스템용 판정 귀환형 등화기에 있어서,
    입력 심벌로부터 추정 에코를 감산하여 복조 심벌을 발생하는 가산기;
    상기 복조 심벌을 트렐리스 복호 처리하여 최우 추정 송출 심벌 계열을 발생하는 트렐리스 복호기;
    귀환 필터용 추정 송출 심벌값을 저장하는 귀환 레지스터;
    상기 귀환 필터용 계수값을 저장하는 계수 레지스터;
    상기 복조 심벌, 최우(最尤) 추정 송출 심벌 계열, 및 현재 시점에 대응하는 추정 송출 심벌에 기초하여 추정 송출 심벌 및 다음 시점에 대응하는 추정 송출 심벌값을 산출하고, 상기 다음 시점에 대응하는 추정 송출 심벌값을 사용하여 귀환 레지스터에 저장된 값을 갱신하는 귀환 레지스터 갱신부;
    복조 심벌과 추정 송출 심벌에 기초하여 계수 레지스터에 저장된 값을 갱신하는 계수 갱신부; 및
    상기 귀환 레지스터에 저장된 값과 상기 계수 레지스터에 저장된 값에 기초하여 추정 에코를 산출하는 추정 에코 산출부
    를 포함하는 등화기.
  2. 제1항에 있어서,
    상기 트렐리스 복호기가 최우 추정 송출 심벌 계열에 대응하는 복호 결과를 출력하는 등화기.
  3. 제1항에 있어서,
    상기 귀환 레지스터 갱신부가 상기 최우 추정 송출 심벌 계열을 사용하여 상기 귀환 레지스터에 저장된 모든 값을 갱신하는 등화기.
  4. 제1항에 있어서,
    상기 귀환 레지스터 갱신부는 트렐리스 복호기에 의해 산출된 현재 시점까지의 입력 심벌에 대응하는 상기 최우 추정 송출 심벌 계열을 사용하여 과거 입력 심벌에 대응하는 추정 송출 심벌을 산출하고, 상기 과거 입력 심벌에 대응하는 추정 송출 심벌을 사용하여 상기 귀환 레지스터에 저장된 값을 갱신하는 등화기.
  5. 제1항에 있어서,
    상기 트렐리스 복호기가 복조 심벌내에 포함된 데이터 심벌만을 트렐리스 복호 처리하는 등화기.
  6. 제5항에 있어서,
    상기 트렐리스 복호기가 데이터 프레임내의 복조 심벌의 위치를 표시하는 프레임 카운터값을 수신하고, 상기 프레임 카운터값에 기초하여 데이터 심벌만을 트렐리스 복호 처리하는 등화기.
  7. 제4항에 있어서, `
    상기 귀환 레지스터 갱신부가 데이터 프레임내의 복조 심벌의 위치를 표시하는 프레임 카운터값을 수신하고, 상기 프레임 카운터값에 기초하여 데이터 심벌에 대해서만 과거 입력 심벌에 대응하는 추정 송출 심벌을 사용하여 귀환 레지스터에 저장된 값을 갱신하는 등화기.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    최우 추정 송출 심벌 계열이 현재 및 과거 입력 심벌에 대응하는 최우 추정 송출 심벌의 집합인 등화기.
  9. 제1항에 있어서,
    상기 계수 갱신부가 상기 복조 심벌, 추정 송출 심벌, 현재 시점의 추정 송출 심벌값 및 현재 시점의 계수값에 기초하여 다음 시점에 대응하는 계수 레지스터에 저장된 값을 갱신하는 등화기.
  10. 제1항에 있어서,
    상기 등화기에 인가된 입력 심벌에 대응하는 데이터 심벌이 복수의 트렐리스 부호기에 의해 인터리브되고,
    상기 트렐리스 복호기가 복조 심벌을 역-인터리브하는 복수의 트렐리스 복호 기를 포함하는
    등화기.
KR1020000013355A 1999-03-17 2000-03-16 디지털 신호 수신 시스템용 판정 귀환형 등화기 KR100644952B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7263199 1999-03-17
JP99-72631 1999-03-17
JP99-292584 1999-10-14
JP29258499A JP3860369B2 (ja) 1999-03-17 1999-10-14 ディジタル信号受信システムにおける判定帰還型等化器

Publications (2)

Publication Number Publication Date
KR20000062918A KR20000062918A (ko) 2000-10-25
KR100644952B1 true KR100644952B1 (ko) 2006-11-13

Family

ID=26413765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000013355A KR100644952B1 (ko) 1999-03-17 2000-03-16 디지털 신호 수신 시스템용 판정 귀환형 등화기

Country Status (4)

Country Link
US (1) US6671314B1 (ko)
JP (1) JP3860369B2 (ko)
KR (1) KR100644952B1 (ko)
CA (1) CA2300796A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6823489B2 (en) * 2001-04-23 2004-11-23 Koninklijke Philips Electronics N.V. Generation of decision feedback equalizer data using trellis decoder traceback output in an ATSC HDTV receiver
US6829297B2 (en) * 2001-06-06 2004-12-07 Micronas Semiconductors, Inc. Adaptive equalizer having a variable step size influenced by output from a trellis decoder
US7190744B2 (en) * 2001-06-07 2007-03-13 Micronas Semiconductors, Inc. Error generation for adaptive equalizer
US7418034B2 (en) * 2001-06-19 2008-08-26 Micronas Semiconductors. Inc. Combined trellis decoder and decision feedback equalizer
CN1586073A (zh) 2001-11-14 2005-02-23 罗瑟姆公司 利用数字电视广播信号提供gps辅助信息
KR100896684B1 (ko) * 2004-01-27 2009-05-14 삼성전자주식회사 수신 성능이 향상된 디지털 방송 송수신 시스템 및 그의신호처리방법
CA2554495C (en) * 2004-01-27 2011-04-19 Samsung Electronics Co., Ltd. Digital broadcast transmitting/receiving system having an improved receiving performance and signal processing method thereof
KR100539248B1 (ko) * 2004-02-05 2005-12-27 삼성전자주식회사 결정 피드백 이퀄라이저 및 피드백 필터 계수 업데이트 방법
WO2005101655A1 (en) * 2004-04-09 2005-10-27 Micronas Semiconductors, Inc. Advanced digital receiver
US7995648B2 (en) * 2004-04-09 2011-08-09 Trident Microsystems (Far East) Ltd. Advanced digital receiver
CN101697569A (zh) * 2004-05-13 2010-04-21 三星电子株式会社 数字广播发送/接收装置及其信号处理方法
KR100615597B1 (ko) * 2004-05-27 2006-08-25 삼성전자주식회사 데이터 입력회로 및 방법
US20080298518A1 (en) * 2004-08-12 2008-12-04 Gopalan Krishnamurthy Automatic Gain Control Unit of a Receiver
CN100551068C (zh) * 2005-10-12 2009-10-14 日本电气株式会社 运动图像转换方法、设备、系统和服务器设备
US8493973B2 (en) * 2006-04-04 2013-07-23 Samsung Electronics Co., Ltd. Method of and apparatus for transmitting digital broadcasting signal in advanced-VSB (A-VSB) system in which transport packet without adaptation field is provided at fixed location in data field slices
KR102429907B1 (ko) 2015-11-06 2022-08-05 삼성전자주식회사 소스 드라이버의 동작 방법, 디스플레이 구동 회로 및 디스플레이 구동 회로의 동작 방법
TWI640181B (zh) * 2016-03-02 2018-11-01 晨星半導體股份有限公司 等化器裝置及使用在等化器裝置中以維特比演算法為基礎的決策方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327785A (ja) * 1991-06-27 1993-12-10 Hughes Aircraft Co 自動車のデジタルセル受信装置内の等化器を基準とする最大尤度シーケンス推定
KR970031521A (ko) * 1995-11-22 1997-06-26 정장호 고속 디지탈 전송장치에서의 에러 정정회로
JPH1051364A (ja) * 1996-08-01 1998-02-20 Hitachi Denshi Ltd ビタビ等化器
JPH10262090A (ja) * 1997-03-19 1998-09-29 Oki Electric Ind Co Ltd 最尤系列推定器及び最尤系列推定方法
KR19990003318A (ko) * 1997-06-25 1999-01-15 배순훈 디지탈 자기 기록/재생 시스템의 동기식 부분 응답 채널 데이터 검출기

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6012161A (en) * 1997-11-26 2000-01-04 At&T Corp. System and method for joint coding and decision feedback equalization
US6222592B1 (en) * 1998-01-13 2001-04-24 Samsung Electronics Co., Ltd. TV receiver equalizer storing channel characterizations for each TV channel between times of reception therefrom

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327785A (ja) * 1991-06-27 1993-12-10 Hughes Aircraft Co 自動車のデジタルセル受信装置内の等化器を基準とする最大尤度シーケンス推定
KR970031521A (ko) * 1995-11-22 1997-06-26 정장호 고속 디지탈 전송장치에서의 에러 정정회로
JPH1051364A (ja) * 1996-08-01 1998-02-20 Hitachi Denshi Ltd ビタビ等化器
JPH10262090A (ja) * 1997-03-19 1998-09-29 Oki Electric Ind Co Ltd 最尤系列推定器及び最尤系列推定方法
KR19990003318A (ko) * 1997-06-25 1999-01-15 배순훈 디지탈 자기 기록/재생 시스템의 동기식 부분 응답 채널 데이터 검출기

Also Published As

Publication number Publication date
KR20000062918A (ko) 2000-10-25
JP2000332658A (ja) 2000-11-30
CA2300796A1 (en) 2000-09-17
US6671314B1 (en) 2003-12-30
JP3860369B2 (ja) 2006-12-20

Similar Documents

Publication Publication Date Title
US6178209B1 (en) Method of estimating trellis encoded symbols utilizing simplified trellis decoding
JP4401078B2 (ja) 判定帰還型等化器における誤差伝播を低減する判定帰還型シーケンス推定装置及び方法
US6823489B2 (en) Generation of decision feedback equalizer data using trellis decoder traceback output in an ATSC HDTV receiver
KR100644952B1 (ko) 디지털 신호 수신 시스템용 판정 귀환형 등화기
JP4063677B2 (ja) トレリス符号化されたシステム用の２段等化器
USRE45887E1 (en) Enhanced VSB Viterbi decoder
US4833693A (en) Coded modulation system using interleaving for decision-feedback equalization
US6647071B2 (en) Method and apparatus for equalization and tracking of coded digital communications signals
EP0801501B1 (en) Viterbi decoder for digital packet signals
US4631735A (en) Coded modulation system with feedback
US4713829A (en) Coded modulation system with a simplified decoder capable of reducing the effects of channel distortion
EP1065851A1 (en) Decision feedback equaliser with reduced-state sequence estimation
KR20040052238A (ko) 결정 피드백 등화기의 피드백 필터 탭 계수들의 값을구속하기 위한 장치 및 방법
US7289569B2 (en) HDTV trellis decoder architecture
CA2361374C (en) Termination of coded or uncoded modulation with path-oriented decoder
Fechtel et al. M-algorithm combined equalization and decoding for mobile/personal communications

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee