KR100644895B1 - Fabrication Method of Zener Diode with the Property of Bidirectional Threshold Voltage by Self-Assembly Method - Google Patents

Fabrication Method of Zener Diode with the Property of Bidirectional Threshold Voltage by Self-Assembly Method Download PDF

Info

Publication number
KR100644895B1
KR100644895B1 KR1020040106641A KR20040106641A KR100644895B1 KR 100644895 B1 KR100644895 B1 KR 100644895B1 KR 1020040106641 A KR1020040106641 A KR 1020040106641A KR 20040106641 A KR20040106641 A KR 20040106641A KR 100644895 B1 KR100644895 B1 KR 100644895B1
Authority
KR
South Korea
Prior art keywords
diffusion
substrate
zener diode
diffusion mask
threshold voltage
Prior art date
Application number
KR1020040106641A
Other languages
Korean (ko)
Other versions
KR20060067743A (en
Inventor
송기창
김근호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040106641A priority Critical patent/KR100644895B1/en
Priority to US11/295,453 priority patent/US7582537B2/en
Priority to EP05292598A priority patent/EP1672701B1/en
Priority to JP2005357036A priority patent/JP2006186354A/en
Priority to CNA2005101318154A priority patent/CN1812059A/en
Publication of KR20060067743A publication Critical patent/KR20060067743A/en
Application granted granted Critical
Publication of KR100644895B1 publication Critical patent/KR100644895B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

본 발명은 (a) 기판에 확산마스크층을 형성하는 단계; (b) 상기 확산마스크층이 형성된 기판에 불순물을 확산시키는 단계; (c) 상기 불순물이 확산된 기판을 건식 또는 습식 식각하여, 변성된 확산마스크 층과 확산마스크가 제거된 부분에 형성된 절연층을 함께 제거하는 단계; (d) 콘택홀이 형성된 기판에 금속공정을 수행하는 단계를 포함하는 제너다이오드의 제조방법을 제공한다.The present invention comprises the steps of (a) forming a diffusion mask layer on the substrate; (b) diffusing impurities onto the substrate on which the diffusion mask layer is formed; (c) dry or wet etching the substrate on which the impurities are diffused to remove the modified diffusion mask layer and the insulating layer formed on the portion where the diffusion mask is removed; (d) a method of manufacturing a zener diode comprising performing a metal process on a substrate on which a contact hole is formed.

제너다이오드, 자기정렬Zener diodes, self-aligned

Description

자기정렬방식에 의한 양방향문턱전압 특성을 갖는 제너다이오드의 제조방법{Fabrication Method of Zener Diode with the Property of Bidirectional Threshold Voltage by Self-Assembly Method} Fabrication Method of Zener Diode with Bidirectional Threshold Voltage by Self-Assembly Method             

도 1은 종래 제1측면에 따른 제너다이오드의 제조공정도이다.1 is a manufacturing process diagram of a zener diode according to a first aspect of the prior art.

도 2는 종래 제2측면에 따른 제너다이오드의 제조공정도이다.2 is a manufacturing process diagram of a zener diode according to a second aspect of the prior art.

도 3은 본 발명에 따른 제너다이오드의 제조공정도이다.3 is a manufacturing process diagram of the zener diode according to the present invention.

도 4는 본 발명에 따라 제조된 제너다이오드에 솔더금속을 적용한 예시도이다.4 is an exemplary view of applying a solder metal to a zener diode manufactured according to the present invention.

도 5는 본 발명에 따라 제조된 제너다이오드에 내전압 특성이 취약한 소자를 플립칩 본딩에 의해 접합한 예시도이다.5 is an exemplary diagram in which a device having a weak withstand voltage characteristic is bonded to a zener diode manufactured according to the present invention by flip chip bonding.

도 6은 발광소자와 정전압 소자의 등가회로도이다.6 is an equivalent circuit diagram of a light emitting device and a constant voltage device.

본 발명은 정전압소자로 사용하는 양방향 문턱전압특성을 갖는 제너다이오드 의 제조방법에 관한 것으로, 보다 상세하게는 콘택홀의 형성방법에 있어서 자기정렬방식을 적용하여 제너다이오드의 제조공정 중에서 통상적으로 요구되어 오던 포토마스크 공정 및 층간 절연막 증착공정을 각각 1회 제거함으로써 전체 공정의 단순화를 가능하게 하는 제너다이오드의 신규한 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a zener diode having a bidirectional threshold voltage characteristic used as a constant voltage device, and more particularly, in the method of forming a contact hole, a self-aligning method has been applied. The present invention relates to a novel method of manufacturing a zener diode which enables the entire process to be simplified by removing the photomask process and the interlayer insulating film deposition process once.

반도체 소자 중 내전압 특성이 약한 소자는 측정이나 패키징 작업을 할 때 발생하는 정전기나 서지 전압으로 소자가 죽어버리는 문제점을 내포하므로 정전기 보호용 소자로 일반적으로 제너 다이오드를 사용한다.Among semiconductor devices, devices with weak withstand voltage characteristics have a problem in that the device dies due to static electricity or surge voltage generated when measuring or packaging, and thus a zener diode is generally used as a device for protecting static electricity.

PN 다이오드의 역방향 브레이크 다운은 두 가지 기구에 의하여 발생하는데, 낮은 임계 전압에서 발생하는 제너 브레이크 다운과 높은 임계 전압에서 발생하는 애벌런치 브레이크 다운으로 나눌 수 있다. 이 중 제너 브레이크 다운은 반도체 막에 고농도의 불순물을 첨가하면 작은 폭의 전하 공핍층이 형성되어 낮은 전압으로도 높은 전기장을 형성하게 된다. 즉, 고농도의 불순물을 첨가하면 역방향으로 바이어스된 경우 낮은 전압에서도 에너지 대역이 서로 엇갈리게 되어 p형 반도체층의 가전자대역의 에너지 대역이 n형 반도체 층의 전도대층보다 높은 에너지 준위를 형성하게 된다. 이때 전하 공핍층의 폭이 좁다면 p형의 가전자 대역에 가득찬 전자는 n형의 전도대역으로 양자역학적인 터널링 현상이 발생하게 되어 다이오드 소자의 저항 값이 극히 낮고 큰 전류가 흐르게 된다. 이러한 원리를 이용하여 제너 항복이 발생하도록 제작한 소자를 제너 다이오드라고 하며, 다이오드에 걸리는 역방향 전압이 제너 항복 전압에 이르게 되면 갑자기 역방향 전류가 크게 증가하나, 단자 전압은 거의 불변이므로 정전압 소자로 사용되게 된다. 내전압 특성이 취약한 소자의 일 예로 발광 다이오드에 역방향의 서지 전압이 발생하게 되면 과도한 전하가 반도체 층으로 흘러 들어가게 되서 발광 소자를 파괴하게 된다. 이러한 문제점은 절연성 기판 위에 소자를 제작할 경우 문제가 더욱 심각하게 되는데, 서지 전압이 발생할 경우 수천 볼트까지도 오를 수 있으므로 소자의 내전압(허용 전압)이 작은 경우 보호 소자를 별도로 장착하여야 한다. 이러한 소자에 제너 다이오드를 사용할 경우 PN 제너 다이오드(역방향 에서만 제너 항복 발생)의 형태로 사용하거나, 제너 다이오드 두개를 같은 극성끼리 직렬로 연결(PNP 또는 NPN)하여 순방향과 역방향의 양쪽 영역에서 제너 항복이 발생하도록 하는 양방향 문턱 전압 특성을 갖는 제너 다이오드를 이용할 수 있다. The reverse breakdown of a PN diode is caused by two mechanisms, which can be divided into a zener breakdown occurring at a low threshold voltage and an avalanche breakdown occurring at a high threshold voltage. Among these, Zener breakdown adds a high concentration of impurities to the semiconductor film to form a small charge depletion layer, thereby forming a high electric field even at a low voltage. In other words, when high concentrations of impurities are added, the energy bands of the p-type semiconductor layer are higher than the conduction band of the n-type semiconductor layer when the energy bands are staggered even at low voltage when biased in the reverse direction. At this time, if the width of the charge depletion layer is narrow, electrons filled in the p-type valence band generate quantum mechanical tunneling phenomenon in the conduction band of n-type, and the resistance value of the diode device is extremely low and a large current flows. A device manufactured to generate zener breakdown using this principle is called a zener diode, and when the reverse voltage applied to the diode reaches the zener breakdown voltage, the reverse current suddenly increases greatly, but the terminal voltage is almost unchanged. do. For example, when a reverse voltage is generated in a light emitting diode, excessive charge flows into the semiconductor layer, thereby destroying the light emitting device. This problem becomes more serious when the device is fabricated on an insulated substrate. When the surge voltage occurs, the problem may be increased to several thousand volts, so when the withstand voltage of the device is small, the protection device must be separately installed. If a Zener diode is used in such a device, it can be used in the form of a PN Zener diode (Zener breakdown occurs only in reverse direction), or Zener breakdown can be reduced in both forward and reverse directions by connecting two Zener diodes in series (PNP or NPN). A zener diode having a bidirectional threshold voltage characteristic to generate may be used.

양방향 문턱 전압 특성을 갖는 제너 다이오드를 발광 다이오드와 같은 소자에 연결할 경우는 제너 다이오드 두 단자의 극성이 같으므로 내전압을 향상시키려는 소자와 병렬로 극성에 관계 없이 연결할 수 있다. 내전압 특성이 취약한 소자에 서지 전압이 발생하게 되면 과전류가 정전기에 취약한 소자쪽으로 흐르지 않고 제너 전압 근처에서 제너 항복이 발생하여 저항 값이 작게 된 제너 다이오드 쪽으로 과전류가 바이패스하게 되어 소자를 보호하게 된다. When a Zener diode having a bidirectional threshold voltage is connected to a device such as a light emitting diode, the two terminals of the Zener diode have the same polarity, so that the Zener diode having the bidirectional threshold voltage may be connected in parallel with the device to improve the withstand voltage regardless of the polarity. When a surge voltage is generated in a device having a weak withstand voltage characteristic, the overcurrent does not flow toward a device that is susceptible to static electricity, and a zener breakdown occurs near the zener voltage, and the overcurrent is bypassed toward the zener diode having a low resistance value, thereby protecting the device.

도 1은 종래의 제1측면에 의한 PNP(또는 NPN) 제너 다이오드(200)의 제조 공정 흐름도로서 공정순서로 설명하면 다음과 같다. 적절한 농도의 불순물이 포함된 기판(201)에 선택적 확산을 위하여 확산마스크(202)를 패터닝하여 선택적 확산이 이루어질 수 있도록 한다(단계 a,b). 확산 마스크(202)를 통하여 확산공정 (단계c)을 실시하면 확산 소스가 확산마스크가 제거된 기판 영역으로 들어가게 된다. 이때 확산 소스는 확산마스크가 제거되지 않은 부분에서는 확산 마스크의 윗 부분(202-1)의 일정 부분까지만 확산하고 기판 영역까지는 도달하지 않게 된다. 그리고 확산 마스크가 제거된 부분은 확산 소스가 기판 안으로 확산되고 고온에서 공정을 실시하므로 실리콘 기판에 절연층(203)을 형성하게 된다(붕소 확산 소스인 경우 보론 글라스). 확산마스크(202)를 제거하면(단계d) 소자 당 두 부분의 확산 영역(201-1)이 형성된다. 확산 마스크(202) 제거 공정이 끝나면 층간 절연막(204)을 형성하고 콘택 홀을 실시한 후 금속 공정(205)을 실시하여 제너 다이오드를 제작한다(단계 e~g 참조). 1 is a flowchart illustrating a manufacturing process of a PNP (or NPN) Zener diode 200 according to a first aspect of the related art. The diffusion mask 202 is patterned for selective diffusion into the substrate 201 containing an appropriate concentration of impurities to allow selective diffusion (steps a and b). The diffusion process (step c) through the diffusion mask 202 causes the diffusion source to enter the substrate region from which the diffusion mask has been removed. In this case, the diffusion source diffuses only a portion of the upper portion 202-1 of the diffusion mask in the portion where the diffusion mask is not removed and does not reach the substrate region. In the portion where the diffusion mask is removed, the diffusion source diffuses into the substrate and the process is performed at a high temperature, thereby forming an insulating layer 203 on the silicon substrate (boron glass in the case of a boron diffusion source). Removing the diffusion mask 202 (step d) forms two portions of diffusion region 201-1 per device. After the diffusion mask 202 removal process is completed, an interlayer insulating film 204 is formed, a contact hole is performed, and a metal process 205 is performed to fabricate a zener diode (see steps e to g).

상기 방법은 확산 마스크를 제거하고 층간 절연막을 새로 형성하는 방법으로, 확산 마스크를 층간 절연막으로 재 사용하는 제2측면에 따른 종래의 제조방법은 도 2에 나타내었다. The method is a method of removing the diffusion mask and forming a new interlayer insulating film. The conventional manufacturing method according to the second aspect of using the diffusion mask as the interlayer insulating film is shown in FIG. 2.

적절한 농도의 불순물이 포함된 기판(201)에 선택적 확산을 위하여 확산마스크(202)를 패터닝하여 선택적 확산이 이루어질 수 있도록 한다(단계a,b). 확산 마스크(202)를 통하여 확산공정 (단계c)을 실시하면 확산 소스가 확산마스크가 제거된 기판 영역으로 들어가게 된다. 단계d는 확산 공정이 끝난 후의 기판 상태로 부호 202-1은 확산 마스크 중 확산 공정에 의하여 변성된 확산 마스크 층을 나타내며, 부호 203은 확산이 이루어진 기판의 윗부분에 형성된 절연층을 나타내며 확산이 이루어진 기판 부분은 부호 201-1로 나타내었다. 확산 공정이 끝난 기판에 사진 식각 공정을 실시하여 콘택 홀이 이루어질 부분을 정의하고, 식각 방법에 의하여 절연층(203)을 제거하여 콘택홀을 형성하고 금속 공정(205)을 실시하여 제너 다이 오드를 제작한다(단계e~f 참조). 이렇게 제작된 제너 다이오드는 층간 절연막 증착 공정이 없으나, 층간 절연막으로 사용하려는 확산 마스크의 윗부분이 변성되어 금속 공정 후 금속 라인 간의 누설 전류가 발생하여 특성이 열화되는 문제점을 지니게 된다.The diffusion mask 202 is patterned for selective diffusion into the substrate 201 containing impurities of appropriate concentration so that selective diffusion may be performed (steps a and b). The diffusion process (step c) through the diffusion mask 202 causes the diffusion source to enter the substrate region from which the diffusion mask has been removed. Step d is a substrate state after the diffusion process is completed, and reference numeral 202-1 denotes a diffusion mask layer modified by a diffusion process among diffusion masks, and reference numeral 203 denotes an insulating layer formed on an upper portion of the substrate on which diffusion is performed, Portions are indicated by reference numeral 201-1. A photolithography process is performed on the substrate where the diffusion process is completed to define a portion where a contact hole is to be formed, a contact hole is formed by removing the insulating layer 203 by an etching method, and a metal process 205 is performed to perform Zener diode. (See steps e to f). The Zener diode thus manufactured does not have an interlayer insulating film deposition process, but the upper portion of the diffusion mask intended to be used as the interlayer insulating film is deformed, resulting in a problem of deterioration of characteristics due to leakage current between metal lines after metal processing.

본 발명은 상기 종래 기술이 가지는 한계를 극복하기 위해 제시된 것으로, 그 목적은 제너다이오드의 제조공정 중에서 통상적으로 요구되어 오던 포토마스크 공정 및 층간 절연막 증착공정을 각각 1회 제거함으로써 수율을 높이고 공정 단가를 최소화 하며 소자 특성을 향상시키는 제너다이오드의 신규한 제조방법을 제공함에 있다.
The present invention has been made to overcome the limitations of the prior art, and its object is to increase the yield and reduce the unit cost by removing the photomask process and the interlayer insulation film deposition process, which have been conventionally required in the zener diode manufacturing process. The present invention provides a novel method of manufacturing a zener diode that minimizes and improves device characteristics.

상기한 목적을 달성하기 위하여 본 발명은 자기정렬방식을 적용하여 콘택홀을 형성하는 방법을 특징으로 하는 제너다이오드의 제조방법을 제공한다. In order to achieve the above object, the present invention provides a method of manufacturing a zener diode, characterized in that the method for forming a contact hole by applying a self-aligning method.

보다 구체적으로 본 발명에 따른 제너다이오드의 제조방법은 (a) 기판에 확산마스크층을 형성하는 단계; (b) 상기 확산마스크층이 형성된 기판에 불순물을 확산시키는 단계; (c) 상기 불순물이 확산된 기판을 건식 또는 습식 식각하여, 변성된 확산마스크 층과 확산마스크가 제거된 부분에 형성된 절연층을 함께 제거하는 단계; 및 (d) 콘택홀이 형성된 기판에 금속공정을 수행하는 단계를 포함한다.More specifically, the method of manufacturing a zener diode according to the present invention comprises the steps of: (a) forming a diffusion mask layer on a substrate; (b) diffusing impurities onto the substrate on which the diffusion mask layer is formed; (c) dry or wet etching the substrate on which the impurities are diffused to remove the modified diffusion mask layer and the insulating layer formed on the portion where the diffusion mask is removed; And (d) performing a metal process on the substrate on which the contact hole is formed.

상기에서 불순물은 N 형 또는 P형일 수 있으며, 기판의 재질은 특별한 한정을 요하는 것은 아니며, 바람직하게는 제너다이오드에 통상적으로 사용되는 실리콘 재질로 하는 것이 좋다.In the above, the impurity may be N-type or P-type, the material of the substrate does not require a special limitation, preferably a silicon material commonly used in the zener diode.

상기 본 발명에 따른 정전압 회로용 제너 다이오드 소자의 제조방법은 확산 공정이 진행된 기판의 전면을 사진 식각 공정 없이 습식 또는 건식 식각 공정을 실시하는 공정이 포함된다. 이에 의하면, 절연층을 제거하고 확산 마스크로 사용된 막의 확산 로에 노출이 되어 오염된 부분의 확산 마스크도 함께 제거 시킬 수 있다. 본 발명에서는 이와 같이 오염 되지 않은 부분의 확산 마스크를 절연막으로 사용함으로써 확산 층과 금속 라인과의 전기적 절연을 위하여 필요한 절연막을 추가로 증착하지 않아도 무방하며, 오염된 부분의 확산 마스크도 식각에 의하여 제거함으로써 절연 특성도 향상시켜 PNP(또는 NPN) 양방향 문턱 전압 특성을 갖는 제너 다이오드 소자를 제작할 수 있게 한다.The method of manufacturing a zener diode device for a constant voltage circuit according to the present invention includes a process of performing a wet or dry etching process on the entire surface of the substrate on which the diffusion process is performed without a photolithography process. According to this, the insulating layer is removed and exposed to the diffusion path of the film used as the diffusion mask, so that the diffusion mask of the contaminated portion can also be removed. In the present invention, by using the diffusion mask of the uncontaminated portion as an insulating layer, an additional insulating layer necessary for electrical insulation between the diffusion layer and the metal line may not need to be further deposited, and the diffusion mask of the contaminated portion may also be removed by etching. As a result, the insulation characteristics may be improved, and thus a Zener diode device having a PNP (or NPN) bidirectional threshold voltage characteristic may be manufactured.

이러한 공정은 종래 제너 다이오드 제작을 위하여 필요한 확산 공정 후 확산층과 외부 회로와의 전기적 연결을 위하여 필요한 콘텍 홀을 형성함에 있어서 사진 식각 공정을 이용하여 선택적인 위치에 감광막을 이용하여 콘텍 홀이 형성될 위치를 정의하고, 감광막을 마스크로 하여 확산 층 위에 형성된 절연층을 건식 또는 습식 식각 방법을 이용하여 콘텍 홀을 형성하는 공정에 비하여 공정이 한층 단순화되고 있음을 확인할시켜 준다.This process is the position where the contact hole is to be formed by using a photosensitive film in a selective position using a photolithography process to form the contact hole required for the electrical connection between the diffusion layer and the external circuit after the diffusion process required for the conventional Zener diode fabrication. It is confirmed that the process is further simplified compared to the process of forming the contact hole by using a dry or wet etching method of the insulating layer formed on the diffusion layer using the photosensitive film as a mask.

이하, 본 발명의 내용을 구체적인 실시예를 참고하여 보다 상세하게 설명한다.Hereinafter, the content of the present invention will be described in more detail with reference to specific examples.

도 3은 자기정렬방식을 적용하여 콘택홀을 형성하는 본 발명에 따른 제너 다이오드(200)의 전체 공정 흐름도이다. 먼저 적절한 농도의 불순물이 포함된 기판(201)에 선택적 확산을 위하여 확산마스크(202)를 패터닝하여 선택적 확산이 이루어질 수 있도록 한다(단계a,b). 확산 마스크(202)를 통하여 확산공정 (단계c)을 실시하면 확산 소스가 확산마스크가 제거된 기판 영역으로 들어가게 된다. 이때 확산 소스는 확산마스크가 제거되지 않은 부분에서는 확산 마스크의 윗 부분(202-1)의 일정 부분까지만 확산하고 기판 영역까지는 도달하지 않게 된다. 그리고 확산 마스크가 제거된 부분은 확산 소스가 기판 안으로 확산되고 고온에서 공정을 실시하므로 실리콘 기판에 절연층(203)을 형성하게 된다(예를 들어, 붕소 확산 소스인 경우 B2O3). 확산 공정의 다음 공정으로는 확산 공정 후 변성된 확산마스크의 윗부분(202-1)과 확산층 위에 형성된 절연층(203)을 제거하기 위하여 실리콘 기판(201) 전체를 감광막을 패턴함이 없이 건식 식각이나 습식식각을 실시하여 절연층(203)과 변성된 확산마스크(202-1)를 제거한다. 바람직하게는 식각은 확산 실리콘 층과 절연층(203)의 선택비가 큰 방법을 선택하여 확산 실리콘 영역이 제거되지 않도록 하여야 한다(단계d). 이러한 공정은 사진 식각 공정을 사용하지 않고 기판 전면을 식각하므로 콘택 홀 영역은 확산 영역과 완전히 일치하게 형성되고 확산 공정은 기판의 깊이 방향으로 진행되면서 횡 방향으로도 확산되므로 확산층의 콘택홀이 형성된 부분의 경계부분은 확산마스크로 보호받게 되고, 이후의 공정에서 형성될 금속 소자는 확산이 이루어진 부분의 실리콘만 전기적으로 연결되고 확산이 이루어지지 않 은 실리콘 기판은 확산 마스크인 절연층에 의하여 전기적으로 절연되게 된다 (단계e). 이러한 자기 정렬 방식에 의하여 콘택 홀을 형성한 다음 금속 공정(205)을 실시하여 제너 다이오드를 제작한다(단계f). 3 is a flowchart illustrating the overall process of the zener diode 200 according to the present invention for forming a contact hole by applying a self-aligning method. First, the diffusion mask 202 is patterned for selective diffusion into a substrate 201 containing impurities of an appropriate concentration so that selective diffusion may be performed (steps a and b). The diffusion process (step c) through the diffusion mask 202 causes the diffusion source to enter the substrate region from which the diffusion mask has been removed. In this case, the diffusion source diffuses only a portion of the upper portion 202-1 of the diffusion mask in the portion where the diffusion mask is not removed and does not reach the substrate region. The portion where the diffusion mask is removed forms an insulating layer 203 on the silicon substrate because the diffusion source diffuses into the substrate and is processed at a high temperature (for example, B 2 O 3 in the case of a boron diffusion source). The next step of the diffusion process is dry etching or etching the entire silicon substrate 201 without patterning the entire photosensitive film in order to remove the upper portion 202-1 of the modified diffusion mask after the diffusion process and the insulating layer 203 formed on the diffusion layer. The wet etching is performed to remove the insulating layer 203 and the modified diffusion mask 202-1. Preferably, the etching should select a method with a large selectivity between the diffusion silicon layer and the insulating layer 203 so that the diffusion silicon region is not removed (step d). Since this process etches the entire surface of the substrate without using a photolithography process, the contact hole region is formed to coincide with the diffusion region, and the diffusion process is also spread in the transverse direction as it proceeds in the depth direction of the substrate, thereby forming the contact hole of the diffusion layer. The boundary part of is protected by a diffusion mask, and the metal element to be formed in the subsequent process is electrically connected only with the silicon of the diffusion part, and the silicon substrate without diffusion is electrically insulated by the insulating layer which is a diffusion mask. (Step e). A contact hole is formed by such a self-aligning method, and then a metal process 205 is performed to fabricate a zener diode (step f).

이렇게 제작된 제너 다이오드는 정전기에 보호를 받으려는 소자와 전기적 및 기계적으로 결합을 이루어야 하는데, 일반적으로 사용하는 공정으로는 솔더 금속을 형성하는 방법과 금 스터드(Au stud) 방식을 이용할 수 있다. 솔더 금속을 이용하는 방법은 도 4에 나타난 바와 같이 금속 공정이 진행된 기판에 솔더 금속이 용융될 때 퍼지는 것을 방지하기 위하여 솔더 댐(206)을 형성하고 솔더 금속(207)을 원하는 위치에 형성하여 제작한다. 솔더 금속이나 다른 접합 물질을 형성한 다음 제너 다이오드가 형성된 서브마운트(200) 위에 정전기에 취약한 소자(100)를 정렬하고 솔더 금속이 용융되는 온도까지 온도를 올려서 두 소자를 전기적 및 기계적으로 결합(300)시킨 구조는 도 5에 나타내었다. 정전기에 취약한 발광 다이오드를 예로 하여 양방향 문턱 전압을 갖는 제너 다이오드에 전기적으로 연결된 구조의 회로도는 도 6에 나타내었다. 상기 회로도의 예는 N형 실리콘 기판에 P형 물질을 확산시켜서 제작한 구조에 해당한다.The Zener diode thus manufactured must be electrically and mechanically coupled to the device to be protected from static electricity. Commonly used zener diodes can be formed using a solder metal forming method and an Au stud method. In the method using the solder metal, as shown in FIG. 4, the solder dam 206 is formed and the solder metal 207 is formed at a desired position in order to prevent the solder metal from spreading when the solder metal is melted. . After the solder metal or other bonding material is formed, the two devices are electrically and mechanically joined by arranging the susceptible device 100 on the submount 200 on which the zener diode is formed and raising the temperature to the temperature at which the solder metal is melted (300). ) Is shown in FIG. 6 illustrates a circuit diagram of a structure electrically connected to a zener diode having a bidirectional threshold voltage using a light emitting diode susceptible to static electricity. An example of the circuit diagram corresponds to a structure produced by diffusing a P-type material onto an N-type silicon substrate.

본 발명에 의하면 양방향 문턱전압 특성을 갖는 제너다이오드의 제조 공정 중, 콘택 홀 형성시에 사진 식각 공정을 요구하지 않아 포토마스크 공정을 1회 제거할 수 있고, 확산마스크로 사용된 절연막을 금속 층 사이의 층간 절연막으로 재 사용함으로써 층간 절연막 증착공정을 1회 제거할 수 있다. 또한, 확산로에 노출되어 오염된 부분의 절연막을 식각공정에 의하여 제거하고 오염되지 않은 부분의 확산마스크를 절연막으로 사용함으로써 확산층과 금속라인과의 전기적 절연특성도 향상시키는 효과가 있다.According to the present invention, the photomask process can be removed once without forming a contact hole during the formation of the zener diode having the bidirectional threshold voltage characteristics, and the insulating film used as the diffusion mask is interposed between the metal layers. By reusing as an interlayer insulating film, the interlayer insulating film deposition process can be removed once. In addition, by removing the insulating film of the contaminated portion exposed to the diffusion path by an etching process, and using the diffusion mask of the uncontaminated portion as an insulating film, it is also effective to improve the electrical insulating properties of the diffusion layer and the metal line.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and modified within the scope of the present invention without departing from the spirit and scope of the present invention described in the claims below. It will be appreciated that it can be changed.

Claims (3)

(a) 기판에 확산마스크층을 형성하는 단계; (b) 상기 확산마스크층이 형성된 기판에 불순물을 확산시키는 단계; (c) 상기 불순물이 확산된 기판을 건식 또는 습식 식각하여, 변성된 확산마스크 층과 확산마스크가 제거된 부분에 형성된 절연층을 함께 제거하는 단계; (d) 콘택홀이 형성된 기판에 금속공정을 수행하는 단계를 포함하는 제너다이오드의 제조방법(a) forming a diffusion mask layer on the substrate; (b) diffusing impurities onto the substrate on which the diffusion mask layer is formed; (c) dry or wet etching the substrate on which the impurities are diffused to remove the modified diffusion mask layer and the insulating layer formed on the portion where the diffusion mask is removed; (d) A method of manufacturing a zener diode comprising performing a metal process on a substrate on which a contact hole is formed 제 1항에 있어서, 불순물은 N 형 또는 P형임을 특징으로 하는 제너다이오드의 제조방법The method of claim 1, wherein the impurity is N-type or P-type. 제 1항에 있어서, 기판은 실리콘 재질임을 특징으로 하는 제너다이오드의 제조방법The method of claim 1, wherein the substrate is made of silicon.
KR1020040106641A 2004-12-15 2004-12-15 Fabrication Method of Zener Diode with the Property of Bidirectional Threshold Voltage by Self-Assembly Method KR100644895B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040106641A KR100644895B1 (en) 2004-12-15 2004-12-15 Fabrication Method of Zener Diode with the Property of Bidirectional Threshold Voltage by Self-Assembly Method
US11/295,453 US7582537B2 (en) 2004-12-15 2005-12-07 Zener diode and methods for fabricating and packaging same
EP05292598A EP1672701B1 (en) 2004-12-15 2005-12-07 Method for fabricating and packaging Zener diodes
JP2005357036A JP2006186354A (en) 2004-12-15 2005-12-09 Zener diode, its manufacturing method and packaging method
CNA2005101318154A CN1812059A (en) 2004-12-15 2005-12-15 Zener diode and methods for fabricating and packaging same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040106641A KR100644895B1 (en) 2004-12-15 2004-12-15 Fabrication Method of Zener Diode with the Property of Bidirectional Threshold Voltage by Self-Assembly Method

Publications (2)

Publication Number Publication Date
KR20060067743A KR20060067743A (en) 2006-06-20
KR100644895B1 true KR100644895B1 (en) 2006-11-15

Family

ID=36844887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106641A KR100644895B1 (en) 2004-12-15 2004-12-15 Fabrication Method of Zener Diode with the Property of Bidirectional Threshold Voltage by Self-Assembly Method

Country Status (2)

Country Link
KR (1) KR100644895B1 (en)
CN (1) CN1812059A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617866B1 (en) * 2005-07-29 2006-08-28 엘지전자 주식회사 Method for fabricating and packaging zener diode
CN117012860A (en) * 2023-10-07 2023-11-07 青岛旭芯互联科技研发有限公司 Preparation method of photodiode and photodiode

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210839A (en) 2000-01-28 2001-08-03 Hitachi Ltd Semiconductor integrated circuit device and method of manufacturing it

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210839A (en) 2000-01-28 2001-08-03 Hitachi Ltd Semiconductor integrated circuit device and method of manufacturing it

Also Published As

Publication number Publication date
CN1812059A (en) 2006-08-02
KR20060067743A (en) 2006-06-20

Similar Documents

Publication Publication Date Title
JP5491439B2 (en) LED production by ion implant isolation
JP2013073992A (en) Semiconductor device
US20070284665A1 (en) Electrostatic discharge protection device
KR20100020923A (en) Semiconductor device
TW201318141A (en) Semiconductor device
JP2002208677A (en) Semiconductor device having temperature detection function
KR100644895B1 (en) Fabrication Method of Zener Diode with the Property of Bidirectional Threshold Voltage by Self-Assembly Method
JP2000307061A (en) Electrostatic discharge protecting device
EP1672701B1 (en) Method for fabricating and packaging Zener diodes
KR101544974B1 (en) Light emitting device and method of manufacturing the same
JP2007305906A (en) Diode
TW201324729A (en) Semiconductor device
KR100617866B1 (en) Method for fabricating and packaging zener diode
US8580627B2 (en) Compound semiconductor device and method for fabricating the same
TWI753751B (en) Electrostatic discharge protection apparatus and operating method
JP2549679B2 (en) Pad structure of semiconductor device
KR102444160B1 (en) Semiconductor device for electrostatic discharge
JP7257982B2 (en) semiconductor equipment
JP4907341B2 (en) Thyristor
TW201511225A (en) Transient voltage suppression device and manufacturing method thereof
KR20010050164A (en) Semiconductor device protection circuit whose operation is stabilized
JPH0430194B2 (en)
KR19980016287A (en) Manufacturing method of protection circuit when breakdown voltage increases
JPH05275687A (en) Planar-type two-terminal bidirectional thyristor
JP4423855B2 (en) Composite semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171024

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181024

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191024

Year of fee payment: 14