KR101544974B1 - Light emitting device and method of manufacturing the same - Google Patents

Light emitting device and method of manufacturing the same Download PDF

Info

Publication number
KR101544974B1
KR101544974B1 KR1020140057631A KR20140057631A KR101544974B1 KR 101544974 B1 KR101544974 B1 KR 101544974B1 KR 1020140057631 A KR1020140057631 A KR 1020140057631A KR 20140057631 A KR20140057631 A KR 20140057631A KR 101544974 B1 KR101544974 B1 KR 101544974B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
type
light emitting
layer
Prior art date
Application number
KR1020140057631A
Other languages
Korean (ko)
Other versions
KR20140063560A (en
Inventor
윤여진
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020140057631A priority Critical patent/KR101544974B1/en
Publication of KR20140063560A publication Critical patent/KR20140063560A/en
Application granted granted Critical
Publication of KR101544974B1 publication Critical patent/KR101544974B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

본 발명은 인위적으로 누설전류 통로를 설치한 발광 다이오드(light emitting diode)에 관한 것으로, 더 상세하게는 발광 다이오드에 과도하게 인가되는 정전기 방전(electrostatic discharge: ESD)으로부터 발광 다이오드를 보호하기 위해 발광 다이오드와 병렬 접속되는 누설전류 통로를 인위적으로 설치한 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting diode (LED) having an artificial leakage current path, and more particularly, to a light emitting diode And a leakage current path which is connected in parallel with the ground terminal is artificially provided.

Description

발광 다이오드 및 그 제조방법{LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting diode (LED)

본 발명은 높은 정전기 방전 충격에 대한 보호 기능이 강화된 발광 다이오드에 관한 것으로, 발광 다이오드의 활성층과 전기적으로 병렬 접속되는 누설전류 통로를 설치하여, 정전기가 발광 다이오드에 인가시 병렬 접속된 누설전류 통로를 통해 정전기를 바이 패싱(bypassing)시킴으로써, 발광 다이오드 활성층을 보호하여, 정전기로부터 높은 신뢰성을 갖는 발광 다이오드에 관한 것이다.The present invention relates to a light emitting diode having a protection function against a high electrostatic discharge impact, and a leakage current path electrically connected in parallel with the active layer of the light emitting diode is provided. The leakage current path, which is connected in parallel when the static electricity is applied to the light emitting diode, To a light emitting diode having a high reliability from static electricity by protecting the light emitting diode active layer by bypassing static electricity through the static electricity.

발광 다이오드는 활성층에 순방향으로 주입되는 전류를 광으로 변환하는 소자이다. 인듐포스파이드(InP), 갈륨비소(GaAs), 갈륨포스파이드(GaP)등의 화합물 반도체가 적외선, 적색등의 광을 방출하는 발광 다이오드의 재료로써 사용되어 왔으며, 자외선 및 청색, 녹색의 광을 방출하는 발광 다이오드의 재료로써 질화갈륨(GaN)계열의 화합물 반도체가 개발되어 사용되어 오고 있다.The light emitting diode is an element that converts the current injected in the forward direction into the active layer into light. Compound semiconductors such as indium phosphide (InP), gallium arsenide (GaAs) and gallium phosphide (GaP) have been used as materials for light emitting diodes emitting infrared light and red light. Gallium nitride (GaN) -based compound semiconductors have been developed and used as materials for emitting light emitting diodes.

일반적으로, GaN 계열의 화합물 반도체는 결정결함의 발생을 줄이기 위해 결정구조 및 격자상수가 유사한 사파이어 기판 상에 에피택셜 성장된다. 사파이어는 절연물질이므로, 발광 다이오드의 전극패드들은 에피층의 성장면 상에 형성된다. 그러나 사파이어와 같은 절연물질의 기판을 사용할 경우, 외부로부터 유입된 정전기에 의한 정전 방전(electrostatic discharge)을 방지하기 어려우며, 따라서 다이오드의 손상이 유발되기 쉬워 소자의 신뢰성을 저하시킨다. 따라서 발광 다이오드를 패키지할 때, 정전 방전을 방지하기 위해 별개의 제너 다이오드를 발광 다이오드와 함께 장착하여 사용한다. Generally, a GaN-based compound semiconductor is epitaxially grown on a sapphire substrate having a similar crystal structure and lattice constant to reduce the occurrence of crystal defects. Since sapphire is an insulating material, the electrode pads of the light emitting diode are formed on the growth surface of the epi layer. However, when a substrate made of an insulating material such as sapphire is used, it is difficult to prevent electrostatic discharge caused by static electricity flowing from the outside, and therefore damage of the diode is liable to occur, which lowers the reliability of the device. Therefore, when a light emitting diode is packaged, a separate zener diode is mounted together with the light emitting diode to prevent electrostatic discharge.

도 1a은 ESD 손상을 방지하기 위하여 서브 마운트 내에 제너 다이오드를 형성한 플립 칩 LED의 구성을 개략적으로 나타낸 단면도이고 이에 대한 등가 회로도가 도1b에 도시되어 있다. 도 1a를 참조하면, 반도체 발광 소자는 LED(125)와, LED(125)에 병렬 연결 관계이면서, 서브 마운트(151)에 형성되는 제너 다이오드(155)를 포함한다. LED(125)는 사파이어 기판(101) 상위에 순차적으로 적층된 n형 반도체층(예를 들어 n-GaN)(103), 활성층(105), p형 반도체층(예를 들어, p-GaN)(107), n형 반도체층(103) 상위에 적층되는 n형 전극(111), p형 반도체층(107) 상위에 적층되는 p형 전극(109)을 포함한다. 제너 다이오드(155)는 예를 들어 n형 실리콘 기판과 같은 서브 마운트(151)의 일부분에 p형 실리콘 영역(153)을 형성하기 위하여 예를 들어 p형 이온이 주입됨으로써 형성될 수 있다. LED(125)의 n형 전극(111)은 제1 도전성 범프(113)를 통하여 p형 실리콘 영역(153)에 연결되고, p형 전극(109)은 제2 도전성 범프(115)를 통하여 n형 실리콘 기판과 같은 서브 마운트(151)에 연결됨으로써 플립 칩 본딩이 된다. 도 1a에 도시된 반도체 발광 소자의 입출력 단자(미도시)를 통하여 ESD 전압이 인가되면, 대부분의 방전 전류는 LED(125)에 병렬 연결되는 제너 다이오드(155)를 통하여 흐른다. 이러한 구조에 의하여 예기치 못한 ESD 전압의 인가로부터 LED(125)가 보호될 수 있다.FIG. 1A is a cross-sectional view schematically showing a configuration of a flip chip LED in which a Zener diode is formed in a submount to prevent ESD damage, and an equivalent circuit diagram thereof is shown in FIG. 1B. 1A, the semiconductor light emitting device includes an LED 125 and a Zener diode 155 formed in the sub mount 151 in parallel connection with the LED 125. [ The LED 125 includes an n-type semiconductor layer (for example, n-GaN) 103, an active layer 105, a p-type semiconductor layer (for example, p-GaN) 103 sequentially stacked on a sapphire substrate 101, An n-type electrode 111 stacked on top of the n-type semiconductor layer 103, and a p-type electrode 109 stacked on the p-type semiconductor layer 107. Zener diode 155 may be formed, for example, by implanting p-type ions to form p-type silicon region 153 in a portion of submount 151 such as, for example, an n-type silicon substrate. The n-type electrode 111 of the LED 125 is connected to the p-type silicon region 153 through the first conductive bump 113 and the p-type electrode 109 is connected to the n-type electrode 111 via the second conductive bump 115. [ And is connected to the submount 151 such as a silicon substrate to be flip chip bonded. When an ESD voltage is applied through an input / output terminal (not shown) of the semiconductor light emitting device shown in FIG. 1A, most of the discharge current flows through a Zener diode 155 connected in parallel to the LED 125. This structure allows the LED 125 to be protected from unexpected application of ESD voltage.

도 1a에 도시한 반도체 발광 소자의 경우, 서브 마운트에 제너 다이오드를 제작하기 위해 고가의 이온 주입 공정을 실시하거나, 또는 제어의 어려움이 있는 확산 공정을 포함하게 되어, 서브마운트 제조공정이 복잡할 뿐만 아니라, 그에 따른 비용이 증가하는 문제점이 있다. In the case of the semiconductor light emitting device shown in FIG. 1A, an expensive ion implantation process is performed to fabricate a zener diode in the submount, or a diffusion process having difficulty in control is performed, so that the submount manufacturing process is complicated However, there is a problem that the cost is increased.

상기의 문제점은 플립 칩LED에 대해 기술하였으나, 일반적인 표면 방출 LED에 제너 다이오드를 결합하여 패키징하는 경우에 있어서도, 가격 제너 다이오드를 실장하는 공정들의 추가로 인해 발광 다이오드 패키지 공정수 및 제조 비용의 증가뿐 아니라, 패키징 내의 LED와 제너 다이오드의 공간 배치 문제가 발생할 수 있다.Although the above-described problems have been described with respect to the flip-chip LED, even when a zener diode is coupled to a general surface-emitting LED by packaging, the number of process steps for packaging the light emitting diode and the manufacturing cost increase due to the addition of the steps of mounting the price zener diode However, there may be a problem with the placement of LEDs and zener diodes in the packaging.

본 발명은 제너 다이오드의 이용 없이도 외부로부터 유입될 수 있는 정전기로부터 발광다이오드를 보호하고자 안출한 것으로, 발광 다이오드의 활성층과 병렬 접속되는 전류 통로를 제공하는 데 있다.The present invention provides a current path in parallel with an active layer of a light emitting diode, which is intended to protect a light emitting diode from static electricity that can be introduced from the outside without using a zener diode.

본 발명의 다른 목적은 발광 다이오드의 제조시 전극 위치를 변경함으로써 간단하게 발광 다이오드의 활성층과 병렬 접속되는 전류 통로를 제공하고, 전극이 형성되는 부분의 반도체 표면 저항과 접촉 면적을 변경시킴으로써 발광 다이오드의 최적 구동 조건과 대정전기 신뢰성을 동시에 확보하는데 있다.Another object of the present invention is to provide a current path in parallel with an active layer of a light emitting diode by simply changing an electrode position in the manufacture of a light emitting diode and by changing a semiconductor surface resistance and a contact area of a portion where the electrode is formed, And to secure the optimum driving condition and the heading electric reliability at the same time.

본 발명의 일 측면에 따른 발광 다이오드는, 기판; 상기 기판 상에 위치하는 n형 반도체층; 상기 n형 반도체층의 일부 영역 상에 위치하는 활성층; 상기 활성층 상에 위치하는 p형 반도체층; 상기 n형 반도체층의 일부와 상기 p형 반도체층의 일부 상에 걸쳐 위치하며, 상기 n형 반도체층 및 p형 반도체층에 직접 접촉되는 도전 물질 구조; 및 상기 도전 물질 구조의 하부에 위치하는 절연체를 포함한다.According to an aspect of the present invention, there is provided a light emitting diode comprising: a substrate; An n-type semiconductor layer located on the substrate; An active layer located on a part of the n-type semiconductor layer; A p-type semiconductor layer located on the active layer; A conductive material structure located over a part of the n-type semiconductor layer and a part of the p-type semiconductor layer and in direct contact with the n-type semiconductor layer and the p-type semiconductor layer; And an insulator located below the conductive material structure.

상기 도전 물질 구조는 Ti, Al, Pt, Pd, Au, Cr, Fe, Cu, 및 Mo 중 적어도 하나를 포함할 수 있다.The conductive material structure may include at least one of Ti, Al, Pt, Pd, Au, Cr, Fe, Cu and Mo.

상기 절연체는 SiO2막 또는 SiN막일 수 있다.The insulator may be a SiO 2 film or a SiN film.

상기 n형 반도체층과 상기 p형 반도체층은 식각 경사면을 가질 수 있고, 상기 n형 반도체층의 식각 경사면과 상기 p형 반도체층의 식각 경사면 사이에 상기 활성층이 노출될 수 있다.The n-type semiconductor layer and the p-type semiconductor layer may have an etching slope, and the active layer may be exposed between an etching slope of the n-type semiconductor layer and an etching slope of the p-type semiconductor layer.

상기 발광 다이오드는, 상기 도전 물질 구조에 의해, 상기 활성층과 병렬로 접속되는 전류 통로를 더 포함할 수 있다.The light emitting diode may further include a current path connected in parallel with the active layer by the conductive material structure.

상기 발광 다이오드에 역방향 정전기가 인가된 경우, 상기 발광 다이오드의 접촉 전위차에 의해 형성되는 내부 저항보다 상기 활성층에 병렬 접속된 전류 통로의 전기 저항이 더 작을 수 있다.When reverse electrostatic is applied to the light emitting diode, the electrical resistance of the current path connected in parallel to the active layer may be smaller than the internal resistance formed by the contact potential difference of the light emitting diode.

또한, 상기 발광 다이오드는 상기 p형 반도체층 상에 위치하는 p형 전극을 더 포함할 수 있다.The light emitting diode may further include a p-type electrode located on the p-type semiconductor layer.

또한, 상기 발광 다이오드는, 상기 p형 전극 상에 위치하는 반사판; 및 상기 반사판과 상기 도전 물질 구조 상에 부착된 서브마운트를 더 포함할 수 있다.The light emitting diode may further include: a reflection plate positioned on the p-type electrode; And a submount attached to the reflector and the conductive material structure.

상기 p형 전극은 산화 전도막 또는 Ni/Au 적층 구조를 포함할 수 있다.The p-type electrode may include an oxidation conductive film or a Ni / Au laminated structure.

상기 절연체에 의해서 상기 n형 반도체층 및/또는 p형 반도체층에 접촉되는 상기 도전 물질 구조의 접촉 저항이 변화될 수 있다.The contact resistance of the conductive material structure contacting the n-type semiconductor layer and / or the p-type semiconductor layer can be changed by the insulator.

본 발명은 별도의 제너 다이오드를 사용하지 않고서 전류 통로를 발광 다이오드의 활성층과 병렬관계로 설치함으로써 발광 소자를 제작하기 위한 패키지 공정수 및 제조 비용을 줄일 수 있을 뿐 아니라, 외부로부터 유입된 정전기에 의한 정전 방전을 방지하여 역전류에 의한 다이오드의 손상을 막을 수 있음에 따라 발광 소자의 신뢰성을 향상시킬 수 있다.The present invention can reduce the number of packaging processes and manufacturing cost for fabricating the light emitting device by providing the current path in parallel with the active layer of the light emitting diode without using a separate Zener diode, It is possible to prevent the electrostatic discharge and the damage of the diode due to the reverse current, so that the reliability of the light emitting device can be improved.

또한 플라즈마 표면 처리 및 컨택 면적을 변경함으로써 상기 전류 통로의 전기저항을 변경할 수 있어 높은 정전기 방전 특성을 갖게 됨과 동시에 정상적인 발광 다이오드의 동작이 가능하게 된다.Further, by changing the plasma surface treatment and the contact area, the electrical resistance of the current path can be changed, so that a high electrostatic discharge characteristic can be obtained and a normal operation of the light emitting diode can be achieved.

도1a는 일반적인 플립칩 형태의 발광 다이오드의 단면도.
도1b는 도1a의 플립칩 형태의 발광 다이오드의 등가 회로도.
도2는 본 발명의 일실시예에 따른 발광 다이오드의 단면도.
도3은 본 발명의 다른 실시예에 따른 발광 다이오드의 단면도.
도4는 도 3 및 도 4의 발광 다이오드의 등가 회로도.FIG. 1A is a sectional view of a general flip chip type light emitting diode. FIG.
Fig. 1B is an equivalent circuit diagram of a flip chip type light emitting diode of Fig. 1A. Fig.
2 is a cross-sectional view of a light emitting diode according to one embodiment of the present invention.
3 is a cross-sectional view of a light emitting diode according to another embodiment of the present invention.
Fig. 4 is an equivalent circuit diagram of the light emitting diodes of Figs. 3 and 4. Fig.

이러한 기술적 과제를 달성하기 위한 본 발명의 일측면에 의하면, 사파이어 기판 위에 n형 반도체 층을 형성하는 단계, n형 반도체층 위에 활성층을 형성하는 단계, 활성층 위에 p형 반도체층을 형성하는 단계, 식각에 의해 n형 반도체층의 일부를 제거하여 오픈하는 단계, p형 반도체 상에 p형 전극을 형성하는 단계, 오픈된 n형 반도체와 상기 p형 전극이 형성되지 않은 p형 반도체층 일부에 걸쳐 n형 전극을 형성하는 단계로 구성되는 활성층과 병렬 접속되는 전류 통로를 갖는 발광 다이오드의 제조방법을 제공한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming an n-type semiconductor layer on a sapphire substrate; forming an active layer on the n-type semiconductor layer; Forming a p-type electrode on the p-type semiconductor; forming an n-type semiconductor on the p-type semiconductor layer by removing a part of the n- And a current path connected in parallel to the active layer.

상기 식각에 의해 n형 반도체층의 일부를 제거하여 오픈하는 단계는, 포토레지스트에 의해 패턴을 형성하는 단계, 가열에 의해 포토레지스트를 재형성화 시키는 단계(thermal reflow), 원형으로 재형성화된 포토레지스트 패턴을 식각 마스크로 이용하여 건식식각에 의해 n형 반도체층의 일부를 제거하여 활성층을 포함한 식각면이 경사면으로 형성하는 단계를 더 포함할 수 있다.The step of removing and opening the portion of the n-type semiconductor layer by the etching may include a step of forming a pattern by the photoresist, a step of reforming the photoresist by heating (thermal reflow), a step of reforming the circularly reformed photoresist And removing a portion of the n-type semiconductor layer by dry etching using the pattern as an etch mask to form an etched surface including the active layer into an inclined surface.

상기 식각에 의해 n형 반도체층의 일부를 제거한 후, 오픈된 n형 반도체층, 식각면에 의해 노출된 측면 활성층, p형 전극이 형성되지 않은 p형 반도체층 상에 플라즈마 처리를 실시하는 단계를 더 포함할 수 있다. A step of removing a portion of the n-type semiconductor layer by the etching and then performing plasma processing on the open n-type semiconductor layer, the side active layer exposed by the etching surface, and the p-type semiconductor layer on which the p- .

상기 n형 전극을 형성하는 단계는, n형 전극과 접촉되는 n형 반도체층과 접촉하는 면적 크기를 변경하는 단계와 n형 전극과 접촉되는 p형 반도체층의 접촉 면적 크기를 변경하는 단계를 더 포함할 수 있다.
The step of forming the n-type electrode may further include the step of changing the size of the area contacting the n-type semiconductor layer in contact with the n-type electrode and the size of the contact area of the p-type semiconductor layer in contact with the n- .

*또한 사파이어 기판 위에 n형 반도체 층을 형성하는 단계, n형 반도체층 위에 활성층을 형성하는 단계, 활성층 위에 p형 반도체층을 형성하는 단계, 식각에 의해 n형 반도체층의 일부를 제거하여 오픈하는 단계, p형 반도체 상에 p형 전극을 형성하는 단계, p형 전극 위에 반사판을 형성하는 단계, 오픈된 n형 반도체와 상기 p형 전극이 형성되지 않은 p형 반도체층 일부에 걸쳐 n형 전극을 형성하는 단계를 거쳐 완성된 발광 다이오드의 n형 전극과 p형 전극을 서브 마운트에 부착하여 플립칩형태의 발광 다이오드로 제작할 수 있다.
Forming an n-type semiconductor layer on the sapphire substrate, forming an active layer on the n-type semiconductor layer, forming a p-type semiconductor layer on the active layer, removing part of the n-type semiconductor layer by etching, Forming a p-type electrode on the p-type semiconductor, forming a reflection plate on the p-type electrode, forming an n-type electrode over a part of the p-type semiconductor layer where the open n- And then the n-type electrode and the p-type electrode of the completed light emitting diode are attached to the submount, thereby fabricating the light emitting diode in the form of a flip chip.

본 발명의 다른 측면에 의하면, 사파이어 기판 위에 p형 반도체 층을 형성하는 단계, p형 반도체층 위에 활성층을 형성하는 단계, 활성층 위에 n형 반도체층을 형성하는 단계, 식각에 의해 p형 반도체층의 일부를 제거하여 오픈하는 단계, n형 반도체 상에 n형 전극을 형성하는 단계, 오픈된 p형 반도체와 상기 n형 전극이 형성되지 않은 n형 반도체층 일부에 걸쳐 p형 전극을 형성하는 단계로 구성되는 활성층과 병렬 접속되는 전류 통로를 갖는 발광 다이오드의 제조방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a p-type semiconductor layer on a sapphire substrate; forming an active layer on the p-type semiconductor layer; forming an n-type semiconductor layer on the active layer; Forming an n-type electrode on the n-type semiconductor, and forming a p-type electrode over a part of the open p-type semiconductor and the n-type semiconductor layer on which the n-type electrode is not formed And a current path connected in parallel with the active layer to be formed.

상기 식각에 의해 p형 반도체층의 일부를 제거하여 오픈하는 단계는, 포토레지스트에 의해 패턴을 형성하는 단계, 가열에 의해 포토레지스트를 재형성화 시키는 단계(thermal reflow), 원형으로 재형성화된 포토레지스트 패턴을 식각 마스크로 이용하여 건식식각에 의해 p형 반도체층의 일부를 제거하여 활성층을 포함한 식각면이 경사면으로 형성하는 단계를 더 포함할 수 있다.The step of removing a portion of the p-type semiconductor layer by the etching may include a step of forming a pattern by a photoresist, a step of reforming the photoresist by heating (thermal reflow), a step of forming a photoresist Type semiconductor layer by dry etching using the pattern as an etching mask to form an etched surface including the active layer into an inclined surface.

상기 식각에 의해 p형 반도체층의 일부를 제거한 후, 오픈된 p형 반도체층, 식각면에 의해 노출된 측면 활성층, n형 전극이 형성되지 않은 n형 반도체층 상에 플라즈마 처리를 실시하는 단계를 더 포함할 수 있다. Removing a portion of the p-type semiconductor layer by the etching, and then performing plasma processing on the open p-type semiconductor layer, the side active layer exposed by the etching surface, and the n-type semiconductor layer on which the n-type electrode is not formed .

상기 p형 전극을 형성하는 단계는, p형 전극과 접촉되는 p형 반도체층과 접촉하는 면적 크기를 변경하는 단계와 p형 전극과 접촉되는 n형 반도체층의 접촉 면적 크기를 변경하는 단계를 더 포함할 수 있다.The step of forming the p-type electrode may further include the step of changing the size of the area contacting the p-type semiconductor layer in contact with the p-type electrode and the step of changing the size of the contact area of the n-type semiconductor layer in contact with the p- .

또한 사파이어 기판 위에 p형 반도체 층을 형성하는 단계, p형 반도체층 위에 활성층을 형성하는 단계, 활성층 위에 n형 반도체층을 형성하는 단계, 식각에 의해 p형 반도체층의 일부를 제거하여 오픈하는 단계, n형 반도체 상에 n형 전극을 형성하는 단계, n형 전극 위에 반사판을 형성하는 단계, 오픈된 p형 반도체와 상기 n형 전극이 형성되지 않은 n형 반도체층 일부에 걸쳐 p형 전극을 형성하는 단계를 거쳐 완성된 발광 다이오드의 n형 전극과 p형 전극을 서브 마운트에 부착하여 플립칩형태의 발광 다이오드로 제작할 수 있다.
Forming a p-type semiconductor layer on the sapphire substrate, forming an active layer on the p-type semiconductor layer, forming an n-type semiconductor layer on the active layer, removing a part of the p-type semiconductor layer by etching, forming an n-type electrode on the n-type semiconductor, forming a reflection plate on the n-type electrode, forming a p-type electrode over a part of the open p-type semiconductor and the n- The n-type electrode and the p-type electrode of the completed light emitting diode can be attached to the submount to fabricate a flip chip type light emitting diode.

본 발명의 다른 측면에 의하면, 사파이어 기판 위에 n형 반도체 층을 형성되고, n형 반도체층 위에 활성층을 형성되고, 활성층 위에 p형 반도체층을 형성하고 p형 반도체 위에 p형 전극이 형성된 발광 다이오드에 있어, 식각에 의해 오픈된 n형 반도체층과 p형 전극이 형성되지 않은 p형 반도체층에 걸쳐 n형 전극이 형성되어, 활성층과 병렬 접속되는 전류 통로를 갖는 발광 다이오드를 제공한다.
According to another aspect of the present invention, there is provided a light emitting device including an n-type semiconductor layer formed on a sapphire substrate, an active layer formed on the n-type semiconductor layer, a p-type semiconductor layer formed on the active layer, An n-type semiconductor layer which is opened by etching and an n-type electrode which is formed over a p-type semiconductor layer which is not formed with a p-type electrode are provided, and the current path is connected in parallel with the active layer.

상기 n형 전극은 n형 반도체층과 p형 반도체층 사이의 경사진 식각면을 포함하여, n형 반도체층과 p형 전극이 형성되지 않은 p형 반도체층에 걸쳐 형성될 수 있다.The n-type electrode may be formed over the n-type semiconductor layer and the p-type semiconductor layer where the p-type electrode is not formed, including the inclined etching surface between the n-type semiconductor layer and the p-type semiconductor layer.

상기 n형 전극은 n형 반도체층, 식각면에 의해 노출된 측면 활성층, p형 전극이 형성되지 않은 p형 반도체층 상에 플라즈마 처리에 의해 접촉면의 전기저항을 변형하여 n형 전극을 형성할 수 있다.The n-type electrode can form an n-type electrode by deforming the electrical resistance of the contact surface by a plasma treatment on the n-type semiconductor layer, the side active layer exposed by the etching surface, and the p- have.

상기 n형 전극은 n형 전극과 접촉되는 n형 반도체층과 접촉하는 면적 크기를 변경하고 n형 전극과 접촉되는 p형 반도체층의 접촉 면적 크기를 변경하여 접촉 저항을 변형하여 n형 전극을 형성할 수 있다.The n-type electrode changes an area size of contact with the n-type semiconductor layer in contact with the n-type electrode and modifies the contact area size of the p-type semiconductor layer in contact with the n- can do.

상기 활성층과 병렬 접속되는 전류통로를 갖는 발광 다이오드의 n형 및 p형 전극을 서브마운트에 부착하여 플립칩 형태의 발광 다이오드를 제공할 수 있다.
The n-type and p-type electrodes of the light emitting diode having current paths connected in parallel with the active layer may be attached to the submount to provide a flip chip type light emitting diode.

본 발명의 다른 측면에 의하면, 사파이어 기판 위에 p형 반도체 층을 형성되고, p형 반도체층 위에 활성층을 형성되고, 활성층 위에 n형 반도체층을 형성하고 n형 반도체 위에 n형 전극이 형성된 발광 다이오드에 있어, 식각에 의해 오픈된 p형 반도체층과 n형 전극이 형성되지 않은 n형 반도체층에 걸쳐 p형 전극이 형성되어, 활성층과 병렬 접속되는 전류 통로를 갖는 발광 다이오드를 제공한다.
According to another aspect of the present invention, there is provided a light emitting diode including a p-type semiconductor layer formed on a sapphire substrate, an active layer formed on the p-type semiconductor layer, an n-type semiconductor layer formed on the active layer, A p-type electrode is formed over the p-type semiconductor layer opened by etching and the n-type semiconductor layer where no n-type electrode is formed, and the current path is connected in parallel with the active layer.

상기 p형 전극은 p형 반도체층과 n형 반도체층 사이의 경사진 식각면을 포함하여, p형 반도체층과 n형 전극이 형성되지 않은 n형 반도체층에 걸쳐 형성될 수 있다.The p-type electrode may be formed over the p-type semiconductor layer and the n-type semiconductor layer where the n-type electrode is not formed, including the inclined etching surface between the p-type semiconductor layer and the n-type semiconductor layer.

상기 p형 전극은 p형 반도체층, 식각면에 의해 노출된 측면 활성층, n형 전극이 형성되지 않은 n형 반도체층 상에 플라즈마 처리에 의해 접촉면의 전기저항을 변형하여 p형 전극을 형성할 수 있다.The p-type electrode can form a p-type electrode by modifying the electrical resistance of the contact surface by a plasma treatment on the p-type semiconductor layer, the side active layer exposed by the etching surface, and the n- have.

상기 p형 전극은 p형 전극과 접촉되는 p형 반도체층과 접촉하는 면적 크기를 변경하고 p형 전극과 접촉되는 n형 반도체층의 접촉 면적 크기를 변경하여 접촉 저항을 변형하여 p형 전극을 형성할 수 있다.The p-type electrode changes the contact area between the p-type semiconductor layer and the p-type semiconductor layer and changes the contact area size of the n-type semiconductor layer in contact with the p-type electrode, can do.

상기 활성층과 병렬 접속되는 전류통로를 갖는 발광 다이오드의 n형 및 p형 전극을 서브마운트에 부착하여 플립칩 형태의 발광 다이오드를 제공할 수 있다.
The n-type and p-type electrodes of the light emitting diode having current paths connected in parallel with the active layer may be attached to the submount to provide a flip chip type light emitting diode.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 다음에 소개되는 실시예는 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도2는 본 발명의 일 실시예를 따른 발광 다이오드를 설명하기 위한 단면도이다.
2 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.

도2를 참조하면, 사파이어 기판(201) 위에 n형 질화물층(203), 활성층(205), p형 질화물층(207), p형 전극(209)로 구성된 발광 다이오드에 있어, 노출된 n형 질화물층과 p형 전극이 형성되지 않은 p형 질화물층상에 걸쳐 n형 전극(211)이 형성된다(p형 패드는 도시되지 않음).
2, in a light emitting diode composed of an n-type nitride layer 203, an active layer 205, a p-type nitride layer 207 and a p-type electrode 209 on a sapphire substrate 201, The n-type electrode 211 is formed over the nitride layer and the p-type nitride layer on which the p-type electrode is not formed (the p-type pad is not shown).

상기 n형 전극(211)은 n형 질화물층(207)과 p형 질화물층(209)의 일부에 걸쳐 형성됨으로써, 발광 다이오드의 활성층(205)과 전기적으로 병렬 접속된 전류 통로를 갖게 된다.
The n-type electrode 211 is formed over a part of the n-type nitride layer 207 and the p-type nitride layer 209 to have an electric current path electrically connected in parallel to the active layer 205 of the light emitting diode.

발광 다이오드에 역방향으로 정전기가 인가된 경우, 발광 다이오드의 접촉전위차에 의해 형성되는 내부 저항보다 병렬 접속된 전류 통로의 전기저항이 작게 설계되어 있어, 인가된 정전기는 병렬 접속된 전류 통로를 통해 흐르게 되어 발광 다이오드의 활성층을 효과적으로 보호할 수 있게 된다.
When the static electricity is applied to the light emitting diode in the reverse direction, the electric resistance of the current path connected in parallel is designed to be smaller than the internal resistance formed by the contact potential difference of the light emitting diode, so that the applied static electricity flows through the current path connected in parallel The active layer of the light emitting diode can be effectively protected.

n형 전극(211) 형성 전, 플라즈마 표면처리를 통해 n형 전극이 형성될 질화물층에 대한 전기저항을 변형할 수 있고, 특히 p형 질화물층에 대한 플라즈마 표면처리는 전기저항을 급속하게 증가시킬 수 있다.
Before the formation of the n-type electrode 211, the electrical resistance of the nitride layer to be formed with the n-type electrode can be modified through the plasma surface treatment, and in particular, the plasma surface treatment for the p- .

플라즈마 표면처리는 RIE, ICP, ECR과 같이 플라즈마를 발생시킬 수 있는 모든 진공 챔버에서 가능하며, 플라즈마 가스로는 N, NO, NH, He, Ne, Ar로 구성되는 그룹 중에서 선택된 어느 하나 또는 2 이상의 조합으로 구성되고, 플라즈마 발생을 위해 1W 내지 200W범위의 파워가 인가되어, 10분 이하의 시간에서 질화물층을 플라즈마 처리할 수 있다.
The plasma surface treatment can be performed in all the vacuum chambers capable of generating plasma such as RIE, ICP and ECR. As the plasma gas, any one or a combination of two or more selected from the group consisting of N, NO, NH, He, And a power in the range of 1 W to 200 W is applied for plasma generation so that the nitride layer can be plasma treated for a time of 10 minutes or less.

특히 활성층을 하부에 두고 있는 p형 질화물층(209)의 표면 플라즈마 처리에 있어서는, 플라즈마 처리에 의한 활성층의 손상을 방지하기 위하여, 질소 플라즈마를 25W의 파워에서 60초 미만으로 처리하여 p형 질화물층(209) 표면에만 플라즈마 처리를 실시하는 것이 바람직하다.
In particular, in the surface plasma treatment of the p-type nitride layer 209 with the active layer underneath, a nitrogen plasma is treated at a power of 25 W for less than 60 seconds in order to prevent the active layer from being damaged by the plasma treatment, It is preferable to perform the plasma treatment only on the surface of the substrate 209.

플라즈마 처리시 플라즈마 발생 파워와 시간에 비례하여 질화물 반도체의 전기저항이 증가되는 것이 확인 되었고, 플라즈마 처리된 질화물층위에 접촉되는 상기 n형 전극(211)은 질화물 반도체 접촉면에서 접촉 저항이 증가되므로, 노출된 n형 질화물층(203)과 p형 전극이 형성되지 않은 p형 질화물층(207)상에 걸쳐 형성된 n형 전극(211)에 의해 발생되는 전류 통로의 전기 특성을 제어할 수 있게 된다.
It was confirmed that the electrical resistance of the nitride semiconductor increases in proportion to the plasma generation power and time during the plasma treatment and the contact resistance of the n-type electrode 211 contacting the plasma treated nitride layer increases at the contact surface of the nitride semiconductor, Type electrode 211 formed on the n-type nitride layer 203 and the p-type nitride layer 207 on which the p-type electrode is not formed.

이는 발광 다이오드의 활성층과 병렬관계로 접속되는 전류 통로를 통해 흐르게 되는 누설전류를 방지하면서 소자의 전기적 구동 특성을 정상적으로 유지시키면서도, 외부에서 유입될 수 있는 정전기에 대해 바이 패스(bypass)를 제공하게 됨으로써, 정전기에 대해 높은 신뢰성을 갖는 발광 다이오드를 제공하게 된다.
This prevents leakage current flowing through the current path connected in parallel with the active layer of the light emitting diode while bypassing the static electricity that can flow from the outside while maintaining the electric driving characteristic of the device normally , Thereby providing a light-emitting diode having high reliability against static electricity.

질화물 반도체에 대한 플라즈마 처리를 대신하여, n형 전극과 접촉되는 n형 질화물층, 활성층을 포함하는 메사측면, p형 질화물층 상에 SiO2막 또는 SiN막 등과 같은 절연체를 삽입하여서도 질화물층에 접촉되는 n형 전극의 접촉저항을 변화시킬 수 있다.
Instead of the plasma treatment for the nitride semiconductor, an n-type nitride layer in contact with the n-type electrode, a mesa side surface including the active layer, an insulator such as a SiO2 film or a SiN film is inserted on the p- The contact resistance of the n-type electrode can be changed.

플라즈마 처리 후에, n형 전극과 접촉되는 n형 질화물층, 활성층을 포함하는 메사측면, p형 질화물층 상에 SiO2막 또는 SiN막 등과 같은 절연체를 추가적으로 삽입하여서도 질화물층에 접촉되는 n형 전극의 접촉저항을 변화시킬 수 있다.
After the plasma treatment, an n-type nitride layer in contact with the n-type electrode, a mesa side surface including the active layer, and an insulator such as a SiO 2 film or an SiN film are further inserted on the p- Can be changed.

또한, n형 전극이 형성되는 접촉면에 대한 플라즈마 처리와 함께, 질화물층과 접촉하는 n형 전극의 면적을 변화시켜 접촉 저항을 변형할 수 있으며, 특히 p형 질화물과 접촉되는 접촉면적의 변화가 접촉 저항 변화에 많은 영향을 미치게 된다.
In addition to the plasma treatment for the contact surface on which the n-type electrode is formed, the contact resistance can be changed by changing the area of the n-type electrode contacting the nitride layer. In particular, It has a great influence on the resistance change.

질화물층과 접촉되는 n형 전극의 면적을 감소시킴으로써 전극의 접촉 저항이 증가되므로, 노출된 n형 질화물층(203)과 p형 전극이 형성되지 않은 p형 질화물층(207)상에 걸쳐 형성된 n형 전극(211)에 의해 발생되는 전류 통로의 전기 특성을 제어할 수 있게 된다.
Since the contact resistance of the electrode is increased by reducing the area of the n-type electrode in contact with the nitride layer, the contact resistance between the exposed n-type nitride layer 203 and the n-type nitride layer 207 formed on the p- The electric characteristics of the current path generated by the bipolar electrode 211 can be controlled.

상기 p형 전극(209)은 산화 전도막 또는 Ni/Au와 같은 투명 금속막으로 형성될 수 있고, n형 전극(211)은 Ti, Al, Pt, Pd, Au, Cr, Fe, Cu, Mo를 포함하는 그룹 중에서 선택된 어느 하나 또는 2 이상의 조합으로 구현될 수 있다.
The p-type electrode 209 may be formed of an oxidation conductive film or a transparent metal film such as Ni / Au and the n-type electrode 211 may be formed of Ti, Al, Pt, Pd, Au, Cr, Fe, Or a combination of two or more thereof.

도3은 본 발명의 일실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
3 is a cross-sectional view illustrating a light emitting diode according to an exemplary embodiment of the present invention.

*도3을 참조하면, 사파이어 기판(201) 위에 n형 질화물층(203), 활성층(205), p형 질화물층(207), p형 전극(209)으로 구성된 발광 다이오드 구조가 개시되어 있고(p형 패드는 도시되지 않음), 식각에 의해 n형 질화물층(207)을 노출시키는데 있어, 가열에 의해 원형으로 재형성(thermal reflow)된 포토레지스트를 식각마스크로 이용하여 건식시각시킴으로써 도3에서와 같이 경사형 메사 구조를 갖는 발광 다이오드를 제작할 수 있게 된다.
3, there is disclosed a light emitting diode structure including an n-type nitride layer 203, an active layer 205, a p-type nitride layer 207, and a p-type electrode 209 on a sapphire substrate 201 type pads are not shown). In order to expose the n-type nitride layer 207 by etching, a photoresist, which has been thermally reflowed by heating, A light emitting diode having an inclined mesa structure can be manufactured.

노출된 n형 질화물층(203)과 p형 전극이 형성되지 않은 p형 질화물층(207)상에 걸쳐 n형 전극(221)이 형성된다.
An n-type electrode 221 is formed on the exposed n-type nitride layer 203 and the p-type nitride layer 207 on which no p-type electrode is formed.

상기 p형 전극(209)은 산화 전도막 또는 Ni/Au와 같은 투명 금속막으로 형성될 수 있고, n형 전극(221)은 Ti, Al, Pt, Pd, Au, Cr, Fe, Cu, Mo를 포함하는 그룹 중에서 선택된 어느 하나 또는 2 이상의 조합으로 구현될 수 있다.
The p-type electrode 209 may be formed of an oxidation conductive film or a transparent metal film such as Ni / Au and the n-type electrode 221 may be formed of Ti, Al, Pt, Pd, Au, Cr, Fe, Or a combination of two or more thereof.

상기 n형 전극(221)은 n형 질화물층(207)과 p형 질화물층(209)의 일부에 걸쳐 형성됨으로써, 발광 다이오드의 활성층(205)과 전기적으로 병렬 접속된 전류 통로를 갖게 된다.
The n-type electrode 221 is formed over part of the n-type nitride layer 207 and the p-type nitride layer 209 to have an electric current path electrically connected in parallel to the active layer 205 of the light emitting diode.

n형 전극(221) 형성 전, 플라즈마 표면처리를 통해 n형 전극이 형성될 질화물층에 대한 전기저항을 변형할 수 있고, 특히 p형 질화물층에 대한 플라즈마 표면처리는 전기저항을 급속하게 증가시킬 수 있다.
Before the formation of the n-type electrode 221, the electrical resistance of the nitride layer to be formed with the n-type electrode can be modified through the plasma surface treatment. Particularly, the plasma surface treatment for the p- .

플라즈마 표면처리는 RIE, ICP, ECR과 같이 플라즈마를 발생시킬 수 있는 모든 진공 챔버에서 가능하며, 플라즈마 가스로는 N, NO, NH, He, Ne, Ar로 구성되는 그룹 중에서 선택된 어느 하나 또는 2 이상의 조합으로 구성되고, 플라즈마 발생을 위해 1W 내지 200W범위의 파워가 인가되어, 10분 이하의 시간에서 질화물층을 플라즈마 처리할 수 있다.
The plasma surface treatment can be performed in all the vacuum chambers capable of generating plasma such as RIE, ICP and ECR. As the plasma gas, any one or a combination of two or more selected from the group consisting of N, NO, NH, He, And a power in the range of 1 W to 200 W is applied for plasma generation so that the nitride layer can be plasma treated for a time of 10 minutes or less.

특히 활성층을 하부에 두고 있는 p형 질화물층(209)의 표면 플라즈마 처리에 있어서는, 플라즈마 처리에 의한 활성층의 손상을 방지하기 위하여, 질소 플라즈마를 25W의 파워에서 60초 미만으로 처리하여 p형 질화물층(209) 표면에만 플라즈마 처리를 실시하는 것이 바람직하다.
In particular, in the surface plasma treatment of the p-type nitride layer 209 with the active layer underneath, a nitrogen plasma is treated at a power of 25 W for less than 60 seconds in order to prevent the active layer from being damaged by the plasma treatment, It is preferable to perform the plasma treatment only on the surface of the substrate 209.

플라즈마 처리시 플라즈마 발생 파워와 시간에 비례하여 질화물 반도체의 전기저항이 증가되는 것이 확인 되었고, 플라즈마 처리된 질화물층위에 접촉되는 상기 n형 전극(221)은 질화물 반도체 접촉면에서 접촉 저항이 증가되므로, 노출된 n형 질화물층(203)과 p형 전극이 형성되지 않은 p형 질화물층(207)상에 걸쳐 형성된 n형 전극(221)에 의해 발생되는 전류 통로의 전기 특성을 제어할 수 있게 된다.
It was confirmed that the electrical resistance of the nitride semiconductor increases in proportion to the plasma generation power and time during the plasma treatment, and the contact resistance of the n-type electrode 221 contacting the plasma-treated nitride layer increases at the contact surface of the nitride semiconductor, Type electrode 221 formed on the n-type nitride layer 203 and the p-type nitride layer 207 on which the p-type electrode is not formed can be controlled.

이는 발광 다이오드의 활성층과 병렬관계로 접속되는 전류 통로를 통해 흐르게 되는 누설전류를 방지하면서 소자의 전기적 구동 특성을 정상적으로 유지시키면서도, 외부에서 유입될 수 있는 정전기에 대해 바이 패스(bypass)을 제공하게 됨으로써, 정전기에 대해 높은 신뢰성을 갖는 발광 다이오드를 제공하게 된다.
This prevents leakage current flowing through the current path connected in parallel with the active layer of the light emitting diode while bypassing the static electricity that can flow from the outside while maintaining the electric driving characteristic of the device normally , Thereby providing a light-emitting diode having high reliability against static electricity.

질화물 반도체에 대한 플라즈마 처리를 대신하여, n형 전극과 접촉되는 n형 질화물층, 활성층을 포함하는 메사측면, p형 질화물층 상에 SiO2막 또는 SiN막 등과 같은 절연체를 삽입하여서도 질화물층에 접촉되는 n형 전극의 접촉저항을 변화시킬 수 있다.
Instead of the plasma treatment for the nitride semiconductor, an insulator such as an SiO 2 film or an SiN film may be inserted on the n-type nitride layer in contact with the n-type electrode, the mesa side surface including the active layer, The contact resistance of the n-type electrode to be contacted can be changed.

플라즈마 처리 후에, n형 전극과 접촉되는 n형 질화물층, 활성층을 포함하는 메사측면, p형 질화물층 상에 SiO2막 또는 SiN막 등과 같은 절연체를 추가적으로 삽입하여서도 질화물층에 접촉되는 n형 전극의 접촉저항을 변화시킬 수 있다.
After the plasma treatment, an n-type nitride layer in contact with the n-type electrode, a mesa side surface including the active layer, and an insulator such as a SiO 2 film or an SiN film are further inserted on the p- Can be changed.

또한, n형 전극이 형성되는 접촉면에 대한 플라즈마 처리와 함께, 질화물층과 접촉하는 n형 전극의 면적을 변화시켜 접촉 저항을 변형할 수 있으며, 특히 p형 질화물과 접촉되는 접촉면적의 변화가 접촉 저항 변화에 많은 영향을 미치게 된다.
In addition to the plasma treatment for the contact surface on which the n-type electrode is formed, the contact resistance can be changed by changing the area of the n-type electrode contacting the nitride layer. Particularly, It has a great influence on the resistance change.

질화물층과 접촉되는 n형 전극의 면적을 감소시킴으로써 전극의 접촉 저항이 증가되므로, 노출된 n형 질화물층(203)과 p형 전극이 형성되지 않은 p형 질화물층(207)상에 걸쳐 형성된 n형 전극(221)에 의해 발생되는 전류 통로의 전기 특성을 제어할 수 있게 된다.
Since the contact resistance of the electrode is increased by reducing the area of the n-type electrode in contact with the nitride layer, the contact resistance between the exposed n-type nitride layer 203 and the n-type nitride layer 207 formed on the p- Type electrode 221. In this way, the electric characteristics of the current path generated by the negative electrode 221 can be controlled.

특히 도3과 같이 경사형 메사구조 발광 다이오드는 활성층이 소자 상면으로 노출되어 있어, 플라즈마 처리시 수직형 메사구조에 비해 보다 효과적으로 활성층의 노출면을 절연화시켜, n형 전극과의 직접적인 전기적 접촉을 방지할 수 있어, 장시간 소자 구동시 소자의 신뢰성을 증진시킬 수 있으며, 노출된 n형 질화물층(203)과 p형 전극이 형성되지 않은 p형 질화물층(207)상에 걸쳐 형성된 n형 전극(221)이 완만한 경사도를 갖는 식각면상에 형성됨으로써 전극 형성시 스텝 커버리지 문제를 해소할 수 있고, 플립칩 형태로 소자를 제작하는 경우에 광추출 효율(extraction efficiency)을 증가시켜 발광 효율을 더욱 개선시킬 수 있다.
In particular, as shown in FIG. 3, since the active layer is exposed to the top surface of the inclined type mesa structure light emitting diode, the exposed surface of the active layer is more effectively insulated from the vertical mesa structure during the plasma treatment, Type nitride layer 203 formed on the p-type nitride layer 207 on which the exposed n-type nitride layer 203 and the p-type electrode are not formed, which can improve the reliability of the device when driving the device for a long period of time 221 is formed on the etched surface having a gentle slope, the problem of step coverage can be solved at the time of electrode formation, and in the case of manufacturing a device in the form of a flip chip, the extraction efficiency is increased to further improve the luminous efficiency .

도4는 도 3 및 도 4의 발광 다이오드의 등가 회로도이다.
Fig. 4 is an equivalent circuit diagram of the light emitting diodes of Figs. 3 and 4. Fig.

도 4를 참조하면, 발광 다이오드(225)에 직렬로 접속된 저항(235)은 발광다이오드 활성층의 접합 전위차를 포함한 내부 저항과 반도체-금속간의 접촉 저항을 모두 포함한 저항 성분을 나타낸 것이고, 발광 다이오드(225)와 병렬관계로 접속된 저항(255)은 노출된 n형 질화물층(203)과 p형 전극이 형성되지 않은 p형 질화물층(207)상에 걸쳐 접촉된 n형 전극(211 또는 221)에 의해 형성되는 전류통로의 저항에 해당된다.
Referring to FIG. 4, a resistor 235 connected in series to the light emitting diode 225 shows a resistance component including both an internal resistance including a junction potential difference of a light emitting diode active layer and a contact resistance between a semiconductor and a metal, The resistor 255 connected in parallel with the n-type nitride layer 203 and the n-type electrode 211 or 221 in contact with the exposed n-type nitride layer 203 over the p-type nitride layer 207 without the p- And the resistance of the current path formed by the current path.

상기 전류 통로의 저항(255)은 질화물 반도체층에 대한 플라즈마 처리와 접촉되는 전극면 크기에 의해 결정될 수 있으며, 상기 전류 통로 저항(255)의 크기 변화에 의해 제작된 발광 다이오드 구동의 전기적 특성과 정전기 방전 한계가 결정된다.The resistance 255 of the current path can be determined by the size of the electrode surface in contact with the plasma treatment for the nitride semiconductor layer and the electrical characteristics of the LED driving manufactured by the change in the size of the current path resistance 255, The discharge limit is determined.

도2 및 도3에 개시된 발광 다이오드는 n형 전극이 소자 좌측면에만 형성된 것을 기재하고 있으나, 소자 좌측 뿐 아니라, 우측에도 대칭 구조로 n형 전극을 형성할 수 있고, 소자를 완전히 둘려 싸는 형태로도 n형 전극을 형성할 수 있으며, 도2 및 도3에는 사파이어 위에 n형 질화물층, 활성층, p형 질화물층이 차례로 형성된 질화물 발광 다이오드에 대해 설명하였으나, 사파이어 위에 p형 질화물층, 활성층, n형 질화물층이 적층된 질화물 발광 다이오드에 있어서도 본 발명의 동일한 기술적 사상을 바탕으로 구체화될 수 있음은 자명한 것이다. 2 and 3 discloses that the n-type electrode is formed only on the left side of the device, but it is possible to form the n-type electrode in a symmetrical structure on the left side as well as on the left side of the device, 2 and 3 illustrate a nitride light emitting diode in which an n-type nitride layer, an active layer and a p-type nitride layer are sequentially formed on sapphire. However, a p-type nitride layer, an active layer, an n-type nitride layer It is obvious that the nitride semiconductor light emitting diode in which the nitride layer is laminated can also be embodied based on the same technical idea of the present invention.

101, 201 : 기판
103, 203 : n형 반도체층
105, 205 : 활성층
107, 207 : p형 반도체층
109, 209 : p형 전극
111, 211, 221 : n형 전극
125, 225 : 발광 다이오드
155 : 제너 다이오드
235, 255 : 저항101, 201: substrate
103 and 203: an n-type semiconductor layer
105, and 205:
107, 207: p-type semiconductor layer
109, 209: p-type electrode
111, 211, 221: n-type electrode
125, 225: light emitting diodes
155: Zener diode
235, 255: resistance

Claims (10)

기판;
상기 기판 상에 위치하는 n형 반도체층;
상기 n형 반도체층의 일부 영역 상에 위치하는 활성층;
상기 활성층 상에 위치하는 p형 반도체층;
상기 n형 반도체층의 일부와 상기 p형 반도체층의 일부 상에 걸쳐 위치하며, 상기 n형 반도체층 및 p형 반도체층에 전기적으로 연결되는 도전 물질 구조;
상기 p형 반도체층 상에 위치하는 p형 전극;
상기 p형 전극 상에 위치하는 반사판; 및
상기 도전 물질 구조와 접촉되는 반도체층의 표면 중 일부는 플라즈마 처리되어 전기적 특성이 변화된 발광 다이오드.Board;
An n-type semiconductor layer located on the substrate;
An active layer located on a part of the n-type semiconductor layer;
A p-type semiconductor layer located on the active layer;
A conductive material structure located over a part of the n-type semiconductor layer and a part of the p-type semiconductor layer and electrically connected to the n-type semiconductor layer and the p-type semiconductor layer;
A p-type electrode located on the p-type semiconductor layer;
A reflective plate positioned on the p-type electrode; And
Wherein a part of the surface of the semiconductor layer in contact with the conductive material structure is subjected to plasma treatment to change electrical characteristics. 청구항 1에 있어서,
상기 도전 물질 구조는 Ti, Al, Pt, Pd, Au, Cr, Fe, Cu, 및 Mo 중 적어도 하나를 포함하는 발광 다이오드.The method according to claim 1,
Wherein the conductive material structure comprises at least one of Ti, Al, Pt, Pd, Au, Cr, Fe, Cu, and Mo. 삭제delete 청구항 1에 있어서,
상기 n형 반도체층과 상기 p형 반도체층은 식각 경사면을 갖고, 상기 n형 반도체층의 식각 경사면과 상기 p형 반도체층의 식각 경사면 사이에 상기 활성층이 노출된 발광 다이오드.The method according to claim 1,
Wherein the n-type semiconductor layer and the p-type semiconductor layer have an etching slope and the active layer is exposed between an etching slope of the n-type semiconductor layer and an etching slope of the p-type semiconductor layer. 청구항 1에 있어서,
상기 도전 물질 구조에 의해, 상기 활성층과 병렬로 접속되는 전류 통로를 더 포함하는 발광 다이오드.The method according to claim 1,
And a current path connected in parallel with the active layer by the conductive material structure. 청구항 5에 있어서,
상기 발광 다이오드에 역방향 정전기가 인가된 경우, 상기 발광 다이오드의 접촉 전위차에 의해 형성되는 내부 저항보다 상기 활성층에 병렬 접속된 전류 통로의 전기 저항이 더 작은 발광 다이오드.The method of claim 5,
Wherein when the backward static electricity is applied to the light emitting diode, the electric resistance of the current path connected in parallel to the active layer is smaller than the internal resistance formed by the contact potential difference of the light emitting diode. 삭제delete 청구항 1에 있어서,
상기 반사판과 상기 도전 물질 구조 상에 부착된 서브마운트를 더 포함하는 발광 다이오드.The method according to claim 1,
And a submount attached to the reflector and the conductive material structure. 청구항 1에 있어서,
상기 p형 전극은 산화 전도막 또는 Ni/Au 적층 구조를 포함하는 발광 다이오드.The method according to claim 1,
Wherein the p-type electrode comprises an oxidation conductive film or a Ni / Au laminated structure. 청구항 1에 있어서,
상기 플라즈마 처리되어 전기적 특성이 변화된 반도체층에 의해서 상기 n형 반도체층 및/또는 p형 반도체층에 접촉되는 상기 도전 물질 구조의 접촉 저항이 변화되는 발광 다이오드.
The method according to claim 1,
Wherein the contact resistance of the conductive material structure contacting the n-type semiconductor layer and / or the p-type semiconductor layer is changed by the semiconductor layer subjected to the plasma treatment and having an altered electrical characteristic.
KR1020140057631A 2014-05-14 2014-05-14 Light emitting device and method of manufacturing the same KR101544974B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140057631A KR101544974B1 (en) 2014-05-14 2014-05-14 Light emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140057631A KR101544974B1 (en) 2014-05-14 2014-05-14 Light emitting device and method of manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080010784A Division KR101457204B1 (en) 2008-02-01 2008-02-01 Light emitting device and method for manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20140063560A KR20140063560A (en) 2014-05-27
KR101544974B1 true KR101544974B1 (en) 2015-08-18

Family

ID=50891454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140057631A KR101544974B1 (en) 2014-05-14 2014-05-14 Light emitting device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101544974B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102316325B1 (en) 2015-07-06 2021-10-22 엘지전자 주식회사 Display device using semiconductor light emitting device and method for manufacturing
KR102613757B1 (en) * 2016-10-06 2023-12-14 엘지전자 주식회사 Display device using semiconductor light emitting device and method for manufacturing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4656525B2 (en) * 2006-04-24 2011-03-23 株式会社沖データ Semiconductor device, LED head, and image forming apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4656525B2 (en) * 2006-04-24 2011-03-23 株式会社沖データ Semiconductor device, LED head, and image forming apparatus

Also Published As

Publication number Publication date
KR20140063560A (en) 2014-05-27

Similar Documents

Publication Publication Date Title
KR101457204B1 (en) Light emitting device and method for manufacturing thereof
US8242509B2 (en) Light emitting device
TWI736544B (en) Light-emitting device and manufacturing method thereof
CN108963051B (en) Light emitting diode package
JP5450399B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR100665116B1 (en) Galium Nitride-Based Light Emitting Device Having LED for ESD Protection
US9142718B2 (en) Light emitting device
KR100986440B1 (en) Light emitting device and method for fabricating the same
KR100986556B1 (en) Light emitting device and method for fabricating the same
US20110133221A1 (en) Led and led package
TWI491084B (en) Carrier substrate and method for producing semiconductor chip
US20100308339A1 (en) Light emitting device, light emitting device package and lighting system including the same
EP2427923B1 (en) Extension of contact pads to the die edge with electrical isolation
EP2482318B1 (en) Light emitting device
KR101544974B1 (en) Light emitting device and method of manufacturing the same
US10672945B2 (en) Method for manufacturing light emitting device
KR100730754B1 (en) Light emitting device having zenor diode therein and method of fabricating the same
Chang et al. Highly reliable nitride-based LEDs with internal ESD protection diodes
Horng et al. GaN-based power LEDs with CMOS ESD protection circuits
KR102237137B1 (en) Light emitting device and light emitting device package thereof
Sun et al. GaN-based power flip-chip LEDs with an internal ESD protection diode on Cu sub-mount
US10971648B2 (en) Ultraviolet light-emitting element and light-emitting element package
KR102299735B1 (en) Light emitting device and lighting system
KR101239855B1 (en) Light emitting diode package having zenor diode therein
KR20110082865A (en) Semiconductor light emitting diod and method for manufacturing the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 4