KR100643169B1 - Film substrate for semiconductor package and semiconductor package having the same - Google Patents

Film substrate for semiconductor package and semiconductor package having the same Download PDF

Info

Publication number
KR100643169B1
KR100643169B1 KR1020050035319A KR20050035319A KR100643169B1 KR 100643169 B1 KR100643169 B1 KR 100643169B1 KR 1020050035319 A KR1020050035319 A KR 1020050035319A KR 20050035319 A KR20050035319 A KR 20050035319A KR 100643169 B1 KR100643169 B1 KR 100643169B1
Authority
KR
South Korea
Prior art keywords
base film
semiconductor die
film
semiconductor package
semiconductor
Prior art date
Application number
KR1020050035319A
Other languages
Korean (ko)
Other versions
KR20060112639A (en
Inventor
이용훈
장윤석
Original Assignee
(주)유비엠디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)유비엠디 filed Critical (주)유비엠디
Priority to KR1020050035319A priority Critical patent/KR100643169B1/en
Publication of KR20060112639A publication Critical patent/KR20060112639A/en
Application granted granted Critical
Publication of KR100643169B1 publication Critical patent/KR100643169B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B62LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62BHAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B3/00Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor
    • B62B3/14Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor characterised by provisions for nesting or stacking, e.g. shopping trolleys
    • B62B3/144Adaptations for transporting children; Mounting of toys for the children
    • B62B3/1444Transporting devices mounted on the shopping cart
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B62LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62BHAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B3/00Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor
    • B62B3/14Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor characterised by provisions for nesting or stacking, e.g. shopping trolleys
    • B62B3/1468Additional trays

Abstract

본 발명은 COF 반도체 패키지용 필름 기판 및 이를 구비한 반도체 패키지에 관한 것으로, 반도체 다이를 접착시키기 위한 영역으로 사용되는 베이스 필름의 중앙 부분에 반도체 다이와 연결되지 않는 더미 패턴을 소정의 패턴으로 형성함으로써, 반도체 다이, 베이스 필름, 본딩 매개체 간의 온도차를 감소시켜 본딩 매개체 내부에 빈 공간이 형성되는 것을 방지할 수 있을 뿐만 아니라, 본 매개체와 베이스 필름의 접촉 면적을 증가시켜 접착력을 향상시킬 수 있다. The present invention relates to a film substrate for a COF semiconductor package and a semiconductor package having the same, by forming a dummy pattern in a predetermined pattern not connected to the semiconductor die in a central portion of the base film used as a region for bonding the semiconductor die, By reducing the temperature difference between the semiconductor die, the base film, and the bonding medium, it is possible not only to prevent the void space from being formed inside the bonding medium, but also to increase the contact area between the medium and the base film, thereby improving adhesion.

또한, 베이스 필름의 이면에 보강 패드를 추가로 형성함으로써, 본딩 매개체의 경화제의 갑작스런 열손실을 최소화하여 버블 현상이 발생되는 것을 억제함과 동시에, 경화제의 잔류량을 최소화하여 접착특성을 보다 더 향상시킬 수 있다. In addition, by additionally forming a reinforcement pad on the back surface of the base film to minimize the sudden heat loss of the curing agent of the bonding medium to suppress the occurrence of bubble phenomenon, while minimizing the remaining amount of the curing agent to further improve the adhesive properties Can be.

COF, 베이스 필름, 리이드, 더미 리이드, 보이드, 접착력 COF, Base Film, Lead, Dummy Lead, Void, Adhesive

Description

반도체 패키지용 필름 기판 및 이를 구비한 반도체 패키지 {FILM SUBSTRATE FOR SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR PACKAGE HAVING THE SAME}Film substrate for semiconductor package and semiconductor package having same {FILM SUBSTRATE FOR SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR PACKAGE HAVING THE SAME}

도 1은 종래 기술에 의한 COF 반도체 패키지용 기판의 개략적인 평면도이다.1 is a schematic plan view of a substrate for a COF semiconductor package according to the prior art.

도 2는 종래 기술에 의한 반도체 다이의 일부를 개략적으로 도시한 단면도이다.2 is a schematic cross-sectional view of a portion of a semiconductor die according to the prior art.

도 3은 도 1의 A-A' 방향에서 반도체 다이와 필름 기판을 접합시킨 것을 나타낸 개략적인 단면도이다. FIG. 3 is a schematic cross-sectional view illustrating the bonding of a semiconductor die and a film substrate in the direction AA ′ of FIG. 1.

도 4는 본 발명의 바람직한 실시예에 따른 COF 반도체 패키지용 필름 기판의 개략적인 평면도이다.4 is a schematic plan view of a film substrate for a COF semiconductor package according to a preferred embodiment of the present invention.

도 5는 본 발명의 다양한 변형예들의 더미 패턴이 도시된 도면들이다.5 is a diagram illustrating a dummy pattern of various modifications of the present invention.

도 6은 도 4의 B-B' 방향에서 반도체 다이와 필름 기판을 접합시킨 상황을 도시한 개략적인 단면도이다. FIG. 6 is a schematic cross-sectional view illustrating a state in which a semiconductor die and a film substrate are bonded to each other in the direction BB ′ of FIG. 4.

도 7은 본 발명의 일실시예에 의하여 반도체 다이와 필름 기판을 접합시킨 상황의 개략적인 단면도이다.7 is a schematic cross-sectional view of a situation in which a semiconductor die and a film substrate are bonded according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100, 200 : 필름 기판 101, 201 : 베이스 필름100, 200: film substrate 101, 201: base film

102, 202 : 리이드 111, 211 : 반도체 다이102, 202: lead 111, 211: semiconductor die

112, 212 : 다이 패드 113, 213 : 범프112, 212: die pad 113, 213: bump

121, 221 : 본딩 매개체 122 : 빈 공간121, 221: bonding medium 122: empty space

204 : 더미 패턴 205 : 보강 패드204: dummy pattern 205: reinforcement pad

본 발명은 반도체 패키지용 필름 기판 및 이를 구비한 반도체 패키지에 관한 것으로, 보다 상세하게는 반도체 다이와 패키지용 필름 기판의 접착력을 증가시키기 위한 반도체 패키지용 필름 기판 및 이를 구비한 반도체 패키지에 관한 것이다. The present invention relates to a film substrate for a semiconductor package and a semiconductor package having the same, and more particularly, to a film package for a semiconductor package and a semiconductor package having the same for increasing adhesion between the semiconductor die and the film substrate for a package.

일반적으로 반도체 패키지는 전기적으로 외부와 연결할 수 있는 핀과 칩(다이)을 장착시킬 수 있는 구조물인 리드 프레임, 리드 프레임과 본딩 패드를 연결하는 선, 칩을 장착하는 패드들, 및 봉합 물질들을 포함할 수 있다. 반도체 패키지는 사용되는 밀봉재료에 따라 수지 밀봉 패키지, TCP(Tape carrier Package) 패키지, 글래스 밀봉 패키지, 금속 밀봉 패키지 등으로 구분되고, 실장방법에 따라서 삽입형과 표면실장형(SMT;Surface Mounting Technology)로 구분된다. 삽입형 패키지로는 DIP(Dual-In Line Package), PGA(Pin Grid Array) 등이 있고, 표면 실장형 으로는 QFP(Quad Flat Package), PLCC(Plastic Lead Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grid Array) 등이 있다.In general, a semiconductor package includes a lead frame, a structure for mounting a chip (die) and a pin that can be electrically connected to the outside, a line connecting the lead frame and the bonding pad, pads for mounting the chip, and sealing materials. can do. The semiconductor package is classified into resin sealing package, tape carrier package (TCP), glass sealing package, and metal sealing package according to the sealing material used, and is classified into insert type and surface mounting technology (SMT) according to the mounting method. Are distinguished. Insert-type packages include DIP (Dual-In Line Package), PGA (Pin Grid Array), and surface mount types include QFP (Quad Flat Package), PLCC (Plastic Lead Carrier), CLC (Ceramic Leaded Chip Carrier), Ball Grid Array (BGA).

반도체 패키지의 발전 방향은 반도체 패키지의 경박 단소화를 위해서 초소형 칩 스케일 구조를 지향하고 있다. 최근의 칩 스케일 반도체 패키지의 예를 들면, 종래의 패키지의 외부로 연장되는 리이드 프레임 대신에 반도체 칩의 저부에 배치된 범프 또는 랜드들이 얇고 유연한 기판 상에 형성된 소정의 패턴과 연결되어 외부 회로와 연결이 되어지는 웨이퍼 크기 수준의 패키지 구조를 가진다. 즉, 소위 칩 온 필름(chip on film; COF) 상에 반도체 칩을 접합시킴으로써 외부 회로와의 접속을 구현할 수 있는 것이다.The development direction of the semiconductor package is directed to the ultra-small chip scale structure in order to reduce the light and small size of the semiconductor package. For example of a recent chip scale semiconductor package, bumps or lands disposed at the bottom of the semiconductor chip instead of lead frames extending out of the conventional package are connected to an external circuit in connection with a predetermined pattern formed on a thin flexible substrate. This has a package structure of wafer size level. That is, by bonding a semiconductor chip on a so-called chip on film (COF), a connection with an external circuit can be realized.

COF 반도체 패키지는 예를 들면 유연성을 갖는 베이스 필름 상에 형성된 소정의 동박 패턴에 반도체 칩을 장착함으로써 구성되는 반도체 패키지를 말하며, 주로 LCD나 통신기기 등에 소요되는 디스플레이에 사용되는 반도체 패키지이다.The COF semiconductor package refers to a semiconductor package configured by attaching a semiconductor chip to a predetermined copper foil pattern formed on a flexible base film, for example, and is a semiconductor package mainly used for displays used in LCDs and communication devices.

이하, 첨부한 도면들을 참조하여 종래 기술에 의한 COF 반도체 패키지용 필름 기판을 설명한다. 도 1은 종래 기술에 의한 COF 반도체 패키지용 기판의 개략적인 평면도이다.Hereinafter, a film substrate for a COF semiconductor package according to the prior art will be described with reference to the accompanying drawings. 1 is a schematic plan view of a substrate for a COF semiconductor package according to the prior art.

도 1을 참조하면, COF 반도체 패키지의 필름 기판(100)은 베이스 필름(101)과, 베이스 필름(101)의 가장자리로부터 연장된 리이드(본딩 패드; 102)를 구비한다. 여기서, 리이드(102)는 베이스 필름(101)의 상층부의 가장자리에 소정 패턴으 로 형성되며, 리이드(102)가 형성되지 않은 베이스 필름(101)의 중앙 부분은 반도체 다이를 접착시키기 위한 영역으로 사용된다. Referring to FIG. 1, the film substrate 100 of the COF semiconductor package includes a base film 101 and a lead (bonding pad) 102 extending from an edge of the base film 101. Here, the lead 102 is formed in a predetermined pattern on the edge of the upper layer portion of the base film 101, the central portion of the base film 101, the lead 102 is not formed is used as an area for bonding the semiconductor die do.

도 2는 종래 기술에 의한 반도체 다이의 일부를 개략적으로 도시한 단면도이다. 도 2를 참조하면, 반도체 다이(111)의 저면에는 전극의 역할을 하는 다이 패드(112)가 소정의 패턴으로 형성되고, 다이 패드(112)상에는 범프(113)가 형성된다. 범프(113)는 반도체 다이(111)를 필름 기판(100)에 부착시킬 때 리이드(도 1의 102)와 접촉하며, 이로써 다이 패드(112)와 리이드(102)가 전기적인 연결된다.2 is a schematic cross-sectional view of a portion of a semiconductor die according to the prior art. Referring to FIG. 2, a die pad 112 serving as an electrode is formed on a bottom surface of the semiconductor die 111 in a predetermined pattern, and a bump 113 is formed on the die pad 112. The bump 113 contacts the lead (102 of FIG. 1) when attaching the semiconductor die 111 to the film substrate 100, whereby the die pad 112 and the lead 102 are electrically connected.

도 3은 도 1의 A-A' 방향에서 반도체 다이와 필름 기판을 접합시킨 상태를 나타낸 개략적인 단면도이다. 도 3을 참조하면, 반도체 다이(111)의 패드(112)는 범프(113)를 통해서 베이스 필름(101)의 상부에 형성된 리이드(102)와 접촉하게 된다. 반도체 다이(111)와 베이스 필름(101) 사이에는 본딩 매개체(121)가 도포되어 상호간의 접합을 유지시켜준다. 3 is a schematic cross-sectional view illustrating a state in which a semiconductor die and a film substrate are bonded to each other in the direction AA ′ of FIG. 1. Referring to FIG. 3, the pad 112 of the semiconductor die 111 may contact the lead 102 formed on the base film 101 through the bump 113. A bonding medium 121 is applied between the semiconductor die 111 and the base film 101 to maintain bonding between them.

그러나, 베이스 필름(101)에 반도체 다이(111)를 접착시키면, 특히 베이스 필름(101)이 폴리이미드 계열의 유연한 물질인 경우, 본딩시 서로 다른 물질 사이의 온도차 및 습기 등으로 인하여 본딩 매개체(121)의 내부에 빈 공간 또는 공기 버블(122)이 형성되는 현상이 발생할 수 있다. However, when the semiconductor die 111 is adhered to the base film 101, in particular, when the base film 101 is a polyimide-based flexible material, the bonding medium 121 may be formed due to temperature difference and humidity between the different materials during bonding. The empty space or the air bubble 122 may be formed in the interior.

이러한 빈 공간(122)은 밀착력과 접착력의 저하를 유발하고, 습기 침투로 인한 부식 및 그로 인한 불순물의 성장을 야기하여 신뢰성을 크게 저하시키는 요인이 될 수 있는 문제점을 가지고 있다. The empty space 122 has a problem that may cause a decrease in adhesion and adhesion, cause corrosion due to moisture infiltration and growth of impurities, thereby greatly reducing the reliability.

본 발명은 상술한 문제점을 해결하기 위해서 안출된 것으로, 본 발명의 목적은 반도체 다이, 베이스 필름, 본딩 매개체 간의 온도차를 감소시켜 본딩 매개체 내부에 빈 공간이 형성되는 것을 방지할 수 있도록 하는 반도체 패키지용 필름 기판을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to reduce the temperature difference between the semiconductor die, the base film, and the bonding medium to prevent the formation of empty space inside the bonding medium. It is to provide a film substrate.

본 발명의 다른 목적은 반도체 다이를 접착시키기 위한 영역으로 사용되는 베이스 필름의 중앙 부분에 반도체 다이와 연결되지 않는 더미 패턴을 소정의 패턴으로 형성함으로써, 본딩 매개체와 베이스 필름의 접촉 면적을 증가시켜 접착력을 향상시키는 것이다. Another object of the present invention is to form a dummy pattern, which is not connected to the semiconductor die, in a predetermined pattern in a central portion of the base film used as an area for bonding the semiconductor die, thereby increasing the contact area between the bonding medium and the base film, thereby improving adhesion. To improve.

본 발명의 또 다른 목적은 필름의 이면에 보강 패드를 추가로 형성함으로써, 본딩 매개체의 경화제의 갑작스런 열손실을 최소화하여 버블 현상이 발생되는 것을 억제하고, 경화제의 잔류량을 최소화하여 접착 특성을 향상시키는 것이다. Another object of the present invention is to further form a reinforcement pad on the back of the film, to minimize the sudden heat loss of the curing agent of the bonding medium to suppress the occurrence of bubble phenomenon, to minimize the residual amount of the curing agent to improve the adhesive properties will be.

상술한 문제점을 해결하기 위한 기술적 수단으로서, 본 발명의 일측면은 베이스 필름; 상기 베이스 필름의 제1 영역에 소정의 패턴으로 형성되어 반도체 다이와 전기적으로 연결되는 복수의 리이드; 및 상기 베이스 필름의 제2 영역에 형성된 복수의 더미 패턴을 포함하되, 상기 제1 영역은 상기 베이스 필름의 가장자리이고, 상기 제2 영역은 주로 상기 반도체 다이를 상기 베이스 필름에 접착시키는데 사용 되는 중앙부 영역인 반도체 패키지용 필름 기판을 제공한다.As a technical means for solving the above problems, one side of the present invention is a base film; A plurality of leads formed in a first pattern of the base film in a predetermined pattern and electrically connected to the semiconductor die; And a plurality of dummy patterns formed in a second region of the base film, wherein the first region is an edge of the base film, and the second region is mainly a central region used to bond the semiconductor die to the base film. Provided is a film substrate for a phosphorus semiconductor package.

바람직하게는, 상기 복수의 더미 패턴은 상기 복수의 리이드를 서로 전기적으로 절연시키는 구조이다.Preferably, the plurality of dummy patterns have a structure that electrically insulates the plurality of leads from each other.

바람직하게는, 상기 복수의 더미 패턴은 고립된 형상 모양들을 구비하여, 상기 복수의 리이드와 분리된 구조이다.Preferably, the plurality of dummy patterns have isolated shape shapes and are separated from the plurality of leads.

상기 리이드 및 상기 더미 패턴은 동일한 물질, 예를 들어 구리로 하나의 공정으로 같이 형성하는 것이 바람직하고, 더미 패턴은 특별히 한정되지 않는 고립형상을 복수개 반복하여 구성되며, 삼각형 또는 십자가 모양으로 형성가능하다.Preferably, the lead and the dummy pattern are formed of the same material, for example, copper, in one process, and the dummy pattern is formed by repeating a plurality of isolated shapes which are not particularly limited, and may be formed in a triangle or cross shape. .

한편, 상기 반도체 다이를 상기 베이스 필름에 부착시키는 본딩 매개체의 경화제의 열손실을 줄이기 위하여 상기 베이스 필름의 이면에 부착된 보강 패드를 더 포함할 수 있다.On the other hand, it may further include a reinforcement pad attached to the back surface of the base film to reduce the heat loss of the curing agent of the bonding medium for attaching the semiconductor die to the base film.

본 발명의 다른 측면은 반도체 다이; 및 상술한 반도체 패키지용 필름 기판; 및 상기 반도체 다이를 상기 베이스 필름에 부착시키는 본딩 매개체를 포함하는 반도체 패키지를 제공한다.Another aspect of the invention is a semiconductor die; And the above-described film substrate for semiconductor package; And a bonding medium attaching the semiconductor die to the base film.

바람직하게는, 상기 반도체 다이에는 다수의 패드가 형성되고, 상기 패드 상에는 범프가 형성되어 상기 범프를 통해 상기 리이드와 전기적으로 연결된다.Preferably, a plurality of pads are formed in the semiconductor die, and bumps are formed on the pads to be electrically connected to the leads through the bumps.

바람직하게는, 상기 본딩 매개체는 이방성도전막, 이방성 도전페이스트, 비전도성 페이스트, 또는 비전도성 페이스, 몰딩 콤파운드 또는 에폭시이다.Preferably, the bonding medium is an anisotropic conductive film, an anisotropic conductive paste, nonconductive paste, or nonconductive face, molding compound or epoxy.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

도 4는 본 발명의 바람직한 실시예에 따른 COF 반도체 패키지용 필름 기판(200)의 개략적인 평면도이다.4 is a schematic plan view of a film substrate 200 for a COF semiconductor package according to a preferred embodiment of the present invention.

반도체 패키지용 필름 기판(200)은 베이스 필름(201), 다수의 리이드(또는 본딩 패드; 202) 및 다수의 더미 패턴(204)을 포함한다. 또한, 베이스 필름(201)의 이면에는 보강 패드(도 6의 205)를 추가로 구비될 수 있다. 각 구성 요소의 구체적인 설명은 다음과 같다. The film substrate 200 for a semiconductor package includes a base film 201, a plurality of leads (or bonding pads) 202, and a plurality of dummy patterns 204. In addition, the back surface of the base film 201 may be further provided with a reinforcement pad (205 of FIG. 6). The detailed description of each component is as follows.

베이스 필름(201)은 제1 영역 및 제2 영역으로 구분될 수 있으며, 제1 영역에는 리이드(202)가 형성되고, 제2 영역에는 더미 패턴(204)이 형성된다. 바람직하게는, 제1 영역은 필름 기판(200)의 가장자리부이고, 제2 영역은 필름기판(200)의 중앙부이다. 필름 기판(200)에는 베이스 필름(201)의 상부층의 가장자리로부터 소정의 패턴으로 스트라이프 형상을 갖는 다수의 리이드(202)가 구비된다. 하지만, 다수의 리이드(202)는 반도체 다이(211)의 다이 패드(212)에 전기적으로 접속되는 기능을 수행하면 도 4에 도시한 스트라이프 형상의 패턴으로만 한정되는 것은 아니며 다른 어떠한 형태로도 구성가능하다. The base film 201 may be divided into a first region and a second region. A lead 202 is formed in the first region, and a dummy pattern 204 is formed in the second region. Preferably, the first region is an edge of the film substrate 200, and the second region is a center portion of the film substrate 200. The film substrate 200 is provided with a plurality of leads 202 having a stripe shape in a predetermined pattern from the edge of the upper layer of the base film 201. However, when the plurality of leads 202 performs a function of being electrically connected to the die pad 212 of the semiconductor die 211, the plurality of leads 202 is not limited to the stripe-shaped pattern shown in FIG. 4, but may be configured in any other form. It is possible.

베이스 필름(201)은 COF 필름 캐리어 테이프 또는 COF FPC(Flexible Print Circuit)등을 예로 들어 설명할 수 있지만, 도전층과 절연층을 포함하면 특별히 한정되지 않고, 임의의 타입의 도체-절연체 적층 필름이 사용될 수 있다. 적층 필름의 예는 폴리이미드 계열의 필름 상에 밀착강화층(예를 들어 니켈)을 스퍼터링하고 밀착강화층 상에 구리를 도금함으로써 준비되는 적층 필름, 폴리이미드를 구리 포일에 도포함으로써 준비되는 캐스팅 차입의 적층 필름, 열가소성 또는 열경화성 구지를 통하여 구리 포일 상에 절연 필름을 열압착시킴으로써 준비되는 적층필름 등이 가능하다. 그러나, 본 발명자들은 특히 폴리이미드(polyimide) 계열의 소프트한 재료가 채용한 COF FPC의 경우 온도차나 습도로 인한 각종 불량요인을 야기하여 빈공간 또는 공기 버블이 발생하는 문제점이 발생할 여지가 많음을 발견하였고 따라서, 본 발명이 이에 적용될 때 더욱 효과적임을 발견하였다.The base film 201 may be described using, for example, a COF film carrier tape or a COF FPC (Flexible Print Circuit). However, the base film 201 is not particularly limited as long as it includes a conductive layer and an insulating layer. Can be used. Examples of laminated films include laminated films prepared by sputtering an adhesion reinforcing layer (for example nickel) on a polyimide-based film and plating copper on the adhesion reinforcing layer, and casting borrowing prepared by applying polyimide to a copper foil. Laminated film, a laminated film prepared by thermocompression bonding an insulating film on a copper foil through a thermoplastic or thermosetting sphere, and the like. However, the present inventors have found that the COF FPC employing a soft material of polyimide (polyimide), in particular, causes various defects due to temperature difference or humidity, and thus, there is a lot of problems that the empty space or air bubble is generated. Thus, it has been found that the present invention is more effective when applied thereto.

한편, 리이드(202)가 형성되지 않은 베이스 필름(201)의 제2 영역은 주로 반도체 다이를 접착시키기 위한 영역으로 사용된다. 이러한 제2 영역에는 더미 패턴(204)이 형성된다. 더미 패턴(204)은 다수의 리이드(202)가 서로 전기적으로 절연, 즉, 서로 전기적으로 접속되지 않는 모양으로 형성할 수 있으며, 예를 들어 도 4에 도시하고 있는 바와 같이 십자가가 반복되는 모양으로 형성할 수 있다. 도 5는 본 발명의 다양한 변형예들의 더미 패턴이 도시된 도면들이다.On the other hand, the second region of the base film 201 where the leads 202 are not formed is mainly used as a region for bonding the semiconductor die. A dummy pattern 204 is formed in this second region. The dummy pattern 204 may be formed in a shape in which a plurality of leads 202 are electrically insulated from each other, that is, not electrically connected to each other. For example, as shown in FIG. Can be formed. 5 is a diagram illustrating a dummy pattern of various modifications of the present invention.

바람직하게는, 더미 패턴(204)은 리이드(202)와 동일한 구리로 형성가능하고, 이 경우, 리이드(202) 형성시 더미 패턴(204)을 동시에 형성할 수 있다. 더미 패턴(204)은 반도체 다이(도 6의 211)와 본딩 매개체(도 6의 221)를 사이에 두고 전기적/물리적으로 격리되도록 구성되어, 반도체 다이(도 6의 211)를 부착시키는 본딩 매개체(도 6의 221)에 빈 공간이 형성되는 것을 방지한다.Preferably, the dummy pattern 204 may be formed of the same copper as the lead 202, and in this case, the dummy pattern 204 may be simultaneously formed when the lead 202 is formed. The dummy pattern 204 is configured to be electrically / physically isolated between the semiconductor die (211 of FIG. 6) and the bonding medium (221 of FIG. 6), and attaches the semiconductor die (211 of FIG. 6). It is prevented that the empty space is formed in 221 of FIG.

한편, 베이스 필름(201)의 이면에는 보강 패드(205)가 추가로 부착될 수 있다. 보강 패드(도 6의 205)는 구리로 형성할 수 있으며, 반도체 다이와 동일한 면적이나 그 보다 좁은 면적으로 형성될 수 있다. 더미 패턴(204)과 보강 패드(205)에 대한 구체적인 설명은 후술하기로 한다. Meanwhile, a reinforcement pad 205 may be additionally attached to the rear surface of the base film 201. The reinforcement pad 205 of FIG. 6 may be formed of copper, and may be formed of the same area as the semiconductor die or a narrower area thereof. Detailed description of the dummy pattern 204 and the reinforcement pad 205 will be described later.

도 6은 도 4의 B-B' 방향에서 반도체 다이와 필름 기판을 접합시킨 반도체 패키지의 개략적인 단면도이다. FIG. 6 is a schematic cross-sectional view of a semiconductor package in which a semiconductor die and a film substrate are bonded to each other in the direction BB ′ of FIG. 4.

반도체 패키지는 반도체 다이(211)와, 반도체 패키지용 필름 기판(200), 및 반도체 다이(211)를 베이스 필름(201)에 부착시키는 본딩 매개체(221)를 포함한다. 도 6을 참조하면, 반도체 다이(211)의 저면에는 전극의 역할을 하는 다이 패드(212)가 소정의 패턴으로 형성되고, 다이 패드(212)상에는 범프(213)가 형성된다. 범프(213)는 반도체 다이(211)를 필름 기판(200)에 부착시킬 때 리이드(도 4의 202)와 접촉하며, 이로써 다이 패드(212)와 리이드(202)가 전기적인 연결된다.The semiconductor package includes a semiconductor die 211, a film substrate for semiconductor package 200, and a bonding medium 221 for attaching the semiconductor die 211 to the base film 201. Referring to FIG. 6, a die pad 212 serving as an electrode is formed on a bottom surface of the semiconductor die 211 in a predetermined pattern, and a bump 213 is formed on the die pad 212. The bump 213 contacts the lead (202 of FIG. 4) when attaching the semiconductor die 211 to the film substrate 200, whereby the die pad 212 and the lead 202 are electrically connected.

반도체 다이(211)와 베이스 필름(201) 사이에는 본딩 매개체(221)가 도포되어 상호간의 접합을 유지시켜준다. 본딩 매개체(221)로는 이방성 도전막(Anistropic Conductive Film;ACF), 이방성 도전페이스트(Anistropic Conductive Paste;ACP), 비전도성 페이스트(None Conductive Paste;NCP), 또는 비 전도성 페이스트(None Conductive film;NCF), 몰딩 콤파운드(molding compond), 에폭시 등을 사용할 수 있다. 바람직하게는, 본딩 매개체는 ACF, NCP 또는 NCF이다. A bonding medium 221 is applied between the semiconductor die 211 and the base film 201 to maintain bonding between them. The bonding medium 221 may be an anisotropic conductive film (ACF), anisotropic conductive paste (ACP), non-conductive paste (NCP), or non-conductive paste (NF). , Molding compound, epoxy, etc. may be used. Preferably, the bonding medium is ACF, NCP or NCF.

ACF는 결정에서의 각종 물리적 성질이 방향에 따라서 다른 물질로서 전도성 입자와 비전도성 입자가 혼합되어 구성되어 상기 ACF에 종적인 열압력이 가해지면 상기 전도성 입자는 수직적인 방향으로 연결되어 배열됨에 따라 ACF의 상측 및 하측을 전기적으로 연결한다. 전도성 입자는 수평적인 방향으로는 연결되지 않고 서로 분리되어 절연됨에 따라 오직 수직적으로 전도되게 하는 것이 특징이다. 바람직하게는, 리이드(202)와 ACF의 폭을 비슷한 크기로 하면, 필름 기판(200)과 반도체 다이(300)가 범프에 의해 압착될 때 압착되는 방향으로 ACF와 리이드(202)가 전도성 입자에 의해 서로 통전되어 도전성이 향상된다. 한편, NCP 또는 NCF가 본딩 매개체로 이용되는 경우는 리이드(202)의 폭에 비해 NCP 또는 NCF의 폭을 좁게 형성하여 압착에 의해 다이 패드(212)와 리이드(202)가 전기적인 연결될 때, 연결되는 접속부위에서 NCP 또는 NCF가 쉽게 밀려나서 전기적인 접속이 더 용이해지도록 구성할 수 있다. ACF is composed of a mixture of conductive particles and non-conductive particles with various physical properties in the crystal depending on the direction. When longitudinal thermal pressure is applied to the ACF, the conductive particles are connected in a vertical direction and arranged accordingly. Electrically connect the upper and lower sides of. The conductive particles are characterized in that they are only vertically conductive as they are separated from each other and not connected in the horizontal direction. Preferably, when the widths of the leads 202 and the ACF are of similar sizes, the ACF and the leads 202 are formed on the conductive particles in the direction in which the film substrate 200 and the semiconductor die 300 are compressed when they are compressed by the bumps. By doing so, it is energized with each other and conductivity is improved. On the other hand, when NCP or NCF is used as a bonding medium, when the die pad 212 and the lead 202 are electrically connected by pressing to form a narrow width of the NCP or NCF compared to the width of the lead 202, the connection is performed. The NCP or NCF can be easily pushed out of the connection area, so that the electrical connection can be made easier.

본 실시예에 의하면, 본딩 매개체(221) 내부에는 서로 다른 물질의 기본적인 온도차 및 습기 정도에 의해 빈 공간 또는 공기 버블이 형성될 수 있는데, 더미 패턴(204)이 본딩 시 반도체 다이(211), 베이스 필름(201) 및 본딩 매개체(221)간의 온도차를 줄여 주며, 공기 버블(air bubble)이 생기더라도 터트려주는 구실을 한다. 따라서, 본딩 매개체(221) 내부에 빈 공간 또는 공기 버블이 생기는 것을 방지하여 접착력이 감소되는 것을 방지하고 빈공간에 의해 부식이나 유해결정 성장을 방지할 수 있다. According to the present exemplary embodiment, empty spaces or air bubbles may be formed in the bonding medium 221 by the basic temperature difference and the degree of humidity of different materials. When the dummy pattern 204 is bonded, the semiconductor die 211 and the base may be formed. It reduces the temperature difference between the film 201 and the bonding medium 221, and serves to explode even when air bubbles are generated. Therefore, it is possible to prevent the empty space or air bubbles from occurring inside the bonding medium 221 to prevent the adhesive force from being reduced and to prevent corrosion or harmful crystal growth by the empty space.

또한, 더미 패턴(204)을 형성함으로써 본딩 매개체(221)의 접촉 면적이 증가되어 접착력을 보다 더 향상시킬 수 있다. In addition, by forming the dummy pattern 204, the contact area of the bonding medium 221 may be increased to further improve the adhesive force.

범프(213)로는 예를 들어 구리 등의 도전체가 사용가능한데 열, 초음파, 또는 압력에 의해 발생된 에너지로 다이 패드(212)와 리이드(202) 사이를 전기적으로 연결시켜 준다. 예를 들어, 압착시 온도는 180 내지 200도이다.As the bump 213, a conductor such as copper may be used, for example, to electrically connect the die pad 212 and the lead 202 with energy generated by heat, ultrasonic waves, or pressure. For example, the compression temperature is 180 to 200 degrees.

이하, 도 7을 참조하여 본 발명의 실시예의 효과를 상세히 설명한다. 도 7은 본 발명의 일실시예에 의하여 반도체 다이와 필름 기판을 접합시킨 상황의 개략적인 단면도이다.Hereinafter, the effect of the embodiment of the present invention will be described in detail with reference to FIG. 7. 7 is a schematic cross-sectional view of a situation in which a semiconductor die and a film substrate are bonded according to an embodiment of the present invention.

도 7을 참조하면, 본 발명에 의하면, 베이스 필름 상에 더미 패턴을 형성함으로써, 본딩 매개체의 하부면에 더미 패턴에 대응되는 단차가 발생되어 표면적이 증가하는 것을 알 수 있다. 이에 따라 접착력이 증가된다. Referring to Figure 7, according to the present invention, by forming a dummy pattern on the base film, it can be seen that a step corresponding to the dummy pattern is generated on the lower surface of the bonding medium to increase the surface area. This increases adhesion.

또한, 베이스 필름의 이면에는 보강 패드를 부착할 수 있다. 베이스 필름으로 소프트한 폴리이미드 계열을 채택하는 경우 바운싱(bouncing) 효과가 발생할 수 있는데, 보강 패드를 부착함으로써 바운싱 효과를 억제할 수 있을 뿐만 아니라 본딩 매개체의 경화제의 갑작스런 열손실을 최소화하여 빈공간 또는 버블 현상을 보다 더 억제할 수 있다. Moreover, a reinforcement pad can be attached to the back surface of a base film. When adopting a soft polyimide series as the base film, bouncing effect can occur. By attaching a reinforcement pad, the bouncing effect can be suppressed and the abrupt heat loss of the curing agent of the bonding medium is minimized. The bubble phenomenon can be further suppressed.

또한, 반도체 다이의 범프와 리이드 사이의 경화제 잔류를 최소화하여 안정적인 본딩을 유도할 수 있다. In addition, the hardener residue between the bumps and the leads of the semiconductor die can be minimized to induce stable bonding.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같이, 본 발명은 반도체 다이를 접착시키기 위한 영역으로 사용되는 베이스 필름의 중앙 부분에 반도체 다이와 연결되지 않는 더미 패턴을 소정의 패턴으로 형성함으로써, 반도체 다이/베이스 필름/본딩 매개체 간의 온도차를 감소시켜 본딩 매개체 내부에 빈 공간이 형성되는 것을 방지할 수 있을 뿐만 아니라, 본디 매개체와 베이스 필름의 접촉 면적을 증가시켜 접착력을 향상시킬 수 있다. As described above, the present invention forms a dummy pattern that is not connected to the semiconductor die in a predetermined pattern in a central portion of the base film used as an area for bonding the semiconductor die, thereby reducing the temperature difference between the semiconductor die / base film / bonding medium. In addition to reducing the space between the bonding medium and the formation of the empty space, the adhesion between the bond medium and the base film may be increased.

또한, 베이스 필름의 이면에 보강 패드를 추가로 형성함으로써, 본딩 매개체의 경화제의 갑작스런 열손실을 최소화하여 버블 현상이 발생되는 것을 억제함과 동시에, 경화제의 잔류량을 최소화하여 접착 특성을 보다 더 향상시킬 수 있다. In addition, by additionally forming a reinforcement pad on the rear surface of the base film, it is possible to minimize the sudden heat loss of the curing agent of the bonding medium to suppress the occurrence of bubble phenomenon and to minimize the residual amount of the curing agent to further improve the adhesive properties. Can be.

Claims (9)

베이스 필름; Base film; 상기 베이스 필름의 제1 영역에 소정의 패턴으로 형성되어 반도체 다이와 전기적으로 연결되는 복수의 리이드; 및 A plurality of leads formed in a first pattern of the base film in a predetermined pattern and electrically connected to the semiconductor die; And 상기 베이스 필름의 제2 영역에 형성된 복수의 더미 패턴을 포함하되,Including a plurality of dummy patterns formed in the second region of the base film, 상기 제1 영역은 상기 베이스 필름의 가장자리이고, 상기 제2 영역은 주로 상기 반도체 다이를 상기 베이스 필름에 접착시키는데 사용되는 중앙부 영역인 반도체 패키지용 필름 기판.Wherein the first region is an edge of the base film and the second region is a central region mainly used to adhere the semiconductor die to the base film. 제 1 항에 있어서,The method of claim 1, 상기 복수의 더미 패턴은 상기 복수의 리이드를 서로 전기적으로 절연시키는 구조인 반도체 패키지용 필름 기판.The plurality of dummy patterns has a structure that electrically insulates the plurality of leads from each other. 제 1 항에 있어서,The method of claim 1, 상기 복수의 더미 패턴은 고립된 형상 모양들을 구비하여, 상기 복수의 리이드와 분리된 구조인 반도체 패키지용 필름 기판.The plurality of dummy patterns may have isolated shape shapes and have a structure separated from the plurality of leads. 제 1 항에 있어서,The method of claim 1, 상기 리이드 및 상기 더미 패턴이 구리로 이루어진 반도체 패키지용 필름 기판.A film substrate for semiconductor package, wherein the lead and the dummy pattern are made of copper. 제 1 항에 있어서,The method of claim 1, 상기 더미 패턴은 구리로 이루어진 반도체 패키지용 필름 기판.The dummy pattern is a film substrate for a semiconductor package made of copper. 제 1 항에 있어서, The method of claim 1, 상기 반도체 다이를 상기 베이스 필름에 부착시키는 본딩 매개체의 경화제의 열손실을 줄이기 위하여 상기 베이스 필름의 이면에 부착된 보강 패드를 더 포함하는 반도체 패키지용 필름 기판.And a reinforcement pad attached to a rear surface of the base film to reduce heat loss of a curing agent of a bonding medium for attaching the semiconductor die to the base film. 반도체 다이; 및Semiconductor die; And 제 1 내지 제 6 항 중 어느 한 항에 의한 상기 반도체 패키지용 필름 기판; 및The film substrate for semiconductor packages according to any one of claims 1 to 6; And 상기 반도체 다이를 상기 베이스 필름에 부착시키는 본딩 매개체를 포함하는 반도체 패키지.And a bonding medium attaching the semiconductor die to the base film. 제 7 항에 있어서,The method of claim 7, wherein 상기 반도체 다이에는 다수의 패드가 형성되고, 상기 패드 상에는 범프가 형성되어 상기 범프를 통해 상기 리이드와 전기적으로 연결되는 반도체 패키지.A plurality of pads are formed on the semiconductor die, and bumps are formed on the pads to be electrically connected to the leads through the bumps. 제 7 항에 있어서,The method of claim 7, wherein 상기 본딩 매개체는 이방성도전막, 이방성 도전페이스트, 비전도성 페이스트, 또는 비전도성 필름인 반도체 패키지.The bonding medium is an anisotropic conductive film, an anisotropic conductive paste, a nonconductive paste, or a nonconductive film.
KR1020050035319A 2005-04-28 2005-04-28 Film substrate for semiconductor package and semiconductor package having the same KR100643169B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050035319A KR100643169B1 (en) 2005-04-28 2005-04-28 Film substrate for semiconductor package and semiconductor package having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050035319A KR100643169B1 (en) 2005-04-28 2005-04-28 Film substrate for semiconductor package and semiconductor package having the same

Publications (2)

Publication Number Publication Date
KR20060112639A KR20060112639A (en) 2006-11-01
KR100643169B1 true KR100643169B1 (en) 2006-11-10

Family

ID=37620867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050035319A KR100643169B1 (en) 2005-04-28 2005-04-28 Film substrate for semiconductor package and semiconductor package having the same

Country Status (1)

Country Link
KR (1) KR100643169B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017094580A (en) * 2015-11-24 2017-06-01 セイコーエプソン株式会社 Wiring structure, mems device, liquid injection head, liquid injection device, manufacturing method for mems device, manufacturing method for liquid injection head and manufacturing method for liquid injection device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000061031A (en) * 1999-03-23 2000-10-16 이수남 Method for treating an electrically jointing area of a body which is mounted thereon an external device
JP2000332066A (en) 1999-05-20 2000-11-30 Nec Corp Tape carrier, manufacture thereof, tcp, and liquid crystal display
KR20020004241A (en) * 2000-07-04 2002-01-16 윤종용 Printed circuit board for exhausting vapor and ball grid array package using the same
JP2002217527A (en) 2001-01-23 2002-08-02 Matsushita Electric Ind Co Ltd Semiconductor device, its manufacturing method and method for disposing anisotropic conducting film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000061031A (en) * 1999-03-23 2000-10-16 이수남 Method for treating an electrically jointing area of a body which is mounted thereon an external device
JP2000332066A (en) 1999-05-20 2000-11-30 Nec Corp Tape carrier, manufacture thereof, tcp, and liquid crystal display
KR20020004241A (en) * 2000-07-04 2002-01-16 윤종용 Printed circuit board for exhausting vapor and ball grid array package using the same
JP2002217527A (en) 2001-01-23 2002-08-02 Matsushita Electric Ind Co Ltd Semiconductor device, its manufacturing method and method for disposing anisotropic conducting film

Also Published As

Publication number Publication date
KR20060112639A (en) 2006-11-01

Similar Documents

Publication Publication Date Title
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US7880290B2 (en) Flip-chip packages allowing reduced size without electrical shorts and methods of manufacturing the same
US7091064B2 (en) Method and apparatus for attaching microelectronic substrates and support members
JP2725637B2 (en) Electronic circuit device and method of manufacturing the same
US7119425B2 (en) Stacked multi-chip semiconductor package improving connection reliability of stacked chips
JP4828164B2 (en) Interposer and semiconductor device
EP0670594B1 (en) Semiconductor package
JPH1027825A (en) Substrate for semiconductor chip mounting use, manufacture of substrate for semiconductor chip mounting use, semiconductor device, and manufacture of semiconductor device
KR100669830B1 (en) Stack package using acf
US20060157865A1 (en) Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor
JP2003078105A (en) Stacked chip module
KR100642356B1 (en) Semiconductor device and mu1ti1ayer substrate therefor
JP2002270717A (en) Semiconductor device
JP2907188B2 (en) Semiconductor device, method of mounting semiconductor device, and method of manufacturing semiconductor device
US8179686B2 (en) Mounted structural body and method of manufacturing the same
US10667419B2 (en) Manufacturing method of an electronic component module
KR100546364B1 (en) Semiconductor package using flexible film and method for manufacturing the same
KR100643169B1 (en) Film substrate for semiconductor package and semiconductor package having the same
KR100345075B1 (en) Chip size package
KR20090098076A (en) Flip chip package
JP2768315B2 (en) Semiconductor device
KR100617071B1 (en) Stack semiconductor package ? manufacturing technique the same
JP2003068922A (en) Semiconductor chip mounting substrate and semiconductor device using the same
JP4828997B2 (en) SEMICONDUCTOR PACKAGE AND ITS MOUNTING METHOD, AND INSULATED WIRING BOARD USED FOR THE SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD
KR20030033706A (en) Flipchip Package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140829

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee