KR100639572B1 - 더블 플랫을 갖는 정전척 - Google Patents

더블 플랫을 갖는 정전척 Download PDF

Info

Publication number
KR100639572B1
KR100639572B1 KR1020040113986A KR20040113986A KR100639572B1 KR 100639572 B1 KR100639572 B1 KR 100639572B1 KR 1020040113986 A KR1020040113986 A KR 1020040113986A KR 20040113986 A KR20040113986 A KR 20040113986A KR 100639572 B1 KR100639572 B1 KR 100639572B1
Authority
KR
South Korea
Prior art keywords
electrostatic chuck
wafer
flat
type
notched
Prior art date
Application number
KR1020040113986A
Other languages
English (en)
Other versions
KR20060075231A (ko
Inventor
정성모
Original Assignee
주식회사 코미코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코미코 filed Critical 주식회사 코미코
Priority to KR1020040113986A priority Critical patent/KR100639572B1/ko
Publication of KR20060075231A publication Critical patent/KR20060075231A/ko
Application granted granted Critical
Publication of KR100639572B1 publication Critical patent/KR100639572B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 웨이퍼를 척킹하는 정전척(Electrostatic chuck;ESC)에 관한 것으로, 보다 구체적으로는 노치타입(notch type) 웨이퍼를 척킹할 수 있는 더블 플랫을 갖는 정전척에 관한 것이다.
본 발명의 구성은, 노치(Notch) 타입 웨이퍼를 정전력으로 척킹하는 정전척은, 2개의 플랫(flat zone)을 가지며, 상기 플랫 사이의 거리는 상기 웨이퍼 지름에 대해 최소 96%, 최대 96.8%인 것을 특징으로 한다.
본 발명에 의하면, 노치 타입 웨이퍼를 탑재하는 더블 플랫을 갖는 정전척은 아킹 발생을 방지함과 동시에 웨이퍼 상의 칩 양산 수율을 증가시킬 수 있다.
또한, 정전척의 사용을 일정시간 이후에 180도 위치 변경하여 사용함으로써 정전척의 수명을 증가시킬 수 있다.
노치타입, 더블플랫, 정전척.

Description

더블 플랫을 갖는 정전척{ELECTROSTATIC CHUCK HAVING DOUBLE FLAT ZONES}
도 1a는 노치타입(notch type) 정전척을 도시하는 도면.
도 1b는 플랫타입(flat type) 정전척을 도시하는 도면.
도 2a는 노치타입 웨이퍼를 도시하는 도면.
도 2b는 플랫타입 웨이퍼를 도시하는 도면.
도 3a는 노치타입 웨이퍼를 노치타입 정전척에 장착하는 경우를 도시하는 도면.
도 3b는 노치타입 웨이퍼를 기존의 플랫타입 정전척에 장착하는 경우를 도시하는 도면.
도 4는 본 발명의 일 실시예에 따른 더블플랫 정전척 상에 노치타입 웨이퍼를 장착하는 경우를 도시하는 도면.
< 도면의 주요부분에 대한 간단한 설명 >
100a: 노치타입 정전척
100b: 플랫타입 정전척
200a: 노치타입 웨이퍼
200b: 플랫타입 웨이퍼
450: 더블플랫
본 발명은 웨이퍼를 척킹하는 정전척(Electrostatic chuck;ESC)에 관한 것으로, 보다 구체적으로는 노치타입(notch type) 웨이퍼를 척킹할 수 있는 더블 플랫을 갖는 정전척에 관한 것이다.
일반적으로 반도체 소자 제조 공정은 산화 공정, 증착 공정 및 식각 공정 등이 있으며, 이러한 공정들은 챔버내에 웨이퍼가 장입되어 진행된다. 이때, 원활한 공정을 위해서 웨이퍼는 챔버내에 고밀도로 척킹되는 것이 중요하다.
웨이퍼의 척킹 방식으로는 메카니컬 방식, 진공흡착 방식 및 정전력을 이용한 정전척 방식이 있으며, 그 중 정전척 방식이 널리 사용되고 있다.
도 1a 및 도 1b를 참조하면, 이 정전척에는 웨이퍼(120)를 탑재하는 상면(110)이 원형 형태인 노치타입 정전척(100a)이 있으며, 상면의 한쪽 면(130b)이 평평한 플랫타입 정전척(100b)이 있다.
도 2a 및 도 2b를 참조하면, 노치타입 정전척(100a)에 탑재되는 웨이퍼는 원형의 형태인 노치타입 웨이퍼(200a)가 사용되며, 플랫타입 정전척(100b)에 탑재되는 웨이퍼는 한쪽 면이 평평한 플랫(210b)을 갖는 플랫타입 웨이퍼(200b)가 사용된다.
이처럼, 정전척과 웨이퍼의 형태가 동일한 것은 웨이퍼를 일정하게 척킹하기 위해서이다. 만약 웨이퍼는 노치타입인데, 정전척이 플랫타입일 경우, 정전척의 플 랫을 벗어나는 부위에 탑재되는 웨이퍼의 영역은 정전척킹력이 다를 수 있으며, 그 영역에 헬륨이 공급되지 않아 공정중에 발생하는 온도를 제어할 수 없고, 정전척이 웨이퍼 상에서 칩이 형성되는 영역을 커버할 수 없게 된다.
따라서, 현재까지 정전척과 웨이퍼의 형태는 동일한 것을 사용하여 왔다.
한편, 플랫타입 웨이퍼는 플랫을 기준으로 웨이퍼의 운송방향과 위치를 결정하였지만, 노치타입 웨이퍼에는 플랫이 없기 때문에 기준이 없다. 따라서, 노치타입 웨이퍼의 운송방향과 위치를 결정하기 위해 노치타입 웨이퍼에는 플랫타입 웨이퍼에 없는 부채꼴 모양의 기준홈(210a)이 웨이퍼 중심을 향하여 형성되어 있다. 이 기준홈(210a)을 기준으로 하여 웨이퍼의 운송방향과 위치를 결정하게 된다. 이 기준홈은 200mm 웨이퍼에는 통상적으로 1.2~1.5mm의 깊이를 갖는다.
계속해서 도 3을 참조하면, 참조번호 320a는 정전척의 상면이고, 330a는 정전척의 하면이다. 200mm 웨이퍼를 척킹하는 노치타입 정전척의 지름은 196mm정도이기 때문에, 웨이퍼의 기준홈(310a)과 노치타입 정전척 상부(320a)와의 거리는 0.5~0.8mm가 된다.
따라서, 기준홈(310a)과 노치타입 정전척의 상면과의 거리가 0.5~0.8mm정도로 가깝기 때문에, 기준홈(310a)으로 침투하는 플라즈마를 막기에는 거리가 매우 짧다. 이로 인해, 실질적으로 기준홈(310a) 부근에서 정전척에 아킹이 발생하여 정전척의 수명이 단축되는 문제점이 발생하여 왔다.
이러한 문제점을 해결하기 위해, 실질적으로 현장에서는, 노치타입 웨이퍼를 플랫 타입 정전척에 탑재하여 사용할 것을 제안하였다.
그러나, 도 3b를 참조하면, 노치타입 웨이퍼를 플랫 타입 정전척에 탑재하는 경우, 웨이퍼의 노치홈과 정전척의 플랫까지의 거리(d)가 멀어지게 되어 아킹 발생 요인이 없을 지는 모르나, 기존의 플랫 정전척은 웨이퍼 상의 칩형성 영역(340)을 모두 커버할 수 없는 영역(350)이 생기기 때문에, 웨이퍼의 칩 양산 수율이 저하되는 또 다른 문제점을 발생시킬 수 있다.
따라서, 본 발명의 목적은, 노치타입 웨이퍼를 탑재하는 정전척에서 노치타입 웨이퍼의 기준홈과 정전척 상면과의 거리를 길게 함으로써 종래에 발생하던 아킹 문제점을 해결함과 동시에 웨이퍼의 칩 양산 수율이 저하되지 않도록 하는 것이다.
상술한 본 발명의 목적을 달성하기 위해, 본 발명의 일 실시예에 따른, 노치(Notch) 타입 웨이퍼를 정전력으로 척킹하는 정전척은, 2개의 플랫(flat zone)을 가지며, 상기 플랫 사이의 거리(D)는 상기 웨이퍼 지름의 길이에 대해 96% 내지 96.8%인 것을 특징으로 한다.
또한, 상기 정전척은 웨이퍼를 탑재하는 상면이 유전층으로 되어 있으며, 이 유전층은 양극산화 피막인 것을 특징으로 한다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어서 는 안된다. 본 발명의 실시예들은 본 발명의 분야에서 통상의 지식을 가진 자들에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다.
본 발명의 일 실시예에 따른 정전척은 2개의 플랫(450;더블 플랫)을 갖는다. 이 더블플랫 정전척에 적용가능한 웨이퍼는, 노치타입 웨이퍼이다. 8인치 노치타입 웨이퍼는 200mm의 지름을 가지며, 이 노치타입 웨이퍼는 웨이퍼의 중심방향으로 형성된 기준홈(410)을 갖는다. 이 기준홈의 깊이는 기존에 사용되는 기준홈과 동일한 깊이, 즉 1.2~1.5mm이다.
더블플랫 정전척의 플랫에서, 평평한 부분의 길이는 30mm 내지 40mm이다. 따라서, 200mm 웨이퍼를 탑재하는 정전척의 경우에는, 이 더블플랫 정전척의 플랫과 반대편 플랫과의 거리는 최소 192mm, 최대 193.6mm로 형성된다.
즉, 노치타입 웨이퍼의 기준홈과 정전척의 상면과의 최소 거리는 1.7mm이고, 최대 거리는 2.8mm가 된다. 이것은 종래의 기준홈과 정전척의 상면과의 거리 0.5~0.8mm보다 더 긴 거리로서, 기준홈을 경유하여 정전척으로 집중되는 플라즈마를 막기에 충분한 거리가 된다.
또한, 하나의 플랫을 갖는 정전척에 대비하여 보면, 하나의 플랫 정전척의 상면과는 달리, 2개의 플랫 정전척의 상면은 웨이퍼 상에 칩이 형성되는 영역(440)을 모두 커버할 수 있는 크기이므로, 웨이퍼 상에 형성되는 칩의 수율을 증가시키게 된다.
또한, 플랫(450)이 2개로 형성되어 있기 때문에, 노치타입 웨이퍼의 기준홈(410)을 한편의 플랫(450)에서 공정을 진행한 다음, 웨이퍼의 위치를 180도 바꾸어 반대편 플랫에서 공정을 진행할 수 있으므로, 정전척의 수명이 2배 가까이 증가됨 을 알 수 있다.
상술한 실시예에서는, 200mm정전척과 웨이퍼에 대하여 설명하였지만, 300mm이상의 정전척에서도 동일한 기술적 사상을 적용할 수 있음은 물론이다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 노치 타입 웨이퍼를 탑재하는 더블 플랫을 갖는 정전척은 아킹 발생을 방지함과 동시에 웨이퍼 상의 칩 양산 수율을 증가시킬 수 있다.
또한, 정전척의 사용을 일정시간 이후에 180도 위치 변경하여 사용함으로써 정전척의 수명을 증가시킬 수 있다.

Claims (4)

  1. 노치타입(Notch Type) 웨이퍼를 정전력으로 척킹하는 정전척에 있어서,
    웨이퍼의 운송방향과 위치를 결정하기 위해 웨이퍼의 중심방향으로 기준홈(410)이 형성된 노치타입 웨이퍼(120)와;
    2개의 플랫(450)을 갖고 있는 더블 플랫타입 정전척(430)과;
    상기 노치타입 웨이퍼(120)를 탑재하는 상기 더블 플랫타입 정전척(430)의 상면(420)으로 구성되며;
    상기 더블 플랫타입 정전척의 상면(420)은 상기 노치타입 웨이퍼(120)상에 칩이 형성되는 영역(440)을 모두 커버할 수 있는 크기를 갖는 것을 특징으로 하는 정전척.
  2. 제1항에 있어서,
    상기 정전척은 웨이퍼를 탑재하는 상면이 유전층으로 되어 있으며, 이 유전층은 양극산화 피막인 것을 특징으로 하는 정전척.
  3. 제1항에 있어서,
    상기 기준홈(410)과 상기 플랫(450) 부분과의 거리는 상기 기준홈(410)을 경유하여 정전척으로 집중되는 플라즈마를 막기에 충분한 거리만큼 이격되는 것을 특징으로 하는 정전척.
  4. 제1항 또는 제3항에 있어서,
    상기 노치타입 웨이퍼(120)의 지름은 200mm 이고, 상기 기준홈(410)의 깊이는 1.2 ~ 1.5mm 이며, 상기 기준홈(410)과 상기 플랫(450) 부분과의 거리는 1.7 ~ 2.8mm인 것을 특징으로 하는 정전척.
KR1020040113986A 2004-12-28 2004-12-28 더블 플랫을 갖는 정전척 KR100639572B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113986A KR100639572B1 (ko) 2004-12-28 2004-12-28 더블 플랫을 갖는 정전척

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113986A KR100639572B1 (ko) 2004-12-28 2004-12-28 더블 플랫을 갖는 정전척

Publications (2)

Publication Number Publication Date
KR20060075231A KR20060075231A (ko) 2006-07-04
KR100639572B1 true KR100639572B1 (ko) 2006-10-30

Family

ID=37167786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113986A KR100639572B1 (ko) 2004-12-28 2004-12-28 더블 플랫을 갖는 정전척

Country Status (1)

Country Link
KR (1) KR100639572B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080128088A1 (en) * 2006-10-30 2008-06-05 Jusung Engineering Co., Ltd. Etching apparatus for edges of substrate
KR100938115B1 (ko) * 2008-01-10 2010-01-21 주식회사 실트론 노치가 있는 웨이퍼를 진공 흡착하는 척
CN110911330A (zh) * 2018-09-14 2020-03-24 东莞市中麒光电技术有限公司 一种通过转移晶圆批量转移、固定led芯片的吸盘及方法

Also Published As

Publication number Publication date
KR20060075231A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
US11488865B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US9711406B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US5740009A (en) Apparatus for improving wafer and chuck edge protection
JP6450763B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
US9202721B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
KR101887159B1 (ko) 기계식 척과 플라즈마 가공 장치
US10236201B2 (en) Wafer carrier for smaller wafers and wafer pieces
US20130230971A1 (en) Method and Apparatus for Plasma Dicing a Semi-conductor Wafer
JP2019197899A (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
JP6388886B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法
JP2008199017A (ja) チャックアセンブリ及びそれを用いた高密度プラズマ装置
KR102544886B1 (ko) 정전 척
US20040112544A1 (en) Magnetic mirror for preventing wafer edge damage during dry etching
KR100639572B1 (ko) 더블 플랫을 갖는 정전척
KR20170036165A (ko) 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
KR100717694B1 (ko) 분리층을 갖는 정전척
KR200405748Y1 (ko) 다공질 실리콘을 이용한 이중 구조의 진공 척
US6165276A (en) Apparatus for preventing plasma etching of a wafer clamp in semiconductor fabrication processes
CN111788670A (zh) 在双极静电卡盘的部分上具有电极的双极静电卡盘
KR100783569B1 (ko) 캡 형 정전척
KR100462565B1 (ko) 반도체 제조설비의 진공 척
KR200273741Y1 (ko) 반도체 제조설비의 진공 척
US20230187253A1 (en) Electrostatic chuck including upper plate and substrate processing apparatus including the same
US20230020438A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US6649527B2 (en) Method of etching a substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O132 Decision on opposition [patent]
O074 Maintenance of registration after opposition [patent]: final registration of opposition
G171 Publication of correction by opposition
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130904

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 14