KR100638986B1 - Method of forming isolating layer for semiconductor device - Google Patents

Method of forming isolating layer for semiconductor device Download PDF

Info

Publication number
KR100638986B1
KR100638986B1 KR1020040087867A KR20040087867A KR100638986B1 KR 100638986 B1 KR100638986 B1 KR 100638986B1 KR 1020040087867 A KR1020040087867 A KR 1020040087867A KR 20040087867 A KR20040087867 A KR 20040087867A KR 100638986 B1 KR100638986 B1 KR 100638986B1
Authority
KR
South Korea
Prior art keywords
substrate
forming
oxide film
trench
cvd
Prior art date
Application number
KR1020040087867A
Other languages
Korean (ko)
Other versions
KR20060038739A (en
Inventor
김덕수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040087867A priority Critical patent/KR100638986B1/en
Publication of KR20060038739A publication Critical patent/KR20060038739A/en
Application granted granted Critical
Publication of KR100638986B1 publication Critical patent/KR100638986B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning

Abstract

본 발명의 목적은 STI 공정에 의한 소자 분리막 형성 시 트렌치 매립용 산화막에서의 보이드 발생을 방지하여 소자 분리막의 우수한 안정성을 확보하는 것이다.An object of the present invention is to ensure the excellent stability of the device isolation film by preventing the generation of voids in the oxide buried oxide film when forming the device isolation film by the STI process.

본 발명의 목적은 반도체 기판에 트렌치를 형성하여 소자 분리 영역과 액티브 영역을 한정하는 단계; 기판을 세정하는 단계; 기판을 산소 함유 가스를 이용하여 플라즈마 처리하여 세정 시 발생되는 불순물을 제거하는 단계; 및 트렌치를 매립하도록 기판 전면 상에 산화막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 형성방법에 의해 달성될 수 있다.An object of the present invention is to form a trench in a semiconductor substrate to define a device isolation region and an active region; Cleaning the substrate; Plasma-treating the substrate using an oxygen-containing gas to remove impurities generated during cleaning; And forming an oxide film on the entire surface of the substrate so as to fill the trench.

트렌치, STI, HDP-CVD, SA-CVD, 플라즈마 처리, 불순물Trench, STI, HDP-CVD, SA-CVD, Plasma Treatment, Impurities

Description

반도체 소자의 소자 분리막 형성방법{Method of forming isolating layer for semiconductor device}Method of forming isolating layer for semiconductor device

도 1a 및 도 1b는 종래 반도체 소자의 소자 분리막 형성방법을 설명하기 위한 순차적 공정 단면도.1A and 1B are sequential process cross-sectional views illustrating a method of forming a device isolation film of a conventional semiconductor device.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성방법을 설명하기 위한 순차적 공정 단면도.2A to 2D are sequential process cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device according to an embodiment of the present invention.

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 얕은 트렌치 소자분리(Shallow Trench Isolation; STI) 공정을 적용한 반도체 소자의 소자 분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device using a shallow trench isolation (STI) process.

반도체 소자의 고집적화에 따라 메모리 셀의 면적이 감소하면서 소자분리 영역 크기의 최소화가 요구되고 있으나, 소자분리 영역을 형성하기 위한 공정 및 메모리 어레이 내의 구조들에 대한 정렬에 의해 소자분리 영역의 크기가 제한되기 때문에 소자분리 영역의 크기를 감소시키는 데에는 어느 정도 한계가 있다.As the area of memory cells decreases due to high integration of semiconductor devices, it is required to minimize the size of device isolation regions, but the size of device isolation regions is limited by the process of forming device isolation regions and alignment of structures in the memory array. Therefore, there is a limit to reducing the size of the device isolation region.

따라서, 최근에는 버즈빅(bird's beak) 등의 문제를 가지는 로코스(LOCOS; LOCal Oxidation of Silicon) 공정 대신 적은 폭을 가지면서 우수한 소자분리 특성을 가지는 STI 공정을 적용하여 소자분리 영역을 형성하고 있다.Therefore, in recent years, instead of the LOCOS (LOCal Oxidation of Silicon) process, which has problems such as bird's beak, a device isolation region is formed by applying an STI process having a small width and excellent device isolation characteristics. .

STI 공정은 통상적으로 반도체 기판 상에 하드 마스크를 형성하고, 하드 마스크를 이용하여 기판을 식각하여 기판에 트렌치를 형성한 후, 트렌치 내부에 산화막을 채운 후 하드 마스크가 노출될 때까지 화학기계연마(Chemical Mechanical Polishing; CMP)에 의해 산화막을 제거하여 평탄화한 후 하드 마스크를 제거하는 과정으로 이루어진다.In the STI process, a hard mask is typically formed on a semiconductor substrate, the substrate is etched using the hard mask to form a trench in the substrate, an oxide film is filled in the trench, and chemical mechanical polishing is performed until the hard mask is exposed. Chemical mechanical polishing (CMP) to remove the oxide film and planarize the hard mask.

한편, 반도체 소자의 고집적화가 가속화되면서 STI 공정 시 산화막의 갭 매립 특성을 확보하고자 트렌치 형성 후 하드 마스크를 제거하여 갭의 어스펙트비(aspect ratio)를 감소시킨 상태에서 산화막을 형성하는 방법을 적용하고 있다.Meanwhile, in order to secure the gap filling property of the oxide film during the STI process as the high integration of semiconductor devices is accelerated, a method of forming the oxide film in a state in which the aspect ratio of the gap is reduced by removing the hard mask after trench formation is applied. have.

이러한 종래 반도체 소자의 소자 분리막 형성방법을 도 1a 및 도 1b를 참조하여 설명한다.A method of forming an isolation layer of such a conventional semiconductor device will be described with reference to FIGS.

도 1a에 도시된 바와 같이, 반도체 기판(10) 상에 패드 산화막(미도시)과 패드 질화막(미도시)을 순차적으로 증착하고, 포토리소그라피 및 식각공정에 의해 패드 질화막과 패드 산화막을 순차적으로 패터닝하여 기판(10)을 일부 노출시키는 하드 마스크(미도시)를 형성한다. As shown in FIG. 1A, a pad oxide film (not shown) and a pad nitride film (not shown) are sequentially deposited on the semiconductor substrate 10, and the pad nitride film and the pad oxide film are sequentially patterned by photolithography and etching processes. As a result, a hard mask (not shown) that partially exposes the substrate 10 is formed.

그 다음, 하드 마스크를 이용하여 건식 식각(dry etching)에 의해 노출된 기판(10)을 식각하여 트렌치(11)를 형성함으로써 소자 분리 영역과 소자가 집적되는 액티브 영역을 한정한다. 그 후, 하드 마스크를 제거하고 HCl 및 H2O2를 이용하여 세정을 실시한다.Next, the trench 10 is formed by etching the exposed substrate 10 by dry etching using a hard mask to define an isolation region and an active region in which the devices are integrated. Thereafter, the hard mask is removed and washing is performed using HCl and H 2 O 2 .

도 1b에 도시된 바와 같이, 트렌치(11)를 매립하도록 기판(10) 전면 상에 600 내지 700 Torr의 준상압의 압력과 500 내지 600℃의 고온에서 열에너지(thermal energy)를 이용하는 서브상압-CVD(Sub Atmosphere CVD;SA-CVD) 또는 고밀도 플라즈마-화학기상증착(High Density Plasma-Chemical Vapor Deposition; HDP-CVD)에 의해 산화막(12)을 형성한다. As shown in FIG. 1B, sub-atmospheric-CVD using a thermal energy at a high temperature of 500 to 600 ° C. and a sub-normal pressure of 600 to 700 Torr on the entire surface of the substrate 10 to fill the trench 11. The oxide film 12 is formed by (Sub Atmosphere CVD; SA-CVD) or High Density Plasma-Chemical Vapor Deposition (HDP-CVD).

그 다음, 도시되지는 않았지만, 기판(10)의 표면이 노출되도록 CMP에 의해 평탄화 공정을 수행하여 산화막의 소자 분리막을 형성한다.Next, although not shown, a planarization process is performed by CMP to expose the surface of the substrate 10 to form an element isolation film of an oxide film.

그런데, HDP-CVD 또는 SA-CVD은 우수한 갭 매립(gap-filling) 특성을 갖지만 기판 표면 상태에 따라 증착 특성이 민감하게 영향을 받기 때문에 산화막(12) 내에 보이드(도 1b의 200 참조)를 유발할 가능성이 높다.By the way, although HDP-CVD or SA-CVD has excellent gap-filling characteristics, the deposition characteristics are sensitively affected depending on the surface state of the substrate, which may cause voids in the oxide film 12 (see 200 in FIG. 1B). Most likely.

이는 트렌치(11) 매립 전 수행되는 세정 후 트렌치(11) 내부에 수분 함유 물질이 남거나 세정 후 대기에 존재하는 탄소(carbon)기와 반응하여 탄소 화합물 등을 생성하여 트렌치(11) 표면에 불순물(도 1a의 100 참조)로 존재하여, HDP-CVD 또는 SA-CVD에 의한 산화막(12) 형성 시 반응가스인 O3 또는 O2와 먼저 반응하여 트렌치(11) 내부로 반응가스가 충분히 공급되지 못하도록 하기 때문이다.This remains after the cleaning of the trench 11 and fills the trench 11 with water-containing substances or reacts with a carbon group present in the atmosphere after cleaning to generate a carbon compound and the like. 1a) (see 100 of 1a), so that when forming the oxide film 12 by HDP-CVD or SA-CVD, the reaction gas is first reacted with O 3 or O 2 to prevent sufficient supply of the reaction gas into the trench 11. Because.

이러한 보이드(200)는 소자 분리막의 안정성을 저하시켜 결국 소자의 전기적 특성 및 신뢰성 저하를 유발한다.The voids 200 deteriorate the stability of the device isolation layer, resulting in deterioration of electrical characteristics and reliability of the device.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, STI 공정에 의한 소자 분리막 형성 시 트렌치 매립용 산화막에서의 보이드 발생을 방지하여 소자 분리막의 우수한 안정성을 확보하는데 그 목적이 있다. The present invention is to solve the conventional problems as described above, it is an object to prevent the generation of voids in the trench buried oxide film formed by the STI process to ensure excellent stability of the device isolation film.

상기한 바와 같은 본 발명의 목적은 반도체 기판에 트렌치를 형성하여 소자 분리 영역과 액티브 영역을 한정하는 단계; 기판을 세정하는 단계; 기판을 산소 함유 가스를 이용하여 플라즈마 처리하여 세정 시 발생되는 불순물을 제거하는 단계; 및 트렌치를 매립하도록 기판 전면 상에 산화막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 형성방법에 의해 달성될 수 있다.An object of the present invention as described above is to form a trench in a semiconductor substrate to define a device isolation region and an active region; Cleaning the substrate; Plasma-treating the substrate using an oxygen-containing gas to remove impurities generated during cleaning; And forming an oxide film on the entire surface of the substrate so as to fill the trench.

여기서, 플라즈마 처리는 산소 함유 가스로 O3 또는 O2를 이용하고 1000 내지 2000W 파워의 고주파 RF 플라즈마를 이용하여 수행한다.Here, the plasma treatment is performed using O 3 or O 2 as an oxygen-containing gas and using a high frequency RF plasma of 1000 to 2000 W power.

또한, 플라즈마 처리는 600 내지 700Torr의 챔버 압력 하에서 산소 함유 가스의 유량을 4000 내지 6000sccm 정도로 조절하여 1 내지 2분 동안 수행하고 산화막의 형성은 서브 상압-화학기상증착(SA-CVD)로 수행할 수도 있고, 플라즈마 처리는 5 내지 10mTorr의 챔버 압력 하에서 산소 함유 가스의 유량을 50 내지 200sccm 정도로 조절하여 1 내지 2분 동안 수행하고 산화막의 형성은 고밀도 플라즈마-화학기상증착(HDP-CVD)로 수행할 수도 있다.In addition, the plasma treatment may be performed for 1 to 2 minutes by adjusting the flow rate of the oxygen-containing gas at about 4000 to 6000 sccm under a chamber pressure of 600 to 700 Torr, and the formation of the oxide film may be performed by sub atmospheric pressure chemical vapor deposition (SA-CVD). The plasma treatment may be performed for 1 to 2 minutes by adjusting the flow rate of the oxygen-containing gas at about 50 to 200 sccm under a chamber pressure of 5 to 10 mTorr, and the formation of the oxide film may be performed by high density plasma-chemical vapor deposition (HDP-CVD). have.

또한, 세정은 HCl 및 H2O2를 이용하여 수행한다.In addition, washing is performed using HCl and H 2 O 2 .

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 2a 내지 도 2d를 참조하여 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성방법을 설명한다.A method of forming an isolation layer of a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 2A to 2D.

도 2a에 도시된 바와 같이, 반도체 기판(20) 상에 패드 산화막(미도시)과 패드 질화막(미도시)을 순차적으로 증착하고, 포토리소그라피 및 식각공정에 의해 패드 질화막과 패드 산화막을 순차적으로 패터닝하여 기판(20)을 일부 노출시키는 하드 마스크(미도시)를 형성한다. As shown in FIG. 2A, a pad oxide film (not shown) and a pad nitride film (not shown) are sequentially deposited on the semiconductor substrate 20, and the pad nitride film and the pad oxide film are sequentially patterned by photolithography and etching processes. As a result, a hard mask (not shown) that partially exposes the substrate 20 is formed.

그 다음, 하드 마스크를 이용하여 건식 식각에 의해 노출된 기판(20)을 식각하여 트렌치(21)를 형성함으로써 소자 분리 영역과 소자가 집적되는 액티브 영역을 한정한다. 그 후, 하드 마스크를 제거하고 HCl 및 H2O2를 이용하여 기판을 세정한다. 이때, 종래와 마찬가지로 트렌치(21) 표면에 탄소 화합물 또는 수분함유 물질 등의 불순물(300)이 발생한다.Next, the substrate 20 exposed by dry etching is etched using a hard mask to form the trench 21 to define an isolation region and an active region in which the devices are integrated. After that, the hard mask is removed and the substrate is cleaned with HCl and H 2 O 2 . At this time, as in the prior art, impurities 300 such as a carbon compound or a water-containing material are generated on the surface of the trench 21.

도 2b에 도시된 바와 같이, O3 또는 O2 등의 산소 함유 가스를 이용하여 플라즈마 처리를 수행하여 트렌치(21) 표면에 존재하는 불순물(300)을 완전히 제거한다. As illustrated in FIG. 2B, plasma treatment is performed using an oxygen-containing gas such as O 3 or O 2 to completely remove impurities 300 present on the surface of the trench 21.

바람직하게, 플라즈마 처리는 1000 내지 2000W 파워(power)의 고주파(High Frequency; HF) RF 플라즈마를 이용하여 수행하며, 후속 트렌치(21) 매립을 위한 산화막 형성을 SA-CVD로 수행할 경우에는 산소 함유 가스의 유량을 4000 내지 6000sccm 정도로 조절하여 1 내지 2분 동안 수행하고, HDP-CVD로 수행할 경우에는 산소 함유 가스의 유량을 50 내지 200sccm 정도로 조절하여 1 내지 2분 동안 수행한다.Preferably, the plasma treatment is performed by using a high frequency (HF) RF plasma of 1000 to 2000 W power, and oxygen-containing when SA-CVD is performed to form an oxide film for subsequent trench 21 filling. The flow rate of the gas is adjusted to about 4000 to 6000 sccm, and performed for 1 to 2 minutes. When performing the HDP-CVD, the flow rate of the oxygen-containing gas is adjusted to about 50 to 200 sccm and performed for 1 to 2 minutes.

또한, 산소 함유 가스의 균일한 분사를 위해 챔버의 압력은 SA-CVD로 수행할 경우에는 600 내지 700Torr로 조절하고 HDP-CVD로 수행할 경우에는 5 내지 10 mTorr로 조절한다.In addition, the pressure of the chamber is adjusted to 600 to 700 Torr when performed by SA-CVD and 5 to 10 mTorr when performed by HDP-CVD for uniform injection of the oxygen-containing gas.

즉, 산소 함유 가스를 이용하여 플라즈마 처리를 수행하면 산소에 의해 불순물(300)의 탄소 및 수분이 CO2 또는 CO 및 H2O로 분해되어 트렌치(21) 표면으로부터 제거된다.That is, when plasma treatment is performed using an oxygen-containing gas, carbon and moisture of the impurity 300 are decomposed into CO 2 or CO and H 2 O by oxygen to be removed from the surface of the trench 21.

도 2c에 도시된 바와 같이, 트렌치(21)를 매립하도록 기판(20) 전면 상에 600 내지 700 Torr의 준상압의 압력과 500 내지 600℃의 고온에서 열에너지(thermal energy)를 이용하는 SA-CVD 또는 HDP-CVD에 의해 산화막(22)을 형성한다. As shown in FIG. 2C, SA-CVD using a thermal energy at a high temperature of 500 to 600 ° C. and a quasi-phase pressure of 600 to 700 Torr on the entire surface of the substrate 20 to fill the trench 21 or The oxide film 22 is formed by HDP-CVD.

이때, 트렌치(21) 표면에 불순물(300)이 존재하지 않기 때문에 트렌치(21) 내부로 반응가스가 충분히 공급되어 산화막(22) 내부에 종래와 같은 보이드(도 1b의 200 참조)가 발생되지 않으므로, 이후 형성될 소자 분리막의 우수한 안정성 확보가 가능해진다.At this time, since the impurities 300 do not exist on the surface of the trench 21, the reaction gas is sufficiently supplied into the trench 21, so that voids as shown in the related art (200 in FIG. 1B) are not generated in the oxide film 22. It is possible to ensure excellent stability of the device isolation layer to be formed later.

도 2d에 도시된 바와 같이, 기판(20)의 표면이 노출되도록 CMP에 의해 평탄화 공정을 수행하여 산화막의 소자 분리막(22a)을 형성한다.As shown in FIG. 2D, the planarization process is performed by CMP so that the surface of the substrate 20 is exposed to form the device isolation layer 22a of the oxide film.

상술한 바와 같이, 본 발명에서는 SA-CVD 또는 HDP-CVD에 의한 산화막으로 트렌치를 매립하기 전에 산소 함유 가스를 이용하여 플라즈마 처리를 수행하여 트렌치 표면에 존재하는 불순물을 완전히 제거한다.As described above, in the present invention, before the trench is filled with the oxide film by SA-CVD or HDP-CVD, plasma treatment is performed using an oxygen-containing gas to completely remove impurities present on the trench surface.

이에 따라, 트렌치에 매립되는 산화막에서의 보이드 발생을 효과적으로 방지할 수 있으므로 소자 분리막의 우수한 안정성을 확보할 수 있다.As a result, the generation of voids in the oxide film embedded in the trench can be effectively prevented, thereby ensuring excellent stability of the device isolation film.

그 결과, 소자의 전기적 특성 및 신뢰성을 개선할 수 있다.As a result, the electrical characteristics and reliability of the device can be improved.

이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be apparent to those who have knowledge.

Claims (8)

반도체 기판에 트렌치를 형성하여 소자 분리 영역과 액티브 영역을 한정하는 단계;Forming trenches in the semiconductor substrate to define device isolation regions and active regions; 상기 기판을 HCl 및 H2O2를 이용하여 세정하는 단계;Cleaning the substrate with HCl and H 2 O 2 ; 상기 기판을 O3 또는 O2 산소 함유 가스를 이용하여 플라즈마 처리를 함으로써 상기 세정 시 발생되는 불순물을 제거하는 단계; 및 Removing impurities generated during the cleaning by performing plasma treatment on the substrate using an O 3 or O 2 oxygen-containing gas; And 상기 트렌치를 매립하도록 상기 기판 전면 상에 산화막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 형성방법.Forming an oxide film on the entire surface of the substrate to fill the trench. 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 플라즈마 처리는 1000 내지 2000W 파워의 고주파 RF 플라즈마를 이용하여 수행하는 반도체 소자의 소자 분리막 형성방법.The plasma treatment is a device isolation film forming method of a semiconductor device performed by using a high frequency RF plasma of 1000 to 2000W power. 제 3 항에 있어서, The method of claim 3, wherein 상기 플라즈마 처리는 600 내지 700Torr의 챔버 압력 하에서 상기 산소 함유 가스의 유량을 4000 내지 6000sccm 정도로 조절하여 1 내지 2분 동안 수행하는 반도체 소자의 소자 분리막 형성방법.Wherein the plasma treatment is performed for 1 to 2 minutes by adjusting the flow rate of the oxygen-containing gas to about 4000 to 6000 sccm under a chamber pressure of 600 to 700 Torr. 제 4 항에 있어서, The method of claim 4, wherein 상기 산화막의 형성은 서브 상압-화학기상증착(SA-CVD)로 수행하는 반도체 소자의 소자 분리막 형성방법.And forming the oxide film by sub-atmospheric chemical vapor deposition (SA-CVD). 제 3 항에 있어서, The method of claim 3, wherein 상기 플라즈마 처리는 5 내지 10mTorr의 챔버 압력 하에서 상기 산소 함유 가스의 유량을 50 내지 200sccm 정도로 조절하여 1 내지 2분 동안 수행하는 반도체 소자의 소자 분리막 형성방법.The plasma treatment method of forming a device isolation film of a semiconductor device performed for 1 to 2 minutes by adjusting the flow rate of the oxygen-containing gas to 50 to 200sccm under a chamber pressure of 5 to 10mTorr. 제 6 항에 있어서, The method of claim 6, 상기 산화막의 형성은 고밀도 플라즈마-화학기상증착(HDP-CVD)로 수행하는 반도체 소자의 소자 분리막 형성방법.The method of claim 1, wherein the oxide film is formed by high density plasma-chemical vapor deposition (HDP-CVD). 삭제delete
KR1020040087867A 2004-11-01 2004-11-01 Method of forming isolating layer for semiconductor device KR100638986B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040087867A KR100638986B1 (en) 2004-11-01 2004-11-01 Method of forming isolating layer for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087867A KR100638986B1 (en) 2004-11-01 2004-11-01 Method of forming isolating layer for semiconductor device

Publications (2)

Publication Number Publication Date
KR20060038739A KR20060038739A (en) 2006-05-04
KR100638986B1 true KR100638986B1 (en) 2006-10-25

Family

ID=37146206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087867A KR100638986B1 (en) 2004-11-01 2004-11-01 Method of forming isolating layer for semiconductor device

Country Status (1)

Country Link
KR (1) KR100638986B1 (en)

Also Published As

Publication number Publication date
KR20060038739A (en) 2006-05-04

Similar Documents

Publication Publication Date Title
KR101003494B1 (en) Isolation structure in memory device and fabricating method for the same
KR100224700B1 (en) Isolation method of semiconductor device
JPH09283612A (en) Formation of field oxide film of semiconductor element
KR20010058498A (en) Method of forming trench type isolation layer in semiconductor device
KR100638986B1 (en) Method of forming isolating layer for semiconductor device
KR100567352B1 (en) Method for fabricating shallow trench isolation of semiconductor device
KR100869350B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100869853B1 (en) Method of fabricating trench isloation layer in the semiconductor device
KR100559042B1 (en) Method of shallow trench isolation film in a semiconductor device
KR100861290B1 (en) Method for forming isolation layer of semiconductor device
KR20040059445A (en) Method for forming trench type isolation layer in semiconductor device
KR100766277B1 (en) Method of forming isolating layer for semiconductor device
KR100905997B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100842483B1 (en) Method for fabricating a semiconductor device
KR100710191B1 (en) Method for fabricating semiconductor device
KR20010008560A (en) Method For Forming The Isolation Layer Of Semiconductor Device
KR19990055195A (en) Method of forming an element isolation film of a semiconductor device
KR100688778B1 (en) Method for manufacturing semiconductor device
KR100486875B1 (en) Isolation layer in a semiconductor device and a method of forming the same
KR100688777B1 (en) Method for manufacturing semiconductor device
KR100474863B1 (en) Method of forming an isolation layer in a semiconductor device
KR100691135B1 (en) Shallow trench isolation layer fabrication method for semiconductor device
KR100868655B1 (en) Semiconductor device and method of manufacturing the same
KR100523642B1 (en) Method for forming device isolation layer of semiconductor device
KR100327589B1 (en) Method for forming shallow trench isolation layer of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee