KR100633676B1 - 십진법에 바탕한 시간 관련 데이터 아이템을 포함하는 전자식 시계. - Google Patents

십진법에 바탕한 시간 관련 데이터 아이템을 포함하는 전자식 시계. Download PDF

Info

Publication number
KR100633676B1
KR100633676B1 KR1020017002402A KR20017002402A KR100633676B1 KR 100633676 B1 KR100633676 B1 KR 100633676B1 KR 1020017002402 A KR1020017002402 A KR 1020017002402A KR 20017002402 A KR20017002402 A KR 20017002402A KR 100633676 B1 KR100633676 B1 KR 100633676B1
Authority
KR
South Korea
Prior art keywords
control pulse
counter
time
related data
frequency
Prior art date
Application number
KR1020017002402A
Other languages
English (en)
Other versions
KR20010072963A (ko
Inventor
작크스 뮬러
파스칼 대리바즈
로저 마퀴스
Original Assignee
스와츠아크티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스와츠아크티엔게젤샤프트 filed Critical 스와츠아크티엔게젤샤프트
Publication of KR20010072963A publication Critical patent/KR20010072963A/ko
Application granted granted Critical
Publication of KR100633676B1 publication Critical patent/KR100633676B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G3/00—Producing timing pulses
    • G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

본 발명은 시-분-초(H-M-S) 시스템에 바탕한 기존의 한 개 이상의 제 1 시간 관련 데이터 아이템(H1)과 십진법에 바탕한 한 개 이상의 제 2 시간 관련 데이터 아이템(H2)을 디스플레이할 수 있는 전자식 시계에 관한 것으로서, 상기 제 2 시간 관련 데이터 아이템(H2)의 경우에 시간을 적어도 1/1,000 일로 나눈다. 이를 위해, 본 발명에 따르는 시계는 발생 수단(14)을 포함하고, 시간 베이스(2)로부터 발생하는 보조 제어 펄스(IL)로부터, 상기 제 2 시간 관련 데이터 아이템을 형성하고 디스플레이시키도록 상기 발생 수단(14)이 제 2 제어 펄스(I2)를 공급하게 한다.

Description

십진법에 바탕한 시간 관련 데이터 아이템을 포함하는 전자식 시계.{ELECTRONIC TIMEPIECE COMPRISING A TIME INDICATOR BASED ON A DECIMAL SYSTEM}
본 발명은 여러 시간 관련 데이터를 디스플레이하는 전자식 시계에 관한 것이다. 특히, 본 발명은 적어도 제 1, 2 시간 관련 데이터 아이템을 디스플레이할 수 있는 시계에 관한 것으로서, 이때 제 1 시간 관련 데이터 아이템은 시-분-초 시스템(H-M-S)을 바탕으로 한다.
다수의 시간 관련 데이터를 디스플레이할 수 있는 전자식 시계는 당 분야에 이미 알려져 있다. "만국 시계(universal timepiece)"라 불리는 이 시계는 만국표준시를 나타내는 한가지 시간 관련 데이터와, 다른 시간 대역에 상응하는 타지역 시간을 나타내는 한 개 이상의 시간 관련 데이터를 디스플레이하도록 제공된다. 이 다수의 시간 관련 데이터는 시계를 읽을 때 사용자에게 혼동을 야기할 수 있고, 디스플레이되는 시간 데이터 각각이 무엇을 의미하는 지 명백하게 표현할 수 있는 수단을 필요로한다.
미국 특허 제 4 926 400 호는 청구범위 독립항 1 항의 전제부에 따르는 전자식 시계를 공개한다. 이 시계는 H-M-S 시스템에 바탕한 제 1 시간 관련 데이터 아이템과, 하루를 251/25 로 나누어 시간을 표시하는 비-십진법 바탕의 제 2 시간 관련 데이터 아이템을 디스플레이할 수 있다. 이 문서의 표 1, 열 3에 따르면, 하루(24시간)는 각각 "60" 분으로 된 "25" 시간으로 나누어진다. 이때 각각의 "분"은 57.6초이다. 추가적인 "1시간" 을 형성하도록 모든 "분" 마다 2.4초가 "절약" 된다. 24시간과 "25시간" 의 시간 관련 데이터 아이템의 디스플레이 모드는 동일하다. 어떤 추가 표시 없이, 이러한 시계의 사용자는 이 두 시간 관련 데이터 아이템 사이의 차를 명백하게 구별할 수 없을 것이다.
따라서 본 발명의 한가지 목적은 적어도 제 1, 2 시간 관련 데이터 아이템을 디스플레이할 수 있는 전자식 시계를 제공하는 것으로서, 이 시계를 이용하여 사용자가 디스플레이되는 시간 관련 데이터 사이의 차이를 명백하고 신속하게 인식하고 구별할 수 있다.
따라서 본 발명은 적어도 제 1, 2 시간 관련 데이터 아이템을 디스플레이할 수 있는 전자식 시계에 관한 것이고, 그 특징은 청구범위 독립항 제 1 항에 언급된다.
따라서 본 발명에 의해 제안되는 해법은 제 1, 2 시간 관련 데이터 아이템이 서로 다른 시스템을 바탕으로 하기 때문에 제 2 시간 관련 데이터로부터 제 1 시간 관련 데이터 아이템이 명백하게 구별되게 한다.
현재 사용되는 H-M-S 시스템은 하루를 24시간으로, 1시간을 60분으로, 그리고 1분을 60초로 나누는 과정을 포함한다. 다른 한편 십진법을 바탕으로 하는 시간 시계는 앞서 기술된 기존 기법에 따르지 않고 하루를 1/10 일(2.4시간 또는 144분)로 나누고, 이를 다시 1/100 일(14.4분이나 864초)로 나누며, 이를 다시 1/1,000 일(86.4초)로 나눈다.
특히, 1/1,000 일로 시간을 분할함으로서, 제 2 시간 관련 데이터 아이템은 단지 세 개의 자리("000"-"999")만을 디스플레이하면 되고, 그래서 (HH:MM) 포맷으로 디스플레이되는 H-M-S 시스템을 바탕으로 하는 기존 시간 관련 데이터와 명백하게 구분된다. 따라서 시간 관련 데이터 판독중 생기는 혼동의 위험은 크게 감소한다.
제 2 시간 관련 데이터 아이템의 비전형적 형태는 만국 시간을 디스플레이하기 위해 특히 적절하다는 것이 증명된다. 사용자가 자신이 위치한 시간 대역에 관한 기존 시간 관련 데이터 아이템과 이를 혼동하지 않으면서 사용자가 명백하게 만국시간을 명백하게 알 수 있다.
십진법은 현재 사용되는 H-M-S 시스템에 대한 대안으로 한가지 장점을 추가로 가진다. 왜냐하면, H-M-S 시스템의 내재적인 변환 문제를 피할 수 있기 때문이다. 더욱이 이 대안은 더욱 논리적이며, 십진법에 이미 익숙한 사용자가 이해하기 쉽다.
특허 출원 GB-A-2 274 004 호와, "Journal of the Institution of Engineers (India) Industrial Development And General Engineering"의 1973년 9월판 54권, 25-28쪽에 T. Raja Rao가 기고한 논문 " Time and Its Units"는 기존 H-M-S 시스템에 대한 대안으로 십진법의 사용을 기술한다. 또한 이러한 십진법에 바탕한 단일 시간 표시 데이터 아이템을 디스플레이하는 시계를 기술한다.
H-M-S 시스템을 바탕으로 하는 시간 관련 데이터 아이템을 형성하기 위해, 전자식 시계는 이진법에 상응하는 지정 주파수, 가령 32,768 Hz에서 펄스를 공급하는 시간 베이스(일반적으로 쿼츠 오실레이터)를 포함한다. 직렬로 연결되는 일련의 N개의 이진 분할 단계(플립-플롭)로 형성되는 주파수 분할 회로는 주파수가 2N으로 감소되는 제어 펄스를 공급하도록 시간 베이스에 연결된다. 일반적으로, 이 주파수 분할 회로는 N=15인 이진 분할 단계로 형성되어, 시간 베이스에 의해 공급되는 펄 스의 주파수가 1Hz로 감소되게 한다. 여러 다른 시간 관련 데이터를 디스플레이할 수 있는 전자식 시계에서, 이 제어 펄스들은 이들 시간 관련 데이터의 디스플레이를 각각 제어하기 위해 사용된다.
선택된 십진법을 바탕으로 제 2 시간 관련 데이터 아이템을 형성하기 위해, H-M-S 시스템을 바탕으로 하는 기존 시간 관련 데이터 아이템에 산술 변환 연산을 주기적으로 우선 실행할 수 있다. 다시 말하자면, 이 사소한 해법은 이 작업에 헌납된 변환이나 연산 수단을 제공하는 단계를 포함한다. 그러나 이 해법은 시계에 사용하기엔 적절하지 않다. 왜냐하면, 이 해법은 제어 펄스를 직접 발생시키는 수단을 제공하는 것을 추구하기 때문이다. 상기 제어 펄스는 십진법을 바탕으로 한 제 2 시간 관련 데이터 아이템을 형성시키고 디스플레이시킨다.
시간을 1/1,000 일로 분할하는 방식의 십진법을 바탕으로 한 시간 관련 데이터 아이템을 형성시키는 제어 펄스를 발생시키기 위하여, 1/86.4 Hz의 주파수나 이 주파수의 십진배수, 즉 1/1,000 일로의 분할에 대한 1/8.64 Hz, 1/100,000 일로의 분할에 대한 1/0.864 Hz 등에서 이러한 펄스를 발생시키는 것이 필요하다. 실제로, 1/86.4 Hz의 주파수나 1/8.64 Hz의 주파수에서 제 2 제어 펄스를 발생시키는 것을 선택할 수 있지만, 필요하다면 더 높은 주파수를 선택할 수도 있다.
이 문제에 대한 사소한 해법은 원하는 주파수의 배수에 상응하는 특정 주파수, 가령 10,000 Hz에서 펄스를 공급하게 하는 추가적인 시간 베이스를 제공하는 과정을 포함한다. 따라서 86,400에 상응하는 분할비를 한 예로 가지는 주파수 분할 회로는 1/8.64 Hz의 주파수에서 제어 펄스를 발생시킨다. 따라서 이 사소한 해법은 제 1, 2 시간 관련 데이터 아이템을 디스플레이하기 위해 두 개의 구분된 분할 체인(시간 베이스 + 주파수 분할 회로)을 이용하는 과정을 포함한다. 그러나 제어 펄스를 발생시키기 위해 필요한 부품의 수를 제한하고 특히 오직 한 개의 시간 베이스(시계 시간 베이스가 선호됨), 즉, 이진법에 상응하는 주파수에서 펄스를 공급하는 시간 베이스만을 사용하는 것을 추구될 것이다.
본 발명의 범위 내에서 사용될 수 있는 클럭 펄스 발생 수단은 예를 들어 US-A-3 975 898, US-A-5 771 180, US-A-3 777 471, 그리고 US-A-3 284 715에 공개되어 있다.
본 발명에 따라, 시계는 동일한 시간 베이스로부터 제 1, 2 시간 관련 데이터 아이템의 제어 펄스를 도출하도록 배열된다. 이 용도로, 시계는 시간 베이스로부터 기원하는 보조 제어 펄스로부터 (제 2 시간 관련 데이터 아이템을 형성시키고 디스플레이하는) 제 2 제어 펄스를 공급하기 위해 배열되는 발생 수단을 포함한다. 따라서 주파수 분할 회로의 출력에서 시간 베이스로부터 기원하는 1Hz의 펄스로부터, (1/1,000 일로 제 2 시간 관련 데이터 아이템을 형성하기 위해 1/86.4 Hz의 주파수를 가지는) 제 2 제어 펄스를 도출하기 위해 특별히 시계가 배열될 수 있다. 그러나 이들 주파수의 분할비는 정수가 아니다.
본 발명의 또다른 장점은 제 1, 2 시간 관련 데이터 아이템의 서로 다른 제어 펄스를 발생시키기 위해 오직 한 개의 시간 베이스만이 사용된다는 점이고, 결과적으로, 십진법에 바탕한 시간 관련 데이터 아이템을 디스플레이시킬 수 있도록 기존 시계의 전자식 시스템을 채용할 수 있다는 점이다.
도 1은 본 발명의 제 1 실시예를 구성하는 시계의 간단한 블록도표.
도 2는 본 발명의 제 2 실시예를 구성하는 시계의 간단한 블록도표.
도 3a와 3b는 시간 관련 데이터를 디스플레이하기 위한 서로 다른 가능성을 도시하는 본 발명에 따른 시계의 평면도.
도 4는 십진법에 바탕한 시간 관련 데이터 아이템을 디스플레이하기 위해 제어 펄스를 공급하는 발생 수단의 제 1 선택적 실시예의 순서도.
도 5는 십진법에 바탕한 시간 관련 데이터 아이템을 디스플레이하기 위해 제어 펄스를 공급하는 발생 수단의 제 2 선택적 실시예의 순서도.
도 5a-5c는 도 5에 도시되는 발생 수단(14)의 제 2 선택적 실시예의 응용예 도면.
도 6은 십진법에 바탕한 시간 관련 데이터 아이템을 디스플레이하기 위해 제어 펄스를 공급하는 발생 수단의 제 3 선택적 실시예의 순서도.
도 6a는 도 6에 도시되는 발생 수단(14)의 제 3 선택적 실시예의 응용예 도면.
(도면의 부호 설명)
2 ... 시간 베이스 4 ... 주파수 분할 회로
6, 16 ... 디스플레이 수단 14 ... 발생 수단
141, 241 ... 제 1 카운터 142 ... 억제 수단
144, 244 ... 제 2 카운터 146 ... 로직 감지 회로
242 ... 초기화 수단 246 ... 초기화 회로
도 1은 본 발명의 제 1 실시예를 구성하는 시계를 간단한 블록도표 형태로 도시한다. 이 시계는 1) 쿼츠 오실레이터로 형성되는 시간 베이스(2), 2) N개의 이진 분할 단계(4.1-4.N)를 포함하면서 제 1 제어 펄스 I1을 공급하는 주파수 분할 회로(4), 그리고 3) 제 1 제어 펄스 I1에 의해 제어되는 제 1 디스플레이 수단(6)을 직렬로 포함한다. N=15 이진 분할 단계를 포함하는 주파수 분할 회로와 32,768 Hz의 주파수에서 펄스를 공급하는 쿼츠 오실레이터가 일반적으로 사용되어, 1 Hz의 주파수를 가지는 제 1 제어 펄스 I1을 발생시킬 수 있다. 다음의 내용에서, 앞서 언급한 숫자값은 제한적인 용도로 사용되는 것이 아니다.
제 1 디스플레이 수단(6)은 제 1 제어 펄스 I1에 의해 제어되고, H-M-S 시스템을 바탕으로 제 1 시간 관련 데이터 아이템 H1을 형성시키고 디스플레이시키도록 기존 방식으로 배열된다.
본 발명에 따른 시계는 가령 1/1,000 일로의 분할이 채택되는 경우의 1/86.4 Hz와 같이 십진 분할을 채택하여 결정되는 주파수를 가지는 제 2 제어 펄스 I2를 공급하는 발생 수단(14)을 추가로 포함할 수 있다. 이 발생 수단(14)은 시간 베이스(2)로부터 발생하는 보조 제어 펄스 IL에 의해 제어되고, 본 실시예에서 주파수 분할 회로(4)의 이진 분할 단계 4.1-4.N 중 하나의 출력에서 상기 IL이 공급된다. 이때 이 출력 단계는 4.L로 표시되고, 이진 분할 단계 4.1-4.N 그룹으로부터 선택될 수 있다. 보조 제어 펄스 IL의 주파수는 2L의 인자로 감소되는 시간 베이스(2)에 의해 공급되는 펄스의 주파수와 동등하다.
발생 수단(14)의 대안의 실시예는 다음의 내용에서 보다 상세하게 제시된다.
제 2 디스플레이 수단(16)은 발생 수단(14)과 직렬로 연결된다. 이러한 제 2 디스플레이 수단(16)은 제 2 제어 펄스 I2에 의해 제어되고, 십진법에 바탕한 제 2 시간 관련 데이터 아이템 H2를 형성시키고 디스플레이하게 하도록 배열된다.
도 2는 본 발명의 제 2 실시예를 구성하는 시계를 간단한 블록도표 형태로 도시한다. 이 시계는 시간 베이스(2), 주파수 분할 회로(4), 제 1, 2 디스플레이 수단(6, 16), 그리고 제 2 제어 펄스 I2 발생 수단(14)을 포함한다.
이 시계는 주파수 분할 회로(4) 다음에 연결되는 N*개의 추가 이진 분할 단계 4.N+1 - 4.N+N*를 추가로 포함한다. 발생 수단(14)은 시간 베이스(2)로부터 발생하는 보조 제어 펄스 IL에 의해 제어되고, 본 실시예에서는 추가 이진 분할 단계 4.N+1 - 4.N+N*의 출력에서 IL이 공급된다. 보조 제어 펄스 IL의 주파수는, 본 경우에, 2N+N*의 인자만큼 감소되는 시간 베이스(2)에 의해 공급되는 펄스의 주파수와 동등하다.
따라서 도 1과 2에 도시되는 실시예는 H-M-S 시스템에 바탕한 제 1 시간 관련 데이터 아이템 H1을 디스플레이시키고, 십진법에 바탕한 제 2 시간 관련 데이터 아이템 H2를 디스플레이시킨다. 이 두 실시예에서, 제 2 제어 펄스 I2는 시간 베이스(2)로부터 생기는 보조 제어 펄스 IL로부터 발생된다.
본 발명에 따른 시계는 서로 다른 시간 관련 데이터를 조절하는 교정 수단을 추가로 포함한다. 이 교정 수단은 여기에 기술되지 않으며 도 1과 2에 도시되지도 않는다. 그러나, 당 분야의 통상의 지식을 가진 자는 각각의 시간 관련 데이터 아이템을 적절한 방식으로 조절하도록 이 교정 수단을 사용하는 방법을 알 것이다.
도 1과 2에 도시되는 실시예들은 제한적 용도로 사용되는 것이 아니다. 특히, H-M-S 시스템이나 십진법에 바탕한 추가 시간 관련 데이터를 형성하고 디스플레이하기 위해 추가적인 디스플레이 수단이 또한 제공될 수 있다.
당 분야의 통상의 지식을 가진 자는 디스플레이 수단(6, 16)을 적절한 방식으로 제작하는 방법을 알 것이다. 특히, 전기기계적 수단에 의해 제어되는 아날로그 시,분침 형태나 디지털 디스플레이 형태로 이 수단들이 제작될 수 있다. 예를 들어, 도 3a와 3b는 시간 관련 데이터 H1과 H2를 디스플레이하기 위해 서로 다른 가능성을 도시하는 본 발명에 따른 시계의 평면도이다.
도 3a에 도시되는 바와 같이, 제 1 시간 관련 데이터 아이템 H1의 제 1 디스플레이 수단(6)은 기존 "HH:MM" 포맷에 따라 시간 관련 데이터 아이템 H1을 디스플레이시키는 디지털 디스플레이 형태를 취할 수 있다. 그 대안으로, 도 3b에 도시되는 바와 같이, 제 1 디스플레이 수단은 전기기계적 수단(도시되지 않음)에 의해 움 직이는 두 개의 시계바늘을 포함할 수 있다. 두 시계 바늘은 각각 시간과 분을 디스플레이한다.
제 2 시간 관련 데이터 아이템 H2의 제 2 디스플레이 수단(16)은 1/1,000 일로 제 2 시간 관련 데이터 아이템 H2를 디스플레이하도록, 본 예에서 도 3a와 3b에 도시되는 바와 같이 3자리를 포함하는 디지털 디스플레이로 형성된다. 그러나, 이러한 제 2 디스플레이 수단(16)은 도 3b에 도시되는 제 1 디스플레이 수단(6)과 유사한 방식으로 전기기계적 수단에 의해 아날로그 시,분침 형태로 제작될 수도 있다.
도 4-6을 참고하여, 발명에 따라 제 2 제어 펄스 I2를 공급하는 발생 수단(14)의 여러 선택적 실시예가 이제부터 기술될 것이다.
고려되는 본 경우에 따라, 예를 들어 1/1,000일(86.4초)이나 1/10,1000 일(8.64초)로의 분할에 따라, 제 2 제어 펄스 I2는 1/86.4 Hz나 1/8.64 Hz에서 각각 공급되어야 한다.
다음의 내용에서, 시간 베이스(2)는 32,768 Hz의 주파수의 펄스를 공급하여, N=15인 이진 분할 단계 4.1-4.15가 제 1 제어 펄스 I1을 1 Hz의 주파수에서 공급되게 한다고 가정될 것이다. 이는 비제한 적인 한 예이다.
보조 제어 펄스 IL은 본 발명에 따라 제 2 제어 펄스 I2를 발생시키기 위해 사용된다. 보조 제어 펄스 IL의 주파수는 이 주파수를 공급하는 이진 분할 단계의 출력에서 이진 분할 단계에 의해 결정된다. 도 1에 나타나는 제 1 실시예에 따라, 이 주파수는 2L 인자만큼 감소되는 시간 베이스(2)에 의해 공급되는 펄스의 주파수와 같다. 도 2에 나타나는 제 2 실시예에 따라, 이 주파수는 2N+N*만큼 감소되는 시간 베이스(2)에 의해 공급되는 펄스의 주파수와 같다.
제 2 제어 펄스 I2의 주파수에 의한 보조 제어 펄스 IL의 주파수 분할비는 제어 펄스 I2를 발생시키기 위해 카운팅될 보조 제어 펄스 IL의 평균수에 상응하는 숫자값을 정의한다. 시간 베이스(2)에 의해 공급되는 펄스의 주파수가 이진 멱과 동등할 경우, 분할비는 하루의 십진법 분할로 인해 비정수 숫자값을 형성한다.
보조 제어 펄스 IL의 비정수 숫자를 카운팅하는 것이 불가능하다. 결과적으로 발명의 범위내에서, 정수 n과 n+1은 앞서 언급한 분할비보다 각각 작고 클 것이다. 따라서 이 정수 n과 n+1은 제어 펄스 I2를 발생시키기 위해 카운팅되는 보조 제어 펄스 IL의 평균 숫자보다 각각 크거나 작은 정수에 상응한다.
바람직한 주파수, 가령 1/86.4 Hz나 1/8.64 Hz에 상응하는 평균 주파수에서 제 2 제어 펄스 I2를 발생시키기 위해, n과 n+1 보조 제어 펄스 IL은 정해진 카운팅 순서에 따라 순차적으로 카운팅된다.
이 카운팅 순서는 n 및 n+1 보조 제어 펄스 IL의 일련의 카운팅 연산으로 형성된다. 앞서 정의된 분할비는 바람직한 평균 주파수에서 제 2 제어 펄스 I2를 발생 시키는 말미에서 주기 및 카운팅 연산의 수를 결정한다.
카운팅 순서 중 발생되는 공간이 최소로 감소하도록 이 카운팅 순서가 형성되는 것이 선호된다.
가령, 제 2 제어 펄스 I2가 1 Hz의 보조 제어 펄스 IL로부터 1/86.4 Hz의 평균 주파수에서 발생될 때, 즉, (도 1에 도시되는 제 1 실시예에 따라) 발생 수단(14)이 주파수 분할 회로(4)의 최종 이진 분할 단계 4.N에 연결될 때, 주파수 분할비는 86.4이다. 따라서 발생 수단(14)은 n=86과 n+1=87 보조 제어 펄스 IL을 차례로 카운팅하도록 배열된다.
분할비는 5개의 제어 펄스 I2가 432초의 한 주기 중 생성되어야 한다는 것을 추가로 정의한다. 따라서 이 경우에, 24시간의 구간동안 200회 반복되는 카운팅 순서는 일련의 5개의 카운팅 연산으로 형성된다. 현재의 경우에, n=86과 n+1=87 보조 제어 펄스 IL은 432초중 각각 3회 및 2회로 카운팅되어, 제 2 제어 펄스가 공급되는 평균 주파수가 86.1과 같게 된다.
카운팅 순서중 발생되는 공간을 최소로 감소시키기 위하여, 5개의 제어 펄스 I2는 다음의 카운팅 순서에 따라 발생되는 것이 선호된다.
86-87-86-87-86
이러한 경우에, 카운팅 순서 중 발생되는 최대 시간 오차가 +/- 0.4초로 제한된다. 즉, 제 2 제어 펄스 I2 주기의 0.5% 내로 제한된다.
마찬가지로, 제 2 제어 펄스 I2가 1/8 Hz에서의 보조 제어 펄스 IL로부터 1/86.4 Hz의 평균 주파수에서 발생될 때, 즉 (도 2에 도시되는 제 2 실시예에 따라) N*=3 추가 이진 분할 단계의 출력에 발생 수단(14)이 연결되는 경우에, 주파수 분할비는 10.8과 같다. 따라서 발생 수단은 n=10과 n+1=11 보조 제어 펄스 IL를 순차적으로 카운팅하도록 배열된다.
분할비는 5개의 제어 펄스 I2가 432초의 한 주기 동안 발생되어야한다는 것을 추가로 정의한다. 이 경우에, 24시간의 구간동안 200회 반복되는 카운팅 순서는 일련의 5개의 카운팅 연산으로 형성된다. 이 경우에, n=10과 n+1=11 보조 제어 펄스 IL은 432초 동안 1회 및 4회로 각각 카운팅되어, 제 2 제어 펄스 I2가 공급되는 평균 주파수가 1/86.4 Hz와 같게 된다.
카운팅 순서 중 발생되는 공간을 최소로 감소시키기 위하여, 다음의 카운팅 순서에 따라 5개의 제어 펄스 I2가 발생되는 것이 선호된다.
11-11-10-11-11
이 경우에, 카운팅 순서중 발생되는 최대 시간 오차는 +/-3.2초로 제한된다. 즉, 제 2 제어 펄스 I2 주기의 4%로 제한된다.
마찬가지로, 1 Hz에서의 보조 제어 펄스 IL로부터 1/8.64 Hz의 평균 주파수에서 제 2 제어 펄스 I2가 발생되는 경우에, 즉, (도 1에 도시되는 제 1 실시예에 따라) 주파수 분할 회로(4)의 최종 이진 분할 단계 4.N의 출력에 발생 수단(14)이 연결되는 경우에, 주파수 분할비는 8.64와 같다. 따라서 발생 수단(14)은 n=8과 n+1=9 보조 제어 펄스 IL을 순차적으로 카운팅하도록 배열된다.
또한 분할비는 25개의 제어 펄스 I2가 216초의 한 주기동안 발생되어야 한다는 점을 정의한다. 이 경우에, 24시간의 구간동안 400 회 반복되는 카운팅 순서는 일련의 25회의 카운팅 연산으로 형성된다. 이 경우에, n=8과 n+1=9 보조 제어 펄스 IL은 216초 동안 9회와 16회로 각각 카운팅되어, 제 2 제어 펄스 I2가 공급되는 평균 주파수가 1/8.64 Hz와 같게 된다.
카운팅 순서 중 발생되는 공간을 최소로 감소시키기 위하여, 25개의 제어 펄스 I2는 다음의 카운팅 순서에 따라 발생되는 것이 선호된다.
9-8-9-9-8-9-8-9-9-8-9-9-8-9-9-8-9-9-8-9-8-9-9-8-9
이 경우에, 카운팅 순서중 발생하는 최대 시간 오차는 0.48초로 제한될 것이다. 즉, 제 2 제어 펄스 I2 주기의 5.5%로 제한될 것이다.
일반적으로, 보조 제어 펄스 IL의 선택은, 한편으로 제 2 제어 펄스 I2를 발생시킬 때의 정확성을 결정하고, 다른 한편으로 보조 제어 펄스 IL의 카운팅에 필요한 레지스터/카운터의 크기를 결정한다.
앞서 언급한 원칙을 바탕으로 발생 수단(14)의 여러 선택적 실시예가 이제부터 기술될 것이다.
도 4는 본 발명에 따른 제 1 선택적 실시예를 구성하는 발생 수단(14)을 구현하는 순서도이다. 제 1 변형에 따라, 발생 수단(14)은 프로그래밍된 마이크로프로세서를 포함하는 집적 회로 형태로 제작될 수 있다(선호됨). 당 분야의 통상의 지식을 가진 자는 기술되는 기능을 실행하기 위해 마이크로프로세서를 프로그래밍하는 방법을 알 것이다.
도 4에 도시되는 순서도를 참고하여, 카운팅 순서는 블록 400에서 시작된다.
블록 402에서, 카운팅 레지스터 COMPT는 각각의 보조 제어 펄스 IL에서 증가된다. 이 카운팅 레지스터 COMPT는 최소한 n+1개의 보조 제어 펄스 IL을 카운팅할 수 있는 충분한 수의 비트를 포함한다. 한 예로서, n+1=87개의 보조 제어 펄스 IL를 카운팅하기 위해, 이 카운팅 레지스터 COMPT는 최소한 7비트를 포함한다.
카운팅 레지스터 COMPT의 값이 값 n에 도달하였는 지를 확인하기 위해 제 1 테스트가 블록 404에서 실행된다. 카운팅 레지스터 COMPT는 그 값이 n보다 작은 한, 각각의 보조 제어 펄스 IL에 대해 블록 402에서 증가된다. 이는 테스트 블록 404의 긍정적인 출력(YES)으로 표시된다.
카운팅 레지스터 COMPT의 값이 n에 도달할 경우(테스트 블록 404에서 부정 출력(NO)으로 나타남), 블록 406에서 제 2 테스트가 실행되어 카운팅 레지스터 COMPT의 값이 값 n을 지났는 지를 확인한다.
테스트 블록 406의 부정적 출력(도면의 NO)은 블록 408로 표시되는 제 3 테스트로 이끈다. 이 단계에서, 카운팅 순서에 따라 카운팅 레지스터 COMPT가 값 n에 정지되어야 하는 지를 확인한다. 필요할 경우, 제어 펄스 I2가 블록 410(즉, n개의 보조 제어 펄스 IL의 카운팅 이후)에서 발생된다. 반대의 경우에, 카운팅 레지스터 COMPT는 블록 402에서 증가되고, 블록 406에서 실행되는 테스트의 긍정적인 결과로 제어 펄스 I2가 블록 410(n+1개의 보조 제어 펄스 IL의 카운팅 이후)에서 발생된다. 블록 410에서 제어 펄스 I2를 생성한 다음에, 카운팅 레지스터 COMPT는 블록 412에서 초기화되고, 과정은 블록 400에서 다시 시작된다.
블록 408에서 표시되는 테스트를 실행하기 위하여, 카운팅 순서를 나타내면서 카운팅 연산에 있는 것만큼 많은 엔트리를 포함하는 테이블을 이용하는 것이 편리하다.
이 표는 실행될 카운팅 연산을 나타내는 이진값을 포함한다. 가령, n개의 보조 제어 펄스 IL이 카운팅되어야할 경우 이진값 '0'이나, n+1개의 보조 제어 펄스 IL이 카운팅되어야할 경우의 이진값 '1'을 포함한다. 이 경우에, 카운팅 연산만큼 많은 비트를 포함하는 이진 워드는 카운팅 순서를 나타내는 표를 쉽게 형성하게 한다.
그러나 카운팅 순서를 나타내는 표의 사용이 모든 경우에 필요한 것은 아니다. 다른 실시예를 들어 후에 설명되겠으나, 일부 대안과 단순화된 것을 상상할 수 있다.
앞서 기술한 공정이 제 2 시간 관련 데이터 아이템 H2의 현재값과 일치하여 실행되는 것이 선호된다. 이는 카운팅 순서가 앞서와 일치되게 실행되게 함을 보장하기 위해서다. 디스플레이되는 제 2 시간 관련 데이터 아이템 H2의 값을 포함하는 레지스터는 어느 카운팅 연산이 실행할 필요가 있는 지 결정하도록 사용되는 것이 선호된다.
특히, 표가 사용되는 경우에, 디스플레이되는 제 2 시간 관련 데이터 아이템 H2의 값을 포함하는 레지스터는 간단한 모듈로 연산(modulo calculation)에 의해 여러 표 엔트리에 대해 인덱세이션 값을 정의하게 한다. 물론 모듈로는 지정 숫자에 의한 분할의 나머지를 부여하는 산술 연산을 의미한다.
제 2 제어 펄스 I2가 1 Hz에서의 보조 제어 펄스 IL로부터 1/86.4 Hz의 평균주파수에서 발생되는 앞서 기술한 경우에, 5개의 제어 펄스 I2가 다음의 카운팅 순서에 따라 발생되도록 카운팅 순서가 결정되는 것이 선호된다.
86-87-86-87-86
따라서 이 카운팅 순서는 5개의 엔트리를 가지는 표로 나타날 수 있고, 다음의 5비트 워드를 이용하여 만들어지는 것이 선호된다.
'0 1 0 1 0'
도 4를 다시 한번 참고할 대, 블록 408에서 실행되는 테스트는 표의 상응하는 값을 찾음으로서 실행된다.
디스플레이되는 제 2 시간 관련 데이터 아이템 H2의 값을 포함하는 레지스터 가 사용될 것이고(선호됨), 또는 적어도 1/1,000 일의 값(0-9)을 포함하는 레지스터가 사용될 것이다. 따라서 이 레지스터의 값에 대한 모듈로-5 연산은 표로부터 인덱세이션 값(0-4)을 얻게 한다.
본 예에서, 표를 이용하는 한가지 대안은 디스플레이되는 1/1,000일의 값을 포함하는 레지스터에 모듈로-5 연산의 결과를 직접 이용하는 과정을 포함한다. 본 예에서, n=86과 n+1=87에 의한 카운팅 연산이 교대로 실행된다. 결과적으로, 모듈로-5 연산의 결과가 짝수인지 확인하기 위해 n개의 보조 제어 펄스 IL이 카운팅되어야하는 지를 결정할 수 있다. 결과가 홀수인지를 확인하기 위해 n+1개의 보조 제어 펄스 IL이 카운팅되어야하는 지가 결정된다.
제 2 제어 펄스 I2가 1/8 Hz에서의 보조 제어 펄스 IL로부터 1/86.4 Hz의 평균 주파수에서 발생되는 앞서 기술된 예에서, 5개의 제어 펄스 I2가 다음의 카운팅 순서에 따라 발생되도록 카운팅 순서가 결정되는 것이 선호된다.
11-11-10-11-11
따라서 이 카운팅 순서는 5개의 엔트리를 가지는 표로 나타낼 수 있고, 상기 엔트리 표는 다음의 5비트 워드를 이용하여 만들어지는 것이 선호된다.
'1 1 0 1 1'
이 경우에, 모듈로-5 연산을 통해 표로부터 인덱세이션 갓(0-4)을 얻기 위하여, 디스플레이되는 1/1,000 일의 값을 포함하는 레지스터가 사용될 것이다.
제 2 제어 펄스 I2가 1 Hz에서의 보조 제어 펄스 IL로부터 1/86.4 Hz의 평균 주파수에서 발생되는 앞서 기술한 예에서, 25개의 제어 펄스 I2가 다음의 카운팅 순서로 발생되도록 카운팅 순서가 결정되는 것이 선호된다.
9-8-9-9-8-9-8-9-9-8-9-9-8-9-9-8-9-9-8-9-8-9-9-8-9
따라서 이 카운팅 순서는 아래의 25비트 워드를 이용하여 제작되는 것이 선호되는 25개의 엔트리를 가지는 표로 나타낼 수 있다.
도 4를 다시 참고할 대, 블록 408에서 실행되는 테스트는 표에서 상응하는 값을 찾음으로서 이루어진다.
적어도 디스플레이되는 1/1,000 일 및 1/10,000 일의 값(0-99)을 포함하는 레지스터가 사용될 것이다. 따라서 본 레지스터의 값에 대한 모듈로-25 연산은 표로부터 인덱세이션 값(0-24)을 얻을 수 있게 한다.
도 5는 제 2 제어 펄스 I2를 공급하는 발생 수단(14)의 제 2 선택적 실시예를 도시한다.
도 5에 도시되는 바와 같이, 이 발생 수단(14)은 n개의 보조 제어 펄스 IL을 카운팅하기 위해 배열되는 제 1 카운터(141)와, 제 1 카운터(141)의 억제 수단(142)을 포함한다. 억제 수단(142)은 보조 제어 펄스 IL에 의해 제어되고 제 1 카운터(141)의 상향(상류)에 위치하여, 그 입력에서 지정된 수의 보조 제어 펄스 IL을 주기적으로 억제한다. 제 2 제어 펄스 I2는 제 1 카운터(141)의 출력에서 공급된 다.
억제 수단(142)은 제 2 카운터(144), 로직 감지 회로(146), 그리고 로직 AND 게이트(148)를 포함한다. 제 2 카운터(144)는 m개의 보조 제어 펄스 IL을 카운팅하기 위해 배열되고, 로직 감지 회로(146)는 보조 제어 펄스 IL이 억제되는 K 중간 상태(상태 1과 m-1 사이에서 선택됨)를 감지하도록 제 2 카운터(144)의 다른 단계에 연결되며, 2개의 입력을 포함하는 상기 로직 AND 게이트는 그 한 개의 입력이 역전되고 로직 감지 회로(146)의 출력에 연결되며, 다른 한 개의 입력은 보조 제어 펄스 IL을 수신한다.
따라서 억제 수단(142)은 k개의 보조 제어 펄스 IL을 제 1 카운터(141)의 상향(상류)에서 주기적으로 ,즉, m개의 펄스가 공급되는 주기중, 억제되게 한다.
k 중간 상태 중 하나가 로직 감지 회로(146)에 의해 감지될 때, 로직 감지 회로(146)는 한 개의 보조 제어 펄스 IL의 구간 중 로직 AND 게이트(148)의 출력을 차단하는 억제 신호를 전송하여, 제 1 카운터(141)가 이 펄스를 "보지"못하고, 이를 고려하지 못하게 된다.
k 중간 상태는 발생되는 공간을 최소화하기 위해 서로로부터 동일한 거리에 있도록 선택되는 것이 선호된다.
도 5a는 도 5에 도시되는 제 2 선택적 실시예의 첫 번째 예를 도시한다. 이 경우에, 제 2 제어 펄스 I2는 1Hz의 주파수를 가지는 보조 제어 펄스 IL로부터 1/86.4 Hz의 평균 주파수에서 발생된다. 즉, 발생 수단(14)은 (도 1에 도시되는 제 1 실시예에 따라) 주파수 분할 회로(4)의 최종 이진 분할 단계 4.N의 출력에 연결된다.
보조 제어 펄스 IL의 주파수와 제 2 제어 펄스의 주파수간의 분할비가 이 경우에 86.4와 같다. 따라서 제 1 카운터는 n=86인 카운터로 형성된다. 즉, 2개의 보조 제어 펄스 IL은 432개의 보조 제어 펄스 IL이 공급되는 주기(432초) 동안 억제되어야 한다(즉, 216개 당 1 펄스). 이를 위해, 제 2 카운터(144)는 m=126의 카운터로 형성되고, 로직 감지 회로(146)는 한 개의 보조 제어 펄스 IL이 제 1 카운터(141)의 상향(상류)에서 억제되는 제 2 카운터(144)의 k=1 중간 상태(상태 0-215 중에서 선택됨)를 감지하도록 배열된다. 432초의 한 주기도안, 제 1 카운터(141)는 430 펄스만을 볼 수 있다. 따라서 5개의 제어 펄스 I2는 432초의 한 주기동안 제 1 카운터(141)의 출력에서 공급된다. 즉, 1/86.4 Hz의 평균 주파수에서 공급된다.
86의 카운터는 86 펄스 다음에 초기화되도록 배열되는 7비트 이진 카운터를 이용하여 쉽게 제작될 수 있다. 마찬가지로, 216의 카운터는 216 비트 다음에 초기화되도록 배열되는 8비트를 필요로한다.
도 5b는 도 5에 도시되는 제 2 선택적 실시예의 제 2 예로서, 제 2 제어 펄스 I2가 1/8 Hz의 주파수를 가지는 보조 제어 펄스 IL로부터 1/86.4 Hz의 평균 주파 수에서 발생되는 경우에 해당한다. 즉, 발생 수단(14)이 (도 2에 도시되는 제 2 실시예에 따라) N*=3 추가 이진 분할 단계의 출력에 연결되는 경우에 해당한다.
보조 제어 펄스 IL의 주파수와 제 2 제어 펄스의 주파수간의 분할비는 이 경우에 10.8과 같다. 그러므로 제 1 카운터(141)는 n=10의 카운터로 형성된다. 54개의 보조 제어 펄스 IL이 공급되는 주기(432초)동안 4개의 보조 제어 펄스 IL은 억제되어야한다(간단하게 말하면 27개당 2펄스). 이를 위해, 제 2 카운터(144)는 m=27인 카운터로 형성되고, 로직 감지 회로(146)는 한 개의 보조 제어 펄스 IL이 제 1 카운터(141)의 상향(상류)에서 억제되는 제 2 카운터(144)의 k=2 중간 상태(0-26 상태 사이에서 동거리로 선택됨)를 감지하도록 배열된다. 432초의 한 주기동안, 제 1 카운터(141)는 50개의 펄스만을 볼 수 있다. 5개의 제어 펄스 I2는 432초의 한 주기동안 제 1 카운터(141)의 출력에서 공급된다. 즉, 1/86.4 Hz의 평균 주파수에서 공급된다.
본 예에서, 10과 27의 카운터는 4비트와 5비트 카운터를 각각 필요로한다.
도 5c는 도 5에 도시되는 제 2 선택적 실시예의 세 번째 예의 도면으로서, 제 2 제어 펄스가 1Hz의 주파수를 가지는 보조 제어 펄스 IL로부터 216초의 한 주기동안 25 펄스인 1/8.64 Hz의 평균 주파수에서 발생되는 경우에 해당되고, 즉, (도 1에 도시되는 제 1 실시예에 따라) 주파수 분할 회로(4)의 최종 이진 분할 단계 4.N의 출력에 발생 수단(14)이 연결되는 경우에 해당된다.
보조 제어 펄스 IL의 주파수와 제 2 제어 펄스 I2의 주파수 사이의 분할비는 이 경우에 8.64와 같다. 따라서 제 1 카운터(141)는 n=8의 카운터로 형성된다. 216개의 보조 제어 펄스 IL이 공급되는 주기(216초) 동안 16개의 보조 제어 펄스 IL이 억제되어야 한다(간단하게 말해서 27개당 2펄스). 이를 위해, 제 2 카운터(144)는 m=27인 카운터로 형성되고, 로직 감지 회로(146)는 한 개의 보조 제어 펄스 IL이 제 1 카운터(141)의 상향(상류)에서 억제되는 제 2 카운터(144)의 k=2 중간 상태(상태 0-26 사이에서 동거리로 선택됨)를 감지하도록 배열된다. 216초의 한 주기동안, 제 1 카운터는 200개의 펄스만을 볼 수 있다. 따라서 25개의 제어 펄스 I2는 216초의 한 주기동안 제 1 카운터(141)의 출력에서 공급된다. 즉, 1/8.64 Hz의 평균 주파수에서 공급된다.
본 예에서, 8과 27로 나타나는 카운터는 3비트와 5비트 카운터를 각각 필요로한다.
제 2 선택적 실시예의 여러 예가 또한 달성될 수 있다. 하지만 여기서 그 모든 것을 도시하고 설명할 수는 없다. 보조 제어 펄스 IL의 주파수는 제 2 제어 펄스 I2가 공급되는 정확성을 정의한다. 게다가, 보조 제어 펄스 IL의 주파수가 높을수록, 제 2 제어 펄스 I2가 공급될 때의 정확성이 커진다. 하지만, 이는 다른 한편으로 상당한 수의 단계를 포함하는 카운터 이용을 야기한다.
도 6은 제 2 제어 펄스 I2를 공급하는 발생 수단(14)의 제 3 선택적 실시예 를 도시한다.
도 6에 도시되는 바와 같이, 이 발생 수단(14)은 n+1개의 보조 제어 펄스 IL을 카운팅하도록 배열되는 제 1 카운터(241)와, 제 1 카운터(241)에 연결되는 초기화 수단(242)을 포함한다. 제 2 제어 펄스 I2는 제 1 카운터(241)의 출력에서 공급되고, 보조 제어 펄스 IL의 보완숫자에 상응하는 값 k로 제 1 카운터(241)를 초기화하도록 초기화 수단(242)을 제어하기 위해 사용된다.
초기화 수단(242)은 제 2 카운터(244)와 초기화 수단(246)을 포함하는 것이 선호된다. 제 2 카운터(244)는 m개의 제 2 제어 펄스 I2를 카운팅하기 위해 배열되고, 초기화 수단(246)은 제 1 카운터(241)의 다른 단계에 연결되어, m개의 펄스 I2가 공급된 후에, 적절한 평균 주파수에서 제 1 카운터(241)가 제 2 제어 펄스 I2를 공급하기 위해 보완 숫자의 보조 제어 펄스 IL에 상응하는 값 k로 제 1 카운터(241)를 주기적으로 초기화시킨다.
그러므로, m개의 제어 펄스 I2의 생성후, 제 1 카운터(241)는 잃어버린 보조 제어 펄스 IL을 보충하기 위해 값 k로 주기적으로 초기화된다.
도 6a는 도 6에 도시되는 제 3 선택적 실시예의 예로서, 1 Hz의 주파수를 가지는 보조 제어 펄스 IL로부터 1/86.4 Hz의 평균 주파수에서 제 2 제어 펄스 I2가 발생되는 경우에 해당하고, 즉, (도 1에 도시되는 제 1 실시예에 따라) 주파수 분 할 회로(4)의 최종 이진 분할 단계 4.N(4.15)의 출력에 발생 수단(14)이 연결되는 경우에 해당한다.
보조 제어 펄스 IL의 주파수와 제 2 제어 펄스의 주파수간의 분할비는 이 경우에 86.4와 같다.
따라서 제 1 카운터(241)는 n+1=87의 카운터로 형성된다. 보오나 숫자의 보조 제어 펄스 IL에 상응하는 시작값 k=3으로 매 432초마다 제 1 카운터(241)가 초기화되어야 한다. 이를 위해, 제 2 카운터(244)가 m=5의 카운터로 형성되고, 초기화 회로(246)는 시작값으로 제 1 카운터(241)의 첫 번째 두 단계에 값 k=3을 부여하도록 배열된다.
432초의 한 주기동안, 제 1 카운터(241)는 435개의 펄스를 카운팅한다. 5개의 제어 펄스 I2는 432초의 한 주기동안 제 1 카운터(241)의 출력에서 공급된다. 즉, 1/86.4 Hz의 평균 주파수에서 공급된다.
본 예에서, 87과 5의 카운터는 7비트 및 3비트 카운터를 각각 필요로한다.
본 발명의 범위를 벗어나지 않으면서 본 발명에 따르는 시계에 여러 수정 및 개선점이 추가될 수 있다. 따라서, H-M-S나 십진법을 바탕으로 하는 추가적인 시간 관련 데이터를 형성하고 디스플레이하도록 추가적인 디스플레이 수단이 제공될 수 있다.

Claims (17)

  1. 제 1 시간 관련 데이터 아이템(H1)과 제 2 시간 관련 데이터 아이템(H2)을 디스플레이시키는 전자식 시계로서, 상기 제 1 시간 관련 데이터 아이템(H1)은 시-분-초(H-M-S) 시스템을 바탕으로하고, 이 시계는 N개의 이진 분할 단계(4.1~4.N)를 포함하는 주파수 분할 회로(4)에 펄스를 공급하기 위한 시간 베이스(2)를 포함하며, 상기 주파수 분할 회로(4)는 상기 제 1 시간 관련 데이터 아이템(H1)을 형성하고 디스플레이하는 제 1 제어 펄스(I1)를 공급하며, 상기 시계는 시간 베이스(2)로부터 발생하는 보조 제어 펄스(IL)로부터 제 2 제어 펄스(I2)를 공급하도록 배열되는 발생 수단(14)을 추가로 포함하고, 상기 제 2 제어 펄스(I2)는 상기 제 2 시간 관련 데이터 아이템(H2)을 형성시키고 디스플레이시키며,
    상기 제 2 시간 관련 데이터 아이템(H2)은 하루를 1,000으로 나눈 시간단위로 표현하는 십진법 시스템을 바탕으로 하고, 상기 제 2 시간 관련 데이터 아이템(H2)은 상기 제 1 시간 관련 데이터 아이템(H1)과 혼동되지 않도록 세자리로 디스플레이되는 것을 특징으로 하는 전자식 시계.
  2. 제 1 항에 있어서, 상기 발생 수단(14)은 지정 순서에 따라 서로 이어지는 n 및 n+1개의 보조 제어 펄스(IL)에 카운팅 연산으로 형성되는 카운팅 순서에 따라 보조 제어 펄스(IL)를 순차적으로 카운팅하도록 배열되어, 십진법에 바탕한 제 2 시간 관련 데이터 아이템(H2)을 형성시키는 평균 주파수에서 제 2 제어 펄스(I2)를 상기 발생 수단(14)이 공급하게 하고, 이때, n은 상기 제 2 제어 펄스(I2) 주파수에 대한 상기 보조 제어 펄스(IL) 주파수의 분할비 바로 아래의 정수값인 것을 특징으로 하는 전자식 시계.
  3. 제 2 항에 있어서, n 및 n+1개의 보조 제어 펄스(IL)에 대한 상기 카운팅 연산은 지정 순서에 따라 서로 진행되어, 제 2 제어 펄스(I2)가 최소의 시간 오차로 공급되는 것을 특징으로 하는 전자식 시계.
  4. 제 2 항 또는 3 항에 있어서, 상기 카운팅 순서는 카운팅 연산의 수와 같은 엔트리를 포함하는 표로 구성되는 것을 특징으로 하는 전자식 시계.
  5. 제 4 항에 있어서, 이진값 '0' 은 n개의 보조 제어 펄스(IL)가 카운팅되어야함을 나타내고 이진값 '1' 은 n+1개의 보조 제어 펄스(IL)가 카운팅되어야 함을 나타내는, 이진 워드로 상기 표가 형성되는 것을 특징으로 하는 전자식 시계.
  6. 제 4 항에 있어서, 상기 표의 엔트리는 상기 제 2 시간 관련 데이터 아이템(H2)의 값을 포함하는 레지스터를 이용하여 인덱싱되는 것을 특징으로 하는 전자식 시계.
  7. 제 5 항에 있어서, 상기 표의 엔트리는 상기 제 2 시간 관련 데이터 아이템(H2)의 값을 포함하는 레지스터를 이용하여 인덱싱되는 것을 특징으로 하는 전자식 시계.
  8. 제 2 항 또는 3 항에 있어서, n 또는 n+1 개의 보조 제어 펄스(IL)의 상기 카운팅 연산이 상기 제 2 시간 관련 데이터 아이템(H2)의 값을 포함하는 레지스터를 이용하여 결정되는 것을 특징으로 하는 전자식 시계.
  9. 제 1 항에 있어서,
    상기 발생 수단(14)은 제 1 카운터(141)와 억제 수단(142)을 포함하고, 상기 제 1 카운터(141)는 n개의 제어 펄스(IL)를 카운팅하도록 배열되며, 상기 억제 수단(142)은 상기 제 1 카운터(141)의 상향(상류)에서 k개의 보조 제어 펄스(IL)를 주기적으로 억제하도록 배열되어, 십진법에 바탕한 상기 제 2 시간 관련 데이터 아이템(H2)을 형성시키는 평균 주파수에서 상기 제 1 카운터(141)가 상기 제 2 제어 펄스(I2)를 공급하고, 이때 n은 상기 제 2 제어 펄스(I2)의 주파수에 대한 상기 보조 제어 펄스(IL) 주파수의 분할비 바로 아래의 정수인 것을 특징으로 하는 전자식 시계.
  10. 제 9 항에 있어서, 상기 억제 수단(142)은 제 2 카운터(144), 로직 감지 회로(146), 그리고 AND 로직 게이트(148)를 포함하며, 상기 제 2 카운터(144)는 m개의 보조 제어 펄스(IL)를 카운팅하도록 배열되고, 상기 로직 감지 회로(146)는 상기 제 2 카운터(144)의 k 중간 상태들을 감지하도록 상기 제 2 카운터(144)에 연결되며, 상기 AND 로직 게이트(148)는 두 입력을 가지는 데, 한 입력은 역전되어 상기 로직 감지 회로(146)의 출력에 연결되고, 다른 한 개의 입력은 상기 보조 제어 펄스(IL)를 수신하며, 상기 로직 감지 회로(146)는 k 중간 상태들 중 한 개가 감지될 때 AND 로직 게이트(148)를 차단하는 억제 신호를 전송하여, 한 개의 보조 제어 펄스(IL)가 상기 제 1 카운터(141)의 상향에서 억제되는 것을 특징으로 하는 전자식 시계.
  11. 제 10 항에 있어서, 상기 k 중간 상태들은 서로로부터 동거리가 되도록 선택되는 것을 특징으로 하는 전자식 시계.
  12. 제 1 항에 있어서,
    상기 발생 수단(14)은 제 1 카운터(241)와 억제 수단(242)을 포함하며, 상기 제 1 카운터(241)는 n+1개의 보조 제어 펄스(IL)를 카운팅하도록 배열되고, 상기 억제 수단(242)은 상기 제 1 카운터(241)에 연결되어 보완 숫자의 보조 제어 펄스(IL)에 상응하는 값 k로 상기 제 1 카운터(241)를 주기적으로 초기화하도록 배열되며, 그래서 십진법에 바탕한 상기 제 2 시간 관련 데이터 아이템(H2)을 형성시키는 평균 주파수에서 상기 제 1 카운터(241)가 제 2 제어 펄스(I2)를 공급하고, 이때 n+1은 상기 제 2 제어 펄스(I2) 주파수에 대한 상기 보조 제어 펄스(IL) 주파수의 분할비 바로 위 정수인 것을 특징으로 하는 전자식 시계.
  13. 제 12 항에 있어서, 상기 초기화 수단(242)은 m개의 제 2 제어 펄스(I2)를 카운팅하기 위해 배열되는 제 2 카운터(244)와, 상기 제 1 카운터(241)에 연결되는 초기화 회로(246)를 포함하고, 상기 제 2 카운터(244)는 매 m개의 제 2 제어 펄스(I2)마다 상기 초기화 회로(244)에 신호를 제공하여, 상기 제 1 카운터(241)가 값 k로 초기화되는 것을 특징으로 하는 전자식 시계.
  14. 제 1 항에 있어서, 상기 보조 제어 펄스(IL)는 상기 주파수 분할 회로(4)의 이진 분할 단계(4.1~4.N)의 하나(4.L)의 출력에서 공급되는 것을 특징으로 하는 전자식 시계.
  15. 제 1 항에 있어서, 상기 보조 제어 펄스(IL)는 상기 발생 수단(14)의 상향(상류)에서 상기 주파수 분할 회로(4) 다음에 연결되는 N*개의 추가 이진 분할 단계(4.N+1~4.N+N*)의 출력에서 공급되는 것을 특징으로 하는 전자식 시계.
  16. 제 1 항에 있어서, 상기 발생 수단(14)은 1/8.64 Hz의 평균 주파수에서 상기 제 2 제어 펄스(I2)를 공급하는 것을 특징으로 하는 전자식 시계.
  17. 제 1 항에 있어서, 상기 발생 수단(14)은 1/86.4 Hz의 평균 주파수에서 상기 제 2 제어 펄스(I2)를 공급하는 것을 특징으로 하는 전자식 시계.
KR1020017002402A 1998-08-28 1999-08-24 십진법에 바탕한 시간 관련 데이터 아이템을 포함하는 전자식 시계. KR100633676B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH1764/98 1998-08-28
CH176498 1998-08-28

Publications (2)

Publication Number Publication Date
KR20010072963A KR20010072963A (ko) 2001-07-31
KR100633676B1 true KR100633676B1 (ko) 2006-10-11

Family

ID=4218029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017002402A KR100633676B1 (ko) 1998-08-28 1999-08-24 십진법에 바탕한 시간 관련 데이터 아이템을 포함하는 전자식 시계.

Country Status (13)

Country Link
US (1) US6809993B1 (ko)
EP (1) EP1114357B1 (ko)
JP (1) JP4528444B2 (ko)
KR (1) KR100633676B1 (ko)
CN (1) CN1244030C (ko)
AT (1) ATE294968T1 (ko)
AU (1) AU754626B2 (ko)
CA (1) CA2348715C (ko)
DE (1) DE69925136T2 (ko)
ES (1) ES2242410T3 (ko)
HK (1) HK1040782B (ko)
TW (1) TW535036B (ko)
WO (1) WO2000013067A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498373B2 (en) * 2001-02-07 2009-03-03 Roehm Gmbh & Co. Kg Hot sealing compound for aluminum foils applied to polypropylene and polystyrene
TW517180B (en) * 2001-02-23 2003-01-11 Swatch Group Man Serv Ag Timepiece with analogue display of time related information based on a decimal system
KR20030070482A (ko) * 2002-02-25 2003-08-30 박소현 25 시간 시계
TWI269129B (en) * 2002-07-25 2006-12-21 Eta Sa Mft Horlogere Suisse Event planner timepiece
US7136326B1 (en) * 2004-02-19 2006-11-14 Smith Kelly S Watch
USD668556S1 (en) * 2011-05-23 2012-10-09 Swatch Ag (Swatch Sa) (Swatch Ltd) Wristwatch
US20130128705A1 (en) * 2011-11-18 2013-05-23 John David Jones Devices for quantifying the passage of time
US8842499B2 (en) * 2011-11-18 2014-09-23 DS Zodiac, Inc. Devices for quantifying the passage of time
USD735589S1 (en) * 2012-02-28 2015-08-04 Movado Llc Watch case
AU349928S (en) * 2013-02-08 2013-07-29 Swatch Ag Swatch Sa Swatch Ltd Watch case
US9594352B2 (en) * 2013-07-16 2017-03-14 Kevin McGrane Minute countdown clock
AU352809S (en) * 2013-07-19 2013-12-09 Swatch Ag Swatch Sa Swatch Ltd Watchcase
CA154730S (en) * 2013-09-17 2014-10-14 Swatch Ag Watchcase
EP2916193B1 (fr) * 2014-03-06 2016-07-27 EM Microelectronic-Marin SA Base de temps comprenant un oscillateur, un circuit diviseur de fréquence et un circuit d'inhibition d'impulsions de cadencement
USD732986S1 (en) * 2014-03-07 2015-06-30 Omega Ltd. Watch
AU359665S (en) * 2014-09-12 2014-12-18 Swatch Ag Swatch Sa Swatch Ltd Watchcase
USD760606S1 (en) * 2015-02-20 2016-07-05 Swatch Ltd Watchcase

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926400A (en) * 1989-11-30 1990-05-15 Morton Rachofsky Combined twenty-four (24)/twenty-five (25) hour clock
WO1999038053A1 (en) * 1998-01-24 1999-07-29 Universal Time Ltd. Time measurement device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3284715A (en) 1963-12-23 1966-11-08 Rca Corp Electronic clock
US3777471A (en) 1971-08-27 1973-12-11 Bulova Watch Co Inc Presettable frequency divider for electronic timepiece
US4175378A (en) * 1974-02-19 1979-11-27 Shelton Vernon E Decimal timekeeping instrument
JPS5113279A (ko) 1974-07-11 1976-02-02 Suwa Seikosha Kk
US4185452A (en) * 1976-07-08 1980-01-29 Arihiko Ikeda Digital time display system
US4413350A (en) * 1981-01-12 1983-11-01 General Datacomm Industries, Inc. Programmable clock rate generator
JPS59215127A (ja) * 1983-05-20 1984-12-05 Seiko Instr & Electronics Ltd 信号合成回路
FR2622315A1 (fr) * 1987-10-26 1989-04-28 Perpes Georges Cadran d'horlogerie permettant la lecture simultanee de l'heure selon le systeme decimal et le systeme duodecimal
GB2274004A (en) 1992-12-30 1994-07-06 Nigel Coole A timepiece.
US5444674A (en) * 1994-06-08 1995-08-22 Sellie; Clifford N. Hand held decimal timer with improved frequency division
US5771180A (en) * 1994-09-30 1998-06-23 Apple Computer, Inc. Real time clock and method for providing same
US6579004B1 (en) * 1999-10-12 2003-06-17 Romanson Watch Co., Ltd. Internet clock
TW517180B (en) * 2001-02-23 2003-01-11 Swatch Group Man Serv Ag Timepiece with analogue display of time related information based on a decimal system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926400A (en) * 1989-11-30 1990-05-15 Morton Rachofsky Combined twenty-four (24)/twenty-five (25) hour clock
WO1999038053A1 (en) * 1998-01-24 1999-07-29 Universal Time Ltd. Time measurement device

Also Published As

Publication number Publication date
US6809993B1 (en) 2004-10-26
CA2348715A1 (en) 2000-03-09
HK1040782A1 (en) 2002-06-21
AU754626B2 (en) 2002-11-21
ES2242410T3 (es) 2005-11-01
JP2002523788A (ja) 2002-07-30
WO2000013067A1 (fr) 2000-03-09
ATE294968T1 (de) 2005-05-15
DE69925136D1 (de) 2005-06-09
KR20010072963A (ko) 2001-07-31
EP1114357B1 (fr) 2005-05-04
HK1040782B (zh) 2006-10-13
DE69925136T2 (de) 2006-03-02
EP1114357A1 (fr) 2001-07-11
CN1316069A (zh) 2001-10-03
CA2348715C (en) 2006-03-14
CN1244030C (zh) 2006-03-01
JP4528444B2 (ja) 2010-08-18
AU5275999A (en) 2000-03-21
TW535036B (en) 2003-06-01

Similar Documents

Publication Publication Date Title
KR100633676B1 (ko) 십진법에 바탕한 시간 관련 데이터 아이템을 포함하는 전자식 시계.
US3777471A (en) Presettable frequency divider for electronic timepiece
US4120040A (en) Electronic calculator
GB1572562A (en) Multi-function temepiece
US3889458A (en) Electronic clock devices
US4330840A (en) Multi-function electronic digital watch
US4502790A (en) Electronic timepiece
US4821248A (en) World timepiece
US4068462A (en) Frequency adjustment circuit
US4272836A (en) Alarm timepiece
US4072005A (en) Clock device
US4374622A (en) Digital alarm timepiece with setting pointer
US4102122A (en) Electronic watch
US4182108A (en) Electronic timepiece correction circuit
US4117657A (en) Electronic timepiece calendar circuit
US4192135A (en) Portable electronic device
US4280207A (en) Electronic timepiece and digital display therefor
JP2018169362A (ja) カウンタ回路
JPS6359474B2 (ko)
WO1999038053A1 (en) Time measurement device
SU1582177A1 (ru) Электронные часы
SU1508097A1 (ru) Устройство дл измерени суточного хода часов
JPS6041752B2 (ja) デイジタル式報時時計
SU526850A1 (ru) Устройство измерени времени с цифровой индикацией
JPS6051668B2 (ja) 電子時計の計時情報修正装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 13

EXPY Expiration of term