SU1508097A1

SU1508097A1 - Устройство дл измерени суточного хода часов

Info

Publication number: SU1508097A1
Application number: SU874295923A
Authority: SU
Inventors: Олег Евгеньевич Горбунов
Original assignee: Львовский политехнический институт им.Ленинского комсомола
Priority date: 1987-08-10
Filing date: 1987-08-10
Publication date: 1989-09-15

Abstract

Изобретение относитс к измерительной технике и может быть использовано дл измерени погрешности хода часов в услови х часовых мастерских при наладке нестандартного оборудовани . Цель - расширение функциональных возможностей устройства за счет измерений погрешности хода часов с любым стандартным периодом колебаний баланса. Устройство содержит датчик 1 временных интервалов, счетчик 2 временных интервалов, блок 3 управлени , блок 4 определени погрешности, коммутатор 5, делитель 6 с переменным коэффициентом делени , генератор 7 опорной частоты, преобразователь 8 двоично-дес тичного кода в дес тичный и блок 9 цифровых индикаторов. Введение делител 6 с переменным коэффициентом делени и блока 3 управлени позвол ет измер ть мгновенный суточный ход дл часов с любым стандартным периодом колебаний баланса. 6 ил.

Description

сл

о

00

о

QD 41

Изобретение относитс к измерительной технике и может быть использовано дл измерени погрешности хода часов.

Целью изобретени вл етс расширение функциональных возможностей устройства за счет измерений погреш- ;ности хода часов с любым стандартным |периодом колебаний баланса.

: На фиг. 1 представлена блок-схема Предлагаемого устройства дл измерени суточного хода часов; на фиг. 2 - схема коммутатораi на фиг. 3 - схема {делител с переменным коэффициентом делени ; на фиг. 4-6 - временные диаграммы , иллюстрирующие работу устройства , при частоте колебаний баланса., равной эталонной (Т ), меньше эталонной (Т .) и больше эталонной (Т Т,) соответственно.

. Устройство содержит датчик 1 временных интервалов, счетчик 2 времен- ных интервалов, блок 3 управлени , блок 4 определени погрешности, коммутатор 5, делитель 6 с переменным коэффициентом делени , генератор 7 опорно частоты, преобразователь 8 двоично- дес тичного кода в дес тичный, блок 9 цифровых индикаторов.

Коммутатор состоит из RS-триггеров 10 и- 11, элемента 3 И-НЕ 12, элемента

2И-НЕ 13, элемента НЕ 14, элемента

3И-НЕ 15 и линии 16 задержки.

Вьпсод датчика 1 временных интерна- лов соединен с входом счетчика 2 временных интервалов. Первый выход счетчика 2 подключен к первому входу блсэка 4 определени погрешности, второй выход - к первому входу коммута- тора 5, третий выход - к второму входу коммутатора 5.

Выход блока 3 управлени подключен к первому входу делител 6 с переменным коэффитщентом делени . Второй вход делител 6 с переменным Фэффи- циентом делени подключен к выходу генератора опорной частоты, а выход делител 6 с переменным коэффициентом . делени через элемент И 17 подключен к третьему входу коммутатора 5. Пер вый выход коммутатора 5 подключен к второму входу блока 4 определени погрешности, второй выход коммутатора 5 подключен к третьему входу блока 4 определени погрешности, второй выход которого подключен к первому входу преобразовател 8 двоично-дес тичного кода в дес тичный.

.

20

IQ

с й

;

д, 55

30

50

Выход 3 коммутатора 5 подключен к второму входу преобразовател 8 двоично-дес тичного кода в дес тич- ный, выход 4 коммутатора 5 подключен к третьему входу преобразовател 8 двоично-дес тичного кода в дес тичный , выход которого подключен к входу блока 9 цифровых индикаторов.

Первый выход блока 4 определени погрешности соединен с третьим входом коммутатора 5, п тый выход которого соединен с входом генератора 7 опорной частоты.

Пр мой выход RS-триггера 10 соединен с вторым входом элемента 3 И-НЕ

12и вторым входом элемента ЗИ-НЕ 15. Инверсный выход RS-триггера 10

соединен с входом линии 16 задержки; а пр мой выход RS-триггера 11 подключен к первому входу элемента ЗИ-НЕ 12. Инверсный, выход RS-триггера 11 соединен с третьим входом элемента ЗИ-НЕ 15, а выход элемента 2И-НЕ

13подключен к R-входу RS-триггера 11. Выход элемента НЕ 14 соединен с вторьм входом элемента 2И-НЕ 13, а S-вход RS-триггера 10 подключен к S-входу RS-триггера 11 и вл етс первым входом коммутатора 5. R-вход

iR S-триггера 10 вл етс вторым вхо- дом коммутатора 5. а инверсный выход RS-триггера 10 вл етс п тым выходом коммутатора 5. Третий вход элемента ЗИ-НЕ 12 соединен с первым входом ЗИ-НЕ 15 и входом элемента НЕ 14 и вл етс третьим выходом коммутатора 5. Первый вход элемента 2И-НЕ 13 вл етс третьим входом коммутатора 5, выход элемента ЗИ-НЕ 12 - первым выходом коммутатора 5, выход элемента ЗИ-НЕ 15 - вторым выходом коммутатора 5 пр мой выход RS-триггера 11 - третьим выходом коммутатора 5, выход линии 16 задержки - четвертым выходом коммутатора 5.

Устройство работает следуюшим. образом.

При частоте колебаний баланса, равной эталонной (фиг 4). первый выделенный импульс, баланса часов с выхода датчика 1 временных интервалов ,(от часов, положенных на датчик 1), поступает на вход счетчика 2 временных интервалов (крива 18+ 0), ас .первого выхода счетчика 2 временных интервалов напр жение О поступает на первый вход блока 4 определени погрешности (крива 19, t 0), запит

сыва в него значение двоично-дес тичного кода интервала эталонного времени. Этот код равен 86ДОО (1000 0110 0100 0000) и представл ет собой число секунд в сутках. Значение его по времени равно интервалу 2,5Т (между вторым и седьмым импульсами баланса часов, как показано на фиг. 4).

Второй выделенный импульс баланса часов, поступивший на вход счетчика 2 временных интервалов (крива 18, t 0,5Т), поступает с второго выхода счетчика 2 временных интервалов в виде напр жени О на первый вход коммутатора 5 (крива 20, t 0,5Т) и переключает RS-триггеры 10 и 11. При этом напр жение 1 с пр мого выхода RS-триггера 10 поступает на вторые входы элементов ЗИ-НЕ 12 и 15, а напр жение 1 с пр мого выхода RS-триггера 11 поступает на первый вход элемента ЗИ-НЕ 12. С инверсного выхода RS-триггера 11 напр жение О поступает на третий вход элемента ЗИ-НЕ 15, ас инверсного выхода RS- триггера 10 (п тый выход коммутатора 5) на вход генератора 7 опорной частоты поступает напр жение О (крива 28, t 0,5Т), включа генератор 7.

Генератор 7 опорной частоты состоит из задающего генератора, частота которого стабилизирована кварцевым резонатором, и выходного каскада.

Последовательность импульсов от генератора 7 опорной частоты поступает на вход 3 коммутатора 5 через дели 1тель 6 с переменным коэффициентом делени , работа которого описываетс выражением

BblV

где М G2Е2

П2

С2 -ь

+ В2 + А2

Символами А, В, С, D, Е, G условно обозначены управл ющие входы эле- мента пересчета импульсов делител 6 с переменным коэффициентом делени ,

В качестве элемента пересчета импульсов может быть использована, .например, микросхема типа К155ИЕ8. Задача делител 6 с переменным коэффициентом делени - обеспечение на входе 3 коммутатора 5 пачки и пyльcoв в количестве 86400 за врем измерительного интервала (2,5Т) независимо от величины периода Т колебаний балан

са исследуемого механизма. Эта задача решаетс выбором частоты колебаний генератора 7 опорной частоты, равной 1228800 Гц, и выбором коэффициента делени ; М дл каждого из заданнь х периодов Т.

Значение коэффициентов приведены в таблице.

Количество импульсов за измерительный интервал определ етс :

N

-6Х

2,5Т.

5

0

5

0

5

0

5

0

5

Иэ таблицы видно, что значение N дл периода Т 0,2с соответствует требовани м определени погрешности Г с/сут,в то врем ,как дл остальных периодов эта величина в 10 раз больше. Дл приведени в соответст- . - вие величины N дл любого Т на выходе элемента пересчета импульсов предусмотрен двоично-дес тичный счетчик и мультиплексор, обеспечивающие решение поставленной задачи.

Дл удобства рассмотрени работы устройства предположим, что период колебани баланса исследуемого механизма равен 0,4 си с вьпсода делител 6 с переменными коэффициентом делени на третий вход гмента ЗИ-НЕ 12 и первый вход элемента ЗИ-НЕ 15 (на четвертый вход коммутатора 5) поступает последовательность импульсов частотой 86400 Гц (крива 21, t 0,5Т). Эти импульсы через третий вход и выход элемента ЗИ-НЕ 12 поступают с первого выхода коммутатора 5 на второй вход блока 4 определени погрешности (крива 22, от t 0,5Т ;до t ЗТ). В блоке 4 определени погрешности начинаетс уменьшение (вычитание) записанного кода эталонного времени, которое стремитс к нулю. На выходе элемента ЗИ-НЕ 15 присутствует напр жение 1 (крива 23), так как на третий вход элемента ЗИ-НЕ 15 поступает О.

С поступлением седьмого импульса баланса часов на вход счетчика 2 временных интервалов (крива 18, t ЗТ) на третьем вьгходе счетчика 2 временных интервалов по вл етс напр жение О, которое поступает на второй вход коммутатора 5 (крива 24, - ЗТ) и переключает RS-триггер 10. С пр мого выхода RS-триггера 10 напр жение О поступает на второй вход

элемента ЗИ-НЕ 12 мента ЗИ-НЕ 15.

Напр жение 1. да RS-триггера 10

и второй вход эле15

20

с инверсного выхо- поступает через п тый выход коммутатора 5 на вход генератора 7 опорной частоты и запрещает поступление импульсов опорной частоты на четвертый вход коммутатора 5 (t ЗТ, кривые 28 и 21), От- д ключение генератора 7 опорной частоты происходит в момент, когда в блоке 4 определени погрешности остаетс код нулевой погрешности. Напр жение 1 :С первого выхода блока 4 определени j погрешности поступает на четвертый ВХОД коммутатора 5 (крива 25. t ЗТ) ,. это вызывает переключение RS-триггера 11, так как в этот момент времени на выходе элемента НЕ 14 присутствует напр жение 1,

Напр жение О с пр мого выхода RS-триггера 11 поступает через третий выход коммутатора 5 на второй вход преобразовател 8 (крива 27. t ЗТ) 25 Код + нулевой погрешности с второго выхода блока 4 определени погрешности поступает на первый вход преобразовател 8 двоично-дес тичного.кода в дес тичный, а с четвертого выхода п коммутатора 5 (выход линии 16 задержки ) напр жение 1 поступает на третий вход преобразовател 8 (крива 26, t ЗТ), занес в оперативную пам ть код + нулевой погрешности. Этот код, преобразованный в дес тичное значение , поступает с выхода преобразовател 8 на вход блока 9 цифровых индикаторов .. Оператор прочитьгоает; на цифровых индикаторах блока 9 информацию , .соответствуки ю нулевой погрешности хода часов,

В состав преобразовател 8 двоично-дес тичного кода в дес тичный вход т дешифратор и регистры -с п арал-- лельными входами. При этом выходы регистров соединены с выходами дешифраторов . Регистры выполн ют функцию оперативной пам ти, что исключает мелькание показаний на индикаторах ,блока 9 во врем измерительного ин (Тервала. Вторым входом преобразовате-г

л 8 вл етс С-вход В-триггерЗ имеющего как пр мой, так и инверсный выходы. Выходы D-триггера подключены к входам высоковольтных ключей. Данный D-триггер служит дл запоминани и индикации знака погрешности в конце гщкла измерени . Третьим входом

35

40

45

./ 50

55

15

20

д 25 п й

35

40

45

50

55

преобразовател 8 двоично-дес тичного кода в дес тичный вл етс вход занесени информации в регистры оперативной пам ти. Код погрешности с второго выхода блока 4 определени погрешности поступает на первый вход преобразовател 8 (информационные входы регистров). При подаче на третий вход преобразовател 8 напр жени 1 (крива 26, t ЗТ) код и знак погрешности занос тс в оперативную пам ть. Преобразованные дешифраторами из двоично-дес тичного кода в дес тичный код и знак погрешности поступают с выхода преобразовател 8 на вход блока 9 цифровых индикаторов .

На фиг. 5 представлены временные диаграммы работы устройства, когда период колебаний баланса исследуемого часового механизма-меньше эталонного. С поступлением седьмого импульса баланса часов на вход счетчика 2 временных интервалов (крива 18, t ЗТ) на третьем выходе счетчика 2 временных интервалов по вл етс напр жение О, которое поступает на второй вход коммутатора 5 (крива 24. t ЗТ) и переключает RS-триггер 10. Это вызывает запрещение поступлени импульсов через первый выход коммутатора 5 на второй вход блока 4.

Напр жение 1 с п того выхода коммутатора 5 (крива 28, t - ЗТ) вызывает запрещение поступлени импульсов опорной частоты на третий вход коммутатора 5 (крива 21, t ЗТ). В блоке 4 определени погрешности ос- ,таетс код погрешности, который с второго выхода блока 4 определени погрешности поступает на первый вход преобразовател 8 двоично-дес тичного кода в дес тичный.

На второй вход преобразовател 8 с третьего выхода коммутатора 5 пос- тупает напр жение 1 (крива 27, t «г: ЗТ) , определ ющее знак погрешности , С четвертого выхода коммутатора 5 напр жение 1 поступает на третий вход преобразовател 8 двоично- дес тичного код а в дес тичный (крива 26, t iЗТ) , записав в оперативную пам ть код и знак + погрешности . С вькода преобразовател 8 дей - тичное значение и знак погрешности поступает на вход блока 9 цифровых индикаторов.

Оператор прочитывает на цифровых индикаторах блока 9 числовое значение погрешности хода часов со знаком +V

На фиг. 6 приведены временные диаг раммы работы устройства, когда период колебани баланса исследуемого часового механизма больше эталонного. В этом случае нулевой код в блоке А опр гделени погрешности по вл етс раньше поступлени седьмого импульса баланса часов. В момент по влени нулевого кода в блоке 4 определени погрешности на первом выходе блока 4 определени погрешности по вл етс напр жение 1 (крива 25, t ЗТ) , которое поступает чере вход коммутатора 5 на первый вход элемента 2 И- НЕ 13. Импульс опорной частоты своим отрицательным перепадом (крива 21, t ЗТ) переводит элемент НЕ 14 в состо ние 1.

На выходе элемента 2И-НЕ 13 по вл етс напр жение О, которое переключает R S-триггер 11 . Напр жение О на пр мом выходе RS-триггера 11 запрещает прохождение импульсов опорной частоты через элемент ЗИ-НЕ 12, На первом выходе коммутатора 5 присутствует напр жение 1 (крива 22, t ЗТ). Напр жение 1 на инверсном выходе RS-триггера 11 разрешает про - хождение импульсов опорной частоты через логический элемент ЗИ-НЕ 15. Эти импульсы опорной частоты с второго выхода коммутатора 3 (крива 23, t ЗТ) поступают на третий вход блока 4 определени погрешности, записыва код погрешности. С поступлением седьмого импульса баланса часов на входе счетчика 2 временных интервалов (крива 18, t ЗТ) на третьем выходе счетчика 2 временных интервалов по вл етс напр жение О, которое поступает на второй вход коммутатора 5 (крива 24, t ЗТ) и переключает RS-триггер 10. Напр жение О с пр мого выхода RS-триггера 10 поступает на вторые входы элементов 3PI-HE 12 и 15. Это вызывает прекращение импульсов опорной частоты с второго выхода коммутатора 5 на третий вход блока 4 (крива 23, t ЗТ). С инверсного выхода RS-триггера 10 напр жение 1 поступает через п тый

коммутатора 5 на вход генерато ра 7 опорной частоты (крива 26, t j ЗТ). Это вызывает прекращение пос- . туплени импульсов опорной частоты

0

5

0

5

0

5

на четвертый вход KOhtM raropa 5 (крн-- ва 21, t ЗТ).

Записанный в блоке 4 определени погрешности код погрешности поступает с второго выхода блока 4 определени погрешности на первый вход преобразовател 8 двоично-дес тичного кода в дес тичный. На второй вход преобразовател 8 с третьего выхода - тора 5 поступает напр жение О (крива 27, t ЗТ). С четвертого выхода когймутатора 5 напр жение 1 поступз- ет на третий вход преобразовател 8 двоично-дес тичного кода в дес тичный (крива 26, t ЗТ), записыва в one- ративнуто пам ть код и знак - погрешности . Дес тичное значение кода н знак погрешности с выхода преобразовател 8 поступают на вход блока 9 цифровых индикаторов.

Оператор прочитывает на цифровых индикаторах блока 9 числовое значение погрешности хода часов со знаком -.

Восьмой импульс баланса часов соответствует первому .импульсу нового цикла работы устройства.

Таким образом, введение де.т5ител 6 с переменным козфф1гцпентом Ae;j:e- ни и блока 3 },шравл ни и дополдчк-- тельных св зей позвол ет расширить область применени устройства дл: измерени суточного хода часов на часовые механизмы с любьм стандартным периодом колебаний баланса о

Формула и 3 о б р е т

к к

40

45

50

55

Устройство дл измерени суточного хода часов, содержащее датчик временньгх интервалов,счетчик временных интервалов , коммутатор, блок определени погрешности, генератор опорной частоты , преобразователь двоично-дес тичного кода в дес тичный и блок )диф- ровых индикаторов, причем выход датчика временных интервалов соединен с входом счетчика BpeMeKHbD--: иктервалов,, перВБШ выход которого подключен к первом входу блока огфеделени погрешности , а второй и третий выходы подсоединены с первому и втором}; входам коммутатора, соответственно,, первый и второй выходы коммутатора сое дннены соответственно со вторьгм - и третьим входами блока определени погрешности, первый выход которого подключен к тpeтьe fy входу

тора, а второй - к первому входу преобразовател двоично-дес тичного кода в дес тичный, второй и третий входы которого соединены соответственно с третьим и четвертым выходами коммутатора , выход подключен к входу блока цифровых индикаторов., а вход генератора опорной частоты соединен с п тым выходом коммутатора, о т ли - чающеес тем, что, с целью расширени функциональных возможнос

тей за счет измерени погрешности хода часов с лю бым стандартньгм периодом колебаний баланса, в него введены делитель с переменным коэффидаентом делени и блок управлени , при этом вьпсод генератора опорной частоты соединен с информационным входом делите- 4л , управл ющий вход которого подклю- чен к выходу блока управлени , а выход - к четвертому входу коммутатора .

Т, с Г 0,2 1 0,33 I 0,36 Г 0,4 Т 0,5Г 0,6

. ™ - «в-1Т--Г- « .п -- ™

М

54

50

4 / 2

54 5

45

36

30

3

Фив2

Фиг4

Claims

Формула изобретения

Устройство для измерения суточного хода часов,содержащее датчик временных интервалов,счетчик временных интервалов, коммутатор, блок определения погрешности, генератор опорной частоты, преобразователь двоично-десятичного кода в десятичный и блок цифровых индикаторов, причем выход датчика временных интервалов соединен с. входом счетчика временных интервалов., первый выход которого подключен к первому входу блока определения погрешности, а второй и третий выходы подсоединены с первому и второму входам коммутатора, соответственно, первый и второй выходы коммутатора соединены соответственно со вторым и третьим входами блока определения погрешности, первый выход которого подключен к третьему входу коммута™

1 1 тора, а второй - к первому входу преобразователя двоично-десятичного кода в десятичный, второй и третий входы которого соединены соответственно с третьим и четвертым выходами коммутатора, выход подключен к входу блока цифровых индикаторов., а вход генератора опорной частоты соединен с пятым выходом коммутатора, о т ли чающееся тем, что, с целью расширения функциональных возможнос тей за счет измерения погрешности хода часов с любым стандартным периодом колебаний баланса, в него введены делитель с переменным коэффициентом деления и блок управления, при этом выход генератора опорной частоты соединен с информационным входом делите4ля, управляющий вход которого подклкМ чен к выходу блока управленйя, а выход - к четвертому входу коммутатора.

Т, с 0,2 0,33 0,36 0,5 0,6 М 9 54 50 45 36 30 f > Гц 172800 1036800 960000 864000 691200 576000 N ' 86400 86400 864000 864000 864000 864000

Фив.2

1508097- «гггттп/ to..............~~~..............ir:,

U „--1 I----------—----b=>-----;------------JLZZZZZZJ1__ ^U ‘ _t

Ul— ——^23 ,, ————-——-— ^ϋ ........... IΓ^24 аямавп.

——----——--——~^t ^U ^25 и ZZZ----- ...........—'—..............— </.- ......ή· —+,.(

4πγίπππππγ/« »u~~

0 >^Β!Ηβ^_Βββ|“ ^U —Ιί~.

U, *^етв^~

U . μιι,ιιι, ill Hl ιΗΜιιιι.ι _Oj —

У i i—i

IL

IL

J aP fl ilTi'T isrPisf ||^ '' *7g.

rr^3£_Й

--UW^V

-----t-r^f —Г~^«_л

----—

Фи&б ‘“Ί