KR100631902B1 - 무선 사설망용 비동기 복조기 - Google Patents

Abstract

본 발명은 심벌 검출 성능의 열화를 방지하면서, 연산량을 줄여, 회로를 간략화할 수 있는 무선 사설망용 비동기 복조기에 관한 것으로서, 복수의 지연시간을 이용하여 수신신호를 다중 미분하고, 이를 각 심벌에 대응하는 PN코드와 연산하여 상관관계를 연산하여 최대 상관관계를 갖는 PN코드의 대응 심벌을 수신신호의 심벌로 판정하는데 있어서, 상기 다중 미분 된 수신신호와 동일 방식으로 미분 된 PN 코드신호를 실수부/허수부끼리 각각 곱셈한 후 합산하여 상관관계를 구하도록 함으로서, 종래와 대비하여 연산량 및 사이즈를 줄이면서 거의 유사하거나 다소 개선된 수신 성능을 제공할 수 있도록 한다.

무선 사설망, WPAN, 비동기 복조기, PN코드, 미분, 비동기(noncoherent) 검출기

Description

무선 사설망용 비동기 복조기{Asynchronous demodulator for WPAN}

도 1은 종래 비동기 복조기의 개략 구성을 나타낸 블록도이다.

도 2a는 비동기 복조기에 있어서, 다중 미분기의 구성을 설명하는 회로도이다.

도 2b 및 도 2c는 비동기 복조기에 있어서, 종래 비동기 검출기 구성을 나타낸 도면이다.

도 3은 본 발명에 의한 비동기 복조기의 전체 구성을 보인 블럭도이다.

도 4의 (a)는 본 발명에 의한 비동기 복조기에 있어서, 비동기 검출기의 구성을 나타낸 것이고, (b)는 상기 비동기 검출기를 구성하는 제1~제3연산부의 상세 구성을 나타낸 것이다.

도 5는 본 발명에 의한 비동기 복조기의 성능 실험 결과를 나타낸 그래프이다.

* 도면의 주요 부분에 대한 부호의 설명 *

31 : 다중 미분기

32 : 타이밍추정기

33 : 비동기 검출기(noncoherent detector)

34 : 최대값 선택기

본 발명은 초소형, 저가격, 저전력 소비가 요구되는 무선사설망용 비동기 복조기에 관한 것으로서, 특히, 연산량을 줄여, 회로를 간략화하면서 심벌 검출 성능의 열화를 방지할 수 있는 무선 사설망용 비동기 복조기에 관한 것이다.

시간과 장소에 구애받지 않고 언제나 네트워크에 접속할 수 있는 통신환경을 나타내는 유비쿼터스(ubiquitous)가 제안되면서, 셀룰러 망과 같은 대형 통신망이 아닌 소규모의 무선 통신 시스템들, 예를 들어, WPAN, 센서네트워크, RFID 등에 대한 연구가 활발히 이루어지고 있다.

특히, WPAN, 센서네트워크 분야는 통신 성능뿐만 아니라 초소형, 저가격, 저전력 소비가 주 요구사항이 되고 있다. 따라서, 이러한 무선 통신 시스템에서는 기존의 통신성능이 중요시되는 셀룰러 통신 시스템이나 WLAN 시스템에서 사용되는 고성능, 고가의 부품을 그대로 적용하는데 어려움이 있다. 반대로, 가격을 낮추기 위해서 저가의 부품을 채택하는 경우, 큰 주파수 오차나 위상 오차가 발생할 수 있기 때문에 이에 대한 대책이 필요하다.

이에 큰 주파수 오차와 위상 오차를 갖는 통신 시스템 환경하에서, 우수한 성능을 구현할 수 있는 복조기가 연구되고 있다.

도 1은 주파수 오차 및 위상 오차를 보상할 수 있도록 제안된 다중 차동 비 동기 복조기(multiple differential noncoherent demodulator)를 나타낸다.

상기 도 1을 참조하면, 상술한 비동기 복조기는, 수신기의 IF 단(10)에서 출력되는 I/Q 수신신호에 각각 다중 지연을 주어 미분하는 다중 미분기(11)와, 상기 수신 신호에 대한 심벌 및 패킷 동기를 맞추기 위한 타이밍 추정기(timing estimator)(12)와, 상기 타이밍 추정기(12)의 시작 지시에 따라서 상기 다중 미분기(11)로부터 출력되는 미분된 수신 신호와 16개의 심벌에 대응하는 PN코드들과의 상관 관계를 산출하는 복수의 비동기 검출기(13)와, 상기 복수의 비동기 검출기(13)의 출력결과를 비교하여 최대 상관 결과값을 검출하고, 최대 상관 결과를 갖는 PN 코드의 심벌 (symbol)값을 수신신호의 심벌로 판정하는 최대값 선택기(14)로 이루어진다.

더 구체적으로 설명하면, 수신된 RF 신호는 수신기의 RF 단(도시 생략)에서 IF 신호로 주파수 변환된 후, 상기 IF 단(10)의 믹서를 통해 다시 기저대역의 I/Q 신호로 분리 변환된 후, 아날로그/디지털 변환기(A/D)를 거쳐 샘플링되어 디지털 형태로 복조기에 입력된다. 이때, 기저대역 신호가 아닌 IF 신호를 직접 아날로그/디지털변환기로 샘플링한 후, 기저대역 신호로 변환할 수도 있다.

이렇게 IF 처리되어 변환기로 입력된 수신신호(r(k))(여기서, k는 수신된 패킷의 시퀀스를 표시한다)는 복소신호로서, 실수부는 real{r(k)}로, 허수부는 imag{r(k)}로 나타낸다.

이후 상기 기저대역의 디지털 수신신호 real{r(k)}, imag{r(k)} 에 대한 복조처리가 수행되는데, 상술한 비동기 복조기는, 먼저, 다중 미분기(11)를 통해 기 설정된 시간(Tc, 2Tc, 3Tc)만큼 지연된 수신 신호와 현재의 수신 신호를 복소수 곱셈하여 미분값을 구한다. 도 2a는 상기 다중 미분기(11)의 연산 과정을 설명하는 도면으로서, IF 단으로부터 입력되는 수신신호 r(k)를 기설정된 복수의 지연시간 Tc, 2Tc, 3Tc을 갖는 지연기(211~213)로 각각 지연시킨 후, 곱셈기(217~219)에서 상기 Tc, 2Tc, 3Tc 만큼 지연된 각 수신신호를 현재 수신된 신호와 곱하여, 미분된 수신신호를 얻는다. 이때, 콘쥬게이트(conjugate)(214~215)는 수신신호가 복소신호이므로, 허수부의 부호를 변환시킴으로써, 복소신호에 대한 곱셈을 수행한다. 따라서, 상기 다중 미분기(11)로부터는 각각의 지연값이 서로 다른 복수의 미분신호, D_r,1Tc(k), D_r,2Tc(k), D_r,3Tc(k)가 출력된다.

이때, 상기 타이밍 추정기(12)는 상기 다중 미분기(11)의 출력신호중 최소 지연으로 미분된 수신신호 D_r,1Tc(k)를 이용하여, 심벌 동기 및 패킷 동기를 계산하여 상기 비동기 검출기(13)의 검출 시작을 지시한다.

상기 타이밍 추정기(12)의 시작지시에 따라서 동작하는 복수의 비동기 검출기(13)는 상기 복수의 미분 수신신호와 미분 PN코드신호를 연산하여 상관관계결과를 도출하는데, 종래의 구성은 도 2b 및 도 2c와 같이 이루어진다.

먼저, 종래의 비동기 검출기(13)는 도 2b에 도시된 바와 같이, 각각의 지연시간 Tc, 2Tc, 3Tc으로 미분된 입력신호와 동일 방식으로 미분된 PN 코드 신호를 복소수 연산하는 제1~제3연산부(221~223)와, 상기 제1~제3 연산부(221~223)로부터 출력된 각 복소수 연산값을 합산하여 해당 심벌과의 상관 관계값 Ei(여기서, i는 0~15의 자연수로, 해당 심벌을 표시한다)를 산출하는 합산기(224)로 이루어진다.

상기 제1~제3연산부(221~223)는 상기 다중 미분기(11)로부터 출력된 복수개의 미분신호 D_{r,1 Tc}(k), D_{r,2 Tc}(k), D_{r,3 Tc}(k)를 동일 방식으로 미분된 해당 심벌의 PN 코드 미분신호 D_{s ,1 Tc}(k), D_{s ,2 Tc}(k), D_{s ,3 Tc}(k)와 각각 복소수 곱셈하는데, 도 2c에 도시된 바와 같이, 입력된 미분 수신신호 Dr(k)와, 미분 PN 코드 Ds(k)를 실수부와 허수부로 구분하여 실수부/허수부끼리, 또한 실수부와 허수부를 곱하는 제1~제4곱셈기(231~234)와, 상기 제1,제2곱셈기(231,232)의 출력을 합산하는 가산기(235)와, 상기 제3,4곱셈기(233,234)의 출력을 감산하는 감산기(236)와, 상기 가산기(235)/감산기(236)의 출력을 적분하는 두 개의 적분기(237,238)와, 상기 두 적분기(237,238)의 출력을 각각 제곱하는 두 개의 제곱연산기(239,240)와, 상기 두 제곱연산기(239,240)의 출력을 합하여 상관관계 결과값 E를 출력하는 가산기(241)로 이루어진다.

즉, 미분된 수신신호와 미분된 PN 코드 신호 사이에 복소수 곱셈을 하면, 제1~제4곱셈기(231~234)로부터 4개의 곱셈 결과가 발생하고, 그 후, 한 심벌 구간 동안의 곱셈결과를 적분기(237,238)로 적분한 후, 실수부와 허수부를 각각 제곱하고, 이어 그 결과를 합하여 최종 출력값 Ei를 얻게 된다.

이와 같은 구조 및 작용을 갖는 제1~제3 연산부(221~223)로부터 출력된 각 지연값에 대한 상관 관계결과 E1tc, E2tc, E3tc를 합산부(224)로 합하여, 수신신호와 각 심벌 간의 상관관계를 구한다. 최대값 선택기(14)는 상기와 같이 작용하는 복수의 비동기 선택기(13)로부터 출력된 각 심벌별 상관관계 결과를 비교하여, 최대값을 검출하고, 해당 PN 코드에 대응하는 심벌 값을 수신신호 r(k)의 복조값으로 판정한다.

이상 설명한 바와 같이 구성된 종래 복조기는 다중 미분기를 사용함으로써, 큰 주파수 오차와 위상 오차를 보상할 수 있다는 장점이 있지만, 비동기 검출기에서의 상관 관계값의 연산 과정이 복잡하고, 그 결과 시스템구현시 회로 사이즈가 커진다는 문제점이 있다.

또한, 종래의 복조기는 상기 수신신호와 각 심벌과의 상관관계 연산시, 다수의 제곱 연산으로 인하여, 연산량이 많아지면서 신호대 잡음 비의 자승 손실이 발생하여, 전체적인 심벌 검출 성능이 열화 된다는 문제점이 발생한다.

본 발명은 상술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 연산량을 줄여, 회로를 간략화하면서 심벌 검출 성능의 열화를 방지할 수 있는 무선 사설망용 비동기 복조기를 제공하는 것이다.

본 발명은 상술한 목적을 달성하기 위한 구성수단으로서, 본 발명은 수신신호의 심벌을 판정하는 무선사설망의 비동기 복조기에 있어서, 수신신호를 입력받으며, 상기 입력된 수신신호를 사전에 설정된 복수의 지연시간으로 각각 지연시킨 후 , 상기 지연된 복수의 수신신호를 콘주게이트(conjugate) 취한 후 현재의 수신신호를 곱하여 복수의 미분 수신신호를 출력하는 다중 미분기; 각각 복수의 심벌에 일대일 대응되며, 상기 다중 미분기로부터 출력된 복수의 미분 수신 신호와, 상기 수신신호와 동일방식으로 미분된 설정된 심벌에 대응하는 PN코드의 미분 신호들을 각각 허수부와 실수부끼리 곱한 후 합산하여 수신신호와 대응 심벌과의 상관 관계를 산출하는 복수의 비동기 검출기; 상기 다중 미분기로부터 출력된 복수의 미분 수신 신호중 최소 지연시간을 갖는 미분 수신신호를 기준으로 심벌 및 패킷 동기를 맞춰 상기 복수의 비동기 검출기의 연산과정을 제어하는 타이밍 추정기; 및 상기 복수의 비동기 검출기의 출력결과를 비교하여 최대 상관 결과를 갖는 비동기 검출기의 대응 심벌(symbol)을 수신신호의 심벌로 판정하는 최대값 선택기로 이루어지는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 비동기 복조기의 구성 및 작용을 설명한다.

도 3은 본 발명에 의한 비동기 복조기의 전체 구성을 나타낸 것으로서, 도 1에 보인 종래의 비동기 복조기와 대비하여 보면, 비동기 검출기의 연산량을 간소화함으로써, 전체 연산량 감소 및 사이즈 감소를 도모하는 것이다.

상기 도 3을 참조하여 설명하면, 본 발명에 의한 비동기 복조기는, 수신기의 IF 단(30)으로부터 입력된 복소수의 수신 신호에 미리 설정된 지연시간으로 다중 지연한 후 콘주게이트를 취하여 현재의 수신신호와 곱하는 다중 미분기(31)와, 상 기 다중 미분기(31)로부터 출력된 복수의 미분 수신 신호중 최소 지연시간을 갖는 미분 수신신호를 기준으로 심벌 및 패킷 동기를 맞추도록 제어하는 타이밍 추정기(32)와, 상기 타이밍 추정기(32)의 제어에 따라서 동작하여 각각 상기 다중 미분기(31)로부터 출력되는 복수의 미분 수신 신호와 설정된 심벌에 대응하는 PN코드의 다중 미분값을 곱한 결과를 합산하여 수신신호와 심벌과의 상관 관계를 산출하는 복수의 비동기 검출기(33)와, 상기 복수의 비동기 검출기(33)의 출력결과를 비교하여 최대 상관 결과값에 대응하는 심벌(symbol)을 수신신호의 심벌로 판정하는 최대값 선택기(34)로 이루어진다.

상기 구성된 본 발명에 의한 비동기 복조기는, 도 1에 보인 종래의 비동기 복조기와 대비하여 볼 때, 다중 미분기(31)와, 타이밍추정기(32) 및 최대값 선택기(34)는 동일한 구성 및 작용을 갖으며, 다만 복수의 비동기 검출기(33)의 구성 및 작용에서 차이점을 갖는다.

다음으로, 도 4의 (a) 및 (b)는 본 발명에 의한 비동기 복조기에 있어서, 비동기 검출기(33)의 구체적인 구성을 나타낸 것이다.

따라서, 도 4의 (a) 및 (b)를 참조하면, 본 발명에 의한 비동기 복조기에 있어서, 복수의 비동기 검출기는, 각각, 제1지연시간(Tc)로 미분된 수신신호와 동일한 방식으로 미분된 기설정 PN 코드 신호를 입력받아 실수부와 허수부를 각각 곱한 후 합한 값을 적분하는 제1연산부(331)와, 제2지연시간(2Tc)로 미분된 수신신호와 동일한 방식으로 미분된 기설정 PN 코드 신호를 입력받아 실수부와 허수부를 각각 곱한 후 합한 값을 적분하는 제2연산부(332)와, 제3지연시간(Tc)로 미분된 수신신 호와 동일한 방식으로 미분된 기설정 PN 코드 신호를 입력받아 실수부와 허수부를 각각 곱한 후 합한 값을 적분하는 제3연산부(333)와, 상기 제1~제3연산부(331~333)의 연산결과를 합산하여 해당 PN 코드의 상관관계값으로 출력하는 합산부(334)로 이루어진다.

본 실시예에서는, 지연시간을 Tc, 2Tc, 3Tc, 혹은 0.5Tc, Tc, 1.5Tc 세개로 설정함으로서 상기 비동기검출기(33)에서 세개의 연산부(331~333)를 구비하고 있으나, 상기 연산부(331~333)의 수는 지연시간 설정값의 변화에 따라서 달라질 수 있다.

그리고 상기 제1~제3연산부(331~333)는 입력값과 출력값만 다를 뿐, 동일한 구성 및 작용을 갖는 것으로서, 해당 지연시간의 미분 수신신호 및 미분 PN 코드에 대한 실수부를 입력받아 곱하는 제1곱셈기(41)와, 해당 지연시간의 미분 수신신호 및 미분 PN 코드에 대한 허수부를 각각 입력받아 곱하는 제2곱셈기(42)와, 상기 제1,2곱셈기(41,42)의 출력을 합하는 가산기(43)와, 한 심벌 구간 동안의 상기 가산기(43)의 출력을 적분하는 적분기(44)로 이루어진다.

이상의 구성에서, 상기 제1~제3지연시간을 나타내는 Tc, 2Tc, 3Tc에 있어서 Tc는 1 칩 주기로서, 수신신호(I/Q)의 한 펄스 폭이다.

이어서, 상술한 구성을 갖는 비동기 복조기의 작용을 설명한다.

본 발명은 다중 미분기(31)의 미분 연산 과정에서, 위상 및 주파수 오프셋 성분이 상당히 많이 제거된다는 점을 감안하여, 연산을 간략화한 것으로서, 다수의 시뮬레이션과 분석을 통하여, 다중 미분 연산 과정에서 위상 및 주파수 오프셋 성 분이 상당히 제거되고 매우 작은 오프셋 성분이 비동기 검출기(33)로 입력되는 것을 확인하였다.

따라서, 본 발명에서는 다중 미분기(31)에서 비동기 검출기(33)로 입력되는 미분 수신신호에는 오프셋 성분이 포함되지 않는다고 가정함으로써, 비동기 검출기(33)에서 오프셋에 의한 위상 이동(phase shift) 보상 처리 없이, 단순히 수신신호와 PN코드와의 상관관계만을 구하도록 구성한다.

결과적으로, 상기 비동기 검출기(33)의 제1~제3연산부(331~333)가 단순히 두 개의 곱셈기(41,42)와, 가산기(43), 및 적분기(44) 만으로 이루어지게 되며, 그 결과, 종래와 같이 자승 연산으로 인한 자승 손실 발생이 제거될 수 있다.

상기 구조의 비동기 복조기에 있어서의 처리 과정을 순차적으로 설명하면 다음과 같다.

먼저, 해당 시스템으로 수신된 RF 신호는 수신기의 RF 단(도시 생략)에서 IF 신호로 주파수 변환된 후, 상기 IF 단(30)의 믹서를 통해 다시 기저대역의 I/Q 신호로 변환된 후, 아날로그/디지털 변환기(A/D)를 거쳐 디지털 형태로 복조기에 입력된다. 상기에 의하여 비동기 복조기로 입력되는 수신신호(r(k))(여기서, k는 수신된 패킷의 시퀀스를 표시한다)는 복소신호로서, 실수부를 real{r(k)}로, 허수부를 imag{r(k)}로 나타낸다.

상기 비동기 복조기의 다중 미분기(31)는 종래와 마찬가지로, 수신신호 r(k)를 기설정된 다중 지연 시간(Tc,2Tc,3Tc)만큼 각각 지연시킨 후, 상기 지연된 복수 의 수신신호를 콘주게이트 취한 후 현재의 수신 신호와 곱하여, 복수의 미분 수신신호를 출력한다.

즉, 상기 도 2a에 도시된 바와 같이, IF 단(30)으로부터 입력되는 r(k)를 기설정된 지연시간 Tc,2Tc,3Tc을 갖는 지연기(211~213)로 각각 지연시킨 후, 곱셈기(217~219)에서 상기 Tc,2Tc,3Tc 만큼 지연된 각 수신신호를 현재 수신된 신호와 곱하여, 미분된 수신신호를 얻는다. 이때, 콘쥬게이트(conjugate)(214~215)는 수신신호가 복소신호이므로, 허수부의 부호를 변환시킴으로써, 복소신호에 대한 곱셈이 이루어지는 것을 나타낸다. 따라서, 상기 다중 미분기(31)로부터는 각각의 지연값이 서로 다른 세 개의 미분신호, D_{r,1 Tc}(k), D_{r,2 Tc}(k), D_{r,3 Tc}(k)가 출력된다.

이때, 타이밍 추정기(32)는 상기 다중 미분기(31)로부터 출력된 세 개의 미분 수신 신호중 최소 지연을 갖는 미분 수신 신호 D_{r,1 Tc}(k)를 입력받아 심벌 동기 및 패킷 동기가 이루어지도록 상기 비동기 검출기(33)의 동작 시작을 지시한다.

상기 복수의 비동기 검출기(33)는 각각 16개의 심벌에 대한 PN 코드에 일대일 대응되는 것으로서, 상기 다중 미분기(31)로부터 출력된 세 개의 미분 수신 신호D_r,1Tc(k), D_{r,2 Tc}(k), D_{r,3 Tc}(k)와, 상기 수신신호와 동일 방식으로 미분된 PN 코드 신호 D_{si ,1 Tc}(k), D_{si ,2 Tc}(k), D_{si ,3 Tc}(k)를 입력받는다.

상기 입력받은 미분 수신신호와 미분 PN 코드 신호는 동일 지연시간별로 제1~제3연산부(331~333)으로 입력되어 곱셈 연산 되는데, 이때, 제1~제3연산부(331~333)는 각각 도 4b에 도시된 바와 같이, 미분수신신호의 실수부 real{Dr(k)} 와 미분된 PN 코드의 실수부 real{Dsi(k)}를 곱셈기(41)로 곱하고, 미분수신신호의 허수부 imag{Dr(k)}와 미분된 PN 코드의 허수부 imag{Dsi(k)}를 곱셈기(42)로 곱한 후, 상기 두 곱의 결과를 가산기(43)에서 합한다. 따라서, 상기 가산기(43)의 출력값은 real{Dr(k)}×real{Dsi(k)} + imag{Dr(k)}×imag{Dsi(k)} 가 된다. 이어서, 적분기(44)는 상기 한 심벌 구간 동안의 상기 가산기(43)의 출력을 적분한다.

상기에 의하여, 제1~제3연산부(331~333)는 각각 연산결과로서 지연시간별 수신신호와 대응하는 PN 코드와의 상관관계값 E_1tc, E_2tc, E_{3tc ,}를 출력한다.

상기에 의하여, 제1~제3 연산부(331~333)로부터 출력된 각 지연값에 대한 상관 관계결과 E_1tc, E_2tc, E_3tc를 합산부(334)에서 합산하여, 수신신호와 각 심벌 간의 상관관계 결과값 Ei를 출력한다.

상기 최대값 선택기(34)는 상기와 같이 작용하는 복수의 비동기 선택기(33)로부터 출력된 각 심벌별 상관관계 결과값을 비교하여, 최대 상관 관계를 갖는 PN 코드에 대응하는 심벌(S)을 수신신호 r(k)의 복조값으로 판정하여 출력한다.

상술한 구성의 비동기 복조기의 경우, 다중 미분기(31)에서의 미분연산과정에서 제거되고 남은 위상 및 주파수 오프셋 성분이 존재할 수 있으나, 이 성분 매우 작은 값이므로, 이 성분에 의해 비동기 검출기(33)에서 발생하는 최종 출력값의 오차는 종래 구조에서 신호와 잡음을 같이 자승함으로써 발생하는 자승 손실보다 적거나 거의 같게 되어, 실제 채널 환경에서 최종적인 심벌 판정 성능은 향상되는 결과를 보인다.

또한, 상기 비동기 검출기(33)의 구성은, 도 2c에 나타난 종래의 구조와 대비하여 볼 때, 허수부와 실수부를 곱하는 두 개의 곱셈항목과, 2개의 제곱 항목이 제거됨으로써, 제1~제3연산부(331~333)에서의 계산량이 1/2 이하로 감소한다. 특히, 비동기 복조기의 경우, 16개의 심벌에 대응하는 16개의 비동기 검출기(33)를 구비하고, 상기 16개의 비동기 검출기(33)는 다시 제1~제연산부(331~333)를 각각 구비하게 되므로, 비동기 복조기 전체에서 보면 계산량 감소분이 더 크게 나타난다. 예를 들어, 비동기 복조기 전체 사이즈에서 상기 비동기 검출기(33)가 차지하는 부분이 대략 80% 정도인데, 본 발명에 의한 구조의 경우, 상기 비동기 검출기(33)의 크기를 60~70% 정도 감소시키게 되므로, 비동기 복조기 전체 크기를 대략 절반으로 줄일 수 있게 된다. 더하여, 이러한 크기 및 연산량의 감소는 시스템 구현시 전력소비도 감소시키게 되므로, 저가, 초소형, 저전력을 지향하는 무선 사설망에 매우 적합하게 된다.

덧붙여, 이상 설명한 실시 예에서는 다중 지연시간의 간격을 1Tc로 하여, 지연시간을 Tc, 2Tc, 3Tc로 설정하였으나, 상기 지연시간은 이에 한정되지 않으며, 성능의 개선을 위하여 조정될 수 있다. 상기 간격을 더 좁게 할 수 록, 더욱 정확한 결과를 얻을 수 있다. 특히, 본 발명의 비동기 복조기에 대한 실험 결과, 지연간격을 0.5Tc로 하여, 지연시간을 0.5Tc, 1Tc, 1.5Tc로 하는 경우, 더 나은 수신 성능을 얻을 수 있었다.

도 5는 본 발명에 의한 비동기 복조기의 수신성능을 측정한 시뮬레이션 결과 그래프로서, 잡음과, 위상 주파수 오프셋 및 페이딩(fading)이 존재하는 일반적인 채널 환경을 고려하였을 때, 전체적인 수신 성능이 종래 방식과 거의 동등하거나 다소 향상되는 것을 알 수 있다.

상기 도 5에 보인 시뮬레이션에서, 본 발명의 비동기 복조기에 대해서, 다중 미분기(31)의 지연값을, 두 가지 방식, 즉, Tc,2Tc,3Tc인 경우, 0.5Tc, Tc, 1.5Tc인 경우로 구분하여 수행하였으며, 그 결과, 지연간격을 더 짧게 한 경우, 즉 0.5Tc, Tc, 1.5Tc만큼씩 지연하여 미분한 경우가 Tc, 2Tc, 3Tc의 경우의 BER 성능대비 약 0.6dB 향상된 결과를 나타내었다. 즉, 지연값을 조정함으로써, 수신성능의 향상을 도모할 수 있었다.

즉, 동일 조건에 본 발명에 의한 비동기 복조기는 종래 구조의 비동기 복조기와 대비하여 거의 동일한 성능을 나타내면서, 연산량 및 사이즈를 감소시킬 수 있음이 판명되었다.

상술한 바와 같이, 본 발명의 비동기 복조기는 무선 사설망에서 요구되는 수신 성능을 만족시키면서, 연산량 및 사이즈를 많이 감소시키고, 더불어 소비 전력 감소까지 도모할 수 있으며, 그 결과, 무선 사설망에서 요구되는 저가격, 소형, 저 전력을 만족시킬 수 있는 우수한 효과가 있다.

Claims (4)

1. 수신신호의 심벌을 판정하는 무선사설망의 비동기 복조기에 있어서,

   입력된 수신신호를 사전에 설정된 복수의 지연시간으로 다중 지연시킨 후, 지연된 각 수신신호를 콘주게이트취한 후 현재의 수신신호와 곱하여 복수의 미분 수신신호를 출력하는 다중 미분기;

   상기 수신신호의 심벌에 일대일 대응되어, 상기 다중 미분기로부터 출력된 복수의 미분 수신 신호와, 상기 다중 미분기로부터 출력된 미분수신신호와 동일방식으로 미분된 설정된 심벌에 대응하는 PN코드의 미분 신호들을 각각 허수부와 실수부끼리 곱한 후 합산하여 수신신호와 대응 심벌과의 상관 관계를 산출하는 복수의 비동기 검출기;

   상기 다중 미분기로부터 출력된 복수의 미분 수신 신호중 최소 지연시간을 갖는 미분 수신신호를 기준으로 심벌 및 패킷 동기를 맞춰 상기 복수의 비동기 검출기의 연산과정을 제어하는 타이밍 추정기; 및

   상기 복수의 비동기 검출기의 출력결과를 비교하여 최대 상관 결과를 갖는 비동기 검출기의 대응 심벌(symbol)을 수신신호의 심벌로 판정하는 최대값 선택기로 이루어지는 무선 사설망용 비동기 복조기.
2. 제 1 항에 있어서, 상기 비동기 검출기는

   복수의 지연시간으로 각각 미분된 수신신호를 입력받고, 동일한 방식으로 미 분된 PN 코드 신호를 입력받아, 대응하는 미분된 수신신호와 미분된 PN 코드신호의 실수부와 허수부를 각각 곱한 후 합한 값을 적분하는 복수의 연산부;

   상기 복수의 연산부로부터 출력된 각 연산결과를 합산하여 해당 PN 코드의 상관관계값으로 출력하는 합산부로 이루어지는 것을 특징으로 하는 무선 사설망용 비동기 복조기.
3. 제 2 항에 있어서, 복수의 연산부는 각각

   입력된 미분 수신신호의 실수부와, 미분 PN 코드 신호의 실수부를 곱하는 제1곱셈기;

   입력된 미분 수신신호의 허수부와, 미분 PN 코드 신호의 허수부를 곱하는 제2곱셈기;

   상기 제1, 2 곱셈기의 출력을 합하는 가산기; 및

   한 심벌 구간 동안의 상기 가산기의 출력을 적분하는 적분기로 이루어지는 것을 특징으로 하는 무선 사설망용 비동기 복조기.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   상기 복수의 지연시간은 0.5 Tc, Tc, 1.5Tc (여기서, Tc는 칩 사이클로서 수신신호의 한 펄스 폭이다.)으로 설정되는 것을 특징으로 하는 무선 사설망용 비동기 복조기.

Images