KR100629099B1 - 데이터 처리 장치 및 방법과 기록 장치 및 방법 - Google Patents

데이터 처리 장치 및 방법과 기록 장치 및 방법 Download PDF

Info

Publication number
KR100629099B1
KR100629099B1 KR1020007006922A KR20007006922A KR100629099B1 KR 100629099 B1 KR100629099 B1 KR 100629099B1 KR 1020007006922 A KR1020007006922 A KR 1020007006922A KR 20007006922 A KR20007006922 A KR 20007006922A KR 100629099 B1 KR100629099 B1 KR 100629099B1
Authority
KR
South Korea
Prior art keywords
block
data
length
unit length
recording
Prior art date
Application number
KR1020007006922A
Other languages
English (en)
Other versions
KR20010033438A (ko
Inventor
다카기사토시
미야자와사토시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20010033438A publication Critical patent/KR20010033438A/ko
Application granted granted Critical
Publication of KR100629099B1 publication Critical patent/KR100629099B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1201—Formatting, e.g. arrangement of data block or words on the record carriers on tapes
    • G11B20/1202—Formatting, e.g. arrangement of data block or words on the record carriers on tapes with longitudinal tracks only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/7921—Processing of colour television signals in connection with recording for more than one processing mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • H04N9/8045—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction using predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • H04N9/8047—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/78—Television signal recording using magnetic recording
    • H04N5/782—Television signal recording using magnetic recording on tape
    • H04N5/7824—Television signal recording using magnetic recording on tape with rotating magnetic heads
    • H04N5/7826—Television signal recording using magnetic recording on tape with rotating magnetic heads involving helical scanning of the magnetic tape
    • H04N5/78263—Television signal recording using magnetic recording on tape with rotating magnetic heads involving helical scanning of the magnetic tape for recording on tracks inclined relative to the direction of movement of the tape
    • H04N5/78266—Television signal recording using magnetic recording on tape with rotating magnetic heads involving helical scanning of the magnetic tape for recording on tracks inclined relative to the direction of movement of the tape using more than one track for the recording of one television field or frame, i.e. segmented recording
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/78—Television signal recording using magnetic recording
    • H04N5/782—Television signal recording using magnetic recording on tape
    • H04N5/783—Adaptations for reproducing at a rate different from the recording rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/7921—Processing of colour television signals in connection with recording for more than one processing mode
    • H04N9/7925—Processing of colour television signals in connection with recording for more than one processing mode for more than one standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/806—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components with processing of the sound signal
    • H04N9/8063—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components with processing of the sound signal using time division multiplex of the PCM audio and PCM video signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/82—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only
    • H04N9/8205—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only involving the multiplexing of an additional signal and the colour video signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/87—Regeneration of colour television signals
    • H04N9/88—Signal drop-out compensation
    • H04N9/888—Signal drop-out compensation for signals recorded by pulse code modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

가변 길이의 매크로 블록(MB0 내지 MB9)이 예를 들면 1 픽쳐분 입력되면, 단위 길이의 널 싱크(NULL1 내지 NULL5)가 포맷에 따른 수만큼 생성된다. 널 싱크는 길이 정보가 0이고, 다른 부분이 〔00〕데이터로 채워져 있다. 길이 정보에 의거하여, 매크로 블록의 오버플로우 부분이 검출되고, 단위 길이 보다도 짧은 부분에 오버플로우 부분이 순차로 채워넣어지고, 단위 길이로 팩킹된다. 널 싱크는 길이 정보가 0이기 때문에, 오버플로우 부분이 길이 정보에 계속해서 채워 넣어진다. 소정 포맷에 있어서의 수 맞춤에 널 싱크를 도입하고, 이것을 팩킹에 사용함으로써, 기록 매체에 유효하게 이용할 수 있다.
가변 길이의 매크로 블록, 단위 길이, 널 싱크, 오버플로우 부분, 포맷

Description

데이터 처리 장치 및 방법과 기록 장치 및 방법{Data processing device and method, and recording device and method}
본 발명은 특히 방송국에서의 사용에 적합하고, 서로 다른 복수의 포맷 비디오 신호를 통일적으로 취급하도록 한 데이터 처리 장치 및 방법과 기록 장치 및 방법에 관한 것이다.
최근에는 디지털 방송의 실시 등에 따라, 여러가지 화상 포맷이 제안되어 있다. 종래부터 존재하는 프레임 주파수가 29.097Hz의 인터레이스 주사로 480라인× 320 화소(각각 유효 라인수 및 유효 수평 화소수)의 것이나, 프레임 주파수가 25Hz의 인터레이스 주사로 576 라인×384 화소의 포맷으로 가하여, 비디오 신호의 데이터 레이트(25 Mbps), 주사 모드(인터레이스 또는 프로그레시브) 및 프레임 주파수(23.976Hz, 25Hz, 29.97Hz, 50Hz, 59.94Hz) 등의 각종 모드의 조합에 의한 수십 종류 이상의 포맷이 제안되어 있다.
이와 같이, 다양한 화상 포맷이 제안됨에 따라, 이들 화상 포맷을 공통으로 통일적으로 취급할 수 있도록 한, 소위 멀티레이트에 대응한 비디오 테이프 레코더가 요구되고 있다.
한편, 최근, 비디오 테이프 레코더에 있어서, 디지털 비디오 신호 및 디지털 오디오 신호를 자기 테이프에 기록하도록 한 것이 보급되고 있다. 기록은 회전하는 드럼에 설치된 자기 헤드에 의해 경사지게 트랙을 형성하는 소위 헤리컬 스캔 방식에 의해 행하는 것이 일반적이다.
특히 디지털 비디오 신호는 데이터량이 방대하기 때문에, 데이터를 가변 길이 부호를 사용하여 압축 부호화하고, 가변 길이 부호화된 데이터를 예를 들면 1 프레임 기간으로 한 편집 단위에서 동일 길이화하여 기록하는 것이 일반적이다. 동일 길이화된 데이터를 소정 사이즈의 패킷에 격납하고, 패킷마다 패킷의 내용을 나타내는 정보 및 에러 정정 부호를 부가하고, 데이터 블록을 형성한다. 또한, 이 블록에 대하여, 동기 검출을 행하기 위한 싱크 패턴, 블록의 식별을 행하기 위한 블록ID를 부가하여 싱크 블록을 구성한다. 그리고, 이 싱크 블록을, 패킷에 격납되어 있는 데이터의 종별에 따라서 그룹화하고, 그룹 단위로 시리얼 데이터로서 전송하고, 자기 테이프에 기록한다.
종래에는 자기 테이프에 기록할 때의 최소 단위인 이 싱크 블록의 길이는 1종류로 정해져 있었다. 여기서, 상술한 멀티레이트에 대응한 비디오 테이프 레코더를 생각할 수 있다. 자기 테이프에의 기록은 편집이 용이하도록, 예를 들면 프레임에 대응하여 트랙이 형성된다. 따라서, 싱크 블록의 길이는 프레임 주파수나 데이터량과 밀접한 관계를 갖는다. 그러므로, 다른 복수의 포맷에 각각 대응할 수 있도록, 알맞은 싱크 블록 길이를 선택하는 것이 대단히 곤란하였다.
또한, 종래에는 각 포맷 각각 대응한 신호 처리 회로를, 공통 구성으로 실현할 수 없었다. 그러므로, 종래에는 멀티레이트의 비디오 테이프 레코더를 실현하기 위해서는 대응 가능한 포맷의 수만큼 신호 처리 회로를 준비할 필요가 있어, 회로 규모가 방대해져 장치의 비용 상승으로 이어졌다.
또한, 1 트랙 중의 싱크 블록의 수도, 비디오 신호나 오디오 신호의 데이터 레이트에 의존하여, 싱크 블록의 길이로부터 일의적으로 결정된다. 그러므로, 멀티레이트에 대응시키기 위해 기록하는 데이터의 레이트를 변화시키려고해도, 융통성이 없고, 멀티레이트 대응의 비디오 테이프 레코더의 실현이 곤란하였다.
이것을 해결하기 위해서, 비디오 데이터 등이 격납되지 않은, 더미의 싱크 블록을 사용하여 각 포맷에 있어서의 싱크 블록수에 유연성을 갖게 하는 방법이 제안되어 있다. 데이터가 기록되지 않은 더미의 싱크 블록을 사용하여, 예를 들면 트랙당의 기록량을 조절하여, 복수의 포맷에 용이하게 대응할 수 있도록 한다.
한편, 디지털 비디오 신호의 기록재생을 행하는 비디오 테이프 레코더에 대하여, 특히 방송국 등에서의 사용시에, 보다 고화질화가 요구되고 있다. 상술한 가변 길이 부호를 사용한 압축 부호화에 있어서는 고화질화에 수반하여, 기록매체에 기록되는 데이터 용량이 커진다. 그러므로, 기록매체를 보다 효율적으로 사용할 수 있고, 고화질화를 실현할 수 있도록 한 기록 장치가 요구되고 있었다.
따라서, 본 발명의 목적은 더미의 싱크 블록을 이용함으로써 기록 매체의 효 율적인 사용을 가능하게 하고, 고화질화를 실현할 수 있도록 한 데이터 처리 장치 및 방법, 및, 기록 장치 및 방법을 제공하는 것에 있다.
본 발명은 상술한 과제를 해결하기 위해서, 가변 길이로 입력되는 디지털 데이터를 단위 길이의 블록으로 팩킹하도록 한 데이터 처리 장치에 있어서, 가변 길이의 데이터 패킷을 단위 길이의 복수의 제 1 블록에 선두부터 채워 넣고, 데이터 패킷의 단위 길이보다 긴 오버플로우 부분을 단위 길이보다 짧은 데이터 패킷이 채워 넣어진 제 1 블록의 빈 부분에 채워 넣는 수단과, 길이가 0인 데이터 패킷이 격납되는 것과 함께 오버플로우 부분을 채워 넣을 수 있도록 된 제 2 블록을 생성하는 수단을 가진 것을 특징으로 하는 데이터 처리 장치이다.
또한, 본 발명은 가변 길이로 입력되는 디지털 데이터를 단위 길이의 블록으로 팩킹하도록 한 데이터 처리방법에 있어서, 가변 길이의 데이터 패킷을 단위 길이의 복수의 제 1 블록에 선두부터 채워넣고, 데이터 패킷의 단위 길이보다 긴 오버플로우 부분을 단위 길이보다 짧은 데이터 패킷이 채워 넣어진 제 1 블록의 빈 부분에 채워 넣는 수단과, 길이가 0인 데이터 패킷이 격납되는 것과 함께 오버플로우 부분을 채워 넣을 수 있도록 된 제 2 블록을 생성하는 단계를 가진 것을 특징으로 하는 데이터 처리 방법이다.
또한, 본 발명은 가변 길이의 패킷에서 입력되는 디지털 데이터를 에러 정정 부호화 단위 길이의 블록으로 팩킹하고, 적부호를 사용하여 에러 정정 부호화하도록 한 기록 장치에 있어서, 가변 길이의 데이터 패킷을 단위 길이의 복수의 제 1 블록에 선두부터 채워 넣고, 데이터 패킷의 단위 길이보다 긴 오버플로우 부분을 단위 길이보다 짧은 데이터 패킷이 채워 넣어진 제 1 블록의 빈 부분에 채워 넣는 수단과, 길이가 0인 데이터 패킷이 격납되는 것과 함께 오버플로우 부분을 채워 넣을 수 있도록 된 제 2 블록이 생성되는 수단과, 복수의 제 1 블록과, 복수의 제 2 블록으로 이루어진 데이터 블록에 대하여 적부호에 의한 에러 정정 부호화를 실시하고, 단위 길이의 블록마다 동기 패턴 및 ID를 부가하여 기록 데이터를 형성하는 기록 데이터 형성 수단과, 기록 데이터 형성 수단으로 형성된 기록 데이터를 기록매체에 기록하는 기록 수단을 가진 것을 특징으로 하는 기록 장치이다.
또한, 본 발명은 가변 길이의 패킷에서 입력되는 디지털 데이터를 에러 정정부호화의 단위 길이의 블록으로 팩킹하고, 적부호를 사용하여 에러 정정 부호화하도록 한 기록 방법에 있어서, 가변 길이의 데이터 패킷을 단위 길이의 복수의 제 1 블록에 선두부터 채워 넣고, 데이터 패킷의 단위 길이보다 긴 오버플로우 부분을 단위 길이보다 짧은 데이터 패킷이 채워 넣어진 제 1 블록의 빈 부분에 채워 넣는 단계와, 길이가 0인 데이터 패킷이 격납되는 것과 함께 오버플로우 부분을 채워 넣을 수 있도록 된 제 2 블록이 생성되는 단계와, 복수의 제 1 블록과, 복수의 제 2 블록으로 이루어진 데이터 블록에 대하여 적부호에 의한 에러 정정 부호화를 실시하고, 단위 길이의 블록마다 동기 패턴 및 ID를 부가하여 기록 데이터를 형성하는 기록 데이터 형성의 단계와, 기록 데이터의 형성 단계에서 형성된 기록 데이터를 기록매체에 기록하는 단계를 가진 것을 특징으로 하는 기록 방법이다.
상술한 바와 같이, 본 발명은 가변 길이의 데이터 패킷을 단위 길이의 복수의 제 1 블록에 선두부터 채워 넣고, 데이터 패킷의 단위 길이보다 긴 오버플로우 부분을 단위 길이보다 짧은 데이터 패킷이 채워 넣어진 제 1 블록의 빈 부분에 채워 넣도록 되며, 또한, 길이가 0인 데이터 패킷이 격납되는 것과 함께 오버플로우 부분을 채워 넣을 수 있도록 된 제 2 블록을 생성하도록 하고 있기 때문에, 오버플로우 부분의 데이터를 보다 많이 채워 넣을 수 있다.
도 1은 일실시예에 의한 기록 재생 장치의 구성의 일예를 도시한 블록도.
도 2는 트랙 포맷의 일예를 도시한 약선도.
도 3은 트랙 포맷의 다른 예를 도시한 약선도.
도 4는 싱크 블록의 일예를 도시한 약선도.
도 5는 ID 및 DID의 비트 어사인의 일예를 도시한 약선도.
도 6은 MPEG 인코더 구성의 일예를 도시한 블록도.
도 7은 지그재그 스캔 회로 및 VLC 회로에서의 처리를 개략적으로 도시한 약선도.
도 8은 스트림 컨버터에서의 DCT 계수의 배열을 개략적으로 도시한 약선도.
도 9는 팩킹 처리를 개략적으로 도시한 약선도.
도 10은 일실시예에 의한 기록 재생 장치의 구성을, 기록측의 팩킹 회로 및 ECC 인코더를 중심으로, 보다 상세하게 도시한 블록도.
도 11은 팩킹부의 구성을 보다 상세하게 도시한 블록도.
도 12는 메인 메모리의 어드레스 구성의 일예를 도시한 약선도.
도 13은 널 패킷을 사용한 팩킹 처리의 예를 보다 구체적으로 도시한 약선도.
도 14는 널 패킷을 사용한 팩킹 처리의 예를 보다 구체적으로 도시한 약선도이다.
이하, 본 발명의 일실시예에 대해서 설명한다. 본 발명에서는 그 길이 정보가〔0〕인 데이터 패킷이 격납되어 있는 싱크 블록인, 널 싱크(Null Sync)를 정의한다. 널 싱크에 있어서, 길이 정보에 계속되는 데이터는 〔00〕이고, 싱크 블록전체를 묻는다. 이 널 싱크를 사용함으로써, 다른 복수의 화상 포맷에 있어서의 싱크 블록수에 유연성을 갖게 하는 것이 가능하고, 복수의 다른 포맷의 비디오 신호의 기록을, 통일적으로 행할 수 있도록 하였다.
이 일실시예에 의한 기록 재생 장치에 있어서는 서로 다른 복수의 포맷의 비디오 신호가 통일적으로 취급된다. 예를 들면, NTSC 방식에 의거한 525개/60Hz의 시스템 및 PAL 방식에 의거한 625개/50Hz의 시스템에 의한 비디오 신호가 통일적으로 취급되는 것에 추가하여, 인터레이스 주사로 라인수가 1080개의 시스템(이하, 1080i 방식이라 한다), 프로그레시브 주사(넌인터레이스)에서 라인수가 각각 480개, 720개, 1080개의 시스템(각각 480p 방식, 720p 방식, 1080p 방식이라 한다) 등, 디지털 텔레비젼 방송 방식으로서 인정되고 있는 신호가 통일적으로 취급된다. 즉, 거의 공통의 하드웨어에 의해, 다른 포맷의 비디오 신호를 기록·재생할 수 있 다.
또한, 이 일실시예에서는 비디오 신호 및 오디오 신호는 MPEG2(Moving Picture Experts Group phase 2)방식에 근거하여 압축 부호화된다. 주지와 같이, MPEG2는 이동 보상 예측 부호화와, DCT(Discrete Cosine Transform)에 의한 압축 부호화를 조합한 것이다. MPEG2의 데이터 구조는 계층 구조를 이루고 있고, 하위로부터, 블록층, 매크로 블록층, 슬라이스층, 픽쳐층, GOP 층 및 시퀀스층으로 되어 있다.
블록층은 DCT를 행하는 단위인 DCT 블록으로 이루어진다. 매크로 블록층은 복수의 DCT 블록으로 구성된다. 슬라이스층은 헤더부와, 행간을 걸치지 않은 임의개의 매크로 블록으로 구성된다. 픽쳐층은 헤더부와, 복수의 슬라이스로 구성된다. 픽쳐는 1화면에 대응한다. GOP(Group 0f Picture)층은 헤더부와, 프레임 내부호화에 근거한 픽쳐인 I 픽쳐와, 예측 부호화에 근거한 픽쳐인 P 및 B 픽쳐로 구성된다. GOP에는 최저 1장의 I 픽쳐가 포함되고, P 및 B 픽쳐는 존재하지 않아도 허용된다. 최상층의 시퀀스층은 헤더부와 복수의 GOP로 구성된다.
MPEG의 포맷에 있어서는 슬라이스가 1개의 가변 길이 부호 계열이다. 가변 길이 부호 계열은 가변 길이 부호를 복호화하지 않으면 데이터의 경계를 검출할 수 없다.
또한, 시퀀스층, GOP 층, 픽쳐층, 슬라이스층 및 매크로 블록층의 선두에는 각각, 바이트 단위로 정렬된 식별 코드(스타트 코드라고 한다)가 배치된다. 또한, 상술한 각 층의 헤더부는 헤더, 확장 데이터 또는 유저 데이터를 정리하여 기술한 것이다. 헤더부는 각각 가변 길이 부호 계열이다.
시퀀스층의 헤더에는 화상(픽쳐)의 사이즈(종횡의 화소수)가 기술된다. GOP 층의 헤더에는 타임 코드 및 GOP를 구성하는 픽쳐수가 기술된다.
슬라이스층에 포함되는 매크로 블록은 복수의 DCT 블록의 집합이고, DCT 블록의 부호화 계열은 양자화된 DCT 계수의 계열을 0계수의 연속 회수(런)와 그 직후의 비 0계열(레벨)을 1개의 단위로 하여 가변 길이 부호화한 것이다(상세한 것은 후술한다). 매크로 블록 및 매크로 블록내의 DCT 블록에는 바이트 단위로 정렬한 식별 코드는 부가되지 않는다. 즉, 이들은 1개의 가변 길이 부호 계열이 아니다.
상세한 것은 후술하지만, 매크로 블록은 화면(픽쳐)을 16화소×16 라인의 격자형상으로 분할한 것이다. 슬라이스는 예를 들면 이 매크로 블록을 수평방향에 연결하여 이루어진다. 연속하는 슬라이스 전의 슬라이스의 마지막의 매크로 블록과, 다음 슬라이스의 선두의 매크로 블록과는 연속하고 있고, 슬라이스간에서의 매크로 블록의 오버랩을 형성하는 것은 허용되지 않고 있다.
MPEG2 방식에서는 데이터가 적어도 매크로 블록 단위로 갖추어지지 않으면, 화상 데이터로서 복호화를 행할 수 없다. 또한, 화면의 사이즈가 결정되면, 1화면당의 매크로 블록수는 일의적으로 결정된다.
한편, 복호 및 부호화에 의한 신호의 열화를 피하기 위해서는 부호화 데이터상에서 편집하는 것이 바람직하다. 이 때, 예측 부호화에 의한 P 픽쳐 및 B 픽쳐는 그 복호에, 시간적으로 앞의 픽쳐 또는 전후의 픽쳐를 필요로 한다. 그러므로, 편집 단위를 1 프레임 단위로 할 수 없다. 이 점을 고려하여, 이 일실시예에서는 1개의 GOP가 1장의I 픽쳐로 이루어지도록 하고 있다.
또한, 예를 들면 1 프레임 분의 기록 데이터가 기록되는 기록 영역이 소정의 것으로 된다. MPEG2에서는 가변 길이 부호화를 사용하기 때문에, 1 프레임 기간에 발생하는 데이터를 소정의 기록 영역에 기록할 수 있도록, 1 프레임 분의 발생 데이터 량이 동일 길이화된다.
또한, 이 일실시예에서는 자기 테이프에의 기록에 알맞도록, 1 슬라이스를 1 매크로 블록으로 구성하는 동시에, 1 매크로 블록을, 소정 길이의 고정 테두리에 맞도록 한다.
도 1은 이 일실시예에 의한 기록 재생 장치(100)의 구성의 일예를 도시한다. 먼저, 이 구성을 개략적으로 설명한다. 기록시에는 소정의 방식의 디지털 비디오 신호가 단자(101)로부터 입력된다. 이 비디오 신호는 MPEG 인코더(102)에서 가변 길이 부호화되어, 가변 길이 부호화(VLC) 데이터로서 출력된다. 이 데이터는 MPEG2(Moving Picture Experts Group Phase 2)에 준거한 엘리먼트 스트림(ES)이다. 이 출력은 선택기(103)의 한쪽 입력단에 공급된다.
한편, 단자(104)는 여러가지 포맷을 포함할 수 있도록, ANSI/SMPTE 305M에 의해 규정된 인터페이스인, SDTI(Serial Data Transport Interface)의 포맷 데이터가 입력된다. 단자(104)로부터 MPEG2의 엘리먼트 스트림을 포함한 신호가 입력된다. 이 신호는 SDTI 수신 회로(105)에서 동기 검출된다. 그리고, 버퍼에 일단 모아 넣고, 엘리먼트 스트림을 뽑아낸다. 뽑아낸 엘리먼트 스트림은 선택기(103)의 다른쪽 입력단에 공급된다. 선택기(103)에서 선택되어 출력된 엘리먼트 스트림은 스트림 컨버터(106)에 공급된다. 후술하는 바와 같이, 스트림 컨버터(106)에서는 MPEG2의 규정에 근거하여 DCT 블록마다 나열되어 있던 DCT 계수를, 1 매크로 블록을 구성하는 복수의 DCT 블록을 통해서, 주파수 성분마다 배열한다. 배열된 변환 엘리먼트 스트림은 팩킹 회로(107)에 공급된다.
엘리먼트 스트림의 비디오 데이터는 가변 길이 부호화되어 있기 때문에, 각 매크로 블록의 데이터의 길이가 한결같지 않다. 팩킹 회로(107)에서는 매크로 블록이 고정 테두리에 유입된다. 이 때, 고정 테두리로부터 밀려 나온 부분은 오버플로우 부분으로 되고, 고정 테두리의 사이즈에 대하여 남은 부분에 순차로 채워 넣어진다. 이렇게 하여 팩킹된 데이터는 ECC 인코더(108)에 공급된다.
ECC(Error Correction Coding) 인코더(108)에는 팩킹된 비디오 신호가 공급되는 동시에, 예를 들면 단자(109)로부터 디지털 오디오 신호가 공급된다. 이 일실시예에서는 비압축 디지털 오디오 신호가 취급된다. 이들의 신호는 ECC 인코더(108)에서, 싱크 블록마다 셔플링이 행하여진다. 셔플링이 행하여짐에 따라, 테이프상의 패턴에 대하여, 데이터가 균일적으로 배치되게 된다. 그와 더불어, 예를 들면 내부호 패리티 및 외부호 패리티가 부가되고, 적부호를 사용한 에러 정정부호화가 행하여진다. 그리고, 에러 정정 부호화된 데이터에 대하여 , 동기를 검출하기 위한 SYNC 패턴, 싱크 블록을 식별하기 위한 ID 및 기록되는 데이터의 내용에 관한 정보를 나타내는 DID가 부가된다. 이들, SYNC 패턴, ID 및 DID 에 대해서는 후술한다.
ECC 인코더(108)의 출력은 도시되지 않은 기록 부호화 회로에 의해서 예를 들면 채널 부호화되고, 기록에 알맞은 형식으로 변환되고, 기록 증폭기(110)에서 증폭되어 기록 헤드(111)에 공급된다. 기록 헤드(111)에서 자기테이프(120)에 대하여 헤리컬 스캔 방식으로 기록된다. 기록방식 및 포맷에 대해서는 상세한 것은 후술한다.
재생시에는 자기 테이프(120)에 기록된 신호가 재생 헤드(130)에서 재생되고, 재생 증폭기(131)에 공급된다. 재생 신호는 재생 증폭기(131)에서 등화나 파형 정형 등이 실시되고, 도시되지 않은 복호 회로에 의해 디지털 신호로 변환된다. 재생 증폭기(131)로부터 출력된 재생 디지털 신호는 ECC 디코더(132)에 공급된다.
ECC 디코더(132)에서는 먼저, 기록시에 부가된 SYNC 패턴에 근거하여 동기 검출이 행해지고, 싱크 블록이 꺼내어진다. 그리고, 기록시에 부가된 에러 정정 부호에 근거하여, 에러 정정이 행하여진다. 에러가 에러 정정 부호가 가지는 에러 정정 능력을 상회하여 존재할 때에는 그 취지를 나타내는 에러 플래그가 세워진다. 그리고, 디셔플링이 행해지고, 기록시에 셔플링된 데이터가 원래의 순서로 열 정정된다.
ECC 디코더(132)로부터 출력된 비디오 데이터는 디팩킹 회로(133)에 공급된다. 디팩킹 회로(133)에서는 기록시에 실시된 팩킹을 해제한다. 즉, 매크로 블록단위에 데이터의 길이를 되돌리어, 원래의 가변 길이 부호를 복원한다. 여기서, 상술의 ECC 디코더(132)에서 에러 플래그가 세워져 있으면, 도시되지 않은 콘실 회로에 의해, 에러 정정되지 않은 데이터의 수정이 행해진다. 데이터 수정은 예를 들면 데이터를 모두〔0〕에서 묻거나, 앞 프레임의 데이터로 치환됨으로써 이루어 진다. 또한, ECC 디코더(132)에서는 오디오 데이터의 에러 정정도 행하여진다. 오디오 데이터는 예를 들면 단자(139)에 도출된다.
디팩킹 회로(133)의 출력은 스트림 컨버터(134)에 공급된다. 스트림 컨버터(134)에서는 상술의 스트림 컨버터(106)와 역의 처리가 이루어진다. 즉, DCT 블록을 통해서 주파수마다 나열되어 있던 DCT 계수를, DCT 블록마다 배열한다. 이로써, 재생 신호가 MPEG2에 준거한 엘리먼트 스트림으로 변환된다.
상기 엘리먼트 스트림은 SDTI 송신 회로(135)에 공급됨으로, SDTI 포맷으로 변환되고, 단자(136)에 도출된다. 또한, MPEG 디코더(137)에 공급되는 것으로, MPEG2의 규정에 근거한 복호화가 행해지고, 디지털 비디오 신호로 복호되어 단자(138)에 도출된다.
이 일실시예에서는 자기 테이프에 대한 신호의 기록은 회전하는 회전 헤드 상에 설치된 자기 헤드에 의해, 경사 트랙을 형성하는, 헤리컬 스캔 방식에 의해 행하여진다. 자기헤드는 회전 드럼상의 서로 대향하는 위치에, 각각 복수개가 설치된다. 즉, 자기 테이프가 회전 헤드에 180도 정도의 각으로 감겨져 있는 경우, 회전 헤드의 180도 회전에 의해, 동시에 복수개의 트랙을 형성할 수 있다. 또한, 자기 헤드는 서로 에지머스가 다른 2개로 1조가 되는, 복수개의 자기 헤드는 인접하는 트랙의 에지머스가 서로 다르도록 배치된다.
도 2는 상술한 회전 헤드에 의해 자기 테이프상에 형성되는 트랙 포맷의 일예를 도시한다. 이것은 1 프레임 당의 비디오 및 오디오 데이터가 8 트랙으로 기록되는 예이다. 예를 들면 프레임 주파수가 29.97Hz, 레이트가 50Mbps, 유효 라인 수가 480개로 유효 수평 화소수가 720 화소의 인터레이스 신호(480i 신호) 및 오디오 신호가 기록된다. 또한, 프레임 주파수가 25Hz, 레이트가 50Mbps, 유효 라인수가 576개로 유효 수평 화소수가 720화소의 인터레이스 신호(576i 신호) 및 오디오 신호도, 도 2와 동일의 테이프 포맷에 의해 기록할 수 있다.
서로 다른 에지머스의 2 트랙에 의해서 1 세그먼트가 구성된다. 즉, 8 트랙은 4 세그먼트으로 이루어진다. 세그먼트를 구성하는 1조의 트랙에 대하여, 에지머스와 대응하는 트랙 번호〔0]와 트랙 번호〔1〕가 부가된다. 도 2에 도시된 예에서는 1 프레임의 데이터가 2중으로 기록되고, 전반의 8 트랙과, 후반의 8 트랙 사이에서, 트랙 번호가 교체되는 동시에, 프레임마다 서로 다른 트랙 시퀀스가 부된다. 이로 인해, 에지머스가 다른 1조의 자기 헤드 중 한쪽이, 예를 들면 막힘 등에 의해 판독 불능 상태에 빠지더라도, 데이터의 재생을 행할 수 있다.
트랙의 각각에 있어서, 양단측에 비디오 데이터가 기록되는 비디오 섹터가 배치되고, 비디오 섹터에 삽입되어, 오디오 데이터가 기록되는 오디오 섹터가 배치된다. 또한, 도 2 및 후술하는 도 3은 테이프상의 섹터의 배치를 도시한 것이다.
이 예에서는 8 채널의 오디오 데이터를 취급할 수 있도록 되어 있다. A1 내지 A8은 각각 오디오 데이터의 1 내지 8ch를 나타낸다. 오디오 데이터는 세그먼트 단위로 배열을 변환하여 기록된다. 또한, 비디오 데이터는 이 예에서는 1 트랙에 대하여 4 에러 정정 블록분의 데이터가 인터리브되고, Upper Side 및 Lower Side의 섹터로 분할되어 기록된다. Lower Side의 비디오 섹터에는 소정 위치에 시스템 영역이 설치된다.
또한, 도 2에 있어서, SAT1(Tr) 및 SAT2(Tm)는 서보 록용 신호가 기록되는 에어리어이다. 또한, 각 기록 에어리어 사이에는 소정 크기의 캡(Vg1, Sg1, Ag, Sg2, Sg3 및 Vg2)이 설치된다.
도 2는 1 프레임 당의 데이터를 8 트랙으로 기록하는 예이지만, 기록 재생하는 데이터의 포맷에 의해서는 1 프레임당의 데이터를 4 트랙, 6 트랙 등에서 기록할 수 있다. 도 3의 (a)는 1 프레임이 6 트랙의 포맷이다. 이 예에서는 1 프레임의 2중 기록은 행하여지지 않고, 트랙 시퀀스가〔0〕만으로 된다.
도 3의 (b)에 도시한 바와 같이, 테이프상에 기록되는 데이터는 싱크 블록이라고 하는 등간격으로 구분된 복수의 블록으로 이루어진다. 도 3의 (c)는 싱크 블록의 구성을 개략적으로 도시한다. 상세한 것은 후술하지만, 싱크 블록은 동기 검출하기 위한 SYNC 패턴, 싱크 블록의 각각을 식별하기 위한 ID, 후속하는 데이터의 내용을 나타내는 DID, 데이터 패킷 및 에러 정정용 내부호 패리티로 구성된다. 데이터는 싱크 블록 단위로 패킷으로서 취급된다. 즉, 기록 또는 재생되는 데이터 단위의 최소의 것이 1 싱크 블록이다. 싱크 블록이 다수 배열되어(도 3의 (b)), 예를 들면 비디오 섹터가 형성된다(도 3의 (a)).
도 4는 각 트랙에 있어서의 기록 단위인, 싱크 블록의 일예를 도시한다. 이 일실시예에 있어서는 1 싱크 블록에 대하여 1개 내지 2개의 매크로 블록이 격납되는 것과 함께, 1 싱크 블록의 사이즈는 취급하는 비디오 신호의 포맷에 따라서 길이가 가변으로 된다. 도 4의 (a)에 도시된 바와 같이, 1 싱크 블록은 선두부터, 2 바이트의 SYNC 패턴, 2 바이트의 ID, 1 바이트의 DID, 예를 들면 112 바이트 내지 206 바이트 사이에서 가변으로 규정되는 데이터 영역 및 12 바이트의 패리티(내부호 패리티)에 이루어진다. 또한, 데이터 영역은 유효 탑재량이라고도 한다.
선두의 2 바이트의 SYNC 패턴은 동기 검출용이고, 소정의 패턴으로 이루어진다. 고유의 패턴에 대하여 일치하는 SYNC 패턴을 검출함으로써, 동기 검출이 행하여진다.
ID는 ID0 및 ID1의 2개의 부분으로 이루어지고, 개개의 싱크 블록을 식별하기 위한 정보가 격납된다. 도 5의 (a)는 ID0 및 ID1의 비트 어사인의 일예를 도시한다. ID0는 1 트랙 중의 싱크 블록의 각각을 식별하기 위한 식별 정보(SYNC ID)가 격납된다. SYNC ID는 예를 들면 통과 번호이다. SYNC ID는 8비트로 표현된다.
ID1는 싱크 블록의 트랙에 관한 정보가 격납된다. MSB 측을 비트(7), LSB 측을 비트(0)로 한 경우, 이 싱크 블록에 관해서, 비트(7)에서 트랙의 위쪽(Upper)인지 아래쪽(Lower)인지가 나타내어지고, 비트 5 내지 비트 2에서, 트랙의 세그먼트가 나타내어진다. 또한, 비트(1)는 트랙의 에지머스에 대응하는 트랙 번호가 나타내어지고, 비트(0)는 이 싱크 블록이 비디오 데이터 및 오디오 데이터 중 어느쪽의 것인가가 나타내어진다.
DID는 유효 탑재량에 관한 정보가 격납된다. 상술한 ID1의 비트(0)인 값에 근거하여, 비디오 및 오디오에서, DID의 내용이 다르다. 도 5의 (b)는 비디오의 경우 DID의 비트 어사인의 일예를 예시한다. 비트(7 내지 4)는 예약(Reserved)으로 되어 있다. 비트(3 및 2)는 유효 탑재량의 모드이고, 예를 들면 유효 탑재량 형태가 나타내어진다. 비트(3 및 2)는 보조적인 것이다. 비트(1)에서 유효 탑재량에 1개 또는 2개의 매크로 블록이 격납되는 것이 나타내어진다. 비트(0)에서 유효 탑재량에 격납되는 비디오 데이터가 외부호 패리티인지 어떤지가 나타내어진다.
도 5의 (c)는 오디오의 경우의 DID의 비트 어사인의 일예를 도시한다. 비트(7 내지 4)는 Reserved로 되어 있다. 비트(3)에서 유효 탑재량에 격납되어 있는 데이터가 오디오 데이터인지, 일반적인 데이터인지 어떤지가 나타내어진다. 유효 탑재량에 대하여, 압축 부호화된 오디오 데이터가 격납되어 있는 경우에는 비트(3)가 데이터를 나타내는 값으로 된다. 비트(2 내지 0)는 NTSC 방식에 있어서의, 5 필드 시퀀스의 정보가 격납된다. 즉, NTSC 방식에 있어서는 비디오 신호의 1 필드에 대하여 오디오 신호는 샘플링 주파수가 48kHz인 경우, 800샘플 및 801샘플 중 어느 하나이고, 이 시퀀스가 5 필드마다 갖추어진다. 비트(2 내지 0)에 의해서, 시퀀스의 어디에 위치할 것인가가 나타내어진다.
도 4에 돌아가서, 도 4의 (b) 내지 도 4의 (e)는 상술의 유효 탑재량의 예를 예시한다. 도 4의 (b) 및 (c)는 유효 탑재량에 대하여, 1 및 2 매크로 블록의 비디오 데이터(가변 길이 부호화 데이터)가 격납되는 경우의 예를 각각 도시한다. 도 4의 (b)에 도시된 1 매크로 블록이 격납되는 예에서는 선두의 3 바이트에, 후속하는 매크로 블록의 길이를 나타내는 길이 정보(LT)가 배치된다. 또한, 길이 정보(LT)에는 자기자신의 길이는 포함하지 않는다. 또한, 도 4의 (c)에 도시된, 2 매크로 블록이 격납되는 예에서는 선두에 제 1 매크로 블록의 길이 정보(LT)가 배치되고, 계속하여 제 1 매크로 블록이 배치된다. 그리고, 제 1 매크로 블록에 이 어서 제 2 매크로 블록의 길이를 나타내는 길이 정보(LT)가 배치되고, 계속하여 제 2 매크로 블록이 배치된다.
도 4의 (d)는 유효 탑재량에 대하여, 비디오 AUX 데이터가 격납되는 경우의 예를 예시한다. 선두의 길이 정보(LT)에는 자기자신을 포함하지 않은 비디오 AUX 데이터의 길이가 기록된다. 이 길이 정보(LT)에 이어서, 5바이트의 시스템 정보, 12 바이트의 PICT 정보 및 92 바이트의 유저 정보가 격납된다. 유효 탑재량의 길이에 대하여 남은 부분은 예약(Reserved)으로 된다.
도 4의 (e)는 유효 탑재량에 대하여 오디오 데이터가 격납되는 경우의 예를 예시한다. 오디오 데이터는 유효 탑재량의 전길이에 걸쳐 채워 넣을 수 있다. 오디오 신호는 압축 처리 등이 실시되지 않은, 예를 들면, PCM(Pulse Code Modulation)형식으로 다루어진다. 이에 한정하지 않고, 소정의 방식으로 압축 부호화된 오디오 데이터를 취급하도록 할 수도 있다.
이 일실시예에서는 이와 같이, 싱크 블록 길이가 가변으로 되어 있기 때문에, 비디오 데이터를 기록하는 싱크 블록의 길이와, 오디오 데이터를 기록하는 싱크 블록의 길이를, 신호 포맷에 따라서 각각 알맞은 길이로 설정할 수 있다. 이것에 의해, 복수의 다른 신호 포맷을 통일적으로 취급할 수 있다.
다음에, 이 기록 재생 장치(100)의 각부에 대해, 보다 상세하게 설명한다. 도 6은 MPEG 인코더(102)의 구성의 일예를 도시한다. 단자(150)로부터 공급된 신호는 블록화 회로(151)에서, 예를 들면 156 화소×16 라인의 매크로 블록으로 분할된다. 이 매크로 블록은 감산기(154)의 한쪽의 입력단에 공급되는 동시에, 이동 검출 회로(160)에 공급된다. 또한, 입력된 화상 데이터는 통계 처리 회로(152)에도 공급된다. 통계 처리 회로(152)에서는 소정의 통계 처리에 의해 입력 화상 데이터의 복잡함이 산출된다. 산출 결과는 비트 레이트 제어 회로(153)에 공급된다.
이동 검출 회로(160)에서는 블록화 회로(151)로부터 공급된 매크로 블록과, 후술하는 역양자화 회로(163) 및 역 DCT 회로(162)를 통해 공급되는, 1 프레임(또는 1 필드)전의 매크로 블록을 비교하여, 예를 들면 블록 매칭에 의해 이동 정보(이동 벡터)를 얻는다. 이동 보상 회로(161)에서는 이 이동 정보에 근거한 이동 보상이 행해지고, 이동 보상된 결과가 감산기(154)의 다른쪽의 입력단에 공급된다.
감산기(154)에서 입력 화상 데이터와 이동 보상 결과와의 차분이 구해지고, DCT 회로(155)에 공급된다. DCT 회로(155)에서는 이 차분의 매크로 블록을 또한 8화소×8 라인으로 이루어진 DCT 블록으로 분할하고, 각각의 DCT 블록에 대해서, DCT를 행한다. DCT 회로(155)로부터 출력된 DCT 계수는 양자화 회로(156)에서 양자화된다. 양자화시에, 비트 레이트 제어회로(153)로부터의 제어 정보에 근거하여, 비트 레이트가 제어된다. 양자화된 DCT 계수는 역양자화 회로(163) 및 지그재그 스캔 회로(157)에 공급된다.
지그재그 스캔 회로(157)에서는 DCT 계수가 지그재그 스캔으로 출력되고, DCT 블록 각각에 대해, DC 성분 및 저역 성분으로부터 고역 성분 순으로 나열된다. 이 DCT 계수는 VLC 회로(158)에서 가변 길이 부호화되고, MPEG2에 준거한 엘리먼트 스트림으로서, 출력단(159)에 도출된다. 출력되는 엘리먼트 스트림은 매크로 블록 단위의 가변 길이 부호화 데이터이다.
도 7은 지그재그 스캔 회로(157) 및 VLC 회로(158)에서의 처리를 개략적으로 도시한다. 도 7의 (a)에 도시된 바와 같이, DCT 블록에 있어서 예를 들면 좌측 위가 DC 성분으로 하여, 좌방향 및 아래방향으로, 수평 공간 주파수 및 수직 공간 주파수가 각각 높게 되는 것으로 한다. 지그재그 스캔 회로(157)에서는 좌측 위의 DC 성분으로부터 시작하여, 수평 및 수직 공간 주파수가 높게 되는 방향으로, DCT 블록의 각 DCT 계수가 지그재그로 스캔된다.
그 결과, 도 7의 (b)에 일예가 도시된 바와 같이, 전부에서 64개(8화소×8라인)의 DCT 계수가 주파수 성분 순으로 나열되어 얻어진다. 이 DCT 계수가 VLC 회로(158)에 공급되고, 가변 길이 부호화된다. 즉, 각 계수는 최초의 계수는 DC 성분으로서 고정적이고, 다음 성분(AC 성분)에서는 연속하는 런과 그것에 계속되는 레벨에서 계수가 묶여지고, 1개의 부호가 할당됨으로써, 가변 길이 부호화가 이루어진다. 부호는 주파수 성분이 낮은(저차)계수로부터 높은(고차) 계수로, AC1, AC2, AC3,···으로 할당되고 나열된다.
VLC 회로(158)에서의 가변 길이 부호화시의 부호화 정보가 비트 레이트 제어회로(153)에 공급된다. 비트 레이트 제어 회로(153)에서는 이 부호화 정보와, 상술한 통계 처리 회로(152)에 의한 매크로 블록의 복잡함의 산출 결과에 근거하여, 출력에 있어서 적절한 비트 레이트가 얻어지도록, 비트 레이트 제어 정보를 양자화 회로(156)에 공급한다. 이 비트 레이트 제어 정보에 의해, GOP의 고정 길이화가 이루어진다.
한편, 역양자화 회로(163)에 공급된 DCT 계수는 역양자화되어 역 DCT 회로(162)에 의해서 화상 데이터로 복호되고, 이동 검출 회로(160) 및 이동 보상 회로(161)에 공급된다.
또한, 이 일실시예에서는 I 픽쳐만을 사용하고, P 및 B 픽쳐가 사용되지 않는다. 따라서, 상술한 MPEG 인코더(102)의 구성에 있어서, 프레임 또는 필드간의 이동 보상을 행하기 위한 구성, 즉, 역양자화 회로(163), 역 DCT 회로(162), 이동 보상 회로(161) 및 이동 검출 회로(160)는 생략할 수 있다.
스트림 컨버터(106)에서는 공급된 신호의 DCT 계수의 배열이 행하여진다. 즉, 각각의 매크로 블록내에서, MPEG2의 규정에 근거하여 DCT 블록마다 주파수 성분 순으로 나열된 DCT 계수가, 매크로 블록을 구성하는 각 DCT 블록을 통해서, 주파수 성분 순으로 배열된다.
도 8은 스트림 컨버터(106)에 있어서의 DCT 계수의 배열을 개략적으로 도시한다. 예를 들면 휘도 신호(Y)와 색도 신호(Cb, Cr)와의 비가 4:2:2의 포맷의 경우, 1 매크로 블록은 휘도 신호(Y)에 의한 4개의 DCT 블록(DCT 블록 Y1, Y2, Y3 및 Y4)과, 색도 신호(Cb, Cr) 각각에 의한 2개씩의 DCT 블록(DCT 블록 Cb1, Cb2, Cr1 및 Cr2)로 이루어진다.
상술한 바와 같이, MPEG 인코더(102)에서는 MPEG2의 규정에 따라서 지그재그 스캔이 행해지고, 도 8의 (a)에 도시된 바와 같이, 각 DCT 블록마다, DCT 계수가 DC 성분 및 저역 성분으로부터 고역 성분으로, 주파수 성분의 순으로 나열된다. 하나의 DCT 블록의 스캔이 종료하면, 다음의 DCT 블록의 스캔이 행해지고, 동일하게 DCT 계수가 나열된다.
즉, 매크로 블록내에서, DCT 블록(Y1, Y2, Y3 및 Y4), DCT 블록(Cb 1, Cb2, Cr1 및 Cr2)의 각각에 대해, DCT 계수가 DC 성분 및 저역성분으로부터 고역성분으로 주파수 성분 순으로 나열된다. 그리고, 상술한 바와 같이, 연속한 런과 그것에 계속되는 레벨로 이루어진 세트에, 〔DC, AC1, AC2, AC3,···〕와, 각각 1개의 부호가 할당되어 가변 길이 부호화되어 있다.
스트림 컨버터(106)에서는 가변 길이 부호화되어 나열된 DCT 계수를, 일단 가변 길이 부호를 해독하여 각 계수의 단락을 검출하고, 매크로 블록을 구성하는 각 DCT 블록에 걸쳐서, 주파수 성분 순으로 배열한다. 이 상태를, 도 8의 (b)에 도시한다. DC 성분 및 저역 성분으로부터 고역성분으로, 즉 저차 계수로부터 고차의 계수로, 각 DCT 블록을 넘어 순차로 DCT 계수가 나열된다.
즉, 매크로 블록내에서, DC(Y1), DC(Y2), DC(Y3), DC(Y4), DC(Cb 1), DC(Cb2), DC5(Cr1), DC(Cr2), AC1(Y1), AC2(Y 2), AC1(Y3), AC1(Y4), AC1(Cb1 ), AC1(Cb2), AC1(Cr1), AC1(Cr2),···와, DCT 블록을 걸쳐서, DC 성분을 포함하는 각 주파수 성분 순으로 DCT 계수가 나열된다. 또한, 실제로는 연속한 런과 그것에 계속되는 레벨로 이루어진 쌍에 대하여 할당된 1개의 부호가, 각 주파수 성분 순으로 대응하여 나열된다.
또한, 이 스트림 변환을 최단의 시간으로 행하는 데는 DCT 계수의 배열을, 화소 데이터 레이트의 클록으로 동작시키어, 전후와의 신호 교환을 행하는 버스의 전송 속도를 충분히 확보할 필요가 있다. 예를 들면, 화소 레이트가 27MHz/bps(bit per second), 1 화소가 8 비트인 것으로 한다. 가변 길이 부호화의 결과는 1화소가 최대이고 3배의 24비트가 되기 때문에, 밴드폭으로서는 27MHz×24비트가 필요하게 된다. 여기서, 81MHz×8비트, 혹은 54MHz×16비트에서 입출력을 행함으로써, 비트폭을 저감할 수 있고, 매크로 블록의 최대 길이를 제한할 필요가 없어진다.
또한, 매크로 블록의 최대 길이가 제한되어 있는 경우에는 그 길이분의 데이터가 1 매크로 블록분의 전송 시간내에 전송 가능한 것의 밴드 폭을 확보한다. 예를 들면, 매크로 블록의 최대 길이가 512 바이트로 제한되어 있으면, 27MHz×8비트의 밴드 폭으로 인터페이스를 행한다.
또한, 이 스트림 컨버터(106)에서는 1 매크로 블록/1 슬라이스가 아닌 엘리먼트 스트림이 외부에서 공급된 경우에, 이것을 1 매크로 블록/1 슬라이스로 변환하는 기능을 갖게 할 수 있다(도시하지 않음). 예를 들면, 단자(104)로부터 공급된 엘리먼트 스트림이 1 스트라이프/1 슬라이스인 경우, 이 스트림 컨버터(106)에서, 1 매크로 블록/ 1 슬라이스로 변환한다.
또한, 이 스트림 컨버터(106)에서는 외부에서 공급된 엘리먼트 스트림이 장치의 기록 비트 레이트, 즉, 상술한 GOP 단위의 고정 길이를 초과하게 되는 경우 오버플로우를 방지하는 기능을 갖게 할 수 있다(도시하지 않음). 예를 들면, 스트 림 컨버터(106)에 있어서, DCT 계수의 상위 계수(고역 성분)을 제로에 위치 전환하여, 중단한다.
또한, 여기서는 스트림 컨버터(106)에 있어서, DCT 계수의 가변 길이 부호를 해독하여 계수의 배열을 행하고 있지만, 이것은 이 예에 한정되지 않는다. 즉, 가변 길이 부호가 복호된 DCT 계수를 배열하도록 하여도 된다.
매크로 블록의 길이는 변환 엘리먼트 스트림과 변환전의 엘리먼트 스트림에서 동일하다. 또한, MPEG 인코더(102)에 있어서, 비트 레이트 제어에 의해 GOP 단위로 고정 길이화되어 있어도, 매크로 블록 단위에서 보면, 길이가 변동하고 있다. 팩킹 회로(107)에서는 매크로 블록을 고정 테두리에 맞춘다.
도 9는 팩킹 회로(107)에서의 매크로 블록의 팩킹 처리를 개략적으로 도시한다. 매크로 블록은 소정의 데이터 길이를 가지는 고정 테두리에 맞게 되고, 팩킹된다. 이 때 사용되는 고정 테두리의 데이터 길이를, 기록 및 재생시의 데이터의 최소 단위인 싱크 블록 길이와 일치시키면, 후속하는 ECC 인코더(108)에서의 셔플링 및 에러 정정 부호화시에, 양호하다. 예를 들면 8 매크로 블록마다 처리가 행해지고, 매크로 블록의 각각에 대하여 #1, #2,···,#8로 번호를 붙인다.
가변 길이 부호화에 의해, 도 9의 (a)에 일예가 도시된 바와 같이, 8 매크로 블록은 서로 길이가 다르다. 이 예에서는 고정 테두리인 1 싱크 블록의 길이와 비교하여, 매크로 블록 #1의 데이터, #3의 데이터 및 #6의 데이터가 각각 길고, 매크로 블록 #2의 데이터, #5의 데이터, #7의 데이터 및 #8의 데이터가 각각 짧다. 또한, 매크로 블록 #4의 데이터는 1 싱크 블록과 대략 같은 길이이다.
팩킹 처리에 의해서, 매크로 블록이 1 싱크 블록 길이의 고정 길이 테두리에 따라 유입되고, 1 프레임 기간에서 발생한 데이터 전체가 고정 길이화된다. 도 9의 (b)에 일예가 도시된 바와 같이, 1 싱크 블록과 비교하여 긴 매크로 블록은 싱크 블록 길이에 대응하는 위치에서 분할된다. 분할된 매크로 블록 중, 싱크 블록 길이로부터 밀려 나온 부분(오버플로우 부분)은 선두부터 순차로 남은 영역에, 즉, 길이가 싱크 블록 길이에 차지 않은 매크로 블록 뒤에, 채워 넣는다.
도 9의 (b)의 예에서는 매크로 블록 #1의 오버플로우 부분이, 먼저, 매크로 블록 #2의 뒤에 채워 넣어지고, 그곳이 싱크 블록의 길이에 달하면, 매크로 블록 #5 뒤에 채워 넣는다. 다음에, 매크로 블록 #3의 오버플로우 부분이 매크로 블록 #7 뒤에 채워 넣는다. 또한, 매크로 블록 #6의 오버플로우 부분이 매크로 블록 #7 뒤에 채워 넣어지고, 또한 초과된 부분이 매크로 블록 #8 뒤에 채워진다. 이렇게 해서, 각 매크로 블록이 싱크 블록 길이의 고정 테두리에 대하여 팩킹된다.
각 매크로 블록의 길이는 스트림 컨버터(106)에 있어서 미리 조사하여 놓을 수 있다. 이로써, 이 팩킹 회로(107)에서는 VLC 데이터를 디코드하여 내용을 검사하는 일 없이, 매크로 블록의 최후 말미를 알 수 있다.
또한, 팩킹된 데이터가 자기 테이프상에 기록되었을 때는 고정 길이 테두리의 매크로 블록의 선두 부분에 매크로 블록의 길이를 나타내는 길이 정보(LT)가 부가된다. 재생시에는 이 길이 정보(LT)에 근거하여 팩킹된 데이터가 연결되어, 매크로 블록 데이터가 복원된다. 이것을, 디팩킹이라고 한다.
팩킹 회로(107)의 출력은 ECC 인코더(108)에 공급된다. ECC 인코더(108)에 서는 1GOP 분의 데이터가 모이면, 고정 테두리 길이에 대응하는 블록의 각각을 소정의 규칙에 근거하여 셔플링하여 배열한다. 그리고, 배열된 블록의 각각에 대해서, 화면상의 위치와 테이프상의 기록 위치를 관련짓는다. 셔플링을 행함으로써, 테이프상의 연속한 위치에 발생하도록 버스트 에러에 대한 내성을 높일 수 있다. 또한, 셔플링은 상술의 팩킹 회로(107)에 그 기능을 갖게 하여 행하여도 된다.
셔플링이 이루어지면, 소정의 데이터 단위(심벌)에서 외부호 패리티 및 내부호 패리티가 부가되고, 적 부호를 사용한 에러 정정 부호화가 행하여진다. 먼저, 소정수의 블록을 통해서 외부호 패리티가 부가되고, 다음에, 외부호 패리티를 포함시킨 블록의 각각 대하여, 블록의 방향에 내부호 패리티가 부가되는 내부호 패리티는 팩킹시에 사용된 고정 테두리와 동일의 데이터 계열로 이루어진 내부호 블록을 단위로하여 부가된다. 그리고, 각각의 내부호 블록의 선두에는 DID, ID 및 SYNC 패턴이 부가되고, 싱크 블록이 형성된다.
또한, 내부호 패리티 및 외부호 패리티에서 완결하는 데이터 블록을, 에러 정정 블록이라고 한다.
에러 정정 부호화된 데이터는 도시되지 않은 스크램블 회로에 의해 스크램블 처리되고, 주파수 성분이 평균화된다. 그리고 기록 증폭기(110)에 공급되어, 기록 부호화되고, 자기 테이프(120)에의 기록에 알맞은 형식으로 변환된다. 이 일실시예에서는 기록 부호화에는 파셜 리스폰즈의 프리코더가 사용된다. 기록 부호화된 데이터는 기록 헤드(111)에 의해 자기 테이프(120)에 기록된다.
다음에, 재생시의 처리에 대해서 설명한다. 자기 테이프(120)에 기록된 신 호는 재생 헤드(130)에 의해 재생된다. 재생 신호는 재생 증폭기(131)에 공급되고, 등화기에서 디지털 데이터에 복원되고, 파셜 리스폰즈의 디코드가 행하여진다. 이 때, 비타비 복호 방식을 이용함으로써, 에러 레이트를 개선할 수 있다.
재생 증폭기(131)로부터 출력된 재생 디지털 데이터는 ECC 디코더(132)에 공급된다. ECC 디코더(132)에서는 먼저, SYNC 패턴이 검출되고, 싱크 블록이 꺼내어진다. 싱크 블록 중의 내부호 블록이 내부호 패리티에 의해 내부호 정정되고, ID에 근거하여 도시되지 않은 메모리의 소정 어드레스에 기록된다. 에러 정정 부호가 가지는 에러 정정 능력을 초과하여 에러 가 존재할 때에는 에러를 정정할 수 없게 되고, 그 심벌에 대하여 에러 플래그가 세워진다. 이렇게 해서, 1 GOP 분의 데이터의 내부호 정정이 끝나면, 메모리에 기록된 데이터를 사용하여 외부호 정정이 행하여진다.
여기서도 마찬가지로, 에러 정정 부호가 가지는 에러 정정 능력을 초과하여 에러가 존재하는 경우에는 에러 플래그가 세워진다. 외부호 정정에 의한 에러 플래그는 후술하는 스트림 컨버터(134)에 공급된다.
이렇게 해서 에러 정정된 데이터에 대하여, 디셔플링이 이루어지고, 데이터의 어드레스가 복원된다. 즉, 기록시에는 에러 정정 부호화 전에, 소정의 규칙에 근거하여 셔플링이 이루어지고 있기 때문에, 여기서는 그 역의 처리를 행하고, 데이터를 바른 순서로 배열한다. 디셔플링이 행하여진 데이터는 디팩킹 회로(133)에 공급된다.
디팩킹 회로(133)에서는 기록시에 상술한 팩킹 회로(107)에서 팩킹된 매크로 블록의 복원을 행한다, 즉, 싱크 블록은 매크로 블록에 대응하고 있고, 유효 탑재량의 예를 들면 선두에 기록되어 있는 길이 정보(LT)에 근거하여, 매크로 블록의 각각의 데이터를 연결하고, 원래의 매크로 블록을 복원한다.
자기 테이프(120)의 속도를 기록시보다도 고속으로 재생하는 고속 재생이나, 기록시와 다른 테이프 속도로 재생을 행하는 변속 재생을 행한 경우에는 회전 헤드의 트레이스 각과 헤리컬 트랙과의 관계가 변하고, 1 트랙을 정확하게 트레이스할 수 없게 된다. 그러므로, 1 GOP 모든 신호를 취득할 수 없기 때문에, 디팩킹 처리가 이루어지지 않는다. 따라서, 싱크 블록 단위에서의 재생이 행하여진다. 이때, 길이 정보(LT)에 근거하여, 싱크 블록 길이보다도 짧은 매크로 블록 뒤에 채워 넣어진 데이터는 예를 들면 제로로 취급된다. 또한, 내부호 패리티에 의한 에러 정정을 행할 수 있고, ID에 의거하여 디셔플링도 가능하다.
디팩킹 회로(133)의 출력은 변환 엘리먼트 스트림으로서 스트림 컨버터(134)에 공급된다. 스트림 컨버터(134)에서는 상술의 스트림 컨버터(106)와는 역의 처리를 행한다. 즉, 스트림 컨버터(134)에서는 매크로 블록마다, 주파수 성분 순으로 나열되어 있는 DCT 계수가 DCT 블록마다 주파수 성분 순으로 배열된다. 이로써, 변환 엘리먼트 스트림이 MPEG2에 준거한 엘리먼트 스트림으로 역변환된다.
이 재생측의 스트림 컨버터(134)는 상술한 기록측의 스트림 컨버터(106)와 동일의 구성으로 실현 가능한 것이다. 또한, 그 때의 처리도, 컨버터(106)와 같기 때문에, 이에 대한 상세한 설명은 번잡함을 피하기 위해, 생략한다.
또한, 재생측의 스트림 변환의 처리에서는 변환전에, ECC 디코더(132)에서 얻어진 외부호 정정에 의한 에러 플래그에 근거하여, 에러 처리를 행할 필요가 있다. 즉, 변환전에, 매크로 블록 데이터의 도중에 에러가 있는 경우에는 에러 개소 이후의 주파수 성분의 DCT 계수를 복원할 수 없다. 그래서, 예를 들면 에러 개소의 데이터를 블록 종단 부호(EOB)에 위치 전환하고, 그 이후의 주파수 성분의 DCT 계수를 제로로 한다. 마찬가지로, 고속 재생시에도, 싱크 블록 길이에 대응하는 길이까지의 DCT 계수만을 복원하고, 그 이후의 계수는 제로 데이터로 위치 전환된다.
DCT 블록을 통해서, DCT 계수가 DC 성분 및 저역 성분으로부터 고역 성분으로 나열되어 있기 때문에, 이와 같이, 어떤 개소 이후에서 DCT 계수를 무시하여도, 매크로 블록을 구성하는 DCT 블록의 각각에 대하여, 빈틈 없이 DCT 계수를 널리 미치게 할 수 있다.
또한, 스트림 컨버터(134)의 입출력은 기록측과 동일하게, 매크로 블록의 최대 길이에 따라서, 충분한 전송 레이트(밴드 폭)를 확보해 둔다. 매크로 블록의 길이를 제한하지 않는 경우에는 화소 레이트의 3배의 밴드 폭을 확보하는 것이 바람직하다.
스트림 컨버터(134)로부터 출력된 엘리먼트 스트림은 예를 들면 SDTI 송신 회로(135)에 공급되고, 동기 신호 등이 부가되고, 소정의 신호 포맷으로 되어, SDTI에 대응한, MPEG2에 준거의 엘리먼트 스트림으로서 출력단(136)에 도출된다.
또한, 스트림 컨버터(134)로부터 출력된 엘리먼트 스트림은 MPEG 디코더(137)에도 공급할 수 있다. MPEG 디코더(137)는 도시하지 않았지만, 일반적 인 MPEG2에 준거한 디코더의 구성을 갖고 있다. 엘리먼트 스트림은 MPEG 디코더(137)에서 디코드되고, 디지털 비디오 신호로서 출력단(138)에 도출된다.
다음에, 상술의 도 1의 구성의, 팩킹 회로(107) 및 ECC 인코더(108)에서의 처리에 대해서, 보다 상세하게 설명한다. 도 10은 상술의 도 1의 구성을, 기록측의 팩킹 회로(107) 및 ECC 인코더(108)를 중심으로, 보다 상세하게 도시한다.
단자(201)로부터 공급된 디지털 비디오 신호는 비디오 인코더(202)에서 압축 부호화되는 동시에, DCT 계수를 배열한다. 비디오 인코더(202)의 출력과, 단자(204)로부터 공급되는 시스템 데이터, 예를 들면 비디오 AUX 데이터가 팩킹 및 외부호생성(230)에 공급된다.
팩킹 및 외부호 생성부(230)에 있어서, 팩킹 회로(203)에서, 디지털 비디오 신호 및 시스템 데이터가 패킷 단위로 팩킹되고, 다음단의 외부호 인코더(205)에서 외부호 패리티를 부가할 수 있도록, 데이터의 순서가 배열된다. 배열된 데이터는 외부호 인코더(205)에 공급되고, 외부호 패리티가 부가되고, 배열 회로(206)에 공급된다. 배열 회로(206)에서는 공급된 데이터가 기록하는 순서로 배열된다. 배열된 디지털 비디오 신호는 혼합 회로(207)에 공급된다.
한편, 단자(210)로부터 공급된 디지털 오디오 데이터는 딜레이 회로(211)에 의해 입력 딜레이량이 조정되고, 팩킹 및 외부호 생성부(230)에 공급된다. 그리고, 팩킹 및 외부호 생성부(230)내의 배열 회로(212)에 공급된다. 배열 회로(212)에서는 단자(213)로부터 공급된 오디오 AUX 데이터와 함께, 각 에러 정정 블록마다, 다음단의 외부호 인코더(214)에서 외부호 패리티를 부가할 수 있도록, 데이터 의 순서가 배열된다. 배열된 데이터는 외부호 인코더(214)에 공급되고, 외부호 패리티가 부가되어, 배열 회로(215)에 공급된다. 배열 회로(215)에서는 공급된 데이터가 기록하는 순서로 배열된다. 배열된 디지털 오디오 신호 및 오디오 AUX 데이터(이하, 이들을 겸하여 디지털 오디오 신호로 약기한다)는 혼합회로(207)에 공급된다.
혼합 회로(207)에서는 공급된 디지털 비디오 신호 및 디지털 오디오 신호를, 기록하는 순서로 배열한다. 상술한 바와 같이, 1 트랙에 있어서, 헤드 스캔 방향의 선두부터 순차로, 비디오 섹터, 오디오 섹터, 비디오 섹터의 순으로 기록이 행하여지지만, 예를 들면 이 순서에 대응하여 배열이 이루어진다.
배열된 데이터는 ID 부가 회로(216)에서 패킷마다 ID가 부가되고, 내부호 인코더(217)에서 ID 및 패킷에 대하여 내부호 패리티가 부가된다. 내부호 패리티가 부가된 데이터는 싱크 부가 회로(218)에서, 패킷 마다에, 싱크 패턴이 부가되고, 싱크 블록으로 된다. 싱크 블록은 기록 증폭기(219)에서 기록에 알맞은 형식의 신호로 변환되고, 기록 헤드(220)에서 자기 테이프(221)에 대하여 기록된다.
다음에, 본 발명의 요지를 이루는 널 싱크에 대해서 설명한다. 상술한 바와 같이, 본 발명에서는 싱크 블록에 있어서, 길이 정보(LT)가 〔0〕에서 길이 정보(LT)에 계속되는 데이터 부분이〔00〕으로 채워져 있는, 널 싱크가 정의되어 있다.
이 널 싱크는 원래는 다른 복수의 화상 포맷에 있어서의 싱크 블록수에 유연성을 갖게 하고, 복수의 다른 포맷의 비디오 신호의 기록을 통일적으로 행하기 위 해서, 싱크 블록수의 수를 맞추기 위해서 도입된 것이다. 따라서, 널 싱크의 수는 포맷에 의해 일의적으로 결정된다. 또한, 널 싱크가 아닌 일반의 싱크 블록에서는 예를 들면 가변 길이 부호화 데이터나 픽쳐 헤더, 유저 데이터가 기록된다고 하는 정의가 이루어지고 있다.
한편으로, 이 널 싱크에 있어서는 기록하는 내용이 정의되어 있지 않다. 그렇지만, 널 싱크를 준비한다는 것은 기록시로서 일정 용량을 확보하게 된다. 예를 들면, 1 싱크 블록의 길이가 128 바이트이고, 10개의 널 싱크를 필요로 하는 포맷에서는 1280 바이트의 데이터 영역이 기록 영역에 확보된다.
그래서, 본 발명에서는 이 널 싱크를, 팩킹 회로(107)에서의, 패킷에 있어서의 오버플로우 부분의 팩킹 처리에 사용한다. 즉, 본 발명에서는 널 싱크를, 팩킹시의 고정 길이 테두리보다 짧은 싱크 블록과 동일하게 생각할 수 있다. 그리고, 비어 있는 영역에 오버플로우 부분을 채워 넣어 팩킹해간다. 이렇게 함으로써, 기록 매체에 있어서의 널 싱크의 기록 영역을 유효하게 사용할 수 있고, 또한, 고화질화가 실현가능해진다.
도 11은 이 일실시예에 있어서의 팩킹 회로(107)의 구성의 일예를 도시한다. 또한, 이 구성에는 ECC 인코더(108)의 일부가 포함된다. 또한, 필요하게 되는 널 싱크(널 패킷)의 수는 취급되는 비디오 신호의 포맷에 따라서 미리 정해져 있는 것으로 한다. 단자(250)로부터 입력된 디지털 비디오 신호는 팩킹 회로(107)내의 팩(1)회로(231) 및 카운터(240)에 각각 공급된다.
상술한 바와 같이, 디지털 비디오 신호는 MPEG2 방식에 의한 엘리먼트 스트 림에 의해서, 1화면을 분할한 매크로 블록이 또한 분할된 DCT 블록 단위로 DCT되고, 그것을 양자화한 것이 순차 이송된다. 단자(240)로부터 공급되는 신호는 매크로 블록의 화소 정보에 근거하여 가변 길이 부호화되고, 그 부호의 길이가 변동하고 있다.
팩(1)회로(231)에서는 매크로 블록 단위로, 기록 포맷에 의해 정해지는 데이터 길이(이하, 고정 테두리 길이라고 한다)보다도 긴 부분과 짧은 부분으로 나눈다. 예를 들면 이 일실시예에서는 싱크로 블록의 길이에 근거하여, 길이 정보(LT)의 부분을 제외한 유효 탑재량의 길이를 고정 테두리 길이로서 데이터가 분할된다(도 4 참조). 분할된 데이터의 각각은 스위치 회로(242)의 한쪽의 입력단에 공급된다.
스위치 회로(242)는 당초, 한쪽의 입력단이 선택되어 있다. 따라서, 팩(1)회로(231)에서 분할된 데이터의 각각은 스위치 회로(242)를 통해 메인 메모리(232)에 격납된다. 메인 메모리(232)는 도 12에 일예가 도시된 바와 같이, 비디오 영역(250), 오버플로우 영역(251) 및 오디오 영역(252)의 복수의 영역을 갖는다. 비디오 영역(250) 및 오버플로우 영역(251)은 복수 픽쳐의 데이터를 연속적으로 처리할 수 있도록, 복수의 뱅크를 갖는다. 각각의 뱅크는 1 픽쳐에 대응한다. 비디오 영역(250)의 뱅크의 각각은 또한, 팩용 영역(250A) 및 내부호용 영역(250B)으로 이루어진다. 또한, 도면 중의 부분(A)은 비디오 신호의 1 패킷(1 싱크 블록)의 예를 예시한다.
분할된 데이터 중, 고정 길이 테두리보다도 긴 부분은 오버플로우 데이터로 서, 메인 메모리(232)에 있어서의 해당하는 뱅크의 오버플로우 영역(251)에 격납된다. 또한, 고정 길이 테두리보다도 짧은 부분은 메인 메모리(232)의 비디오 영역(250) 중의, 해당하는 뱅크의 팩용 영역(250A)에 격납된다.
예를 들면, 패킷 길이가 128 바이트인 기록 포맷에 대하여, 160 바이트의 길이를 가지는 매크로 블록이 도래한 경우, 전반의 128 바이트가 메인 메모리(232)의팩용 영역(250A)에 격납되고, 후반의 32 바이트가 오버플로우 영역(251)에 격납된다.
한편, 팩킹 회로(107)내의 널 패킷 생성 회로(241)는 이미 정의한 널 싱크를 생성시킨다. 즉, 널 패킷 생성 회로(241)에서는 상술한 바와 같은, 길이 정보(LT)가〔0〕으로서 계속되는 데이터가〔00〕으로 채워지도록 하는 데이터 패킷인, 널 싱크가 메인 메모리(232)에 기록되도록 데이터 패킷을 생성시킨다. 예를 들면, 1 싱크 블록의 길이가 11 바이트로서, 그 중 3 바이트가 길이 정보(LT)로서 예약되어 있으면, 길이 정보(LT)에 계속되는 8 바이트 분을 채우는 데이터〔00〕가 생성된다. 이와 같이 생성된 널 패킷은 스위치 회로(242)에 다른쪽 입력단에 공급된다.
또한, 카운터(240)는 입력된 매크로 블록수의 카운트를 행하고, 카운트치에 근거하여 스위치 회로(242)를 전환한다. 즉, 1 인코드 단위(예를 들면, 1 프레임 , 1 필드 또는 1 픽쳐)당의 매크로 블록수는 기록 포맷에 의해서 일의적으로 결정된다. 또한, 1 인코드 단위는 이 예에서는 1 픽쳐로 한다. 카운터(240)에서는 입력된 매크로 블록수를 카운트하고, 1 인코드 단위의 모든 매크로 블록이 입력되고, 팩(1)회로(231)에 공급된 것으로 판단되면, 스위치 회로(242)를, 한쪽의 입력단에 서 다른쪽 입력단으로 전환한다.
스위치 회로(242)가 전환되면, 널 패킷 생성 회로(241)에서 생성된 널 패킷이 메인 메모리(232)의 팩용 영역(250A)에 격납된다. 일반의 매크로 블록에 의한 데이터 패킷과, 널 싱크에 의한 널 패킷이 동일의 경로로부터 공급되도록 배치되어 있기 때문에, 메인 메모리(232)에 격납된 이후의 처리에서는 이들 일반의 데이터 패킷과 널 패킷을 동등하게 취급할 수 있다.
또한, 이러한 배치로 되어 있기 때문에, 메인 메모리(232)에 데이터를 격납했을 때에, 도 11에 있어서 점선으로 도시된, 셔플링 회로(243)에 의해서 메인 메모리(232)에의 기록 어드레스를 변화시키는 것만으로, 비디오 데이터의 셔플링을 행할 수 있다. 이 경우에도, 일반의 데이터 패킷과, 널 패킷을 구별할 필요가 없다.
팩(1)회로(231)에서의 처리가 완료하고, 1 픽쳐분의 데이터 패킷과, 소정수의 널 패킷이 메인 메모리(232)에 전송되면, 팩(2)회로(233)에서의 처리로 옮긴다. 메인 메모리(232)의 팩용 영역(250A)으로부터 판독된 비디오 신호가 팩(2)회로(233)에 공급된다. 또한, 메인 메모리(232)의 오버플로우 영역(251)으로부터, 오버플로우 데이터가 판독된다. 판독된 오버플로우 데이터는 예를 들면 듀얼포트의 SRAM, 즉 FIFO로 이루어진 캐슈(234)를 통해 팩(2)회로(233)에 공급된다.
팩(2)(233) 회로에서는 메인 메모리(232)의 팩용 영역(250A)으로부터 패킷 단위로 순차 데이터를 판독한다. 그리고, 길이 정보(LT)에 근거하여, 패킷 길이가 고정 테두리 길이보다도 짧은 경우에는 그 부분에 대하여, 오버플로우 영역(251)으 로부터 판독된 오버플로우 데이터를 삽입한다. 오버플로우 데이터는 팩용 영역(250A)으로부터의 패킷 길이와 오버플로우 데이터의 합이 고정 테두리 길이에 수납되도록 삽입된다.
예를 들면, 오버플로우 데이터를 삽입하면 고정 길이 테두리로부터 또한 데이터가 밀려 나오게 되는 경우에는 그 부분이 또한 오버플로우 데이터로 되고, 팩용 영역(250A)으로부터 판독된 고정 길이 테두리보다도 데이터 길이가 짧은 다른 데이터의 뒤 부분에 대하여 삽입된다.
또한, 팩용 영역(250A)으로부터 판독된 데이터 패킷이 널 패킷인 경우에는 널 패킷의 길이 정보(LT)가〔0〕이기 때문에, 이 길이 정보(LT)에 근거하여, 오버플로우 데이터를 패킷의 길이 정보(LT)에 계속하여, 고정 길이 테두리에 달할 때까지 채워 넣을 수 있다.
이렇게 하여, 팩(1) 회로(231) 및 팩(2) 회로(233)에서 팩킹 처리되어 확정 길이 테두리에 유입된 데이터는 외부호 처리용 메모리(235)에 기록된다.
또한, 팩(2)회로(233)에서의 처리 전에, 오버플로우 데이터를 미리 판독하여 캐슈(234)에 기록해두도록 하면, 메인 메모리(232)에 대한 액세스가 집중하는 것을 방지하게 되고, 팩(2)회로(233)에서의 처리를 보다 고속으로 행할 수 있다. 이 캐슈(234)는 생략하는 것이 가능하다.
외부호 처리용 메모리(235)는 예를 들면 SRAM(Static RAMI)으로 이루어지고, 외부호 패리티를 부가하는 처리에 필요 충분한 만큼의 용량을 갖는다. 예를 들면, 외부호 처리용 메모리(235)는 1 에러 정정 블록이 격납 가능한 용량을 갖는다. 에 러 정정 블록의 사이즈는 취급되는 비디오 신호의 포맷에 따라 다르다. 이 일실시예와 같이, 복수의 포맷 신호를 취급하는 경우에는 외부호 처리용 메모리(235)의 사이즈는 대응하는 포맷에 있어서의 최대의 에러 정정 블록 사이즈와 같게 하여 두면 된다.
팩회로(233)에 의해, 메인 메모리(232)로부터 판독된 데이터가 팩킹되고, 외부호 처리용 메모리(235)에 대하여 순차로 기록된다. 외부호 처리용 메모리(235)에 기록된 데이터 량이 일정량, 즉 1 에러 정정 블록의 사이즈에 달하면, 팩(2)회로(233)에서의 처리를 일단 정지한다. 그리고, 외부호 인코드(236)에 의해, 외부호 처리용 메모리(235)에 기록된 데이터에 대하여 외부호 패리티가 부가되고, 외부호 인코드 처리가 행하여진다.
즉, 외부호 인코더(236)는 외부호 처리용 메모리(235)에 기록된 데이터를, 행방향으로 판독하고, 외부호 패리티를 생성한다. 생성된 외부호 패리티는 외부호 처리용 메모리(235)에 기록된다. 예를 들면, 외부호 처리용 메모리(235)에 격납된 에러 정정 블록의 행방향으로 부가된다.
또한, 상술한 바와 같이, 메인 메모리(232)에 격납된 후는 널 패킷과 일반의 데이터 패킷이 동등하게 취급된다. 따라서, 외부호 인코더(236)에 있어서의 외부호 패리티의 부가도, 널 패킷을 포함해서 행하여진다.
1 에러 정정 블록에 대한 외부호 인코드 처리가 종료하면, 외부호 처리용 메모리(235)로부터 외부호 패리티가 부가된 데이터가 판독되고, 후단에 있어서의 처리가 용이하도록 변형 및 배열을 행하면서, 메인 메모리(232)에 기록된다. 이 때 에는 상술한 바와 같이, 비디오 영역(250)에 있어서의 해당하는 뱅크의 내부호 영역(250B)에 대하여 데이터가 기록된다. 배열은 예를 들면 행방향에 외부호 패리티 부가 처리가 이루어진 데이터가 열방향으로 판독되도록, 어드레스제어되어 메모리(232)에 기록됨으로써 이루어진다. 내부호 영역(250B)에 기록된 데이터가 예를 들면 열방향으로 판독되고, 내부호 인코더(217)에 공급되고, 패킷 단위에서의 내부호 패리티의 부가가 이루어진다.
이상과 같이, 1 에러 정정 블록분의 처리가 종료된다. 그리고, 이, 팩 회로(233)에서의 처리 후에 외부호 인코드 처리를 행하고, 이 처리에 의해 외부호 패리티가 부가된 데이터를 메인 메모리(232)에 재기록하는 일련의 처리를, 비디오 신호의 포맷에 의해 규정되는 에러 정정 블록의 수(예를 들면 32 블록)만큼 되풀이한다. 이것이 종료함으로써, 1 픽쳐분의 비디오 인코드 처리가 완료된다.
도 13 및 도 14는 널 패킷을 사용한 팩킹 처리의 예를, 보다 구체적으로 도시한다. 또한, 여기서는 고정 길이 테두리인 싱크 블록 길이가 11 바이트이고, 그 중 3 바이트가 길이 정보(LT)인 것으로 한다. 또한, 1 프레임 분의 처리에는 10개의 매크로 블록수 및 5개의 널 싱크수가 대응하고, 이 단위로 팩킹이 행하여지는 것으로 한다. 10개의 매크로 블록의 각각은 MB0, MB1,···, MB9의 번호를 붙이고, 5개의 널 싱크의 각각도 마찬가지로, NULL1, NULL2,···, NULL5의 번호를 부가한다. 또한, 셔플링 회로(243)에 의한 셔플링은 행하지 않는 것으로 한다.
도 13은 팩(1) 회로(231)에서의 처리를 개략적으로 도시하고, 도 13의 (a)는 팩(1) 회로(231)에 입력되는 데이터의 예를 예시한다. 팩(1) 회로(231)에 대하여, 매크로 블록(MB0)으로부터 순차로 데이터 패킷이 도래한다. 예를 들면 매크로 블록(MB0)은 길이 정보(LT)를 제외하고 15 바이트 분의 길이를 갖는다. 따라서, 팩(1)회로(231)에 입력되는 매크로 블록(MB0)은 길이 정보(LT)의 3 바이트의 영역에〔15〕가 격납되고, 계속해서 각각(1 바이트의 데이터〔0-1〕,〔0-2〕,···,〔0-g〕가 격납되어 있다. 싱크 블록 길이는 길이 정보(LT)를 포함해서 11 바이트이다. 따라서, 팩(1)회로(231)에서는 데이터〔0-8〕를 경계로 이 패킷을 나눠, 전반부분이 데이터부로 하고, 후반부분이 오버플로우부로 하여, 각각 메인 메모리(232)의 해당하는 뱅크의 팩용 영역(250A)에 격납된다. 이 처리가 매크로 블록(MB9)까지 반복하여 행해진다. 매크로 블록수가 카운터(240)에서 카운트되고, 입력된 매크로 블록이 1 프레임마다 총 매크로 블록수(이 예에서는 10개)에 달하게 되면, 스위치 회로(242)가 한쪽의 입력으로부터 다른쪽 입력으로 바뀌어진다. 이로써, 메인 메모리(232)에 대한 데이터 경로가 팩(1)회로(231)로부터 널 패킷 생성회로(241)로 전환된다.
널 패킷 생성회로(241)에 있어서, 5개의 널 패킷 NULL0, NULL1,···, NULL5가 생성되고, 메인 메모리(232)의 해당하는 뱅크의 팩용 영역(250A)에 격납된다. 각 NULL10 패킷은 제(도 13의 (a)에 도시된 바와 같이, 길이 정보(LT)에는〔0〕이 격납되고, 계속되는 데이터의 영역이〔00〕으로 채워진다.
이 결과, 메인 메모리(232)의 해당하는 뱅크의 팩용 영역(250A)에는 도 13의 (b)에 도시된 바와 같이, 매크로 블록(MB0 내지 MB9)의 싱크 블록 길이 이하의 부분이 순차로 격납되고, 계속하여 널패킷(NULL1 내지 NULL5)이 격납된다. 메인 메 모리(232)의 해당하는 뱅크의 오버플로우 영역(251)에는 도 13의 (c)에 도시된 바와 같이, 각 매크로 블록 MB0 내지 MB0에 있어서, 싱크 블록 길이보다 초과하는 오버플로우 부분이 순차로 격납된다.
계속하여, 메인 메모리(232)로부터 이들의 데이터가 판독되고, 팩(2)회로(233)에서의 처리가 행하여진다. 팩(2)회로(233)에 의해, 메인 메모리(232)로부터, 해당 뱅크의 팩용 영역(250A)에 격납된 데이터가 도 12b에 도시한 열 단위로 판독된다. 판독된 데이터가 길이 정보(LT)를 포함해서 11 바이트에 차지 않은 경우에는 해당 뱅크의 오버플로우 영역(251)으로부터, 양자의 합계가 11 바이트가 되도록, 길이 정보(LT)에 근거하여 소정 길이의 데이터가 판독된다. 이 데이터는 해당 뱅크의 팩용 영역(250A)으로부터 판독된 해당 데이터 뒤에 채워 넣는다.
도 14는 상기 팩(2)회로(233)에서의 처리 결과를 도시한다. 도 14의 (a)는 상술한 도 13의 (a)와 동일한 도이고, 1 프레임 분의 처리에 요구되는 데이터 패킷을 도시한다. 이 예에서는 10개의 매크로 블록(MB0 내지 MB9) 및 5개의 널 패킷(NULL1 내지 NULL5)이 1 프레임 분의 처리에 필요하게 된다. 이것이, 팩(1)회로(231) 및 팩(2)회로(233)의 처리를 거쳐서, 도 14의 (b)에서 사선부로 나타내는 바와 같이, 고정 길이 테두리인 싱크 블록 길이로 팩킹되고, 외부호 처리용 메모리(235)에 격납된다.
즉, 매크로 블록(MB2)은 길이 정보(LT)에 근거하여 데이터 부분이 3 바이트로서 전체가 11 바이트에 차지 않는 것을 알기 때문에, 오버플로우 영역으로부터 판독된 데이터가 5 바이트 분(〔0-a〕 내지 〔0-e〕), 채워 넣는다. 그리고, 다음 매크로 블록(MB3)은 길이 정보(LT)에 근거하여 데이터 부분이 1 바이트로서, 이것도 전체가 11 바이트에 차지 않는 것을 알 수 있다. 여기에는 오버플로우 영역의 매크로 블록(MB2) 뒤에 채워 넣어진 데이터의 다음으로부터 데이터가 채워 넣어진다.
이 예에서는 마지막의 매크로 블록(MB9)이 채워 넣어진 시점에서, 팩킹되지않고 남아 있는 오버플로우 영역의 데이터가 존재한다. 이들 데이터는 널 패킷에 채워 넣어진다. 널 패킷은 그의 정의와 같이, 길이 정보(LT)가 〔0〕으로 되어 있다. 따라서, 데이터는 널 패킷에 있어서 길이 정보(LT)에 계속하여 채워 넣어진다.
예를 들면, 도 14의 (b)에 일예가 도시된 바와 같이, 널 패킷 NULL1의 길이 정보(LT)에 계속하여, 해당 뱅크의 오버플로우 영역(251)의 데이터가 8 바이트 분, 채워 넣어지고, 패킷의 전체가 11 바이트로 된다. 이 시점에서도, 아직 해당 뱅크의 오버플로우 영역(251)의 데이터가 3 바이트 분, 팩킹되지 않고 남아 있다. 이 데이터는 다음의 널 패킷(NULL2)에 채워 넣어진다. 이와 같이, 널 패킷 생성회로(241)에서 생성된 널 패킷이 기록된 싱크 블록에, 오버플로우 데이터가 팩킹되어 있는 상태를 알 수 있다.
이와 같이, 본 발명에서는 널 패킷을 이용하여 오버플로우 데이터를 채워 넣 도록 하고 있기 때문에, 기록 매체의 용량을 유효하게 사용할 수 있다. 또한, I 픽쳐의 압축 효율이 나쁘고, 고정 길이 테두리보다도 큰 사이즈의 매크로 블록이 대단히 많은 경우일지라도, 오버플로우 데이터를 버릴 확률이 낮게 되고, 재생 화상에 있어서 보다 고화질을 얻을 수 있다.
또한, 셔플링 회로(234)에서는 해당 뱅크의 팩용 영역(250A)에 격납되는 데이터 부분에만, 셔플링 처리가 실시된다. 디팩킹 회로(133)에서 팩킹을 해제할 때는 그것에 대응하여, 먼저, 오버플로우 데이터가 원래의 위치에 되돌려지고 나서, 디셔플링이 실시된다.
다음에, 이 일실시예의 변형예에 대해서 설명한다. 상술의, 도 13의 (b)에 의하면, 메인 메모리(232)의 팩용 영역(250A)에 있어서, 널 패킷이 격납된 영역에는 다른 영역에 어떠한 매크로 블록 데이터가 격납되는 경우라도, 반드시, 〔0〕인 길이 정보(LT) 및 데이터〔00〕만이 기록된다. 이것은 이 널 패킷이 격납된 영역은 팩킹 처리가 행하여지기 이전과 이후에서, 그 상태가 변화하지 않기 때문이다.
즉, 팩(2)회로(233)에서의 팩킹 처리는 메인 메모리(232)의 팩용 영역(250A)으로부터 외부호 처리용 메모리(235)에 데이터가 이동되는 시점에서 행해지고, 또한, 외부호 인코더(236)에 의해 외부호 패리티가 부가된 데이터는 메인 메모리(232)의 내부호용 영역(250B)에 기록된다.
또한, 셔플링 회로(243)에서 셔플링을 행하는 경우에도, 이것은 같다. 즉, 일반적으로, 셔플링 패턴은 포맷으로 닫혀 있고, 메인 메모리(232)에 있어서의 팩킹 처리전의 널 패킷의 격납 위치는 일의적으로 결정할 수 있기 때문이다.
이 일실시예의 변형예에 있어서는 널 패킷이 격납된 영역에 있어서 팩킹 처리가 행하여기 전후에서 그의 상태가 변화하지 않는 성질을 이용하여, 상술한 널 패킷의 생성이나 전송 처리를, 보다 효율적으로 행하도록 하고 있다. 또한, 이 변형예는 상술의 도 11에 도시한 구성으로 실현가능하다.
이 변형예에서는 메인 메모리(232)의 전체 또는 널 패킷이 격납되는 것으로 기대되는 어드레스를, 데이터〔00〕으로 채워진다. 예를 들면, 기록 재생 장치(100)의 기동시에, 단지 한번, 메모리(232) 전체를 데이터 〔00〕으로 채운다. 혹은, 장치(100)의 기동시에, 단지 한번, 상술의 식(1)에 의해서 설정된 포맷에 따라 주어지는 널 패킷수에 근거하여, 메모리(232)의 팩용 영역(250A)에서의, 널 패킷이 격납되는 것이 기대되는 어드레스를, 데이터 〔00〕으로 채운다. 이렇게 함으로써, 널 패킷의 데이터를 널 패킷 생성회로(241)로부터 메인 메모리(232)에 일일이 전송하는 처리가 불필요하게 된다.
한편, 〔0〕의 값을 가지는 길이 정보(LT)는 매회 반드시 메인 메모리(232)에 전송한다. 이것은 예를 들면 오동작과 같은 어떠한 이유에 의해, 널 패킷이 격납되는 영역의 길이 정보(LT)가 파괴되고, 널 싱크로서 정의되는 바의, 길이〔0〕라고 하는 관계가 성립하지 않게 된 경우, 이후의 디팩킹 처리를 정확하게 행할 수 없게 되기 때문이다.
따라서, 이 변형예에 있어서는 먼저, 메인 메모리(232)의 전체 또는 신호 포맷에 따른 팩용 영역(250A) 중의 널패킷이 기록되는 영역이 데이터〔00〕으로 채워진다. 그리고, 카운터(240)에서 입력된 매크로 블록수를 카운트하고, 소정수의 매크로 블록이 입력된 것으로 되면, 스위치 회로(242)의 입력단이 한쪽에서 다른쪽으로 바뀌어진다. 그와 함께, 널 패킷 생성회로(241)에 있어서, 길이가 〔0〕을 나 타내는 길이 정보(LT)가 소정 개수 생성되고, 메인 메모리(232)의 소정의 어드레스에 대하여 기록된다. 데이터〔00〕의 전송을 행하지 않게 되기 때문에, 상술의 일실시예에 비해, 회로 규모를 억제할 수 있다.
도 13 및 도 14에 도시한 예에서, 보다 구체적인 효과를 설명한다. 상기 일실시예에서는 1 널 패킷당 11 바이트, 5 널패킷에서 55 바이트의 데이터를, 널 패킷 생성 회로(241)로부터 메인 메모리(232)에 전송할 필요가 있었다. 이것을, 이 변형예를 사용함으로써, 1 널 패킷당에 전송하지 않으면 안되는 데이터는 길이 정보(LT)의 3 바이트만이고, 5널 패킷이라도 15 바이트의 전송으로 끝나게 된다.
일반적으로, 싱크 블록 길이는 100 바이트를 넘기 때문에, 이 변형예를 사용함으로써, 널 패킷 생성회로(241)로부터 메인 메모리(232)에 대한 전송량을 대폭 삭감할 수 있고, 메인 메모리(232)에의 액세스 부하를 저감할 수 있다.
또한, 상술에서는 스트림 컨버터(106)에서, DCT 블록마다 주파수 성분 순으로 나열되어 있는 DCT 계수를, 매크로 블록을 구성하는 복수의 DCT 블록을 걸쳐서, 주파수 성분 순으로 배열하고 있지만, 이것은 이 예에 한정되지 않는다. 본 발명은 스트림 컨버터(106)에 의한 이러한 DCT 계수의 배열을 행하지 않게 되는 장치에도 적용 가능한 것이다. 예를 들면, MPEG의 엘리먼트 스트림을 그대로 사용하는 경우에도, 적용 가능한 것이다.
이상 설명한 바와 같이, 본 발명에 의하면, 길이 정보가〔0〕이고, 길이 정보에 계속되는 데이터가 모두〔00〕이 되도록 널 싱크가 도입되어 있기 때문에, 널 싱크에 의해 싱크 블록수의 맞춤을 행하고, 복수의 기록 레이트에 대응한 포맷을 구성하는 것이 가능하게 되는 효과가 있다.
또한, 본 발명에 의하면, 널 싱크를, 팩킹시의 오버플로우 데이터를 채워 넣기 위해서 이용하고 있기 때문에, 기록 매체의 용량을 효율적으로 이용하여, 화질 향상을 꾀할 수 있다고 하는 효과가 있다.
또한, 본 발명에서는 널 패킷 생성회로를, 입력 데이터 패킷의 오버플로우부와 비오버플로우부를 분리하여 메인 메모리에 격납하는 회로와 인접하여 배치하고, 이들 회로의 출력 경로를 바꾸어 사용하도록 하고 있다. 그러므로, 기록시의 팩킹 처리 및 재생시의 디팩킹 처리에 있어서, 널 싱크를 통상의 싱크 블록과 동등하게 취급하는 것이 가능하게 되고, 회로 규모의 삭감을 꾀할 수 있는 효과가 있다. 또한, 이로 인해, 널 싱크를 포함한 비디오 데이터의 셔플링이 가능해지는 효과가 있다.
또한, 이 일실시예의 변형예에 있어서는 널 싱크의 생성시로서, 길이 정보만을 전송함으로써, 전송의 밴드 폭을 저감하고, 널 패킷 생성 회로의 소규모화 및 메모리의 사용 개수의 저감화를 실현할 수 있는 효과가 있다.

Claims (12)

  1. 가변 길이로 입력되는 디지털 데이터를 단위 길이의 블록으로 팩킹(packing)하도록 한 데이터 처리 장치에 있어서,
    가변 길이의 데이터 패킷을 단위 길이의 복수의 제 1 블록에 선두부터 채워 넣고, 상기 데이터 패킷의 상기 단위 길이보다 긴 오버플로우 부분을 상기 단위 길이보다 짧은 상기 데이터 패킷이 채워 넣어진 상기 제 1 블록의 빈 부분에 채워 넣는 수단과,
    길이가 0인 데이터 패킷이 격납되는 것과 함께 상기 오버플로우 부분을 채워 넣을 수 있도록 된 제 2 블록을 생성하는 수단을 가진 것을 특징으로 하는, 데이터 처리 장치.
  2. 제 1 항에 있어서,
    상기 제 2 블록은 상기 단위 길이를 갖고, 상기 길이가 0임을 나타내는 정보가 격납되는 것과 함께, 상기 길이가 0임을 나타내는 정보 이외의 부분이 소정치의 데이터로 채워지는 것을 특징으로 하는, 데이터 처리 장치.
  3. 제 1 항에 있어서,
    상기 제 1 블록과 상기 제 2 블록은 각각 선택되어 공통의 처리로 취급되는 것을 특징으로 하는, 데이터 처리 장치.
  4. 제 1 항에 있어서,
    상기 제 2 블록은 상기 길이가 0임을 나타내는 정보만으로 이루어진 것을 특징으로 하는, 데이터 처리 장치.
  5. 제 4 항에 있어서,
    상기 제 1 블록 및 상기 제 2 블록을 격납하는 제 1 영역과, 상기 오버플로우 부분을 격납하는 제 2 영역과, 상기 제 1 및 제 2 영역과는 다른 제 3 영역을 가진 제 1 메모리 수단과,
    상기 제 1 메모리 수단의 상기 제 2 영역으로부터 판독된 상기 오버플로우 부분을, 상기 제 1 메모리 수단의 상기 제 1 영역으로부터 판독된 상기 제 1 또는 제 2 블록의, 상기 단위 길이보다 길이가 짧은 부분에, 상기 단위 길이에 넣어지도록 순차로 채워 넣는 팩킹 수단과,
    상기 팩킹 수단에서 상기 단위 길이에 채워 넣어진 블록을 격납하는 제 2 메모리 수단과,
    상기 제 2 메모리 수단에 격납된 블록에 대하여 외부호 패리티를 부가하여 상기 제 2 메모리에 재기록하는 외부호 인코드 수단(outer code encoding means)과,
    상기 외부호 인코드 수단에 의해 상기 외부호 패리티가 부가된 블록을 상기 제 2 메모리 수단으로부터 판독하여, 상기 제 1 메모리의 제 3 영역에 기록하는 수단을 가진 것을 특징으로 하는, 데이터 처리 장치.
  6. 가변 길이로 입력되는 디지털 데이터를 단위 길이의 블록으로 팩킹하도록 한 데이터 처리 방법에 있어서,
    가변 길이의 데이터 패킷을 단위 길이의 복수의 제 1 블록에 선두부터 채워 넣고, 상기 데이터 패킷의 상기 단위 길이보다 긴 오버플로우 부분을 상기 단위 길이보다 짧은 상기 데이터 패킷이 채워 넣어진 상기 제 1 블록의 빈 부분에 채워 넣는 단계와,
    길이가 0인 데이터 패킷이 격납되는 것과 함께 상기 오버플로우 부분을 채워 넣을 수 있도록 이루어진 제 2 블록을 생성하는 단계를 가진 것을 특징으로 하는, 데이터 처리 방법.
  7. 가변 길이의 패킷으로 입력되는 디지털 데이터를 에러 정정 부호화의 단위 길이의 블록으로 팩킹하고, 적부호(積符號)를 사용하여 에러 정정 부호화하도록 한 기록 장치에 있어서,
    가변 길이의 데이터 패킷을 단위 길이의 복수의 제 1 블록에 선두부터 채워 넣고, 상기 데이터 패킷의 상기 단위 길이보다 긴 오버플로우 부분을 상기 단위 길이보다 짧은 상기 데이터 패킷이 채워 넣어진 상기 제 1 블록의 빈 부분에 채워 넣는 수단과,
    길이가 0인 데이터 패킷이 격납되는 것과 함께 상기 오버플로우 부분을 채워 넣을 수 있도록 이루어진 제 2 블록이 생성되는 수단과,
    복수의 상기 제 1 블록과, 복수의 상기 제 2 블록으로 이루어진 데이터 블록에 대하여 적부호에 의한 에러 정정 부호화를 실시하고, 상기 단위 길이의 블록마다 동기 패턴 및 ID를 부가하여 기록 데이터를 형성하는 기록 데이터 형성 수단과,
    상기 기록 데이터 형성 수단으로 형성된 상기 기록 데이터를 기록 매체에 기록하는 기록 수단을 가진 것을 특징으로 하는, 기록 장치.
  8. 제 7 항에 있어서,
    상기 제 2 블록은 상기 단위 길이를 갖고, 상기 길이가 0임을 나타내는 정보가 격납되는 것과 함께, 상기 길이가 0임을 나타내는 정보 이외의 부분이 소정치의 데이터로 채워지는 것을 특징으로 하는, 기록 장치.
  9. 제 7 항에 있어서,
    상기 제 1 블록과 상기 제 2 블록은 각각 선택되어 공통의 처리로 취급되는 것을 특징으로 하는, 기록 장치.
  10. 제 7 항에 있어서,
    상기 제 2 블록은 상기 길이가 0임을 나타내는 정보만으로 이루어진 것을 특징으로 하는, 기록 장치.
  11. 제 10 항에 있어서,
    상기 제 1 블록 및 상기 제 2 블록을 격납하는 제 1 영역과, 상기 오버플로우 부분을 격납하는 제 2 영역과, 상기 제 1 및 제 2 영역과는 다른 제 3 영역을 가진 제 1 메모리 수단과,
    상기 제 1 메모리 수단의 상기 제 2 영역으로부터 판독된 상기 오버플로우 부분을, 상기 제 1 메모리 수단의 상기 제 1 영역으로부터 판독된 상기 제 1 또는 제 2 블록의, 상기 단위 길이보다 길이가 짧은 부분에, 상기 단위 길이에 넣어지도록 순차로 채워 넣는 팩킹 수단과,
    상기 팩킹 수단으로 상기 단위 길이에 채워 넣어진 블록을 격납하는 제 2 메모리 수단과,
    상기 제 2 메모리 수단에 격납된 블록에 대하여 외부호 패리티를 부가하여 상기 제 2 메모리에 재기록하는 외부호 인코드 수단과,
    상기 외부호 인코드 수단에 의해 상기 외부호 패리티가 부가된 블록을 상기 제 2 메모리 수단으로부터 판독하고, 상기 제 1 메모리의 제 3 영역에 기록하는 수단과,
    상기 제 2 메모리의 제 3 영역으로부터 판독된 블록에 대하여 내부호 패리티를 부가하는 내부호 인코드 수단을 가진 것을 특징으로 하는, 기록 장치.
  12. 가변 길이의 패킷으로 입력되는 디지털 데이터를 에러 정정 부호화의 단위 길이의 블록으로 팩킹하고, 적부호를 사용하여 에러 정정 부호화하도록 한 기록 방법에 있어서,
    가변 길이의 데이터 패킷을 단위 길이의 복수의 제 1 블록에 선두부터 채워 넣고, 상기 데이터 패킷의 상기 단위 길이보다 긴 오버플로우 부분을 상기 단위 길이보다 짧은 상기 데이터 패킷이 채워 넣어진 상기 제 1 블록의 빈 부분에 채워 넣는 단계와,
    길이가 0인 데이터 패킷이 격납되는 것과 함께 상기 오버플로우 부분을 채워 넣을 수 있도록 된 제 2 블록이 생성되는 단계와,
    복수의 상기 제 1 블록과, 복수의 상기 제 2 블록으로 이루어진 데이터 블록에 대하여 적부호에 의한 에러 정정 부호화를 실시하고, 상기 단위 길이의 블록마다 동기 패턴 및 ID를 부가하여 기록 데이터를 형성하는 기록 데이터 형성 단계와,
    상기 기록 데이터 형성 단계에서 형성된 상기 기록 데이터를 기록 매체에 기록하는 단계를 가진 것을 특징으로 하는, 기록 방법.
KR1020007006922A 1998-10-21 1999-10-20 데이터 처리 장치 및 방법과 기록 장치 및 방법 KR100629099B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP98-299454 1998-10-21
JP29945498 1998-10-21
PCT/JP1999/005773 WO2000024197A1 (fr) 1998-10-21 1999-10-20 Dispositif et procede de traitement de donnees, dispositif et procede d'enregistrement

Publications (2)

Publication Number Publication Date
KR20010033438A KR20010033438A (ko) 2001-04-25
KR100629099B1 true KR100629099B1 (ko) 2006-09-28

Family

ID=17872793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007006922A KR100629099B1 (ko) 1998-10-21 1999-10-20 데이터 처리 장치 및 방법과 기록 장치 및 방법

Country Status (6)

Country Link
US (3) US7006760B1 (ko)
EP (1) EP1051035A1 (ko)
JP (1) JP4182641B2 (ko)
KR (1) KR100629099B1 (ko)
CN (1) CN1184809C (ko)
WO (1) WO2000024197A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030131350A1 (en) 2002-01-08 2003-07-10 Peiffer John C. Method and apparatus for identifying a digital audio signal
JP4543926B2 (ja) * 2002-10-01 2010-09-15 ソニー株式会社 情報処理装置および方法
KR100677106B1 (ko) * 2002-12-10 2007-02-01 삼성전자주식회사 정보저장매체 및 그 기록/재생방법
KR100597402B1 (ko) * 2003-12-01 2006-07-06 삼성전자주식회사 스케일러블 비디오 코딩 및 디코딩 방법, 이를 위한 장치
JP2005229395A (ja) 2004-02-13 2005-08-25 Canon Inc 再生装置
US20060126726A1 (en) * 2004-12-10 2006-06-15 Lin Teng C Digital signal processing structure for decoding multiple video standards
US7594098B2 (en) * 2005-07-01 2009-09-22 Stmicroelectronics, Sa Processes and devices for compression and decompression of executable code by a microprocessor with RISC architecture and related system
JP3870215B1 (ja) * 2005-09-30 2007-01-17 インターナショナル・ビジネス・マシーンズ・コーポレーション テープ記録装置のデータ書込み読取り制御方法
US8024639B2 (en) * 2006-06-23 2011-09-20 Schweitzer Engineering Laboratories, Inc. Software and methods to detect and correct data structure
EP2095624A1 (en) * 2006-12-21 2009-09-02 Thomson Licensing Method, apparatus and system for providing color grading for displays
JP4469879B2 (ja) * 2007-08-07 2010-06-02 株式会社東芝 半導体メモリ蓄積装置とその素材管理方法
JP2010239288A (ja) * 2009-03-30 2010-10-21 Sony Corp 情報処理装置および方法
FR2958822B1 (fr) * 2010-04-09 2012-04-13 Canon Kk Procedes de transmission et reception de contenus de donnees, n?uds source et destination, produit programme d'ordinateur et moyen de stockage correspondants
GB2495918B (en) * 2011-10-24 2015-11-04 Malcolm Law Lossless buried data
TWI557727B (zh) * 2013-04-05 2016-11-11 杜比國際公司 音訊處理系統、多媒體處理系統、處理音訊位元流的方法以及電腦程式產品
US10572170B2 (en) * 2016-12-05 2020-02-25 International Business Machines Corporation Writing file information for tape file systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141896B2 (ja) 1991-08-09 2001-03-07 ソニー株式会社 ディジタルビデオ信号の記録装置
US5473479A (en) * 1992-01-17 1995-12-05 Sharp Kabushiki Kaisha Digital recording and/or reproduction apparatus of video signal rearranging components within a fixed length block
JP3240666B2 (ja) 1992-02-19 2001-12-17 株式会社日立製作所 ディジタルｖｔｒの記録方式およびその装置
DE69421430T2 (de) * 1993-03-17 2000-06-21 Matsushita Electric Ind Co Ltd Gerät zur Aufzeichnung eines Videosignals
US5724097A (en) * 1993-10-18 1998-03-03 Mitsubishi Denki Kabushiki Kaisha Adaptive quantization of video based on edge detection
US6009236A (en) * 1994-09-26 1999-12-28 Mitsubishi Denki Kabushiki Kaisha Digital video signal record and playback device and method for giving priority to a center of an I frame
EP1001635B1 (en) * 1998-11-09 2008-02-13 Sony Corporation Data recording apparatus and method
JP4010066B2 (ja) * 1998-11-09 2007-11-21 ソニー株式会社 画像データ記録装置および記録方法、並びに画像データ記録再生装置および記録再生方法

Also Published As

Publication number Publication date
US7006760B1 (en) 2006-02-28
CN1290453A (zh) 2001-04-04
US20050196151A1 (en) 2005-09-08
WO2000024197A1 (fr) 2000-04-27
US20050191040A1 (en) 2005-09-01
JP4182641B2 (ja) 2008-11-19
EP1051035A1 (en) 2000-11-08
US7526187B2 (en) 2009-04-28
KR20010033438A (ko) 2001-04-25
CN1184809C (zh) 2005-01-12

Similar Documents

Publication Publication Date Title
US7526187B2 (en) Processing digital data having variable packet lengths
JP4010066B2 (ja) 画像データ記録装置および記録方法、並びに画像データ記録再生装置および記録再生方法
KR100668993B1 (ko) 신호 처리 장치와 방법, 기록 장치, 재생 장치, 기록 및 재생 장치, 및 스트림 처리 장치와 방법
KR100642532B1 (ko) 데이터 처리 장치 및 데이터 기록 장치
KR100739262B1 (ko) 기록 장치 및 기록 방법과, 재생 장치 및 재생 방법
US6807366B1 (en) Data recording apparatus, data recording/reproducing apparatus, data recording method, and data recording/reproducing method
JP2002142192A (ja) 信号処理装置および方法、ならびに、記録装置および方法
EP1041462A1 (en) Power-saving electronic watch and method for operating electronic watch
KR100681992B1 (ko) 기록 장치 및 방법
JP2001169243A (ja) 記録装置および方法、ならびに、再生装置および方法
JP4038949B2 (ja) 再生装置および方法
JP2000132914A (ja) データ処理装置およびデータ記録装置
JP4051782B2 (ja) データ処理装置および方法、ならびに、データ再生装置
JP2000123485A (ja) 記録装置および方法
JP2000134110A (ja) データ伝送装置および伝送方法
JP3978903B2 (ja) データ記録装置、データ記録方法、データ処理装置、およびデータ処理方法
JP2000293435A (ja) データ再生装置および方法
JP2000152174A (ja) 画像データ処理装置および方法、並びに画像データ記録装置
JP2000293960A (ja) 記録装置
JP2000149441A (ja) データ処理装置、データ処理方法およびデータ再生装置
JP2001218161A (ja) 記録装置および方法、ならびに、再生装置および方法
JP2000152177A (ja) データ処理装置および方法、ならびに、データ再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee