KR100625322B1 - 스피너 시스템 및 그의 인터락 제어 방법 - Google Patents

스피너 시스템 및 그의 인터락 제어 방법 Download PDF

Info

Publication number
KR100625322B1
KR100625322B1 KR1020050075854A KR20050075854A KR100625322B1 KR 100625322 B1 KR100625322 B1 KR 100625322B1 KR 1020050075854 A KR1020050075854 A KR 1020050075854A KR 20050075854 A KR20050075854 A KR 20050075854A KR 100625322 B1 KR100625322 B1 KR 100625322B1
Authority
KR
South Korea
Prior art keywords
wafer
edge
spin chuck
edge region
coating process
Prior art date
Application number
KR1020050075854A
Other languages
English (en)
Inventor
최영권
최종수
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020050075854A priority Critical patent/KR100625322B1/ko
Application granted granted Critical
Publication of KR100625322B1 publication Critical patent/KR100625322B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70533—Controlling abnormal operating mode, e.g. taking account of waiting time, decision to rework or rework flow
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70858—Environment aspects, e.g. pressure of beam-path gas, temperature
    • G03F7/70866—Environment aspects, e.g. pressure of beam-path gas, temperature of mask or workpiece
    • G03F7/70875—Temperature, e.g. temperature control of masks or workpieces via control of stage temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Atmospheric Sciences (AREA)
  • Toxicology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 스피너 시스템 및 그의 인터락 제어 방법에 관한 것이다. 스피너 시스템은 포토레지스트 코팅 공정 또는 현상 공정이 처리된 웨이퍼를 냉각시키는 냉각 공정에 웨이퍼 에지 영역에 대한 광학적 검사를 실시하는 검사 공정을 처리한다. 광학적 검사 공정은 웨이퍼 에지 영역에 대한 코팅 공정 후의 에지 린스 크기 또는 현상 공정 후의 노광폭 크기가 불량인지를 검출한다. 그리고 웨이퍼 에지 영역에 불량이 발생되면 설비 인터락을 발생한다. 본 발명에 의하면, 웨이퍼 에지 영역에 불량이 발생되면 설비 인터락을 발생함으로써, 불량 발생에 따른 후속 공정 진행을 방지하여 생산성을 향상시킨다.
반도체 제조 설비, 스피너, 인터락, 에지 노광폭(EEW), inspection

Description

스피너 시스템 및 그의 인터락 제어 방법{SPINNER SYSTEM AND METHOD FOR CONTROLLING INTERLOCK THEREOF}
도 1은 일반적인 스피너 시스템의 공정 수순을 나타내는 흐름도;
도 2는 본 발명에 따른 에지 노광폭을 검사하는 스피너 시스템의 일부 구성을 도시한 도면;
도 3은 도 2에 도시된 스피너 시스템의 평면도;
도 4는 본 발명에 따른 스피너 시스템의 공정 수순을 나타내는 흐름도; 그리고
도 5는 도 4에 도시된 에지 검사 쿨 플래이트 공정 수순을 나타내는 흐름도이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 스피너 시스템 102 : 웨이퍼
104 : 제어부 106 : 이미지 센서
108 : 구동부 110 : 쿨 플래이트
112 : 스핀 척 114 : 에지 영역 크기
본 발명은 반도체 제조 설비에 관한 것으로, 좀 더 구체적으로는 스피너 시스템(spinner system) 및 그의 인터락 제어 방법에 관한 것이다.
일반적인 스피너 시스템은 크게 스피너(spinner)와 스탭퍼(stepper)로 이루어지며, 웨이퍼에 포토레지스트(photoresist)를 도포하고 노광 및 현상 공정을 실시하여 원하는 패턴을 얻는 일련의 포토리소그라피(photolithography) 공정을 수행한다.
포토리소그라피 공정에서 웨이퍼의 가장자리(edge)에 코팅된 포토레지스트는 파티클 소스로 작용 가능하기 때문에 제거해야만 한다. 포토레지스트가 제거되는 부분의 폭을 원하는 크기만큼 제어하기 위해서 웨이퍼의 가장자리 부분만을 노광하는 웨이퍼 에지 노광 공정(Edge Expose of Wafer : EEW)을 수행한다
도 1을 참조하면, 일반적인 스피너 시스템은 단계 S10에서 웨이퍼를 스피너로 이송하여 포토레지스트 도포 전에 HMDS(HexaMethylDiSilane)을 도포한다. 단계 S12에서 쿨 플래이트(Cool Plate : CP)로 웨이퍼를 이송하여 냉각시킨다. 단계 S14에서 스피너의 코터(coater)에서 포토레지스트액을 웨이퍼 표면에 도포한다. 포토레지스트가 도포되면 단계 S16에서 웨이퍼 기판에서 HMDS과 도포된 포토레지스트의 솔벤트를 제거하고 포토레지스트를 노광에 적합한 상태로 형성하기 위하여 일정 온도로 기판을 가열 즉, 소프트 베이킹한다.
단계 S18에서 소프트 베이크 후, 버퍼 쿨 플래이트(CP)로 기판을 이송한다. 버퍼 쿨 플래이트는 일반적인 쿨 플래이트와 동일한 기능을 하며, 공정 상 온도의 정밀 제어가 필요없다. 그러므로 버퍼 쿨 플래이트는 다음 공정으로 넘어가는 버퍼 개념이 강하다. 단계 S20에서 스텝퍼는 웨이퍼 기판을 정렬(align)하고 노광 마스크를 통해 광원에 노출시키는 노광 공정을 실시한다.
이어서 단계 S22에서 웨이퍼 가장자리 부분의 포토레지스트를 제거하는 웨이퍼 에지 노광(EEW : Edge Exposure of Wafer) 공정을 실시한다. 웨이퍼 가장자리 부분은 튀저(tweezers)나 척(chuck)을 통해 일련의 노광 공정에서 웨이퍼를 잡아 옮기는 부분이 되고, 이 때 잔류 포토레지스트가 파티클을 형성하는 경우가 많다. 따라서 패턴 노광 후 현상 전에 웨이퍼 에지 부분을 일괄적으로 제거시키기 위해 웨이퍼 에지 노광(EEW) 공정을 실시한다.
단계 S24에서 다시 스피너에서 노광된 포토레지스트의 활성화 상태를 조절하기 위해 노광후 가열(Post Exposure Bake : PEB) 공정을 실시한다. 단계 S26에서 쿨 플래이트로 웨이퍼를 이송하여 냉각시킨다. 단계 S28에서 현상(DEV : Develop) 공정을 통해 포토레지스트를 제거하여 패턴을 형성한다. 단계 S30에서 형성된 패턴을 안정화시키는 고온의 하드 베이크 공정을 실시한다. 이어서 단계 S32에서 웨이퍼를 버퍼 쿨 플래이트로 이송하여 냉각시킨다.
상술한 바와 같이, 일반적인 스피너 시스템은 포토레지스터 코팅 공정/현상 공정 후 소프트 베이크/하드 베이크 공정을 실시하고, 웨이퍼를 냉각시키기 위해 버퍼 쿨 플래이트로 이송한다. 이 때, 버퍼 쿨 플래이트는 공정 진행에서 온도를 정밀 제어하는 기능보다 후속 공정으로 진행하기 위한 버퍼 기능을 주로 한다.
또한 코팅 공정에서의 웨이퍼 에지 영역에 대한 에지 린스 크기 및 현상 공 정에서의 에지 노광폭의 크기가 변화되면 반도체 제조 공정 불량이 발생된다. 그러나 이러한 불량이 발생됨에도 불구하고, 일반적인 스피너 시스템은 에지 영역에 대한 불량을 감지하지 못하고 후속 공정을 계속 처리함으로써, 반도체 제조 수율이 저하되는 문제점이 있다.
본 발명의 목적은 포토리소그라피 공정에서 웨이퍼 에지 영역을 광학 검사하는 반도체 제조 설비 및 그 방법을 제공하는 것이다.
본 발명의 다른 목적은 에지 영역을 광학적으로 검사하고, 불량이 발생되면 설비 인터락을 발생시키는 스피너 시스템 및 그의 인터락 제어 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 포토리소그라피 공정에서의 반도체 제조 수율을 향상시키는 스피너 시스템 및 그 방법을 제공하는 것이다.
상기 목적들을 달성하기 위한, 본 발명의 스피너 시스템은 웨이퍼 에지 영역을 광학적으로 검사하여 설비 인터락을 제어하는데 그 한 특징이 있다. 이와 같이 광학적 검사를 통해 획득된 이미지 데이터의 에지 영역에 에지 린스 크기 및 노광폭 크기에 불량이 발생되었으면, 스피너 시스템은 설비 인터락을 발생한다.
본 발명의 스피너 시스템은, 포토레지스트 코팅 공정 또는 상기 코팅 공정 후의 현상 공정을 처리한 웨이퍼를 냉각시키는 쿨 플래이트와; 상기 쿨 플래이트 상부에 구비되어 상기 웨이퍼가 로딩되는 스핀 척과; 상기 스핀 척을 회전 및 상하 로 이동시키는 구동부와; 상기 웨이퍼의 에지 영역에 대한 이미지 데이터를 획득하는 이미지 센서 및; 상기 스핀 척을 이동 및 회전되도록 상기 구동부를 제어하고, 상기 이미지 센서로부터 상기 이미지 데이터를 받아서 상기 코팅 공정 또는 상기 현상 공정에서 상기 에지 영역에 불량이 발생되었는지를 검사하여, 상기 에지 영역에 불량이 발생되면 설비 인터락을 발생하는 제어부를 포함한다.
한 실시예에 있어서, 상기 스핀 척은 상기 구동부에 의해 업/미들/다운 위치로 이동된다.
이 실시예에 있어서, 상기 구동부는 상기 스핀 척을 상기 업/미들/다운 위치로 상하 이동시키고, 상기 제어부의 제어를 받아서 상기 이미지 데이터를 획득하도록 상기 미들 위치로 이동 및 회전시킨다.
다른 실시예에 있어서, 상기 제어부는 코팅 공정 또는 현상 공정에서의 상기 에지 영역에 대한 에지 린스 크기 또는 에지 노광폭 크기에 불량이 발생되었는지를 판별한다.
본 발명의 다른 특징에 따르면, 웨이퍼 에지 영역을 광학적으로 검사하는 스피너 시스템의 설비 인터락 제어 방법이 제공된다. 이 방법에 의하면, 포토레지스트 코팅 공정 또는 코팅 공정 후의 현상 공정에서 발생되는 웨이퍼 에지 영역의 불량을 광학적으로 검사함으로써, 불량에 따른 후속 공정의 진행을 방지하고 제조 수율의 저하를 방지할 수 있다.
본 발명에 따른 스피너 시스템의 설비 인터락 제어 방법은, 포토레지스트 코팅 공정 또는 상기 코팅 공정 후의 현상 공정을 처리한다. 상기 코팅 공정 또는 상 기 현상 공정이 처리된 웨이퍼를 쿨 플래이트로 이송한다. 상기 웨이퍼를 냉각시킨다. 상기 쿨 플래이트의 스핀 척을 구동한다. 상기 웨이퍼의 에지 영역에 대한 이미지 데이터를 획득한다. 상기 이미지 데이터로부터 상기 에지 영역에 불량이 발생되었는지를 판별한다. 이어서 상기 에지 영역에 불량이 발생되었으면, 상기 스피너 시스템의 설비 인터락을 발생한다.
한 실시예에 있어서, 상기 구동하는 것은, 상기 스핀 척을 업/미들/다운 위치 중 상기 미들 위치로 이동시키고, 상기 스핀 척을 회전시킨다.
다른 실시예에 있어서, 상기 판별하는 것은, 상기 에지 영역에 대한 상기 코팅 공정 후의 에지 린스 크기 또는 상기 현상 공정 후의 노광폭 크기가 불량인지를 판별한다.
본 발명의 실시예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 서술하는 실시예로 인해 한정되어지는 것으로 해석되어서는 안된다. 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서 도면에서의 구성 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다.
이하 첨부된 도 2 내지 도 5를 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2는 본 발명에 따른 에지 영역을 광학적 검사하는 스피너 시스템의 일부 구성을 도시한 도면이고, 도 3은 스피너 시스템의 평면도이다.
도 2 및 도 3을 참조하면, 스피너 시스템(100)은 웨이퍼(102)가 로딩되어 일 정 온도로 냉각되는 쿨 플래이트(110)와, 쿨 플래이트(110) 상부에 구비되고, 로딩된 웨이퍼(102)를 상하 이동 및 회전하는 스핀 척(112)과, 웨이퍼 가장자리 상부에 구비되어 웨이퍼 에지 영역(도 3의 114)에 대한 광학적인 이미지 데이터를 획득하는 이미지 센서(106)와, 스핀 척(112)을 상하 이동 및 회전시키는 구동부(108) 및, 구동부(108)를 제어하여 스핀 척(112)을 이동 및 회전시키고, 이미지 센서(106)로부터 획득된 이미지 데이터를 받아들이서 웨이퍼(102)의 에지 영역(114)에 불량이 발생되었는지를 판별하는 제어부(104)를 포함한다.
쿨 플래이트(110)는 본 발명에 의하면, 냉각 공정과 웨이퍼 에지 영역(114)을 광학적으로 검사하는 검사(inspection) 공정이 포함된다. 따라서 스피너 시스템(100)의 다른 쿨 플래이트(미도시됨)와 비교하기 위해 이러한 기능의 쿨 플래이트(110)를 '에지 검사 쿨 플래이트(Edge Inspection Cool Plate : EI CP)'라 한다.
스핀 척(112)은 구동부(108)에 의해 업/미들/다운 위치의 상하 이동과, 회전된다. 따라서 스피너 시스템(100)은 쿨 플래이트(110)에 웨이퍼(102)가 이송되면, 스핀 척(112)의 업, 미들 및 다운 위치에 대응하여 웨이퍼(102)를 억세스 가능하도록 웨이퍼 이송 장치(미도시됨)를 구동 및 제어한다.
구동부(108)는 제어부(104)의 제어를 받아서 코팅 공정 또는 코팅 공정 후의 현상 공정에서 쿨 플래이트(110)에 웨이퍼(102)가 이송되면, 일정 시간의 냉각 공정이 처리된 후, 스핀 척(112)를 미들 위치로 이동시킨다. 이어서 구동부(108)는 미들 위치에 이동한 스핀 척(112)을 회전시켜서 에지 영역(114)의 광학적 검사가 이루어지도록 한다.
이미지 센서(106)는 예컨대, CCD(Charge-Coupled Device) 이미지 센서로 구비되며, 제어부(104)의 제어를 받아서 웨이퍼(102)의 에지 영역(114)에 대한 이미지 데이터를 획득한다. 이미지 데이터는 코팅 공정 또는 코팅 공정 후의 현상 공정에서의 웨이퍼 에지 영역(114)에 대한 에지 린스 크기 또는 에지 노광폭 크기에 대한 정보가 포함된다.
그리고 제어부(104)는 이미지 센서(106)로부터 획득된 이미지 데이터를 받아들이고, 웨이퍼 에지 영역(114)에 대한 에지 린스 크기 또는 에지 노광폭 크기에 불량이 발생되었는지를 검출한다. 제어부(104)는 검출 결과, 불량이 발생되었으면 스피너 시스템(100)의 설비 인터락을 발생한다.
따라서 본 발명의 스피너 시스템(100)은 포토레지스트 코팅 공정 또는 코팅 공정 이후의 현상 공정에서 쿨 플래이트(110)로 웨이퍼(102)가 이송되면, 냉각 공정과 웨이퍼 에지 영역(114)에 대한 광학적 검사 공정을 처리한다. 그리고 검사 결과, 웨이퍼 에지 영역(114)에 불량이 발생되면 설비 인터락을 발생함으로써, 불량 발생에 따른 후속 공정 진행을 방지하여 제조 수율을 향상시킨다.
도 4는 본 발명에 따른 스피너 시스템의 공정 수순을 나타내는 흐름도이다. 여기서 본 발명의 스피너 시스템(100)은 스피너와 스텝퍼를 포함하며, 이들은 각각 일반적인 스피너와 스텝퍼의 구성 요소들(예를 들어, 쿨 플래이트, 코터, 디벨롭퍼, 핫 플래이트, 소프트 베이커 및 하드 베이커 등)을 포함한다.
도 4를 참조하면, 단계 S130에서 웨이퍼(102)를 스피너에서 포토레지스트 도포 전에 표면의 점착성을 높이기 위해 HMDS(HexaMethylDiSilane)을 도포한다. 단계 S132에서 쿨 플래이트(Cool Plate : CP)로 웨이퍼를 이송하여 냉각시킨다. 단계 S134에서 스피너의 코터(coater)에서 포토레지스트액을 웨이퍼 표면에 도포한다. 포토레지스트가 도포되면 단계 S136에서 웨이퍼 기판에서 점착액과 도포된 포토레지스트액 내의 솔벤트를 제거하고 포토레지스트를 노광에 적합한 상태로 형성하기 위하여 일정 온도로 기판을 소프트 베이킹(soft baking)한다.
단계 S138에서 소프트 베이크 후, 웨이퍼 에지 영역 검사를 위한 광학 검사 시스템이 구비된 에지 검사 쿨 플래이트(Edge Inspection Cool Plate : EI CP)(110)로 웨이퍼 기판을 이송한다. 에지 검사 쿨 플래이트(110)는 도 1에 도시된 버퍼 쿨 플래이트와 동일한 기능과, 웨이퍼 에지 영역(114)을 광학적 검사하는 기능이 더 구비된다.
단계 S140에서 스텝퍼는 웨이퍼 기판을 정렬(align)하고 노광 마스크를 통해 광원에 노출시키는 노광 공정을 실시한다.
이어서 단계 S142에서 웨이퍼 에지 영역의 포토레지스트를 제거하는 EEW 공정을 실시한다. 웨이퍼 에지(edge) 영역은 튀져(tweesers)나 척(chuck)을 통해 일련의 공정에서 웨이퍼를 억세스하는 영역으므로, 잔류 포토레지스트가 파티클을 형성하는 경우가 많다. 따라서 패턴 노광 후 현상 전에 웨이퍼 에지 영역을 일괄적으로 제거시키기 위해 웨이퍼 에지 노광(EEW : Edge Exposure of Wafer) 공정을 실시한다.
단계 S144에서 다시 스피너에서 노광된 포토레지스트의 활성화 상태를 조절하기 위해 노광후 가열(Post Exposure Bake : PEB) 공정을 실시한다. 단계 S146에 서 쿨 플래이트로 웨이퍼(102)를 이송하여 냉각시킨다. 단계 S148에서 현상 공정(DEV : Develop)을 통해 포토레지스트에서 폴리머를 형성하지 않은 부분을 용해시켜 제거하여 노광 패턴을 남기게 된다. 단계 S150에서 현상 공정을 통해 얻어진 패턴을 안정화시키는 고온의 하드 베이크 공정을 실시한다. 이어서 단계 S152에서 웨이퍼를 에지 검사 쿨 플래이트(EI CP)로 이송하여 웨이퍼를 냉각시키고, 웨이퍼 에지 영역(114)을 광학적 검사한다.
구체적으로 에지 검사 쿨 플래이트 공정(S138 또는 S152)은 도 5에 도시된 바와 같이, 단계 S180에서 포토레지스트 코팅 공정 또는 포토레지스트 코팅 공정 후의 현상 공정 처리된 웨이퍼를 냉각시키기 위하여 에지 검사 쿨 플래이트(110)로 로딩되면, 단계 S182에서 먼저 일정 시간 동안에 웨이퍼를 냉각시킨다.
단계 S184에서 스핀 척(112)을 미들(middle) 위치로 이동하고 단계 S186에서 스핀 척(112)을 회전시킨다. 단계 S188에서 이미지 센서(106)로 광신호를 발생시켜서 웨이퍼 에지 영역(114)에 대한 이미지 데이터를 획득한다.
이어서 단계 S190에서 획득된 이미지 데이터로부터 에지 영역에 대한 에지 린스 크기 또는 노광폭 크기가 불량인지를 판별한다. 판별 결과, 불량이면 단계 S192로 진행하여 스피너 시스템(100)으로 설비 인터락을 발생시킨다.
상술한 바와 같이, 본 발명의 스피너 시스템(100)은 버퍼 쿨 플래이트(110)의 공정 시간 내에서 냉각 및 웨이퍼 에지 영역에 대한 광학적 검사를 처리하므로 추가 기능에 따른 생산성 저하에 영향이 없다. 예를 들어, 기존의 버퍼 쿨 플래이트의 공정 시간이 약 40 초 소요되면, 이 소요 시간 내에서 에지 검사 쿨 플래이트 는 냉각 시간을 약 20 초로 하고, 스핀 척 구동 및 에지 검사를 나머지 공정 시간에 처리한다.
상술한 바와 같이, 본 발명의 스피너 시스템은 포토레지스트 코팅 공정 또는 현상 공정이 처리된 웨이퍼를 냉각시키는 쿨 플래이트에 웨이퍼 에지 영역을 광학적으로 검사함으로써, 에지 영역에서 불량이 발생되면 설비 인터락을 발생시켜서 제조 수율을 향상시킬 수 있다.
또한, 본 발명의 스피너 시스템은 웨이퍼 에지 영역을 광학적 검사하는 시스템을 구비함으로써, 타사의 경쟁 제품보다 제품의 품질 우위를 가질 수 있다.
뿐만 아니라, 이러한 스피너 시스템은 기존의 공정 시간 내에서 냉각 및 광학적 검사 공정이 이루어짐으로써, 생산성에 아무런 악영향없이 생산성을 향상시키는 뛰어난 효과가 있다.

Claims (7)

  1. 스피너 시스템에 있어서:
    포토레지스트 코팅 공정 또는 상기 코팅 공정 후의 현상 공정을 처리한 웨이퍼를 냉각시키는 쿨 플래이트와;
    상기 쿨 플래이트 상부에 구비되어 상기 웨이퍼가 로딩되는 스핀 척과;
    상기 스핀 척을 회전 및 상하로 이동시키는 구동부와;
    상기 웨이퍼의 에지 영역에 대한 이미지 데이터를 획득하는 이미지 센서 및;
    상기 스핀 척을 이동 및 회전되도록 상기 구동부를 제어하고, 상기 이미지 센서로부터 상기 이미지 데이터를 받아서 상기 코팅 공정 또는 상기 현상 공정에서 상기 에지 영역에 불량이 발생되었는지를 검사하여, 상기 에지 영역에 불량이 발생되면 설비 인터락을 발생하는 제어부를 포함하는 것을 특징으로 하는 스피너 시스템.
  2. 제 1 항에 있어서,
    상기 스핀 척은 상기 구동부에 의해 업/미들/다운 위치로 이동되는 것을 특징으로 하는 스피너 시스템.
  3. 제 2 항에 있어서,
    상기 구동부는 상기 스핀 척을 상기 업/미들/다운 위치로 상하 이동시키고, 상기 제어부의 제어를 받아서 상기 이미지 데이터를 획득하도록 상기 미들 위치로 이동 및 회전시키는 것을 특징으로 하는 스피너 시스템.
  4. 제 1 항에 있어서,
    상기 제어부는 코팅 공정 또는 현상 공정에서의 상기 에지 영역에 대한 에지 린스 크기 또는 에지 노광폭 크기에 불량이 발생되었는지를 검사하는 것을 특징으로 하는 스피너 시스템.
  5. 스피너 시스템의 설비 인터락 제어 방법에 있어서:
    포토레지스트 코팅 공정 또는 상기 코팅 공정 후의 현상 공정을 처리하는 단계와;
    상기 코팅 공정 또는 상기 현상 공정이 처리된 웨이퍼를 쿨 플래이트로 이송하는 단계와;
    상기 웨이퍼를 냉각시키는 단계와;
    상기 쿨 플래이트의 스핀 척을 구동하는 단계와;
    상기 웨이퍼의 에지 영역에 대한 이미지 데이터를 획득하는 단계와;
    상기 이미지 데이터로부터 상기 에지 영역에 불량이 발생되었는지를 판별하는 단계 및;
    상기 에지 영역에 불량이 발생되었으면, 상기 스피너 시스템의 설비 인터락을 발생하는 단계를 포함하는 것을 특징으로 하는 설비 인터락 제어 방법.
  6. 제 5 항에 있어서,
    상기 구동하는 단계는 상기 스핀 척을 업/미들/다운 위치 중 상기 미들 위치로 이동시키고, 상기 스핀 척을 회전시키는 것을 특징으로 하는 설비 인터락 제어 방법.
  7. 제 5 항에 있어서,
    상기 판별하는 단계는 상기 에지 영역에 대한 상기 코팅 공정 후의 에지 린스 크기 또는 상기 현상 공정 후의 노광폭 크기가 불량인지를 판별하는 것을 특징으로 하는 설비 인터락 제어 방법.
KR1020050075854A 2005-08-18 2005-08-18 스피너 시스템 및 그의 인터락 제어 방법 KR100625322B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050075854A KR100625322B1 (ko) 2005-08-18 2005-08-18 스피너 시스템 및 그의 인터락 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050075854A KR100625322B1 (ko) 2005-08-18 2005-08-18 스피너 시스템 및 그의 인터락 제어 방법

Publications (1)

Publication Number Publication Date
KR100625322B1 true KR100625322B1 (ko) 2006-09-15

Family

ID=37631726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050075854A KR100625322B1 (ko) 2005-08-18 2005-08-18 스피너 시스템 및 그의 인터락 제어 방법

Country Status (1)

Country Link
KR (1) KR100625322B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000060958A (ko) * 1999-03-22 2000-10-16 윤종용 웨이퍼 결함 검사장치 및 이를 이용한 결함 검사방법
KR20030086661A (ko) * 2002-05-06 2003-11-12 삼성전자주식회사 스피너설비의 웨이퍼 검사장치 및 그 검사방법
KR20040094967A (ko) * 2003-05-06 2004-11-12 지에스인더스트리(주) 웨이퍼 에지 검사 장치
KR20050028711A (ko) * 2003-09-19 2005-03-23 삼성전자주식회사 웨이퍼 엣지 노광 검사 장치 및 이를 구비한 스피너 설비

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000060958A (ko) * 1999-03-22 2000-10-16 윤종용 웨이퍼 결함 검사장치 및 이를 이용한 결함 검사방법
KR20030086661A (ko) * 2002-05-06 2003-11-12 삼성전자주식회사 스피너설비의 웨이퍼 검사장치 및 그 검사방법
KR20040094967A (ko) * 2003-05-06 2004-11-12 지에스인더스트리(주) 웨이퍼 에지 검사 장치
KR20050028711A (ko) * 2003-09-19 2005-03-23 삼성전자주식회사 웨이퍼 엣지 노광 검사 장치 및 이를 구비한 스피너 설비

Similar Documents

Publication Publication Date Title
JP2004518293A (ja) 半導体ウェーハ検査装置及びその方法
KR100541908B1 (ko) 패턴 형성 방법, 반도체 장치의 제조 방법, 패턴 검사 보정 장치 및 패턴 슬리밍 장치
KR100520240B1 (ko) 포토레지스트 패턴 및 그의 형성방법
KR20040038998A (ko) 기판 검사 장치
KR20070039946A (ko) 기판 처리 방법
WO2014108039A1 (zh) 一种用于减少晶片边缘区域曝光散焦的曝光方法及光刻工艺
JP2001167996A (ja) 基板処理装置
JP2012256726A (ja) レジスト膜のリワーク方法および半導体装置の製造方法ならびに基板処理システム
JP2005142576A (ja) リソグラフィ処理セル、リソグラフィ装置、トラック、及びデバイス製造法
KR100625322B1 (ko) 스피너 시스템 및 그의 인터락 제어 방법
US6924072B2 (en) Method for exposing a peripheral area of a wafer and apparatus for performing the same
US8148054B2 (en) Immersion multiple-exposure method and immersion exposure system for separately performing multiple exposure of micropatterns and non-micropatterns
US7045019B1 (en) Method for performing site-specific backside particle and contamination removal
KR101745810B1 (ko) Euv 레지스트 감도 감소
JP3523819B2 (ja) 基板処理装置
KR20060117032A (ko) 웨이퍼 결함 검출 방법
US6228661B1 (en) Method to determine the dark-to-clear exposure dose for the swing curve
KR101170759B1 (ko) 기판 처리 방법
KR100936718B1 (ko) 포토마스크의 리페어 방법
US6064475A (en) Real time local defocus monitor system using maximum and mean angles of focus correction
KR100609044B1 (ko) 반도체 소자 제조방법
KR20050028711A (ko) 웨이퍼 엣지 노광 검사 장치 및 이를 구비한 스피너 설비
KR100497197B1 (ko) 반도체 웨이퍼의 노광방법
KR20060027430A (ko) 포토 스피너 설비
KR20040072284A (ko) 포토레지스트 패턴의 형성 공정

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120912

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150914

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170904

Year of fee payment: 12