KR100618804B1 - 소수성화 처리를 이용한 선택적 원자층 증착막 형성방법 - Google Patents

소수성화 처리를 이용한 선택적 원자층 증착막 형성방법 Download PDF

Info

Publication number
KR100618804B1
KR100618804B1 KR1020000020351A KR20000020351A KR100618804B1 KR 100618804 B1 KR100618804 B1 KR 100618804B1 KR 1020000020351 A KR1020000020351 A KR 1020000020351A KR 20000020351 A KR20000020351 A KR 20000020351A KR 100618804 B1 KR100618804 B1 KR 100618804B1
Authority
KR
South Korea
Prior art keywords
film
hydrophobic
atomic layer
forming
treatment
Prior art date
Application number
KR1020000020351A
Other languages
English (en)
Other versions
KR20010096293A (ko
Inventor
박인성
이병택
박흥수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000020351A priority Critical patent/KR100618804B1/ko
Publication of KR20010096293A publication Critical patent/KR20010096293A/ko
Application granted granted Critical
Publication of KR100618804B1 publication Critical patent/KR100618804B1/ko

Links

Images

Classifications

    • D—TEXTILES; PAPER
    • D01—NATURAL OR MAN-MADE THREADS OR FIBRES; SPINNING
    • D01D—MECHANICAL METHODS OR APPARATUS IN THE MANUFACTURE OF ARTIFICIAL FILAMENTS, THREADS, FIBRES, BRISTLES OR RIBBONS
    • D01D5/00—Formation of filaments, threads, or the like
    • D01D5/24—Formation of filaments, threads, or the like with a hollow structure; Spinnerette packs therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Textile Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

원자층 증착에 의한 박막 형성과정에서 하부막의 소수성 및 친수성 특징을 이용한 선택적 원자층 증착막 형성방법에 관해 개시한다. 이를 위해 본 발명은, 반도체 기판 위에 노출되는 형태의 친수성막과 소수성막을 형성하는 제1 공정과, 상기 노출된 친수성막에만 증착되는 특성을 지닌 원자층 증착막(ALD layer)을 잠복주기(incubation cycle) 이하로 증착하는 제2 공정과, 상기 반도체 기판에 수소를 이용한 소수성화 처리를 실시하여 상기 소수성막을 지속적으로 소수성으로 유지시키는 제3 공정과, 상기 제2 공정과 상기 제3 공정을 반복하여 상기 친수성막 위에 원자층 증착막을 형성하는 제4 공정을 구비하는 것을 특징으로 하는 소수성화 처리를 이용한 선택적 원자층 증착막 형성방법을 제공한다.

Description

소수성화 처리를 이용한 선택적 원자층 증착막 형성방법{Method for forming a selective ALD layer using a hydrophobic process}
도 1은 원자층 증착공정에서 잠복주기(incubation)를 설명하기 위해 도시한 그래프이다.
도 2 내지 도 7은 본 발명에 의한 소수성화 처리를 이용한 선택적 원자층 증착막 형성방법을 설명하기 위해 도시한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 반도체 기판, 102: 친수성막,
104: 소수성막, 106: 원자층 증착막.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 원자층 증착(ALD) 방법에 관한 것이다.
원자층 증착(ALD: Atomic Layer Deposition)이란, 박막을 형성하기 위한 반응 챔버(chamber) 내로 두 가지 이상의 반응물(reactants)을 하나씩 차례로 투입하여 각각의 반응물의 분해와 흡착에 의해서 박막을 원자층 단위로 증착하는 방법이 다. 즉, 반응물 A를 펄싱(pulsing) 방식으로 공급하여 챔버 내부에서 하부막에 화학적으로 증착시킨 후, 물리적으로 결합하고 있는 잔류 반응물 A는 퍼지(purge) 방식으로 제거된다. 이어서, 반응물 B도 펄싱(pulsing)과 퍼지(purge) 과정을 통해 일부가 반응물 A와 화학적인 결합을 하면서 원하는 박막이 하부막에 증착된다. 이러한 원자층 증착방식으로 형성 가능한 박막으로는 Al2O3, Ta2O3, TiO2 및 Si3N4가 대표적인 박막이다.
상기 원자층 증착은 600℃ 이하의 낮은 온도에서도 우수한 단차도포성(step coverage)을 갖는 박막을 형성할 수 있기 때문에, 차세대 반도체 소자를 제조하는 공정에서 많은 사용이 예상되는 새로운 공정기술이다. 상술한 원자층 증착공정에서, 각각의 반응물이 일회의 펄싱(pulsing) 및 퍼지(purge)가 행해지는 시간을 사이클(cycle)이라 부른다.
상술한 원자층 증착 방법으로 박막을 증착할 때에는 반응물 A가 하부막 위에 충분히 증착된 후에 반응물 B가 반응물 A와 반응하게 된다. 이때, 초기상태에서 반응물 A가 하부막 위에 증착되기 까지는 몇번의 사이클이 필요하다. 이러한 사이클 동안은 반응물 A가 하부막에 증착되지 않는다. 이렇게 시작부터 처음으로 하부막에 반응물 A에 의하여 박막이 증착되기까지 걸리는 시간을 잠복주기(incubation cycle)라 한다.
상기 잠복주기(incubation cycle)는 하부막의 특성, 반응물의 특성, 반응물의 반응방식 등에 따라 달라진다. 상기 하부막의 특성으로는 하부막질의 종류, 막의 표면에 있는 손상(특히 플라즈마에 의한 손상을 예로 들 수 있다), 막질 표면의 거칠기, 막의 결함 정도, 막의 표면에 형성된 말단기(termination) 등을 예로 들 수 있다.
이러한 하부막의 특성을 이용하면, 반도체 기판의 표면에 두 개의 다른 특성을 띄는 막질이 존재할 경우, 각각 다른 두께의 박막을 선택적으로 증착하는 것이 가능하다. 즉, 하부막의 특성을 각각 다르게 유지하면서 원자층 증착을 실시하면 각각 다른 특징을 갖는 하부막 위에 형성되는 박막의 두께를 조절할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 하부막질의 표면에 나타나는 말단기(termination) 특성인 친수성과 소수성의 성질을 이용하여, 반도체 기판 표면에 소수성화 처리를 수행하여 친수성막 위에만 선택적으로 원자층 증착막을 형성하는 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판 위에 노출되는 형태의 친수성막과 소수성막을 형성하는 제1 공정과, 상기 반도체 기판에 친수성막에만 증착되는 특성을 지닌 원자층 증착막(ALD layer)을 잠복주기(incubation cycle) 이하로 증착하는 제2 공정과, 상기 반도체 기판에 수소를 이용한 소수성화 처리를 실시하여 상기 소수성막을 지속적으로 소수성으로 유지시키는 제3 공정과, 상기 제2 공정과 상기 제3 공정을 반복하여 상기 친수성막 위에 원자층 증착막을 형성하는 제4 공정을 구비하는 것을 특징으로 하는 소수성화 처리를 이용한 선택적 원자층 증착막 형성방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 제3 공정의 수소를 이용한 소수성화 처리는 수소 이온을 포함하는 플라즈마 처리 또는 핫 필라먼트(hot filament)에 의한 수소 이온처리인 것이 적합하고, 상기 제4 공정의 원자층 증착막은 SiO2, Al2O3, TiO2, ZrO2, HfO2, Ta2O 5, Nb2O5, SrTiO3, (Ba, Sr)TiO3, PbTiO3, Pb(Zr, Ti)O3, (Pb, La)(Zr, Ti)O3, SrRuO3, CaRuO3, (Sr, Ca)RuO3, (Ba, Sr)RuO 3, In2O3, RuO2, IrO2로 이루어진 막질군 중에서 선택된 어느 하나의 박막인 것이 적합하다.
상기 소수성막은 실리콘막인 것이 적합하고, 친수성막은 산화막, 질화막, 산화질화막 중에서 선택된 어느 하나의 박막인 것이 적합하다.
본 발명에 따르면, 하부막질들의 특징을 이용하여 원하는 원자층 증착막을 선택적으로 하부막질 위에 형성할 수 있다.
도 1은 원자층 증착공정에서 잠복주기(incubation)를 설명하기 위해 도시한 그래프이다.
도 1을 참조하면, 하부막인 실리콘막 위에 산화알루미늄(Al2O3)막을 원자층 증착으로 형성할 때, 사이클과 박막두께의 상관관계를 나타낸 그래프로서, X축은 사이클을, Y축은 두께(단위：Å)를 각각 나타낸다. 이때, 산화알루미늄막이 형성되는 챔버로 투입되는 반응물(reactants)로는 Al(CH3)3와 H2O를 사용하였다. 사이클과 박막 두께와의 관계는 정비례 관계를 나타내지만, 초기 박막 증착시에 10사이클의 잠복주기(incubation cycle, 참조부호 "I")가 있는 것을 확인할 수 있다.
이러한 잠복주기는 소수성(hydrophobicity)을 띄는 실리콘막이 친수성(hydropilicity)을 띄는 산화막(SiO2)으로 바뀌는 시간이다. 따라서, 소수성인 실리콘막의 상태에서는 Al(CH3)3와 반응하지 못하지만, 친수성인 산화막 상태에서는 Al(CH3)3와 반응을 일으켜 산화알루미늄막이 원자층 증착으로 증착되는 것이다.
따라서, 본 발명은 상술한 잠복주기에는 소수성 박막에 원자층 증착막이 형성되지 않는 원리를 이용하여 반도체 기판의 표면에 소수성막과 친수성막을 형성하고, 소수성막은 소수성화 처리를 주기적으로 실시하여 계속 소수성막으로 남게 하면서, 친수성막에만 선택적으로 원자층 증착막을 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2 내지 도 7은 본 발명에 의한 소수성화 처리를 이용한 선택적 원자층 증착막 형성방법을 설명하기 위해 도시한 단면도들이다.
도 2를 참조하면, 하부구조가 형성된 반도체 기판(100) 위에 노출된 형태의 친수성막(102)과 소수성막(104)을 형성한다. 상기 소수성막(104)으로는 실리콘막을 사용할 수 있고, 친수성막(102)으로는 산화막, 질화막, 산화질화막 등을 사용할 수 있다. 본 발명에서는 친수성막(102)으로 산화막을 사용하다.
이어서, 상기 반도체 기판(100)을 원자층 증착을 위한 장비의 챔버에 넣고 반응물(reactants)로 Al(CH3)3와 H2O를 펄싱(pulsing) 및 퍼지(purge) 방식으로 공급한다. 그 후, 소수성화 처리, Al(CH3)3와 H2O를 펄싱하고 퍼지하는 공정을 반복해서 실시한다.
이때, 소수성막(104)막의 잠복주기 이하로 Al(CH3)3와 H2O를 펄싱하고 퍼지시키면 친수성막(102)인 산화막 위에서는 원자층 증착막인 산화알루미늄막(Al2O3)이 증착되지만, 소수성막(104)인 실리콘막 위에서는 잠복주기(incubation cycle)이기 때문에 원자층 증착막이 증착되지 않는다.
도 3은 상기 반도체 기판에서 친수성막(102)인 산화막 위에 Al(CH3)3와 H2O를 펄싱 및 퍼지하였을 때, 산화알루미늄막이 증착되는 형상을 모델화시킨 단면도이고, 도 4는 상기 도3의 펄싱 및 퍼지 후, 수소를 이용한 소수성화 처리를 실시하였을 때의 상태를 모델화시킨 단면도이다.
도 3을 참조하면, 친수성막(102), 즉 산화막 위에서는 산소기(도면의 "O:)가 포화되어 붙어있기 때문에 곧바로 산화알루미늄막이 성장하여 말단기(termination radical)가 알루미늄기(도면의 "Al")로 포화된 상태가 된다.
도 4를 참조하면, 말단기가 알루미늄이 포화된 상태이기 때문에 수소이온을 이용한 소수성화 처리, 예컨대 플라즈마를 이용하여 수소를 생성하는 공정이나, 핫 필라멘트(hot filament)를 이용하여 수소를 생성하는 공정을 진행하더라도, 말단기에 있는 알루미늄기와 소수성화 처리로 생성된 수소기가 화학반응을 일으키지 않는다. 따라서, 후속공정에서 반복되는 Al(CH3)3와 H2O의 공급에 의하여 지속적으로 원자층 증착막인 산화알루미늄막이 형성된다.
도 5는 상기 반도체 기판(100)에서 소수성막(104) 위에 Al(CH3)3와 H2O를 펄 싱 및 퍼지하였을 때, 박막 표면 형상을 모델화시킨 단면도이고, 도 6은 상기 도5의 펄싱 및 퍼지 후, 수소를 이용한 소수성화 처리를 실시하였을 때의 상태를 모델화시킨 단면도이다.
도 5를 참조하면, 소수성막(104)인 실리콘막 위에서 Al(CH3)3와 H2O를 펄싱 및 퍼지하면, 산소기(도면의 "O")가 실리콘막의 표면에 달라붙어 완전히 포화되기까지, 즉 잠복주기 동안에는 알루미늄이 증착되지 않고, 소수성막(104)의 특징을 계속적으로 띄게 된다.
도 6을 참조하면, 상기 산소기가 포화되기 전, 즉 박막이 소수성에서 친수성으로 바뀌는 잠복주기가 끝나기 전에 수소를 이용한 소수성화 처리를 수행한다. 이러한 소수성화 처리는 플라즈마를 이용하여 수소를 생성하거나, 핫 필라멘트(hot filament)를 이용하여 챔버 내부에서 수소를 생성하는 공정을 말한다. 따라서 소수성화 처리로 생성된 수소는 산소기가 포화되지 않은 상태에 있는 소수성막(104)의 표면에 달라붙게 되어 소수성막(104)이 지속적으로 소수성을 띄도록 한다. 따라서, 반복되는 H2O와 Al(CH3)의 펄싱 및 퍼지공정에도 말단기가 수소기로 되어 있어 소수성의 특징을 갖기 때문에, 산화알루미늄막(Al2O3)이 증착되지 않는다. 이러한 소수성막(104)으로는 산화막 외에 질화막(SiN) 및 산화질화막(SiON)을 이용할 수 있다.
도 7을 참조하면, 친수성막(102)과 소수성막(104)을 반도체 기판(100) 위에 형성하고, 반응물(reactants)을 잠복주기 이하로 펄싱 및 퍼지하고, 수소 이온을 이용한 소수성화 처리를 수행하고, 다시 반응물을 잠복주기 이하로 펄싱 및 퍼지후, 소수성화 처리를 반복하였을 때, 친수성막(102) 위에는 원자층 증착막(106)이 선택적으로 형성된다. 즉, 친수성막(102) 위에서는 원자층 증착막(106)이 선택적으로 증착되지만, 반대로 소수성막(104) 위에서는 상술한 소수성화 처리로 인하여 원자층 증착막이 형성되지 않는다.
본 실시예에서는 산화알루미늄막을 원자층 증착막으로 형성하는 방법을 예시적으로 설명하였다. 그러나 이러한 원자층 증착막은 반응물(reactants) 및 하부막의 종류를 선별하면 손쉬운 방법으로 다른 종류의 막질을 형성하는 것이 가능하다. 본 발명에 의한 소수성화 처리를 이용하여 선택적으로 형성 가능한 원자층 증착막은 SiO2, Al2O3, TiO2, ZrO2, HfO2, Ta2O5, Nb2O5, SrTiO3, (Ba, Sr)TiO3, PbTiO3, Pb(Zr, Ti)O3, (Pb, La)(Zr, Ti)O3, SrRuO3, CaRuO3, (Sr, Ca)RuO 3, (Ba, Sr)RuO3, In2O3, RuO2, IrO2등이 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 반도체 소자의 제조공정에서 하부막질의 특성을 이용하여, 증착하고자 하는 원자층 증착막을 특정 하부막 위에 선택적으로 형성하는 반도체 소자의 제조방법을 실현할 수 있다.

Claims (3)

  1. 반도체 기판 위에 노출되는 형태의 친수성막과 소수성막을 형성하는 제1 공정;
    상기 노출된 친수성막에만 증착되는 특성을 지닌 원자층 증착막(ALD layer)을 잠복주기(incubation cycle) 이하로 증착하는 제2 공정;
    상기 반도체 기판에 수소를 이용한 소수성화 처리를 실시하여 상기 소수성막을 지속적으로 소수성으로 유지시키는 제3 공정; 및
    상기 제2 공정과 상기 제3 공정을 반복하여 상기 친수성막 위에 원자층 증착막을 형성하는 제4 공정을 구비하는 것을 특징으로 하는 소수성화 처리를 이용한 선택적 원자층 증착막 형성방법.
  2. 제1항에 있어서,
    상기 제3 공정의 수소를 이용한 소수성화 처리는 플라즈마 처리 또는 핫 필라먼트(hot filament)에 의한 수소 이온처리인 것을 특징으로 하는 소수성화 처리를 이용한 선택적 원자층 증착막 형성방법.
  3. 제1항에 있어서,
    상기 제4 공정의 원자층 증착막은 SiO2, Al2O3, TiO2, ZrO2, HfO2, Ta2O5, Nb2O5, SrTiO3, (Ba, Sr)TiO3, PbTiO3, Pb(Zr, Ti)O 3, (Pb, La)(Zr, Ti)O3, SrRuO3, CaRuO3, (Sr, Ca)RuO3, (Ba, Sr)RuO3, In2O3, RuO 2, IrO2로 이루어진 막질군 중에서 선택된 어느 하나의 박막인 것을 특징으로 하는 소수성화 처리를 이용한 선택적 원자층 증착막 형성방법.
KR1020000020351A 2000-04-18 2000-04-18 소수성화 처리를 이용한 선택적 원자층 증착막 형성방법 KR100618804B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000020351A KR100618804B1 (ko) 2000-04-18 2000-04-18 소수성화 처리를 이용한 선택적 원자층 증착막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000020351A KR100618804B1 (ko) 2000-04-18 2000-04-18 소수성화 처리를 이용한 선택적 원자층 증착막 형성방법

Publications (2)

Publication Number Publication Date
KR20010096293A KR20010096293A (ko) 2001-11-07
KR100618804B1 true KR100618804B1 (ko) 2006-08-31

Family

ID=19665162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000020351A KR100618804B1 (ko) 2000-04-18 2000-04-18 소수성화 처리를 이용한 선택적 원자층 증착막 형성방법

Country Status (1)

Country Link
KR (1) KR100618804B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200084568A (ko) 2019-01-03 2020-07-13 연세대학교 산학협력단 아미노실란계 전구체 기반의 소수성 박막 형성 방법
KR20210034229A (ko) 2019-09-20 2021-03-30 연세대학교 산학협력단 저온 원자층 증착법 기반의 영역 선택적 소수성 박막 증착 방법 및 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455293B1 (ko) * 2002-05-15 2004-11-06 삼성전자주식회사 친수성 영역과 소수성 영역으로 구성되는 생물분자용어레이 판의 제조방법
KR101107601B1 (ko) * 2009-12-24 2012-01-25 한국생산기술연구원 저온 선택적 원자층 형성 공정을 이용한 유연성 기판용 투명전도막 형성방법
CN107528010A (zh) * 2017-08-21 2017-12-29 武汉华星光电半导体显示技术有限公司 一种oled器件的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200084568A (ko) 2019-01-03 2020-07-13 연세대학교 산학협력단 아미노실란계 전구체 기반의 소수성 박막 형성 방법
KR20210034229A (ko) 2019-09-20 2021-03-30 연세대학교 산학협력단 저온 원자층 증착법 기반의 영역 선택적 소수성 박막 증착 방법 및 장치

Also Published As

Publication number Publication date
KR20010096293A (ko) 2001-11-07

Similar Documents

Publication Publication Date Title
TWI804706B (zh) 氧化矽之拓撲選擇性膜形成之方法
US7087535B2 (en) Deposition methods
US7247581B2 (en) Methods for treating pluralities of discrete semiconductor substrates
KR20210045930A (ko) 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US6551399B1 (en) Fully integrated process for MIM capacitors using atomic layer deposition
KR100297719B1 (ko) 박막제조방법
KR100275738B1 (ko) 원자층 증착법을 이용한 박막 제조방법
US20030100162A1 (en) Method for forming capacitor of semiconductor device
DE10049257A1 (de) Verfahren zur Dünnfilmerzeugung mittels atomarer Schichtdeposition
CN112889132A (zh) 用于在衬底上形成钼薄膜的方法
TWI798582B (zh) 第六族金屬沈積方法
US7192888B1 (en) Low selectivity deposition methods
KR100505611B1 (ko) 반도체장치의 커패시터의 제조방법
KR100618804B1 (ko) 소수성화 처리를 이용한 선택적 원자층 증착막 형성방법
US20040216670A1 (en) Process for the ALD coating of substrates and apparatus suitable for carrying out the process
JP2005347447A (ja) 気相成長装置内の処理方法、薄膜の形成方法および半導体装置の製造方法
KR20040000601A (ko) 반도체 장치의 캐패시터 제조방법
KR100910220B1 (ko) 반도체소자의 유전체박막 제조방법
KR20070035625A (ko) 반도체 장치의 박막 형성 방법
JPH07335565A (ja) 高誘電体薄膜の形成方法
KR20040096337A (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
JP2022152107A (ja) 成膜方法
KR20050060265A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100729

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee