KR100617073B1 - Method for Fabricating of Semiconductor Device - Google Patents

Method for Fabricating of Semiconductor Device Download PDF

Info

Publication number
KR100617073B1
KR100617073B1 KR1020000046592A KR20000046592A KR100617073B1 KR 100617073 B1 KR100617073 B1 KR 100617073B1 KR 1020000046592 A KR1020000046592 A KR 1020000046592A KR 20000046592 A KR20000046592 A KR 20000046592A KR 100617073 B1 KR100617073 B1 KR 100617073B1
Authority
KR
South Korea
Prior art keywords
trench
semiconductor substrate
insulating film
mask
semiconductor device
Prior art date
Application number
KR1020000046592A
Other languages
Korean (ko)
Other versions
KR20020013141A (en
Inventor
박근주
백계현
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020000046592A priority Critical patent/KR100617073B1/en
Publication of KR20020013141A publication Critical patent/KR20020013141A/en
Application granted granted Critical
Publication of KR100617073B1 publication Critical patent/KR100617073B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

본 발명은 소자의 전기적 안정성 및 공정 마진을 확보할 수 있는 반도체 소자의 제조방법에 관한 것으로서, 반도체 기판에 제 1 절연막과 제 2 절연막을 적층하여 형성하는 단계와, 상기 제 2 절연막의 소정부분을 노출시키는 마스크를 이용하여 상기 반도체 기판이 노출되도록 상기 제 2 절연막과 제 1 절연막을 제거하여 트렌치를 정의하는 단계와, 상기 반도체 기판에 산소를 포함한 반응 가스를 플로우시키고 아르곤 가스를 스퍼터링하여 상기 마스크 물질의 일부가 떨어져 나와서 상기 트렌치가 정의된 상기 반도체 기판에 부착되어 형성된 블랙 마스크를 제거하는 단계와, 상기 마스크를 이용하여 상기 노출된 반도체 기판을 소정 깊이 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 내부에 제 3 절연막을 매립하여 소자 격리 영역을 형성하는 단계를 포함하여 형성한다.The present invention relates to a method of manufacturing a semiconductor device that can ensure the electrical stability and process margin of the device, comprising the steps of forming a first insulating film and a second insulating film on a semiconductor substrate, and a predetermined portion of the second insulating film Removing the second insulating film and the first insulating film to expose the semiconductor substrate using an exposed mask to define a trench; flowing a reactive gas containing oxygen into the semiconductor substrate and sputtering argon gas to form the trench; Removing a black mask formed by attaching a portion of the trench to the semiconductor substrate in which the trench is defined, etching the exposed semiconductor substrate using the mask to form a trench, and forming a trench in the trench; Forming a device isolation region by filling a third insulating film in the Forms, including.

STI(Shallow Trench Isolation), DefectShallow Trench Isolation (STI), Defect

Description

반도체 소자의 제조방법{Method for Fabricating of Semiconductor Device}Method for manufacturing a semiconductor device {Method for Fabricating of Semiconductor Device}

도 1a 내지 도 1c는 종래의 반도체 소자의 제조공정 단면도1A to 1C are cross-sectional views of a manufacturing process of a conventional semiconductor device.

도 2a 내지 도 2b는 종래의 반도체 소자의 트렌치 프로파일을 촬영한 사진2A and 2B are photographs taken of trench profiles of a conventional semiconductor device.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도3A to 3D are cross-sectional views illustrating a manufacturing process of a semiconductor device in accordance with an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 반도체 소자의 트렌치 프로파일을 촬영한 사진4 is a photograph of a trench profile of a semiconductor device according to an embodiment of the present invention;

도면의 주요 부분에 대한 부호설명Explanation of Signs of Major Parts of Drawings

21 : 반도체 기판 22 : 패드 산화막21 semiconductor substrate 22 pad oxide film

23 : 질화막 24 : 포토레지스트23 nitride film 24 photoresist

25 : 트렌치 26 : STI 영역25: trench 26: STI region

본 발명은 반도체 소자에 관한 것으로 특히, 트렌치 영역의 디팩트(Defect)를 제거여 누설전류를 방지하고 수율(Yield)을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device capable of removing a defect in a trench region to prevent leakage current and improving yield.

이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a manufacturing method of a conventional semiconductor device will be described with reference to the accompanying drawings.

도 1a 내지 도 1b는 종래의 반도체 소자의 제조공정 단면도이다.1A to 1B are cross-sectional views of a manufacturing process of a conventional semiconductor device.

도 1a에 도시된 바와 같이 반도체 기판(11)상에 패드 산화막(12)과 질화막(13)을 차례로 적층하여 형성한다.As shown in FIG. 1A, a pad oxide film 12 and a nitride film 13 are sequentially stacked on the semiconductor substrate 11.

여기에서 상기 패드 산화막(12)과 상기 질화막(13)은 각각 100∼150Å과 1000∼1500Å의 두께로 증착하여 형성한다.Here, the pad oxide film 12 and the nitride film 13 are formed by evaporating to a thickness of 100 to 150 kPa and 1000 to 1500 kPa, respectively.

그리고, 상기 질화막(13)상에 포토레지스트(14)를 도포한 후, 노광 및 현상 공정으로 상기 질화막(13)의 소정부분이 노출되도록 상기 포토레지스트(14)를 패터닝한다.After the photoresist 14 is applied onto the nitride film 13, the photoresist 14 is patterned such that a predetermined portion of the nitride film 13 is exposed through an exposure and development process.

이어, 상기 패터닝된 포토레지스트(14)를 마스크로 이용하여 상기 반도체 기판(11)의 표면이 노출되도록 상기 질화막(13)과 패드 산화막(12)을 선택적으로 제거하여 트렌치 영역을 정의한다.Next, the trench region is defined by selectively removing the nitride layer 13 and the pad oxide layer 12 so that the surface of the semiconductor substrate 11 is exposed using the patterned photoresist 14 as a mask.

이때, 상기 질화막(13)과 패드 산화막(12)의 식각 이후에 상기 포토레지스트(14)를 구성하는 CF계열의 중합체 물질이 상기 트렌치 영역이 정의된 상기 반도체 기판(11)상에 잔류하게 된다.In this case, after etching the nitride layer 13 and the pad oxide layer 12, a CF-based polymer material constituting the photoresist 14 remains on the semiconductor substrate 11 in which the trench region is defined.

이는 차후에 트렌치(15)를 형성하기 위하여 상기 트렌치가 정의된 반도체 기판(11)을 식각할 때에 식각 공정을 방해하는 블랙 마스크(Black mask)로 작용한다.This later acts as a black mask that interferes with the etching process when etching the semiconductor substrate 11 in which the trench is defined to form the trench 15.

그리고, 도 1b에 도시된 바와 같이 포토레지스트(14)를 마스크로 이용한 건식 식각(Dry etch)으로 상기 노출된 반도체 기판(11)을 소정 깊이로 제거하여 트렌 치(15)를 형성하고, 상기 포토레지스트(14)를 제거한다.As illustrated in FIG. 1B, the exposed semiconductor substrate 11 is removed to a predetermined depth by dry etching using the photoresist 14 as a mask to form a trench 15. The resist 14 is removed.

이때, 상기 블랙 마스크 하부의 상기 반도체 기판(11)이 식각되지 않으므로 인하여 상기 트렌치(15)가 형성된 반도체 기판(11)에 디팩트(16)가 발생된다.In this case, since the semiconductor substrate 11 under the black mask is not etched, the defect 16 is generated in the semiconductor substrate 11 on which the trench 15 is formed.

즉, 상기 트렌치(15) 내부에 실리콘 기둥(Silicon Pillar) 또는 블랙 실리콘(Black Silicon) 내지 실리콘 코어(Silicon core)라 불리우는 콘 타입 디팩트(Cone Type Defect) 등이 발생된다.In other words, a silicon pillar or a cone type defect called black silicon to silicon core is generated in the trench 15.

이어, 도 1c에 도시된 바와 같이 상기 트렌치(15)가 매립되도록 상기 트렌치(15)를 포함한 반도체 기판(11)의 전면에 산화막을 증착하고, CMP(Chemical Mechanical Polishing) 공정으로 상기 트렌치(15) 내부에만 남도록 상기 산화막을 제거하여 STI(Shallow Trench Isolation) 영역(17)을 형성하여 종래의 반도체 소자를 완성한다.Subsequently, as illustrated in FIG. 1C, an oxide film is deposited on the entire surface of the semiconductor substrate 11 including the trench 15 so that the trench 15 is embedded, and the trench 15 is subjected to a chemical mechanical polishing (CMP) process. The oxide film is removed so as to remain only therein to form a shallow trench isolation (STI) region 17 to complete a conventional semiconductor device.

도 2a 내지 도 2b는 종래의 반도체 소자의 트렌치 프로파일을 촬영한 사진으로 트렌치(15) 내부에 콘 타입 디팩트가 발생되었음을 나타낸다.2A to 2B are photographs taken of a trench profile of a conventional semiconductor device, indicating that cone type defects are generated in the trench 15.

그러나, 상기와 같은 종래의 반도체 소자의 제조방법은 소자 격리 영역 내에 형성되는 실리콘 기둥 내지 콘 타입 디팩트로 인하여 소자의 절연 특성이 열화되고 누설 전류가 증가는 등의 결함으로 인하여 반도체 소자의 신뢰성 및 수율을 저하시키는 문제점이 있다.However, the conventional method of manufacturing a semiconductor device as described above has the reliability and reliability of a semiconductor device due to defects such as deterioration of insulation characteristics and increase of leakage current due to silicon pillars or cone type defects formed in the device isolation region. There is a problem of lowering the yield.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 안정적인 트렌치를 형성하여 누설전류를 방지하고 수율을 향상시키는데 적합한 반도체 소자 의 제조방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method for manufacturing a semiconductor device suitable for forming a stable trench to prevent leakage current and improve the yield to solve the above problems.

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 반도체 기판에 제 1 절연막과 제 2 절연막을 적층하여 형성하는 단계와, 상기 제 2 절연막의 소정부분을 노출시키는 마스크를 이용하여 상기 반도체 기판이 노출되도록 상기 제 2 절연막과 제 1 절연막을 제거하여 트렌치를 정의하는 단계와, 상기 반도체 기판에 산소를 포함한 반응 가스를 플로우시키고 아르곤 가스를 스퍼터링하여 상기 마스크 물질의 일부가 떨어져 나와서 상기 트렌치가 정의된 상기 반도체 기판에 부착되어 형성된 블랙 마스크를 제거하는 단계와, 상기 마스크를 이용하여 상기 노출된 반도체 기판을 소정 깊이 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 내부에 제 3 절연막을 매립하여 소자 격리 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.The method of manufacturing a semiconductor device of the present invention for achieving the above object is a step of forming a first insulating film and a second insulating film stacked on a semiconductor substrate, and using a mask to expose a predetermined portion of the second insulating film Removing the second insulating film and the first insulating film to expose the semiconductor substrate, and defining a trench; flowing a reactive gas containing oxygen through the semiconductor substrate, and sputtering argon gas so that a portion of the mask material is separated to form the trench. Removing the black mask formed on the semiconductor substrate, wherein the black mask is attached to the semiconductor substrate, and forming a trench by etching the exposed semiconductor substrate by a predetermined depth using the mask, and filling a third insulating film in the trench. Forming a device isolation region. .

이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device of the present invention will be described with reference to the accompanying drawings.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도이다.3A to 3D are cross-sectional views illustrating a process of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

우선, 도 3a에 도시된 바와 같이 반도체 기판(21)에 패드 산화막(22)과 질화막(23)을 적층하여 형성한다.First, as shown in FIG. 3A, a pad oxide film 22 and a nitride film 23 are laminated on a semiconductor substrate 21.

이때, 상기 패드 산화막(22)은 100∼150Å의 두께로 증착하고, 상기 질화막(23)은 1000∼1500Å의 두께로 증착하여 형성한다.In this case, the pad oxide film 22 is deposited to a thickness of 100 to 150 kPa, and the nitride film 23 is formed to be deposited to a thickness of 1000 to 1500 kPa.

그리고, 상기 질화막(23)상에 포토레지스트(24)를 도포하고 노광 및 현상 공정으로 상기 질화막(23)의 일정영역이 노출되도록 상기 포토레지스트(24)를 패터닝한다.Then, the photoresist 24 is coated on the nitride film 23, and the photoresist 24 is patterned to expose a predetermined region of the nitride film 23 by an exposure and development process.

이어, 상기 패터닝된 포토레지스트(24)를 마스크로 이용하여 상기 반도체 기판(21)의 표면이 노출되도록 상기 질화막(23)과 패드 산화막(22)을 선택적으로 제거하여 트렌치 영역을 정의한다.Next, the trench region is defined by selectively removing the nitride layer 23 and the pad oxide layer 22 so that the surface of the semiconductor substrate 21 is exposed using the patterned photoresist 24 as a mask.

이때, 상기 질화막(23)과 패드 산화막(22)의 식각 후에 트렌치 형성시에 블랙 마스크로 작용하는 CF계열의 중합체 물질이 상기 트렌치 영역이 정의된 상기 반도체 기판(21)상에 잔류하게 된다.At this time, after etching the nitride film 23 and the pad oxide film 22, a CF-based polymer material serving as a black mask during trench formation remains on the semiconductor substrate 21 in which the trench region is defined.

그리고, 도 3b에 도시된 바와 같이 상기 블랙 마스크가 발생된 상기 반도체 기판(21)을 10∼15mtorr의 압력조건의 반응챔버에 로딩한 후에 상기 반응챔버 내부로 산소를 포함한 반응 가스를 플로우시킴과 동시에 아르곤 가스를 스퍼터링한다. 이때, 상기 산소의 플로우량이 20∼40sccm이고, 아르곤(Ar) 가스의 플로우량이 50∼100sccm이 되도록 한다. 그리고, 상기 반응챔버에 100Watt의 바이어스 전력을 인가하고, 300Watt의 플라즈마 동작 전력을 인가하여 식각 공정을 실시한다. 그러면, 상기 아르곤 가스의 스퍼터링(Sputtering)에 의하여 물리적으로 상기 블랙 마스크가 제거됨과 동시에 다음과 같은 화학반응을 통하여 블랙 마스크가 제거된다.As shown in FIG. 3B, the semiconductor substrate 21 on which the black mask is generated is loaded into a reaction chamber under a pressure condition of 10 to 15 mtorr, and then a reaction gas containing oxygen is flowed into the reaction chamber. Sputter argon gas. At this time, the flow amount of oxygen is 20 to 40 sccm, and the flow amount of argon (Ar) gas is 50 to 100 sccm. Then, 100Watt bias power is applied to the reaction chamber, and 300Watt plasma operating power is applied to perform the etching process. Then, the black mask is physically removed by sputtering of the argon gas and the black mask is removed through the following chemical reaction.

CxFy + O2 → CO2 + COFy + FC x F y + O 2 → CO 2 + COF y + F

또는 or

상기 산소를 포함한 반응가스에 20∼40sccm의 N2H2가스를 더하면, 다음과 같은 화학반응을 통하여 상기 블랙 마스크가 제거된다.When the N 2 H 2 gas of 20-40 sccm is added to the reaction gas containing oxygen, the black mask is removed through the following chemical reaction.

CxFy + O2 + N2H2 → HF + CO2 + N2 C x F y + O 2 + N 2 H 2 → HF + CO 2 + N 2

즉, 플라즈마내에서 산소 반응성 핵종이 블랙 마스크 표면으로 확산되어 흡착과 화학반응을 통하여 휘발성 물질로 변화시키어 상기 블랙 마스크를 상기 반도체 기판(21)으로부터 탈리시키는 것이다.In other words, oxygen-reactive nuclides diffuse into the black mask surface in the plasma and are converted into volatile materials through adsorption and chemical reactions to detach the black mask from the semiconductor substrate 21.

그리고, 도 3b에 도시된 바와 같이 상기 포토레지스트(24)를 마스크로 이용하여 상기 노출된 반도체 기판(21)을 소정깊이로 식각하여 트렌치(25)를 형성하고 상기 포토레지스트(24)를 제거한다.As shown in FIG. 3B, the exposed semiconductor substrate 21 is etched to a predetermined depth using the photoresist 24 as a mask to form a trench 25, and the photoresist 24 is removed. .

그리고, 도 3d에 도시된 바와 같이 상기 트렌치(25)가 매립되도록 상기 트렌치(25)를 포함한 반도체 기판(21)의 전면에 산화막을 증착하고, CMP 공정으로 상기 트렌치(25) 내부에만 남도록 상기 산화막을 제거하여 STI 영역(26)을 형성하여 본 발명에 따른 반도체 소자를 완성한다.3D, an oxide film is deposited on the entire surface of the semiconductor substrate 21 including the trench 25 so that the trench 25 is embedded, and the oxide film remains only inside the trench 25 by a CMP process. The semiconductor device according to the present invention is completed by removing the STI region 26.

도 4는 본 발명에 따른 반도체 소자의 트렌치 프로파일을 찍은 사진으로 콘 타입 디팩트 혹은 실리콘 기둥과 같은 불량이 발생되지 않았음을 나타낸다.4 is a photograph of a trench profile of a semiconductor device according to the present invention, indicating that defects such as cone type defects or silicon pillars do not occur.

상기와 같은 본 발명의 반도체 소자의 제조방법은 다음과 같은 효과가 있다. The method of manufacturing a semiconductor device of the present invention as described above has the following effects.                     

첫째, 소자 격리 영역의 콘 타입 디팩트를 제거할 수 있으므로 누설 전류를 감소시킬 수 있다.First, the cone type defect in the device isolation region can be eliminated, thereby reducing leakage current.

둘째, 소자 격리 영역의 콘 타입 디팩트를 제거할 수 있으므로 소자간의 절연도를 증가시킬 수 있어 소자의 전기적 안정성 및 신뢰성을 향상시킬 수 있다.Second, since the cone type defect of the device isolation region can be eliminated, insulation between devices can be increased, thereby improving the electrical stability and reliability of the device.

셋째, 소자 격리 영역의 결함을 줄일 수 있으므로 반도체 소자의 수율을 향상시킬 수 있다.Third, since the defects in the device isolation region can be reduced, the yield of the semiconductor device can be improved.

Claims (5)

반도체 기판에 제 1 절연막과 제 2 절연막을 적층하여 형성하는 단계;Stacking and forming a first insulating film and a second insulating film on a semiconductor substrate; 상기 제 2 절연막의 소정부분을 노출시키는 마스크를 이용하여 상기 반도체 기판이 노출되도록 상기 제 2 절연막과 제 1 절연막을 제거하여 트렌치를 정의하는 단계;Defining a trench by removing the second insulating film and the first insulating film so that the semiconductor substrate is exposed by using a mask that exposes a predetermined portion of the second insulating film; 상기 반도체 기판에 산소를 포함한 반응 가스를 플로우시키고 아르곤 가스를 스퍼터링하여 상기 마스크 물질의 일부가 떨어져 나와서 상기 트렌치가 정의된 상기 반도체 기판에 부착되어 형성된 블랙 마스크를 제거하는 단계;Flowing a reaction gas including oxygen through the semiconductor substrate and sputtering argon gas to remove a black mask formed by attaching a portion of the mask material to the semiconductor substrate in which the trench is defined; 상기 마스크를 이용하여 상기 노출된 반도체 기판을 소정 깊이 식각하여 트렌치를 형성하는 단계;Etching the exposed semiconductor substrate by a predetermined depth using the mask to form a trench; 상기 트렌치 내부에 제 3 절연막을 매립하여 소자 격리 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.Forming a device isolation region by filling a third insulating film in the trench. 제 1항에 있어서, 상기 블랙 마스크는 10∼15mtorr의 압력과, 300∼100W의 고주파 전력하에서 제거함을 특징으로 하는 반도체 소자의 제조방법.2. The method of claim 1, wherein the black mask is removed under a pressure of 10 to 15 mtorr and a high frequency power of 300 to 100 W. 제 1항에 있어서, 상기 산소를 포함한 반응 가스의 플로우량은 20∼40sccm인 것을 특징으로 하는 반도체 소자의 제조방법.The method of manufacturing a semiconductor device according to claim 1, wherein a flow amount of the reaction gas containing oxygen is 20 to 40 sccm. 제 1항에 있어서, 상기 아르곤 가스의 플로우량은 50∼100sccm인 것을 특징으로 하는 반도체 소자의 제조방법.The method of manufacturing a semiconductor device according to claim 1, wherein the flow amount of argon gas is 50 to 100 sccm. 제 3항에 있어서, 상기 반응가스에 20∼40sccm의 N2H2 가스를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.The method of claim 3, further comprising 20 to 40 sccm of N 2 H 2 gas in the reaction gas.
KR1020000046592A 2000-08-11 2000-08-11 Method for Fabricating of Semiconductor Device KR100617073B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000046592A KR100617073B1 (en) 2000-08-11 2000-08-11 Method for Fabricating of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000046592A KR100617073B1 (en) 2000-08-11 2000-08-11 Method for Fabricating of Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20020013141A KR20020013141A (en) 2002-02-20
KR100617073B1 true KR100617073B1 (en) 2006-08-30

Family

ID=19682816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000046592A KR100617073B1 (en) 2000-08-11 2000-08-11 Method for Fabricating of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100617073B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10453738B2 (en) 2017-12-22 2019-10-22 Texas Instruments Incorporated Selective etches for reducing cone formation in shallow trench isolations

Also Published As

Publication number Publication date
KR20020013141A (en) 2002-02-20

Similar Documents

Publication Publication Date Title
USRE45361E1 (en) Semiconductor device manufacturing method having high aspect ratio insulating film
KR20030013761A (en) Structure of Trench Isolation and Method of Forming The Same
KR100677998B1 (en) Method for manufacturing shallow trench isolation layer of the semiconductor device
KR100714287B1 (en) Method for forming a pattern of semiconductor device
KR100617073B1 (en) Method for Fabricating of Semiconductor Device
KR100478496B1 (en) Formation method of trench oxide in semiconductor device
JP2000031261A (en) Trench isolation forming method of semiconductor device
KR100731103B1 (en) Method of forming a isolation film of semiconductor device
KR100842508B1 (en) Method for manufacturing device isolation layer of semiconductor device
KR100851922B1 (en) Method for fabricating semiconductor device
JPH11243080A (en) Etching method of semiconductor substrate
JP2550601B2 (en) Method for manufacturing semiconductor device
KR100532839B1 (en) Method for manufacturing shallow trench of semiconductor device
KR0161727B1 (en) Element isolation method of semiconductor device
KR100273244B1 (en) Method for fabricating isolation region of semiconductor device
KR20060075402A (en) Method of forming a isolation layer in semiconductor device
KR100939161B1 (en) Method for fabricating device isolation film of semiconductor device
KR100244297B1 (en) Method of forming an isolation film of semiconductor device
KR100620171B1 (en) Method for manufacturing shallow trench isolation in semiconductor device
KR100980260B1 (en) Method for manufacturing device isolation film of semiconductor device
KR20010082901A (en) Method for fabricating isolation film in semiconductor device
KR100700283B1 (en) Method of fabricating the trench for isolation in semiconductor device
KR100508865B1 (en) Method for fabricating trench of semiconductor device
KR20100032039A (en) Method for manufacturing shallow trench isolation of semiconductor device
KR20020091916A (en) Semiconductor Process of Shallow Trench Isolation in Semiconductor Device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee