KR100613460B1 - 라이트 데이타 스트로빙 방법 및 그 회로 - Google Patents

라이트 데이타 스트로빙 방법 및 그 회로 Download PDF

Info

Publication number
KR100613460B1
KR100613460B1 KR1020050057359A KR20050057359A KR100613460B1 KR 100613460 B1 KR100613460 B1 KR 100613460B1 KR 1020050057359 A KR1020050057359 A KR 1020050057359A KR 20050057359 A KR20050057359 A KR 20050057359A KR 100613460 B1 KR100613460 B1 KR 100613460B1
Authority
KR
South Korea
Prior art keywords
signal
node
wdqs
input
voltage
Prior art date
Application number
KR1020050057359A
Other languages
English (en)
Inventor
최병진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050057359A priority Critical patent/KR100613460B1/ko
Application granted granted Critical
Publication of KR100613460B1 publication Critical patent/KR100613460B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Dram (AREA)

Abstract

본 발명은 DQ의 입력 신호들을 라이트 데이터 스트로브(Write Data Strobe, 이하 "WDQS") 신호로 정렬하는 단계와; 상기 WDQS 신호로 외부 클럭(Clock)에 동기된 데이타 입력 스트로브 신호를 스트로빙하여 WDQS 신호에 동기된 데이타 입력 스트로브 신호를 생성하는 단계와; 상기 WDQS 신호에 동기된 데이타 입력 스트로브 신호를 이용하여 WDQS 신호로 정렬된 각각의 입력 신호들을 스트로빙하여 메모리 셀에 전달하는 단계를 포함하여 구성되는 라이트 데이타 스트로빙 방법 및 그 회로에 관한 것이다.
라이트 데이타, 스트로브, DQ

Description

라이트 데이타 스트로빙 방법 및 그 회로{WRITE DATA STROBING METHOD AND CIRCUIT THEREOF}
도 1은 종래 기술에 따른 라이트 데이타 스트로빙 회로도이다.
도 2는 본 발명에 의한 라이트 데이타 스트로빙 회로도이다.
도 3은 도 2에 도시된 제 0 내지 제 7 데이터 입력 유니트부의 회로도이다.
도 4는 도 3에 도시된 제 1 내지 제 5 래치단의 회로도이다.
도 5는 도 2에 도시된 스트로브부의 회로도이다.
<도면의 주요 부호에 대한 설명>
100 : 스트로브(Strobe)부
110_0 ∼ 110_7 : 제 0 내지 제 7 데이터 입력 유니트(Din Unit)부
121 ∼ 125 : 제 1 내지 제 5 래치단
본 발명은 라이트 데이타 스트로빙(Write Data Strobing) 방법 및 그 회로에 관한 것으로, 특히 메모리 디바이스(Memory device)의 동작 속도를 높일 수 있는 라이트 데이타 스트로빙 방법 및 그 회로에 관한 것이다.
도 1은 종래 기술에 따른 라이트 데이타 스트로빙 회로도이다.
종래의 라이트 데이타 스트로빙 회로는 도 1에 도시된 바와 같이, WDQS 신호(wdqsf)와 외부 클럭(Clock)에 동기되어 만들어진 데이타 입력 스트로브 신호(dinstb_ext)를 이용하여 각각의 DQ의 입력 신호들(wdata_in0∼wdata_in7)을 스트로빙하여 메모리 셀에 전달하는 제 0 내지 제 7 데이터 입력 유니트(Din Unit)부(110_0∼110_7)를 포함한다.
도 1에 도시된 바와 같이, 종래의 제 0 내지 제 7 데이터 입력 유니트(Din Unit)부(110_0∼110_7)는 WDQS 신호(wdqsf)와 외부 클럭(Clock)에 동기되어 만들어진 데이타 입력 스트로브 신호(dinstb_ext)를 이용하여 각각의 DQ의 입력 신호들(wdata_in0∼wdata_in7)을 스트로빙하여 메모리 셀에 전달하도록 구성되어 있다.
이와 같이, 종래의 기술에서는 각 칩외부에서 입력되는 데이타(DQ)의 입력 신호들을 라이트 데이터 스트로브(Write Data Strobe, 이하 "WDQS") 신호로 정렬한 후 외부 클럭(Clock)에 동기된 데이타 입력 스트로브 신호로 WDQS 신호로 정렬된 각각의 데이타 입력 신호들을 스트로빙(Strobing)하여 메모리 셀에 전달하는 방법을 사용하고 있다.
이때, 각 DQ 패드(pad)들의 위치가 다르기 때문에 데이타 입력 신호들간에 스큐(skew)가 존재하고 하나의 데이타 입력 스트로브 신호로 다수의 데이타 입력 신호들을 스트로빙 해야 하기 때문에 그 시간의 구간이 작아지게 된다. 또한, 메모리 디바이스가 사용하는 프리페치(prefetch) 수가 증가함에 따라 데이타 입력 스트로브 신호가 스트로빙 해야 하는 신호들의 수가 증가하여 각각의 신호들간의 스큐(skew)에 의해 데이타 입력 스트로브 신호가 WDQS 신호로 정렬된 신호들을 스트로빙 할 수 있는 시간의 구간이 더욱 감소하게 되어 메모리 디바이스의 동작 속도를 높이는데 장애가 된다.
따라서, 따라서, 본 발명이 이루고자 하는 기술적 과제는 라이트 스트로브(Write Strobe) 신호에 동기된 데이타 입력 스트로브(Data Input Strobe) 신호로 각각의 입력 신호들을 스트로빙(Strobing)하여 메모리 셀(Memory Cell)에 전달하도록 함으로써, 메모리 디바이스의 동작 속도를 높일 수 있는 라이트 데이타 스트로빙 방법 및 그 회로를 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 DQ의 입력 신호들을 라이트 데이터 스트로브(Write Data Strobe, 이하 "WDQS") 신호로 정렬하는 단계와; 상기 WDQS 신호로 외부 클럭(Clock)에 동기된 데이타 입력 스트로브 신호를 스트로빙하여 WDQS 신호에 동기된 데이타 입력 스트로브 신호를 생성하는 단계와; 상기 WDQS 신호에 동기된 데이타 입력 스트로브 신호를 이용하여 WDQS 신호로 정렬된 각각의 입력 신호들을 스트로빙하여 메모리 셀에 전달하는 단계를 포함하여 구성되는 라이트 데이타 스트로빙 방법을 제공한다.
또한, 본 발명은 라이트 데이터 스트로브(Write Data Strobe, 이하 "WDQS") 신호로 외부 클럭에 동기된 데이타 입력 스트로브 신호를 스트로빙하여 WDQS 신호에 동기된 데이타 입력 스트로브 신호를 생성하는 스트로브부와; 상기 WDQS 신호에 동기된 데이타 입력 스트로브 신호를 이용하여 WDQS 신호로 정렬된 각각의 DQ의 입력 신호들을 스트로빙하여 메모리 셀에 전달하는 복수개의 데이터 입력 유니트(Din Unit)부를 포함하여 구성되는 라이트 데이타 스트로빙 회로를 제공한다.
본 발명에서, 상기 데이터 입력 유니트부는 상기 DQ 입력 신호를 제 1 WDQS 신호로 스트로빙하여 상기 제 1 WDQS 신호에 동기된 제 1 라이트 입력 스트로브 신호를 생성하는 제 1 래치단과; 상기 제 1 라이트 입력 스트로브 신호를 제 2 WDQS 신호로 스트로빙하여 상기 제 2 WDQS 신호에 동기된 제 2 라이트 입력 스트로브 신호를 생성하는 제 2 래치단과; 상기 DQ 입력 신호를 상기 제 2 WDQS 신호로 스트로빙하여 상기 제 2 WDQS 신호에 동기된 제 3 라이트 입력 스트로브 신호를 생성하는 제 3 래치단과; 상기 제 2 라이트 입력 스트로브 신호를 상기 WDQS 신호에 동기된 데이타 입력 스트로브 신호로 스트로빙하여 상기 WDQS 신호에 동기된 제 1 라이트 데이타 입력 신호를 생성하는 제 4 래치단과; 상기 제 3 라이트 입력 스트로브 신호를 상기 WDQS 신호에 동기된 데이타 입력 스트로브 신호로 스트로빙하여 상기 WDQS 신호에 동기된 제 2 라이트 데이타 입력 신호를 생성하는 제 5 래치단을 포함 하는 것이 바람직하다.
본 발명에서, 상기 제 1 내지 제 5 래치단은 제 1 입력신호와 제 2 노드의 전압에 의해 제 1 노드로 전원전압을 각각 공급하는 제 1 및 제 2 PMOS 트랜지스터와; 상기 제 1 입력신호와 상기 제 1 노드의 전압에 의해 상기 제 2 노드로 전원전압을 각각 공급하는 제 3 및 제 4 PMOS 트랜지스터와; 상기 제 2 노드의 전압과 제 2 입력신호에 의해 상기 제 1 노드의 전압을 제 3 노드로 공급하는 제 3 및 제 1 NMOS 트랜지스터와; 상기 제 1 노드의 전압과 상기 제 2 입력신호의 반전 신호에 의해 상기 제 2 노드의 전압을 상기 제 3 노드로 공급하는 제 4 및 제 2 NMOS 트랜지스터와; 상기 제 1 입력신호에 의해 상기 제 3 노드와 접지전압단 사이에 전류 경로를 형성하는 제 5 NMOS 트랜지스터와; 상기 제 2 노드와 제 4 노드 사이에 직렬 접속된 제 1 및 제 2 인버터와; 상기 제 1 노드의 전압을 반전시켜 출력하는 제 3 인버터와; 상기 제 4 노드의 전압에 의해 제 6 노드로 전원전압을 공급하는 제 5 PMOS 트랜지스터와; 상기 제 5 노드의 전압에 의해 상기 제 6 노드로 접지전압을 공급하는 제 6 NMOS 트랜지스터와; 상기 제 6 노드와 출력 단자 사이에 접속된 제 4 인버터를 포함하는 것이 바람직하다.
본 발명에서, 상기 스트로브부는 제 11 입력신호와 제 12 노드의 전압에 의해 제 11 노드로 전원전압을 각각 공급하는 제 11 및 제 12 PMOS 트랜지스터와; 상기 제 11 입력신호와 상기 제 11 노드의 전압에 의해 상기 제 12 노드로 전원전압을 각각 공급하는 제 13 및 제 14 PMOS 트랜지스터와; 상기 제 12 노드의 전압과 제 12 입력신호에 의해 상기 제 11 노드의 전압을 제 13 노드로 공급하는 제 13 및 제 11 NMOS 트랜지스터와; 상기 제 11 노드의 전압과 상기 제 12 입력신호의 반전 신호에 의해 상기 제 12 노드의 전압을 상기 제 13 노드로 공급하는 제 14 및 제 12 NMOS 트랜지스터와; 상기 제 11 입력신호에 의해 상기 제 13 노드와 접지전압단 사이에 전류 경로를 형성하는 제 15 NMOS 트랜지스터와; 상기 제 11 노드와 출력 단자 사이에 접속된 제 11 인버터를 포함하는 것이 바람직하다.
이에 따라, 본 발명에서는 라이트 스트로브(Write Strobe) 신호에 동기된 데이타 입력 스트로브(Data Input Strobe) 신호로 각각의 입력 신호들을 스트로빙(Strobing)하여 메모리 셀(Memory Cell)에 전달하도록 함으로써, 메모리 디바이스의 동작 속도를 높일 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2는 본 발명에 의한 라이트 데이타 스트로빙 회로도이다.
본 발명의 라이트 데이타 스트로빙 회로는 라이트 스트로브(Write Strobe) 신호에 동기된 데이타 입력 스트로브(Data Input Strobe) 신호로 각각의 입력 신호들을 스트로빙(Strobing)하기 위하여 도 2에 도시된 바와 같이, WDQS 신호(wdqsf)로 외부 클럭(Clock)에 동기된 데이타 입력 스트로브 신호(dinstb_ext)를 스트로빙 하여 WDQS 신호에 동기된 데이타 입력 스트로브 신호(dinstb_wdqs)를 생성하는 스트로브(Strobe)부(100)와, 상기 WDQS 신호에 동기된 데이타 입력 스트로브 신호(dinstb_wdqs)를 이용하여 WDQS 신호로 정렬된 각각의 DQ의 입력 신호들(wdata_in0∼wdata_in7)을 스트로빙하여 메모리 셀에 전달하는 제 0 내지 제 7 데이터 입력 유니트(Din Unit)부(110_0∼110_7)를 포함한다.
각각의 DQ 패드로 입력된 라이트 데이타는 상기 제 0 내지 제 7 데이터 입력 유니트(Din Unit)부(110_0∼110_7)의 라이트 데이타 입력단자(wdata_in)로 입력된다. 그리고, WDQS 패드로 입력된 신호는 상기 제 0 내지 제 7 데이터 입력 유니트(Din Unit)부(110_0∼110_7)의 WDQS 신호(wdqsr 및 wdqsf) 입력단자(wdqsr 및 wdqsf)로 입력된다. 이때, 상기 WDQS 신호(wdqsr)는 상기 WDQS 패드로 입력된 신호와 같은 값을 가지며 상기 WDQS 신호(wdqsf)는 상기 WDQS 패드로 입력된 신호와 반대의 값을 가진다.
상기 스트로브부(100)로 입력되는 dinstb_ext 신호는 외부 클럭(clock)에 동기되어 만들어지는 데이타 입력 스트로브(Data Input Strobe) 신호이다. 따라서, 상기 스트로브부(100)는 외부 클럭(clock)에 동기되어 만들어지는 데이타 입력 스트로브(Data Input Strobe) 신호(dinstb_ext)를 상기 WDQS 신호(wdqsf)로 스트로빙하여 상기 WDQS 신호(wdqsf)에 동기된 데이타 입력 스트로브 신호(dinstb_wdqs)를 생성한다.
상기 스트로브부(100)의 상세한 동작은 회로를 도시한 도 5에서 상세히 설명하기로 한다. 그리고, 상기 제 0 내지 제 7 데이터 입력 유니트(Din Unit)부(110_0 ∼110_7)의 구성 및 동작은 도 3 및 도 4를 참조하여 상세히 설명하기로 한다.
먼저, 도 3은 도 2에 도시된 제 0 내지 제 7 데이터 입력 유니트(Din Unit)부(110_0∼110_7)의 회로도이다.
상기 제 0 내지 제 7 데이터 입력 유니트(Din Unit)부(110_0∼110_7)는 도 3에 도시된 바와 같이, 상기 DQ 입력 신호(wdata_in)를 제 1 WDQS 신호(wdqsr)로 스트로빙하여 상기 제 1 WDQS 신호(wdqsr)에 동기된 제 1 라이트 입력 스트로브 신호(wdata_r_pre)를 생성하는 제 1 래치단(121)과, 상기 제 1 라이트 입력 스트로브 신호(wdata_r_pre)를 제 2 WDQS 신호(wdqst)로 스트로빙하여 상기 제 2 WDQS 신호(wdqst)에 동기된 제 2 라이트 입력 스트로브 신호(wdata_r)를 생성하는 제 2 래치단(122)과, 상기 DQ 입력 신호(wdata_in)를 상기 제 2 WDQS 신호(wdqsf)로 스트로빙하여 상기 제 2 WDQS 신호(wdqsf)에 동기된 제 3 라이트 입력 스트로브 신호(wdata_f)를 생성하는 제 3 래치단(123)과, 상기 제 2 라이트 입력 스트로브 신호(wdata_r)를 상기 WDQS 신호에 동기된 데이타 입력 스트로브 신호(dinstb_wdqs)로 스트로빙하여 상기 WDQS 신호에 동기된 제 1 라이트 데이타 입력 신호(wdata_outr)를 생성하는 제 4 래치단(124)과, 상기 제 3 라이트 입력 스트로브 신호(wdata_f)를 상기 WDQS 신호에 동기된 데이타 입력 스트로브 신호(dinstb_wdqs)로 스트로빙하여 상기 WDQS 신호에 동기된 제 2 라이트 데이타 입력 신호(wdata_outf)를 생성하는 제 5 래치단(125)을 포함한다.
도 3에 도시된 바와 같이, 상기 제 1 래치단(121)에서는 상기 제 1 WDQS 신 호(wdqsr)로 상기 DQ 입력 신호(wdata_in)를 스트로빙하여 상기 제 1 WDQS 신호(wdqsr)에 동기된 제 1 라이트 입력 스트로브 신호(wdata_r_pre)를 생성한다.
그리고, 상기 제 2 래치단(122)에서는 상기 제 1 래치단(121)에서 생성된 상기 제 1 라이트 입력 스트로브 신호(wdata_r_pre)를 제 2 WDQS 신호(wdqsf)로 스트로빙하여 상기 제 2 WDQS 신호(wdqsf)에 동기된 제 2 라이트 입력 스트로브 신호(wdata_r)를 생성한다.
그리고, 상기 제 3 래치단(123)에서는 상기 DQ 입력 신호(wdata_in)를 상기 제 2 WDQS 신호(wdqsf)로 스트로빙하여 상기 제 2 WDQS 신호(wdqsf)에 동기된 제 3 라이트 입력 스트로브 신호(wdata_f)를 생성한다.
이때, 상기 제 2 래치단(122)에서 생성된 상기 제 2 라이트 입력 스트로브 신호(wdata_r)와 상기 제 3 래치단(123)에서 생성된 제 3 라이트 입력 스트로브 신호(wdata_f)는 상기 제 2 WDQS 신호(wdqsf)에 의해 만들어지기 때문에 두 신호는 서로 같은 신호 구간을 갖게 된다.
이어서, 상기 제 4 래치단(124)에서는 상기 제 2 래치단(122)에서 생성된 상기 제 2 라이트 입력 스트로브 신호(wdata_r)를 상기 WDQS 신호에 동기된 데이타 입력 스트로브 신호(dinstb_wdqs)로 스트로빙하여 상기 WDQS 신호에 동기된 제 1 라이트 데이타 입력 신호(wdata_outr)를 생성한다.
마지막으로, 상기 제 5 래치단(125)에서는 상기 제 3 래치단(123)에서 생성된 상기 제 3 라이트 입력 스트로브 신호(wdata_f)를 상기 WDQS 신호에 동기된 데이타 입력 스트로브 신호(dinstb_wdqs)로 스트로빙하여 상기 WDQS 신호에 동기된 제 2 라이트 데이타 입력 신호(wdata_outf)를 생성한다.
상기 제 4 래치단(124)에서 생성된 상기 제 1 라이트 데이타 입력 신호(wdata_outr)와 상기 제 5 래치단(125)에서 생성된 상기 제 2 라이트 데이타 입력 신호(wdata_outf)는 메모리 셀로 전송되어 저장된다.
도 4는 도 3에 도시된 제 1 내지 제 5 래치단(121∼125)의 회로도이다.
상기 제 1 내지 제 5 래치단(121∼125)은 도 4에 도시된 바와 같이, 입력신호(in1)와 제 2 노드(Nd2)의 전압에 의해 제 1 노드(Nd1)로 전원전압(VDD)을 각각 공급하는 제 1 및 제 2 PMOS 트랜지스터(P1)(P2)와, 상기 입력신호(in1)와 상기 제 1 노드(Nd1)의 전압에 의해 상기 제 2 노드(Nd2)로 전원전압(VDD)을 각각 공급하는 제 3 및 제 4 PMOS 트랜지스터(P3)(P4)와, 상기 제 2 노드(Nd2)의 전압과 입력신호(in0)에 의해 상기 제 1 노드(Nd1)의 전압을 제 3 노드(Nd3)로 공급하는 제 3 및 제 1 NMOS 트랜지스터(N3)(N1)와, 상기 제 1 노드(Nd1)의 전압과 상기 입력신호(in0)의 반전 신호에 의해 상기 제 2 노드(Nd2)의 전압을 상기 제 3 노드(Nd3)로 공급하는 제 4 및 제 2 NMOS 트랜지스터(N4)(N2)와, 상기 입력신호(in1)에 의해 상기 제 3 노드(Nd3)와 접지전압(Vss)단 사이에 전류 경로를 형성하는 제 5 NMOS 트랜지스터(N5)와, 상기 제 2 노드(Nd2)와 제 4 노드(Nd4) 사이에 직렬 접속된 인버터(G2)(G3)와, 상기 제 1 노드(Nd1)의 전압을 반전시켜 출력하는 인버터(G4)와, 상기 제 4 노드(Nd4)의 전압에 의해 제 6 노드(Nd6)로 전원전압(VDD)을 공급하는 제 5 PMOS 트랜지스터(P5)와, 상기 제 5 노드(Nd5)의 전압에 의해 상기 제 6 노드 (Nd6)로 접지전압(Vss)을 공급하는 제 6 NMOS 트랜지스터(N6)와, 상기 제 6 노드(Nd6)와 출력 단자(Nd7) 사이에 접속된 인버터(G5)로 구성된다.
상기 제 1 내지 제 5 래치단(121∼125)는 상기 입력신호(in1)가 '하이'를 가질 때 상기 제 5 NMOS 트랜지스터(N5)가 턴-온되어 접지전압(Vss)단으로 전류 경로를 만들어 줌으로써, 동작하게 된다. 그리고, 상기 입력신호(in1)가 '하이' 상태이기 때문에 상기 제 1 및 제 4 PMOS 트랜지스터(P1)(P4)는 턴-오프된다.
이 상태에서, 상기 입력신호(in0)가 '하이'이면, 상기 제 1 NMOS 트랜지스터(N1)는 턴-온되고, 상기 제 2 NMOS 트랜지스터(N2)는 턴-오프되어 상기 노드(Nd1)는 '로우' 전압레벨을, 상기 노드(Nd2)는 '하이' 전압레벨을 가지게 된다. 이때, 상기 제 2 PMOS 트랜지스터(P2)는 상기 노드(Nd2)가 '하이' 전압레벨을 가지기 때문에 턴-오프되고, 상기 제 1 PMOS 트랜지스터(P1)는 상기 노드(Nd1)가 '로우' 전압레벨을 가지기 때문에 턴-온된다.
상기 노드(Nd2)가 '하이'이기 때문에 상기 인버터(G2)(G3)를 통한 상기 노드(Nd4)도 '하이'가 되어 상기 제 5 PMOS 트랜지스터(P5)를 턴-오프시키고, 상기 제 6 NMOS 트랜지스터(N6)는 상기 노드(Nd1)가 '로우'이고, 상기 노드(Nd5)가 '하이'이기 때문에 턴-온되어 상기 노드(Nd6)의 전압을 접지전압(Vss)으로 만든다. 따라서, 상기 출력 신호(out)는 상기 노드(Nd6)가 '로우'이기 때문에 상기 인버터(G5)를 통해 '하이'가 된다.
한편, 상기 입력신호(in1)가 '하이'인 상태에서, 상기 입력신호(in0)가 '로우'이면, 상기 제 1 NMOS 트랜지스터(N1)는 턴-오프되고, 상기 제 2 NMOS 트랜지스 터(N2)는 턴-온되어 상기 노드(Nd1)는 '하이' 전압레벨을, 상기 노드(Nd2)는 '로우' 전압레벨을 가지게 된다. 이때, 상기 제 2 PMOS 트랜지스터(P2)는 상기 노드(Nd2)가 '로우' 전압레벨을 가지기 때문에 턴-온되고, 상기 제 1 PMOS 트랜지스터(P1)는 상기 노드(Nd1)가 '하이' 전압레벨을 가지기 때문에 턴-오프된다.
상기 노드(Nd2)가 '로우'이기 때문에 상기 인버터(G2)(G3)를 통한 상기 노드(Nd4)도 '로우'가 되어 상기 제 5 PMOS 트랜지스터(P5)를 턴-온시켜 상기 노드(Nd6)로 전원전압(VDD)을 공급하게 되어 '하이'가 된다. 이때, 상기 제 6 NMOS 트랜지스터(N6)는 상기 노드(Nd1)가 '하이'이고, 상기 노드(Nd5)가 '로우'이기 때문에 턴-오프된다. 따라서, 상기 출력 신호(out)는 상기 노드(Nd6)가 '하이'이기 때문에 상기 인버터(G5)를 통해 '로우'가 된다.
도 5는 도 2에 도시된 스트로브부(100)의 회로도이다.
상기 스트로브부(100)는 도 5에 도시된 바와 같이, 입력 신호(in1)와 제 12 노드(Nd12)의 전압에 의해 제 11 노드(Nd11)로 전원전압(VDD)을 각각 공급하는 제 11 및 제 12 PMOS 트랜지스터(P11)(P12)와, 상기 입력 신호(in1)와 상기 제 11 노드(Nd11)의 전압에 의해 상기 제 12 노드(Nd12)로 전원전압(VDD)을 각각 공급하는 제 13 및 제 14 PMOS 트랜지스터(P13)(P14)와, 상기 제 12 노드(Nd12)의 전압과 입력 신호(in0)에 의해 상기 제 11 노드(Nd11)의 전압을 제 13 노드(Nd13)로 공급하는 제 13 및 제 11 NMOS 트랜지스터(N13)(N11)와, 상기 제 11 노드(Nd11)의 전압과 상기 입력신호(in0)의 반전 신호에 의해 상기 제 12 노드(Nd12)의 전압을 상기 제 13 노드(Nd13)로 공급하는 제 14 및 제 12 NMOS 트랜지스터(N14)(N12)와, 상기 입력 신호(in1)에 의해 상기 제 13 노드(Nd13)와 접지전압(Vss)단 사이에 전류 경로를 형성하는 제 15 NMOS 트랜지스터(N15)와, 상기 제 11 노드(Nd11)와 출력 단자(Nd14) 사이에 접속된 인버터(G12)로 구성된다.
상기 스트로브부(100)는 상기 입력신호(in1)가 '하이'를 가질 때 상기 제 15 NMOS 트랜지스터(N15)가 턴-온되어 접지전압(Vss)단으로 전류 경로를 만들어 줌으로써 동작하게 된다. 그리고, 상기 입력신호(in1)가 '하이' 상태이기 때문에 상기 제 11 및 제 14 PMOS 트랜지스터(P11)(P14)는 턴-오프된다.
이 상태에서, 상기 입력신호(in0)가 '하이'이면, 상기 제 11 NMOS 트랜지스터(N11)는 턴-온되고, 상기 제 12 NMOS 트랜지스터(N12)는 턴-오프되어 상기 노드(Nd11)는 '로우' 전압레벨을, 상기 노드(Nd12)는 '하이' 전압레벨을 가지게 된다. 이때, 상기 제 12 PMOS 트랜지스터(P12)는 상기 노드(Nd12)가 '하이' 전압레벨을 가지기 때문에 턴-오프되고, 상기 제 11 PMOS 트랜지스터(P11)는 상기 노드(Nd11)가 '로우' 전압레벨을 가지기 때문에 턴-온된다. 따라서, 상기 노드(Nd12)가 '하이'이기 때문에 상기 인버터(G12)를 통해 상기 출력 단자(Nd14)로 출력되는 출력 신호(out)는 '로우'가 된다.
한편, 상기 입력신호(in1)가 '하이'인 상태에서, 상기 입력신호(in0)가 '로우'이면, 상기 제 11 NMOS 트랜지스터(N11)는 턴-오프되고, 상기 제 12 NMOS 트랜지스터(N12)는 턴-온되어 상기 노드(Nd11)는 '하이' 전압레벨을, 상기 노드(Nd12)는 '로우' 전압레벨을 가지게 된다. 이때, 상기 제 12 PMOS 트랜지스터(P12)는 상 기 노드(Nd12)가 '로우' 전압레벨을 가지기 때문에 턴-온되고, 상기 제 11 PMOS 트랜지스터(P11)는 상기 노드(Nd11)가 '하이' 전압레벨을 가지기 때문에 턴-오프된다. 따라서, 상기 노드(Nd12)가 '로우'이기 때문에 상기 인버터(G12)를 통해 상기 출력 단자(Nd14)로 출력되는 출력 신호(out)는 '하이'가 된다.
결론적으로, 본 발명은 DQ의 입력 신호들을 WDQS(Write Data Strobe) 신호로 정렬하고, 상기 WDQS 신호로 외부 클럭(Clock)에 동기된 데이타 입력 스트로브 신호를 스트로빙하여 WDQS 신호에 동기된 데이타 입력 스트로브 신호를 생성하고, 상기 WDQS 신호에 동기된 데이타 입력 스트로브 신호를 이용하여 WDQS 신호로 정렬된 각각의 입력 신호들을 스트로빙하여 메모리 셀에 전달함으로써, 외부 클럭에 동기된 데이타 입력 스트로브 신호와 WDQS 신호와의 스큐(skew)만을 고려하면 되기 때문에 메모리 디바이스의 동작 속도를 높일 수 있다.
본 발명은 메모리 디바이스의 라이트(Write) 동작시 데이타 입력 스트로브 신호를 발생시키는 회로에 관한 것으로, 디램(DRAM)을 포함한 반도체 메모리 디바이스에 모두 적용할 수 있다.
이상 설명한 바와 같이, 본 발명에 의한 라이트 데이타 스트로빙 방법 및 그 회로에 의하면, 외부 클럭에 동기된 데이타 입력 스트로브 신호와 WDQS 신호와의 스큐(skew)만을 고려하면 되기 때문에 메모리 디바이스의 동작 속도를 높일 수 있는 효과가 있다.

Claims (5)

  1. DQ의 입력 신호들을 라이트 데이터 스트로브(Write Data Strobe, 이하 "WDQS") 신호로 정렬하는 단계와;
    상기 WDQS 신호로 외부 클럭(Clock)에 동기된 데이타 입력 스트로브 신호를 스트로빙하여 WDQS 신호에 동기된 데이타 입력 스트로브 신호를 생성하는 단계와;
    상기 WDQS 신호에 동기된 데이타 입력 스트로브 신호를 이용하여 WDQS 신호로 정렬된 각각의 입력 신호들을 스트로빙하여 메모리 셀에 전달하는 단계를 포함하여 구성되는 라이트 데이타 스트로빙 방법.
  2. 라이트 데이터 스트로브(Write Data Strobe, 이하 "WDQS") 신호로 외부 클럭에 동기된 데이타 입력 스트로브 신호를 스트로빙하여 WDQS 신호에 동기된 데이타 입력 스트로브 신호를 생성하는 스트로브부와;
    상기 WDQS 신호에 동기된 데이타 입력 스트로브 신호를 이용하여 WDQS 신호로 정렬된 각각의 DQ의 입력 신호들을 스트로빙하여 메모리 셀에 전달하는 복수개의 데이터 입력 유니트(Din Unit)부를 포함하여 구성되는 라이트 데이타 스트로빙 회로.
  3. 제 2 항에 있어서,
    상기 데이터 입력 유니트부는
    상기 DQ 입력 신호를 제 1 WDQS 신호로 스트로빙하여 상기 제 1 WDQS 신호에 동기된 제 1 라이트 입력 스트로브 신호를 생성하는 제 1 래치단과;
    상기 제 1 라이트 입력 스트로브 신호를 제 2 WDQS 신호로 스트로빙하여 상기 제 2 WDQS 신호에 동기된 제 2 라이트 입력 스트로브 신호를 생성하는 제 2 래치단과;
    상기 DQ 입력 신호를 상기 제 2 WDQS 신호로 스트로빙하여 상기 제 2 WDQS 신호에 동기된 제 3 라이트 입력 스트로브 신호를 생성하는 제 3 래치단과;
    상기 제 2 라이트 입력 스트로브 신호를 상기 WDQS 신호에 동기된 데이타 입력 스트로브 신호로 스트로빙하여 상기 WDQS 신호에 동기된 제 1 라이트 데이타 입력 신호를 생성하는 제 4 래치단과;
    상기 제 3 라이트 입력 스트로브 신호를 상기 WDQS 신호에 동기된 데이타 입력 스트로브 신호로 스트로빙하여 상기 WDQS 신호에 동기된 제 2 라이트 데이타 입력 신호를 생성하는 제 5 래치단을 포함하는 라이트 데이타 스트로빙 회로.
  4. 제 3 항에 있어서,
    상기 제 1 내지 제 5 래치단은
    제 1 입력신호와 제 2 노드의 전압에 의해 제 1 노드로 전원전압을 각각 공 급하는 제 1 및 제 2 PMOS 트랜지스터와;
    상기 제 1 입력신호와 상기 제 1 노드의 전압에 의해 상기 제 2 노드로 전원전압을 각각 공급하는 제 3 및 제 4 PMOS 트랜지스터와;
    상기 제 2 노드의 전압과 제 2 입력신호에 의해 상기 제 1 노드의 전압을 제 3 노드로 공급하는 제 3 및 제 1 NMOS 트랜지스터와;
    상기 제 1 노드의 전압과 상기 제 2 입력신호의 반전 신호에 의해 상기 제 2 노드의 전압을 상기 제 3 노드로 공급하는 제 4 및 제 2 NMOS 트랜지스터와;
    상기 제 1 입력신호에 의해 상기 제 3 노드와 접지전압단 사이에 전류 경로를 형성하는 제 5 NMOS 트랜지스터와;
    상기 제 2 노드와 제 4 노드 사이에 직렬 접속된 제 1 및 제 2 인버터와;
    상기 제 1 노드의 전압을 반전시켜 출력하는 제 3 인버터와;
    상기 제 4 노드의 전압에 의해 제 6 노드로 전원전압을 공급하는 제 5 PMOS 트랜지스터와;
    상기 제 5 노드의 전압에 의해 상기 제 6 노드로 접지전압을 공급하는 제 6 NMOS 트랜지스터와;
    상기 제 6 노드와 출력 단자 사이에 접속된 제 4 인버터를 포함하는 라이트 데이타 스트로빙 회로.
  5. 제 2 항에 있어서,
    상기 스트로브부는
    제 11 입력신호와 제 12 노드의 전압에 의해 제 11 노드로 전원전압을 각각 공급하는 제 11 및 제 12 PMOS 트랜지스터와;
    상기 제 11 입력신호와 상기 제 11 노드의 전압에 의해 상기 제 12 노드로 전원전압을 각각 공급하는 제 13 및 제 14 PMOS 트랜지스터와;
    상기 제 12 노드의 전압과 제 12 입력신호에 의해 상기 제 11 노드의 전압을 제 13 노드로 공급하는 제 13 및 제 11 NMOS 트랜지스터와;
    상기 제 11 노드의 전압과 상기 제 12 입력신호의 반전 신호에 의해 상기 제 12 노드의 전압을 상기 제 13 노드로 공급하는 제 14 및 제 12 NMOS 트랜지스터와;
    상기 제 11 입력신호에 의해 상기 제 13 노드와 접지전압단 사이에 전류 경로를 형성하는 제 15 NMOS 트랜지스터와;
    상기 제 11 노드와 출력 단자 사이에 접속된 제 11 인버터를 포함하는 라이트 데이타 스트로빙 회로.
KR1020050057359A 2005-06-29 2005-06-29 라이트 데이타 스트로빙 방법 및 그 회로 KR100613460B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050057359A KR100613460B1 (ko) 2005-06-29 2005-06-29 라이트 데이타 스트로빙 방법 및 그 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057359A KR100613460B1 (ko) 2005-06-29 2005-06-29 라이트 데이타 스트로빙 방법 및 그 회로

Publications (1)

Publication Number Publication Date
KR100613460B1 true KR100613460B1 (ko) 2006-08-17

Family

ID=37602761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057359A KR100613460B1 (ko) 2005-06-29 2005-06-29 라이트 데이타 스트로빙 방법 및 그 회로

Country Status (1)

Country Link
KR (1) KR100613460B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116346A (ja) 1997-06-24 1999-01-22 Fujitsu Ltd 半導体記憶装置
JP2000156083A (ja) 1998-11-19 2000-06-06 Fujitsu Ltd 半導体装置
KR20010004193A (ko) * 1999-06-28 2001-01-15 김영환 데이타스트로브신호의 폴링에지에 동기되어 쓰기동작을 수행하는 디디알에스 디램
JP2002025261A (ja) 2000-05-22 2002-01-25 Samsung Electronics Co Ltd データ入出力方法及びデータ入出力回路、並びにこれを備える半導体メモリ装置を採用するシステム
KR20020086197A (ko) * 2001-05-03 2002-11-18 삼성전자 주식회사 동기형 반도체 메모리 장치의 데이터 입력회로 및 데이터입력 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116346A (ja) 1997-06-24 1999-01-22 Fujitsu Ltd 半導体記憶装置
JP2000156083A (ja) 1998-11-19 2000-06-06 Fujitsu Ltd 半導体装置
KR20010004193A (ko) * 1999-06-28 2001-01-15 김영환 데이타스트로브신호의 폴링에지에 동기되어 쓰기동작을 수행하는 디디알에스 디램
JP2002025261A (ja) 2000-05-22 2002-01-25 Samsung Electronics Co Ltd データ入出力方法及びデータ入出力回路、並びにこれを備える半導体メモリ装置を採用するシステム
KR20020086197A (ko) * 2001-05-03 2002-11-18 삼성전자 주식회사 동기형 반도체 메모리 장치의 데이터 입력회로 및 데이터입력 방법

Similar Documents

Publication Publication Date Title
US10242729B2 (en) Semiconductor device suppressing BTI deterioration
US8891318B2 (en) Semiconductor device having level shift circuit
US10348252B2 (en) Amplifier circuit
US7119594B2 (en) Duty cycle correction circuit of delay locked loop and delay locked loop having the duty cycle correction circuit
KR20130049998A (ko) 출력 버퍼, 이의 동작 방법, 및 상기 출력 버퍼를 포함하는 장치들
US8780646B2 (en) Semiconductor memory device
US8565032B2 (en) Semiconductor device
US7685455B2 (en) Semiconductor integrated circuit which generates internal clock signal for fetching input data synchronously with the internal clock signal without decrease of timing margin
US6683491B2 (en) Semiconductor integrated circuit
KR20180047208A (ko) 전원 제어장치 및 이를 포함하는 반도체 메모리 장치
US8856577B2 (en) Semiconductor device having multiplexer
US9136844B2 (en) Semiconductor device having level shifter
US7656722B2 (en) Semiconductor memory apparatus including synchronous delay circuit unit
KR100613460B1 (ko) 라이트 데이타 스트로빙 방법 및 그 회로
US9190119B2 (en) Semiconductor devices having multi-channel regions and semiconductor systems including the same
CN110853684B (zh) 用于向半导体芯片供应电力供应电压的设备
US20080002510A1 (en) Semiconductor memory apparatus capable of writing data at high speed
KR102534157B1 (ko) 버퍼, 이를 이용하는 멀티 페이즈 클럭 생성기, 반도체 장치 및 시스템
KR100762866B1 (ko) 센스 앰프의 이중 전원공급회로
US9847107B2 (en) Electronic device and system that initializes logic circuits at different times by sequentially delaying a power up signal to a plurality of internal circuit blocks
KR100632595B1 (ko) 칼럼 제어신호 펄스 폭 제어 회로
US8653874B2 (en) Semiconductor device generates complementary output signals
KR20040078256A (ko) 반도체 메모리 장치의 메인 데이타 출력 드라이버
KR100813536B1 (ko) 반도체 메모리 장치의 래치 회로
US8451036B2 (en) Pulse signal generation circuit and method for operating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee