KR100609463B1 - Ｄｓｌ 모뎀 장치 및 ｄｓｌ 통신을 위한 초기화 방법 - Google Patents

Abstract

송신 데이터에 대해 고속 역푸리에 변환을 수행하는 IFFT 유닛, 수신 데이터에 대해 고속 푸리에 변환을 수행하는 FFT 유닛 및 프로토콜에 따라 초기화 시퀀스를 실행하는 프로세서를 포함하는 ADSL 모뎀 장치가 제공된다. 초기화 시퀀스 동안에, 프로세서는 인터리브 메모리가 사용되도록 유지하고, 데이터 송신이 개시된 이후에, 프로세서는 스위치 제어기에 명령하여, 인터리브 유닛 및 디인터리브 유닛이 인터리브 메모리를 사용할 수 있도록 한다.

DSL, 초기화, 메모리, 인터리브, 디인터리브, 모뎀, 프로세서

Description

ＤＳＬ 모뎀 장치 및 ＤＳＬ 통신을 위한 초기화 방법{DSL MODEM APPARATUS AND INITIALIZATION METHOD FOR DSL COMMUNICATION}

도1은 본 발명의 일실시예에 따른 ATU-R 통신 시스템의 구성도.

도2는 도1의 트랜시버의 기능블록도.

도3은 본 발명의 일실시예에 따른 ATU-R 통신 시스템의 흐름도.

도4는 초기화 시퀀스의 제1 절반을 도시한 도면.

도5는 초기화 시퀀스의 제2 절반을 도시한 도면.

도6은 심볼 동기를 설정하는 방법을 도시한 도면.

*도면의 주요 부분에 대한 부호의 설명

1:스플리터 2:ADSL 통신 장치

3:PC 4:전화기

11:트랜시버 12:호스트

13:AFE 14,18:아날로그 필터

15:드라이버 16:하이브리드

17:수신기

본 발명은 다양한 주파수를 가진 다수의 캐리어를 이용하여 데이터를 송신하는 멀티-캐리어 방법 데이터 송신 장치에 적용될 수 있는 DSL 모뎀 장치 및 DSL 통신을 위한 초기화 방법에 관한 것이다.

ADSL(Asymmetric Digital Subscriber Line)은 고속 인터넷 접속 서비스와 통상적인 전화 서비스가 동일한 라인을 이용할 수 있도록 기존의 전화 라인을 이용하는 서비스이며, 이것은 최근 수년간에 걸쳐 급속도로 이용가능하게 되었다. 이러한 ADSL 서비스를 제공하기 위해, ADSL 모뎀에 관한 ITU-T 권고안이 발행되었다. ITU-T SG15에서 1999년에 제정한 G.lite 및 G.dmt 권고안은 개별 국가(또는 지역)의 통신 환경에 따른 초기화 설정 방법을 위한 ADSL 표준 권고안이며, 이것은 ANNEX.A, ANNEX.B, ANNEX.C 등으로 연장되어 있다.

도4 및 도5는 G.lite 또는 G.dmt에 따른 초기화 시퀀스를 예시한 것이다. 이들 도면에서, 좌측(C)은 교환기측 장치(ATU-C)이고, 우측(R)은 원격(예, 가정) 단말 장치(ATU-R)이다.

초기화 시퀀스 동안에, ATU-C는 C-QUIET2 및 R-QUIET2 직후에 "하이퍼프레임의 개시점(Biginning of Hyperframe)"으로부터 하이퍼프레임 전송을 시작한다. ATU-C가 하이퍼프레임 전송을 시작한 이후에 소정수의 심볼을 카운트하면, ATU-R은 하이퍼프레임의 개시점을 찾아 심볼을 정합시킨다. ATU-C가 C-REVERB1 및 C- REVERB2를 송신하면, ATU-R은 "마지막 심볼이 n개의 샘플만큼 단축될 수도 있는" 위치에서 수신 심볼에 대해 심볼 동기를 설정한다. 심볼 동기화는 심볼 동기의 편차에 대응하는 n개의 샘플만큼 심볼을 강제로 단축시킴으로써 수행된다.

전술한 바와 같이, ATU-R의 심볼 동기화는 ATU-C로부터 수신되는 C-REVERB1, C-REVERB2 또는 C-REVERB3 신호를 이용한다. 이것은 REVERB 신호가 #32-#127 또는 #32-#255 범위의 캐리어를 포함하고, 동기 설정에 유용한 어떤 종류의 신호가 ATU-C로부터 전송되는지에 관해 권고안에 명확하게 기술되어 있다는 사실에 기인한 것이다.

이하, ATU-R에서의 심볼 동기화 방법이 설명된다. 송신측에서의 C-REVERB의 IFFT 입력 신호(비록 송신측이 심볼을 구성하는 비트 스트림에 대해 IFFT(inverse fast Fourier Transform)(고속 역 푸리에 변환)을 수행하지만, 계산 이전의 데이터)가 X(f)이고, 수신측에서 심볼 동기화 없이 수신된 신호의 FFT 입력 신호(비록 수신측이 고속 푸리에 변환을 수행하지만, 계산 이전의 신호)가 Y(f)이면, 수신측에서 다음의 계산이 제공될 수 있다. 즉,

Z(f) = Y(f)/X(f)

임펄스 응답이 res(t)이면, 다음의 계산이 제공된다. 즉,

res(t) = inversFFT(Z(f))

전술한 공식은 라인 상의 임펄스 응답(res(t))을 계산한다.

도6은 수신측에서 계산된 임펄스 응답의 파형을 도시한 것이다. 수신측은 도6에 도시된 바와 같은 임펄스 응답의 피크의 위치를 찾고 C-REVERB 심볼의 개시 점을 검출한다. 전술한 심볼 정합 방법은 ANNEX.A 스펙(specification)에 적용될 수 있는 예이다. 그러나, 다른 스펙에는 다른 적절한 방법이 적용될 수 있다.

초기화 시퀀스가 종료되면, 데이터 송신(SHOWTIME)이 개시된다. ADSL 통신은 버스트 에러에 저항력이 있는 인터리브 방법을 채택한다. 인터리브 방법은 송신을 위한 소정의 규칙으로 데이터를 소정의 심볼로 분류하고, 수신측에서 재분류하여 수신 데이터를 복원한다. 데이터 분류는 인터리브 프로세스를 위해 충분한 용량을 가진 메모리(인터리브 메모리) 내에서 수행된다. ADSL 통신 장치는 송신시 인터리브 메모리 내의 송신 데이터를 개방하여 데이터를 분류하고, 수신을 위해 인터리브 메모리 내의 수신 데이터를 개방하여 원래의 순서로 데이터를 재분류한다.

초기화 시퀀스 동안에 심볼 정합을 위한 수신 타이밍 조정이 프로세서가 소프트웨어로 처리할 수 있도록 설계되면, 장치 내의 부품의 수를 감소시키는 개선이 이루어질 수 있다. 그 이유는 수신 타이밍 조정을 계산하기 위한 회로가 제거될 수 있기 때문이다.

그러나, 수신 타이밍 조정이 프로세서에 의해 소프트웨어로 수행되는 경우에, 충분히 큰 용량을 가진 메모리가 계산을 위해 설치될 필요가 있기 때문에, 생산 원가가 상승될 수 있다.

본 발명은 전술한 문제점을 해결하는 것이다. 본 발명의 목적은, 초기화 시퀀스 동안에 수신 타이밍 조정을 위한 계산 절차에 인터리브 메모리(데이터 송신을 개시한 이후에 사용됨)가 사용될 수 있도록 하고, 수신 타이밍 조정을 위해 프로세서 내에 소프트웨어 구성을 갖고, 추가적인 메모리에 대한 필요성을 제거하여 생산 원가를 감소시키는 DSL 모뎀 장치 및 DSL 통신을 위한 초기화 방법을 제공하는 것이다.

프로세서가 초기화 시퀀스 동안에 수신 타이밍 조정을 소프트웨어로서 수행하도록 하기 위해, 본 발명은 프로세서에 의한 계산을 위해 작업 영역으로서 메모리가 사용될 수 있도록, 데이터 송신 목적을 위해 제공되지만 초기화 시퀀스 동안에 사용되는 메모리를 이용한다.

이제, 본 발명은 첨부도면을 참조하여 본 발명의 실시예를 이용하여 상세하게 설명될 것이며, 여러 도면에 걸쳐 유사한 참조번호는 유사한 부분을 나타낸다.

다음에는 첨부도면을 참조하여 본 발명의 실시예에 관해 설명한다.

도1은 본 발명에 따른 ATU-R 측의 통신 시스템을 도시하고 있다. 도1에 도시된 통신 시스템에서, 공중 전화 라인 또는 유사한 전화 라인(이후, 라인으로 언급됨)은 스플리터(splitter)(1)를 통해 ADSL 통신 장치(2)에 연결된다. 또한, ADSL 통신 장치(2)에는 사용자 단말(3)이 연결된다. 사용자 단말(3)과 전화기(4)가 하나의 라인을 공유하는 경우에, 스플리터(1)가 필요하다. 그러나, 전화기(4)가 사용되지 않으면, 스플리터(1)는 필요하지 않다. 또한, 사용자 단말(3)이 ADSL 통신 장치(2)를 내부적으로 설치한(install) 구성을 갖는 것도 가능하다.

ADSL 통신 장치(2)는 초기화 시퀀스(후술됨)를 실행하는 트랜시버(11) 및 그 트랜시버(11)를 포함하여 전체 동작을 제어하는 호스트(12)를 포함한다. 트랜시버(11)의 라인측에서, 유닛들은 아날로그 프론트 엔드(이후, AFE로 언급됨)를 통해 아날로그 회로로 구성된다. 드라이버(15)는 아날로그 필터(14)를 통해 AFE(13)의 DA 변환기에 연결되며, 따라서 드라이버(15)에 의해 증폭된 아날로그 신호가 하이브리드(16)를 통해 라인으로 전송된다. 라인으로부터 전송된 아날로그 신호는 하이브리드(16)를 통해 수신기(17)에 의해 수신되어, 아날로그 필터(18)를 통해 AFE(13)의 AD 변환기로 입력된다. AD 변환기로부터 샘플링 데이터가 출력되면, AFE(13)는 데이터를 트랜시버(11)로 출력한다.

도2는 트랜시버(11)의 기능블록도이다. 프로세서(20)는 데이터 송신(SHOWTIME)을 개시하기 이전에 핸드세이크 단계 및 초기화 단계를 실행하기 위한 기능을 갖고 있다. 프로세서(20)는 또한 데이터 송신 이후에 에러를 모니터하는 기능을 갖고 있다.

트랜시버(11)의 송신측은 패리티 검사(parity check)를 위한 리던던시 비트를 추가하는 리드-솔로몬(Reed-Solomon) 인코더(21), 리드-솔로몬 디코딩 동안에 버스트 에러 정정을 인에이블시키기 위해 데이터를 분류하는 인터리브(interleave) 유닛(22), 트렐리스(Trellis) 인코딩으로부터 데이터 컨벌루션(convolution)을 수행하는 트렐리스 인코더(23), 각각의 캐리어에 대해 비트수를 레이아웃하는 톤 오더링(tone ordering) 유닛(24), 비트 스트림(송신 데이터를 구성함)을 콘스텔레이션(constellation) 좌표 상의 토폴로지 데이터로 변환하는 콘스텔레이션 인코더(25), 및 콘스텔레이션 인코딩 프로세스 이후에 데이터에 대해 고속 역푸리에 변환(Inverse Fast Fourier Transform)(이후, IFFT로 언급됨)을 수행하는 IFFT 유닛(26)을 포함한다. IFFT 유닛(26)은 프로세서(20)가 후술되는 이니셜(initial) 신호를 위한 신호 패턴이 되는 콘스텔레이션 데이터를 기록하는 레지스터(26a)를 포함한다.

트랜시버(11)의 수신측은 수신 신호의 샘플링 데이터에 대해 고속 푸리에 변환(이후, FFT로 언급됨)을 수행하는 FFT 유닛(27), FFT 출력 신호의 콘스텔레이션 데이터로부터 수신 데이터를 디코드하고 콘스텔레이션 좌표 상의 토폴로지를 정정하는 콘스텔레이션 디코더/FEQ 유닛(28), 송신측에서의 톤 오더링 프로세스 이후의 각각의 캐리어에 대해 레이아웃된 데이터를 복원하는 톤 디오더링(tone de-ordering) 유닛(29), 수신된 데이터에 대해 비터비(Viterbi) 디코딩을 수행하는 비터비 디코더(30), 송신측에 의해 재분류된 데이터를 복원하는 디인터리브(de-interleave) 유닛(31), 및 송신측에 의해 추가된 리던던시 비트를 삭제하는 리드-솔로몬 디코더(32)를 포함한다. 트랜시버(11)는 호스트 인터페이스(I/F)(36)를 통해 호스트(12)에 연결된다.

트랜시버(11)는 데이터 전개(expansion)을 위해 인터리브 유닛(22)과 디인터리브 유닛(31)에 의해 이용되는 작업 영역인 인터리브 메모리(33)를 포함한다. 인터리브 메모리(33)는 디인터리브 유닛(31)에 의해 이용될 다운스트림 영역(33a)과 인터리브 유닛(22)에 의해 이용될 업스트임 영역(33b)을 갖고 있다. 본 실시예에서, 프로세서(20)는 초기화 시퀀스 동안에 인터리브 메모리(33)를 이용할 수 있다. 특히, 스위치 제어기(34)는 인터리브 메모리(33)의 디인터리브 영역(33a)이 디인터리브 유닛(31) 또는 프로세서(20)에 접속되도록 스위치(35)를 제어한다.

도3은 본 발명의 전술한 구성에 따른 동작을 예시하고 있다. ADSL 통신 장치(2)가 턴온되면, 프로세서(20)에 의해 지시를 받는 스위치 제어기(34)는 스위치(35)를 제어하여, 인터리브 메모리(33)를 프로세서(20)와 접속한다(단계 S1). 다음에, 프로세서(33a)는 인터리브 메모리(33)의 다운스트림 영역(33a)을 작업 영역으로서 이용할 수 있다.

다음에는, ITU-T에 의해 권고된 G.hs에 따른 핸드세이크 단계가 실행된다(단계 S2). 핸드세이크 단계 동안에, ATU-C와 ATU-R은 능력 정보(capability information)를 교환하고, 초기화 시퀀스의 내용(G.dmt 또는 G.lite)을 결정한다.

핸드세이크 단계가 종료되면, 초기화 시퀀스가 개시된다. 본 실시예에서는, REVERB 신호 등의 송신/수신 이전에, 초기화 시퀀스 동안에 사용될 (REVERB 신호 등에 대한) 신호 패턴이 생성되며(단계 S3), 이것은 인터리브 메모리(33)의 다운스트림 영역(33a) 내에 저장된다(단계 S4). 이러한 준비가 완료되면, 심볼 수신이 개시된다(단계 S5).

도4 및 도5에 도시된 바와 같이, ATU-C는 C-REVERB1,2,3,4,5, C-SEGUE1,2,3 및 C-MEDLEY와 같은 이니셜(initial) 신호를 송신한다. ATU-R는 R-REVERB1,2,3,4,5,6, R-SEGUE1,2,3,4,5 및 R-MEDLEY와 같은 이니셜 신호를 송신한다.

전술한 이니셜 신호는 권고안에 의해 설정된 특정 신호 패턴을 나타내기 위 한 개개의 계산식에 기초하여 생성된다. 예를 들어, C-REVERB1을 위해 사용되는 신호 패턴은 의사랜덤 시퀀스(PRD) dn(n=1 내지 512)가 되어야 하며, 이것은 권고안에 의해 정의된다. C-SEGUE1을 위해 사용되는 신호 패턴은 토폴로지가 매 톤마다 180도 반전되도록 토폴로지 복조 동안에 송신점으로부터의 복조가 되어야 하며, 이것은 매 10심볼마다 있게 되도록 조절된다.

본 실시예에서, 초기화 시퀀스 동안에 송수신되는 이니셜 신호는 심볼 수신을 개시하기(초기화 시퀀스의 개시점) 이전에 프로세서(20)에 의해 계산된다. 계산 결과는 콘스텔레이션 데이터 포맷으로(IFFT 유닛(26)으로 입력되기 직전의 상태) 인터리브 메모리(33)의 다운스트림 영역(33a)에 미리 저장된다. 초기화 시퀀스 동안에 업스트림(업링크)에 사용되는 다수의 캐리어가 있기 때문에, R-REVERB2의 비트 스트링에 대응하여 각각의 캐리어에 대해 콘스텔레이션 데이터가 계산된다.

ATU-R측에서는, 라인으로부터의 수신 아날로그 신호가 AFE(13)의 AD 변환기에 의해 샘플링되고, 이 샘플링 데이터는 FFT 유닛(27)으로 입력된다. FFT 유닛(27)은 FFT 입력으로서 1심볼에 등가의 샘플링 데이터에 대해 푸리에 변환을 수행하고, 1심볼에 대한 FFT 출력은 레지스터(27a)에 버퍼링된다. 버퍼링된 FFT 출력은 각각의 캐리어에 대한 콘스텔레이션 데이터로 구성된다. 예를 들어, C-REVERB가 1535심볼을 송신한다. 레지스터(27a)가 한번에 1심볼을 버퍼링하는 동안, 프로세서(20)는 소정수의 심볼이 수신되면 C-REVERB가 송신되고 있다는 것을 인식한다.

본 실시예에서, 레지스터(27a)에 버퍼링된 FFT 출력의 신호 패턴과 센터측의 이니셜 신호의 신호 패턴(단계 S4에서 다운스트림 영역(33a)에 저장됨)의 비교가 이루어진다(단계 S6). 이러한 비교로부터 다운스트림 영역(33a)에서 정합하는 신호 패턴이 발견되면, 프로세서(20)는 정합 신호 패턴을 가진 이니셜 신호가 수신되었다는 것을 인식한다.

따라서, 반대측의 장치로부터 수신될 이니셜 신호의 신호 패턴은 FFT 출력과 동일한 상태로 미리 저장된다. 다음에, 이 신호 패턴은 반대측 장치로부터 수신되는 이니셜 신호의 FFT 출력과 비교가 이루어져, 반대측 장치로부터 수신되는 이니셜 신호를 명시하는 것을 가능하게 한다. 그러므로, 신호 패턴을 정합시키는 간단한 프로세스에 의해 이니셜 신호를 인식하는 것이 가능하며, 그에 따라 프로세서(20)의 연산 부하를 경감시킬 수 있다.

또한, 도4 및 도5에 도시된 바와 같이, ATU-C로부터 생성되는 이니셜 신호의 송신 타이밍이 정해진다. 그러므로, ATU-R은 예를 들어, 전술한 비교에 의해 인식되는 이니셜 신호의 수신에 따라 ATU-R로부터 송신될 이니셜 신호 및 송신 타이밍을 결정할 수 있다.

ATU-R의 프로세서(20)가 R-REVERB2를 송신할 타이밍을 결정하면(단계 S7), 예를 들어, 프로세서(20)는 다운스트림 영역(33a)으로부터 R-REVERB2의 신호 패턴(콘스텔레이션 데이터 포맷)을 추출하고, 그 패턴을 IFFT 유닛(26)의 레지스터(26a)로 기록한다(단계 S8). 특히, 각각의 개별 캐리어에 대한 콘스텔레이션 데이터가 레지스터에 기록되며, 캐리어는 R-REVERB2의 비트 스트링에 대응하여 초기화 시퀀스 통안에 업스트림(업링크)에 사용된다.

IFFT 유닛(26)은 역푸리에 변환을 수행하여, 레지스터(26a)에 기록된 콘스텔 레이션 데이터를 변조한다. AFE(13)의 DA 변환기는 이 변조 신호를 아날로그 신호로 변환하고, 그 신호를 라인으로 송신한다.

전술한 바와 같이, 프로세서(20)가 콘스텔레이션 신호(예, R-REVERB 등의 이니셜 신호)를 IFFT 유닛(26)으로 입력하면, 전술한 이니셜 신호를 생성하기 위한 연산이 불필요해진다. 그러므로, 제한된 시간 내에 다수의 캐리어에 대해 필요한 이니셜 신호를 준비하는 것이 가능하다.

또한, ATU-C는 교환국 장치로부터 주어지는 기준 클록에 따라 송신 데이터의 심볼 동기를 유지하지만, ATU-R은 교환국 장치로부터 기준 클록을 직접 수신할 수 없다. 그러므로, ATU-C로부터 수신되는 C-REVERB가 심볼 정합을 위한 수신 타이밍을 조정하기 위해 이용된다.

ATU-R이 단계 S6에서 정합 절차로부터 이니셜 신호를 인식하면, ATU-R은 그 인식된 이니셜 신호가 C-REVERB인지 여부를 판단한다(단계 S9). C-REVERB를 수신하면, 프로세서(20)는 임펄스 응답을 계산하고 피크 위치를 검출하기 위해 다운스트림 영역(33a) 내의 작업 영역을 확보한다. 다음에, C-REVERB FFT 출력을 이용하여, 임펄스 응답 res(t)이 다음과 같이 계산된다(단계 S10).

res(t) = invers FFT(Z(f))

라인 상의 임펄스 응답 res(t)이 계산되면, C-REVERB 심볼의 개시점을 검출하기 위해 작업 영역에 타임 시퀀스로 전개된 임펄스 응답 데이터로부터 임펄스 응답의 피크 위치가 검출된다. 이 검출된 심볼의 개시점과 ATU-R에서의 심볼 중단점 타이밍을 정합시킴으로써, 수신 타이밍 조정이 완료된다.

또한, 초기화 시퀀스 동안의 초기화 시퀀스 에러의 경우에, 프로세스는 단계 S1으로 복귀하여, 메모리 스위치 제어로부터 절차를 다시 개시한다.

도4 및 도5에 도시된 바와 같이, ATU-R은 10심볼 동안 R-SEGUE5가 송신되면 초기화 시퀀스를 종료한다(단계 S10). 스위치 제어기(34)가 프로세서(20)로부터 명령을 수신하면, 스위치 제어기(34)는 다운스트림 영역(33a)을 디인터리브 유닛(31)에 접속한다(단계 S12). 따라서, 디인터리브 유닛(31)은 데이터 송신이 개시된 이후에 다운스트림 영역(33a)을 이용할 수 있다.

전술한 초기화 시퀀스가 완료되면, 계속해서 데이터 송신(SHOWTIME)이 개시된다(단계 S13). 다운스트림측에서, 디인터리브 유닛(31)은 다운스트림 영역(33a)에 수신 데이터를 전개하여, 송신시에 분류된 데이터가 원래의 순서로 재정렬되도록 한다. 데이터 분류를 위한 규칙(인터리브의 깊이에 대한 파라미터 등)은 전술한 초기화 시퀀스 동안에 교환된다.

데이터 송신중에 다운스트림 프로세스에서 CRC 에러 또는 리드-솔로몬 정정불능 에러가 존재하면, 제어는 단계 S1의 프로세스로 되돌아가서, 메모리 스위치 제어로부터 절차를 다시 개시한다.

전술한 설명에서는, 일례로서 ADSL 통신 장치가 사용되었다. 그러나, 본 발명은 다른 DSL 통신에도 적용가능하며, 특히 송신하는 이니셜 신호를 이미 알고 있고 프로세서(20)의 처리능력이 이니셜 신호의 생성에 부적절한 상황에 적용될 수 있다.

또한, 전술한 설명에서 비록 인터리브 메모리를 이용하고 있지만, 다른 입수 가능한 메모리(특히, SHOWTIME 동안에 데이터 처리를 위해 이용되는 메모리)도 사용될 수 있다.

또한, 잔술한 설명이 ATU-R측을 이용하여 제공되었지만, 본 발명은 도2의 트랜시버(11)가 ATU-C측에 설치된 경우에도 동일한 효과를 가질 수 있다.

전술한 예는 단지 예시 목적을 위해 제공된 것이며, 본 발명을 제한하는 것으로 해석되어서는 안된다 것에 유의하자. 비록 본 발명이 실시예를 참조하여 설명되었지만, 여기서 사용된 용어는 설명을 위한 것이지 제한하고자 하는 것이 아니다. 본 발명의 사상 및 범위를 벗어나지 않고, 현재 기재된 또는 보정되는 바와 같은 첨부된 청구범위 내에서 변경이 이루어질 수도 있다. 비록 본 발명이 특정 구조, 재료 및 실시예를 참조하여 설명되었지만, 본 발명은 첨부된 청구범위 내에 있는 것과 같은 모든 기능적으로 등가의 구조, 방법 및 사용까지 확장된다.

본 발명은 전술한 실시예에 제한되지 않으며, 본 발명의 범위를 벗어나지 않고 다양한 변형 및 수정이 이루어질 수 있다.

전술한 바와 같은 본 발명에 따르면, 초기화 시퀀스 동안에 수신 타이밍 조정을 위한 계산 절차에 인터리브 메모리(데이터 송신을 개시한 이후에 사용됨)가 사용될 수 있도록 하고, 수신 타이밍 조정을 위해 프로세서 내에 소프트웨어 구성을 갖고, 추가적인 메모리에 대한 필요성을 제거하여 생산 원가를 감소시키는 DSL 모뎀 장치 및 DSL 통신을 위한 초기화 방법을 제공할 수 있다.

Claims (18)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 데이터 통신 이전에 초기화 시퀀스를 수행하는 DSL 모뎀 장치에 있어서,

    초기화 시퀀스 중에 데이터를 처리하기 위한 프로세서;

    상기 데이터 통신 중에 데이터를 분류 및 복원하기 위한 인터리브/디인터리브 유닛(interleave and de-interleave unit);

    상기 데이터 통신 중에 상기 인터리브/디인터리브 유닛에 의해 이용되는 인터리브 메모리;

    상기 인터리브 메모리를 상기 프로세서 또는 상기 인터리브/디인터리브 유닛과 교대로 접속시키기 위한 스위치; 및

    상기 초기화 시퀀스 이전에 상기 인터리브 메모리가 상기 프로세서와 접속하도록 상기 스위치를 제어하고, 상기 초기화 시퀀스의 종료시 상기 인터리브 메모리가 상기 인터리브/디인터리브 유닛과 접속하도록 상기 스위치를 제어하기 위한 스위치 제어기

    를 포함하고,

    여기서, 상기 프로세서는, 상기 스위치가 상기 인터리브 메모리를 상기 프로세서와 접속시키는 경우에 상기 인터리브 메모리를 이용하는

    DSL 모뎀 장치.
12. 제11항에 있어서,

    상기 초기화 시퀀스의 개시시, 상기 프로세서는 이니셜 신호를 위한 신호 패턴을 생성하고, 상기 신호 패턴을 상기 인터리브 메모리에 저장하는

    DSL 모뎀 장치.
13. 제12항에 있어서,

    상기 초기화 시퀀스 중에 신호 패턴을 취득하기 위해서, 상기 DSL 모뎀 장치에 의해서 수신된 이니셜 신호에 대해 고속 푸리에 변환(Fast Fourier Transform)을 수행하기 위한 FFT 유닛

    을 더 포함하고,

    여기서, 상기 프로세서는, 상기 이니셜 신호를 식별하기 위해서, 상기 FFT 유닛에 의해 취득된 상기 신호 패턴을 상기 인터리브 메모리에 저장된 각각의 신호 패턴과 정합시키는

    DSL 모뎀 장치.
14. 제12항에 있어서,

    상기 프로세서는, 상기 초기화 시퀀스 중에 상기 인터리브 메모리로부터 상기 DSL 모뎀 장치로부터 송신될 이니셜 신호를 위한 신호 패턴을 판독하고,

    상기 이니셜 신호를 취득하기 위해서, 상기 프로세서에 의해 판독된 상기 신호 패턴에 대해 고속 역푸리에 변환(Inverse Fast Fourier Transform)을 수행하기 위한 IFFT 유닛

    을 더 포함하는 DSL 모뎀 장치.
15. 삭제
16. 삭제
17. 삭제
18. 삭제

Images