KR100607328B1 - 고유전체 캐패시터의 전하저장전극 형성 방법 - Google Patents

고유전체 캐패시터의 전하저장전극 형성 방법 Download PDF

Info

Publication number
KR100607328B1
KR100607328B1 KR1019990060555A KR19990060555A KR100607328B1 KR 100607328 B1 KR100607328 B1 KR 100607328B1 KR 1019990060555 A KR1019990060555 A KR 1019990060555A KR 19990060555 A KR19990060555 A KR 19990060555A KR 100607328 B1 KR100607328 B1 KR 100607328B1
Authority
KR
South Korea
Prior art keywords
forming
charge storage
storage electrode
layer
plasma
Prior art date
Application number
KR1019990060555A
Other languages
English (en)
Other versions
KR20010063471A (ko
Inventor
신현상
박창헌
김명필
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990060555A priority Critical patent/KR100607328B1/ko
Publication of KR20010063471A publication Critical patent/KR20010063471A/ko
Application granted granted Critical
Publication of KR100607328B1 publication Critical patent/KR100607328B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 고유전체 캐패시터의 전하저장전극 형성 방법에 관한 것으로, BST, PZT, Y-1(SBT) 등과 같은 고유전체 물질을 캐패시터의 유전체막으로 사용할 때, 캐패시터의 전하저장전극으로 이용하는 Pt층의 식각을 용이하게 하기 위하여, 기존의 물리적 스퍼터링(physical sputtering)에 의하지 않고, Pt층을 형성한 후, Si 플라즈마를 이용하여 Pt층에 PtSix를 형성하고, 이를 Cl2 플라즈마로 화학적 반응(Chemical Reaction)에 의해 식각하므로, 잔류물 없이 수직 형상(Vertical Profile)을 갖는 Pt 전하저장전극을 형성할 수 있는 고유전체 캐패시터의 전하저장전극 형성 방법에 관하여 기술된다.
고유전체 캐패시터, Pt 전하저장전극 식각

Description

고유전체 캐패시터의 전하저장전극 형성 방법 {Method of forming a storage node of high dielectric capacitor}
도 1a 내지 도 1c는 본 발명의 실시예에 따른 고유전체 캐패시터의 전하저장전극 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11: 기판 12: Pt층
12a: PtSix (120: Pt 전하저장전극
본 발명은 고유전체 캐패시터의 전하저장전극 형성 방법에 관한 것으로, 특히 BST, PZT, Y-1(SBT) 등과 같은 고유전체 물질을 캐패시터의 유전체막으로 사용할 때, 캐패시터의 전하저장전극으로 이용하는 Pt층을 수직 형상(Vertical Profile)으로 용이하게 식각할 수 있는 고유전체 캐패시터의 전하저장전극 형성 방법에 관한 것이다.
일반적으로, 반도체 소자에서 캐패시터의 정전용량은 C = εA/d (ε; 유전율, A ; 표면적, d ; 유전체 두께)와 같이 전하저장전극의 표면적과 전하저장전극 사이의 유전율의 비례하는 값을 나타낸다. 따라서, 극단적으로 미세화 되어 가는 반도체 소자의 제조공정에 있어, 반도체 소자가 적절히 동작하기 위한 일정량 이상의 정전 용량(Capacitance)을 확보하기 위하여, 전하저장전극의 모양을 3차원 구조(3-D Structure)로 형성하여 전하저장전극의 표면적을 증가시키거나, 높은 유전율을 갖는 BST, PZT, Y-1(SBT) 등과 같은 고유전체 물질을 캐패시터의 유전체막으로 사용하여 정전 용량을 확보하는 방법이 연구되고 있다. 그러나, 3차원 형태의 전하저장전극을 형성하기에는 복잡한 공정이 요구되므로 제조원가의 상승 및 공정 증가에 따른 수율 하락의 단점이 있으며, 고유전체의 사용은 산소 화학양론(Oxygen Stoichiometry)을 엄격히 유지하기 어려워 누설 전류 특성이 열화되는 문제를 안고 있다. 또한, 고유전체 캐패시터의 경우에는 전극으로 산화 저항성이 큰 Pt등과 같은 노블 메탈(Noble Metal)을 사용해야 하는데, 이런 물질(Materials)은 물질 구조가 매우 안정하여 식각 공정이 매우 난해할 뿐만 아니라, 물리적 스퍼터링(Physical Sputtering)에 의해 식각을 진행함으로써 파티클(Particle)등의 문제가 발생하고 있다. 이와 같이 고유전체 캐패시터의 전극으로 사용되는 Pt는 매우 안정한 노블 메탈로서, 현재 물리적 스퍼터링에 의해 식각이 진행되고 있어 파티클 발생 문제 외에도 수직 형상(Vertical Profile)을 얻기 매우 어려운 상황이며, 특히 0.13㎛ 이하의 기술 적용시 임계 치수 제어(CD control) 문제가 심각하게 제기될 것으로 예상된다. 최근에는 Pt을 화학적 반응(Chemical Reaction)에 의해 식각하고자 하는 노력이 진행중이다.
따라서, 본 발명은 BST, PZT, Y-1(SBT) 등과 같은 고유전체 물질을 캐패시터의 유전체막으로 사용할 때, 캐패시터의 전하저장전극으로 이용하는 Pt층을 수직 형상(Vertical Profile)으로 용이하게 식각할 수 있는 고유전체 캐패시터의 전하저장전극 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 고유전체 캐패시터의 전하저장전극 형성 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판이 제공되는 단계; 상기 기판 상에 전하저장전극용 Pt층을 형성하는 단계; Si 플라즈마를 이용하여 상기 Pt층에 PtSix를 형성하는 단계; 및 Cl2 플라즈마로 화학적 반응에 의해 PtSix가 형성된 Pt층을 식각하여 Pt 전하저장전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 고유전체 캐패시터의 전하저장전극 형성 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판이 제공되는 단계; 상기 기판 상에 전하저장전극용 Pt층을 형성하는 단계; 및 Si 소오스 가스와 Cl2 식각 소오스 가스를 동시에 반응 챔버에 주입하여 Si 플라즈마 및 Cl2 플라즈마를 생성하고, 이 플라즈마를 이용하여 상기 Pt층에 PtSix를 형성하면서 상기 Pt층을 식각하여 Pt 전하 저장전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 고유전체 캐패시터의 전하저장전극 형성 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판이 제공되는 단계; 상기 기판 상에 전하저장전극용 Pt층을 형성하는 단계; 상기 Pt층상에 폴리실리콘 하드 마스크층을 형성하는 단계; 및 Cl2 플라즈마를 이용하여 식각 공정을 진행하고, 상기 하드 마스크층이 식각되면서 SiCl4 부산물이 발생되고, 이 SiCl4 부산물에 의해 Si 플라즈마가 발생되어 상기 Pt층에 PtSix가 형성되면서 상기 Pt층의 식각이 진행되어 Pt 전하저장전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 고유전체 캐패시터의 전하저장전극 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(11)이 제공되고, 기판(11) 상에 전하저장전극용 Pt층(12)을 형성한다.
도 1b를 참조하면, Si 플라즈마를 이용하여 Pt층(12)에 PtSix(12a)를 형성한다.
상기에서, Si 플라즈마를 생성시키기 위한 Si 소오스 가스로 Si기를 함유한 SiCl4, SiF4와 같은 첨가 가스(Additive Gas)를 사용하거나, Si기를 제공할 수 있는 폴리실리콘 등을 Pt층(12)상에 하드 마스크층(Hard Mask Layer)으로 형성한 후, 식각 중에 발생하는 SiCl4 부산물(by-product)을 사용한다. 과도한 물리적 효과(Physical Effect)를 방지하기 위하여 직류 바이어스(DC self bias)가 500W를 넘지 않도록 각 장비마다 바이어스 전력(Bias Power)을 적절히 조정한다. Si기와 Pt층(12)과의 반응이 잘 진행될 수 있게 하기 위하여, 체류 시간(Residence Time)을 증가시키도록 압력(Pressure)을 중간 범위(Medium Range) 예를 들어, 약 10mT이하로 한다. Si 플라즈마의 밀도(Plasma Density)를 높이기 위하여, 반응 챔버의 소오스 전력(Source Power)을 정상(Normal)보다 높게 예를 들어, 반응성 이온 식각 챔버(RIE Chamber)를 사용할 경우 소오스 전력을 1000W 이상으로 하고, 고밀도 플라즈마 챔버(HDP Chamber)를 사용할 경우 소오스 전력을 1500W 이상으로 한다. Si기와 Pt층(12)과의 반응을 활성화시키기 위하여 웨이퍼 척(Wafer Chuck)의 온도를 약 100℃ 이상의 고온(High Temperature)으로 유지시킨다.
도 1c를 참조하면, Cl2 플라즈마로 화학적 반응에 의해 PtSix(12a)가 식각되는 메카니즘(Mechanism)으로 PtSix(12a)가 형성된 Pt층(12)을 식각하여 잔류물 없이 수직 형상(Vertical Profile)을 갖는 Pt 전하저장전극(120)을 형성한다.
상기에서, Cl2 플라즈마를 생성시키기 위한 식각 소오스 가스로 물리적 식각에 화학적으로 도움을 주는(Chemically Assisted Physical Etching) 특성을 갖는 C12 베이스 가스 화학제(Base Gas Chemistry)를 사용한다. 과도한 물리적 효과를 방지하기 위하여 직류 바이어스(DC self bias)가 500W를 넘지 않도록 각 장비마다 바 이어스 전력(Bias Power)을 적절히 조정한다. C12 플라즈마의 PtSix(12a)와의 반응을 활성화 시키기 위하여 웨이퍼 척의 온도를 약 100℃ 이상의 고온으로 유지시킨다.
상기에서는 Si 소오스 가스와 Cl2 식각 소오스 가스를 개별적으로 사용하여 Si 플라즈마 및 Cl2 플라즈마를 각각 생성시켜 Pt층(12)을 식각하는 방법을 설명하였으나, Si기와 Cl기를 함유하고 있는 가스 예를 들어, SiCl4와 같은 가스를 사용할 경우나, Si 소오스 가스와 Cl2 식각 소오스 가스를 동시에 반응 챔버에 주입하는 경우, Pt층(12)에 PtSix(12a)를 형성함과 동시에 PtSix(12a)가 식각되는 메카니즘으로 Pt층(12)을 식각할 수 있다. 한편, 본 발명의 개념은 종래의 식각 메카니즘과는 달리 두 가지 화학반응을 순차적으로 사용하는 것으로 Ir, Cu 등의 신물질 식각공정에도 응용 가능하다.
상기한 본 발명의 실시예는 Pt과 Si의 강한 반응력을 이용하여 화학 반응에 의한 Pt 식각공정을 확보한다. 이러한 Pt 식각 방법은 종래의 Pt 식각공정에 사용되고 있는 C12 베이스 가스 화학제에 포함하고 있는 SiC14, SiF4등과 같은 첨가 가스를 첨가하여, 플라즈마 상태로 존재하는 Si이 Pt와 빠르게 반응하여 PtSix를 형성하고, 이어서 Cl2 플라즈마에 의해 PtSix가 식각되는 메카니즘으로 잔류물 없이 수직 형상을 갖는 Pt 패터닝을 가능하게 한다. 또한, Si 플라즈마의 소오스로서 첨 가 가스 외에도 폴리실리콘 등을 하드 마스크로 사용하여 식각중 발생하는 SiC14 부산물에 의해서도 같은 효과를 볼 수 있다.
상술한 바와 같이, 본 발명은 기존의 물리적 스퍼터링(Physical Sputtering)에 의해서만 식각이 진행되던 Pt 전하저장전극 식각공정에, Si 플라즈마를 이용하여 PtSix를 형성하고, 이를 C12 화학 반응(Chemical Reaction)에 의해 식각하는 공정을 도입함으로써, 그 동안 물리적 스퍼터링 공정에서의 최대 난점인 파티클 문제를 해결할 수 있어, 반도체 소자의 수율을 향상시킬 수 있고, 또한, 물리적 스퍼터링에 의한 형상 각도(Profile Angle)의 한계를 화학 반응으로 극복할 수 있어, 수직 형상(Vertical Profile)과 임계 치수 바이어스 없는(No CD bias) 식각 공정을 확보할 수 있다.

Claims (13)

  1. 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판이 제공되는 단계;
    상기 기판 상에 전하저장전극용 Pt층을 형성하는 단계;
    Si 플라즈마를 이용하여 상기 Pt층 내부에 PtSix를 형성하는 단계; 및
    Cl2 플라즈마로 화학적 반응에 의해 PtSix가 형성된 Pt층을 식각하여 Pt 전하저장전극을 형성하는 단계를 포함하는 고유전체 캐패시터의 전하저장전극 형성 방법.
  2. 제 1 항에 있어서,
    상기 Si 플라즈마를 생성시키기 위한 Si 소오스 가스로 Si기를 함유한 SiCl4, SiF4와 같은 첨가 가스를 사용하는 것을 특징으로 하는 고유전체 캐패시터의 전하저장전극 형성 방법.
  3. 제 1 항에 있어서,
    상기 Si 플라즈마를 생성시키기 위한 Si 소오스 가스로 Si기를 갖는 폴리실리콘 하드 마스크층을 상기 Pt층 상에 형성한 후, 식각중에 발생하는 SiCl4 부산물 을 사용하는 것을 특징으로 하는 고유전체 캐패시터의 전하저장전극 형성 방법.
  4. 제 1 항에 있어서,
    상기 Pt층의 식각 공정시 과도한 물리적 효과를 방지하기 위하여 직류 바이어스가 500W를 넘지 않도록 바이어스 전력을 조정하는 것을 특징으로 하는 고유전체 캐패시터의 전하저장전극 형성 방법.
  5. 제 1 항에 있어서,
    상기 Si 플라즈마 공정은 Si기와 Pt층과의 반응이 잘 이루어지도록 10mT보다 낮은 압력에서 진행하는 것을 특징으로 하는 고유전체 캐패시터의 전하저장전극 형성 방법.
  6. 제 1 항에 있어서,
    상기 Si 플라즈마의 밀도를 높이기 위하여, 반응 챔버의 소오스 전력을 정상보다 높게 사용하되, 반응성 이온 식각 챔버를 사용할 경우 상기 소오스 전력을 1000W 이상으로 하고, 고밀도 플라즈마 챔버를 사용할 경우 상기 소오스 전력을 1500W 이상으로 하는 것을 특징으로 하는 고유전체 캐패시터의 전하저장전극 형성 방법.
  7. 제 1 항에 있어서,
    상기 Si 플라즈마 공정은 Si기와 Pt층과의 반응을 활성화시키기 위하여 웨이퍼 척의 온도를 약 100℃ 이상의 고온으로 유지시켜 진행하는 것을 특징으로 하는 고유전체 캐패시터의 전하저장전극 형성 방법.
  8. 제 1 항에 있어서,
    상기 Cl2 플라즈마를 생성시키기 위한 식각 소오스 가스로 C12 베이스 가스 화학제를 사용하는 것을 특징으로 하는 고유전체 캐패시터의 전하저장전극 형성 방법.
  9. 제 1 항에 있어서,
    상기 C12 플라즈마의 PtSix와의 반응을 활성화 시키기 위하여 웨이퍼 척의 온도를 약 100℃ 이상의 고온으로 유지시키는 것을 특징으로 하는 고유전체 캐패시터의 전하저장전극 형성 방법.
  10. 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판이 제공되는 단계;
    상기 기판 상에 전하저장전극용 Pt층을 형성하는 단계; 및
    Si 소오스 가스와 Cl2 식각 소오스 가스를 동시에 반응 챔버에 주입하여 Si 플라즈마 및 Cl2 플라즈마를 생성하고, 이 플라즈마를 이용하여 상기 Pt층에 PtSix를 형성하면서 상기 Pt층을 식각하여 Pt 전하저장전극을 형성하는 단계를 포함하는 고유전체 캐패시터의 전하저장전극 형성 방법.
  11. 제 10 항에 있어서,
    상기 Si 소오스 가스와 Cl2 식각 소오스 가스는 SiCl4 단일 가스를 사용하는 것을 특징으로 하는 고유전체 캐패시터의 전하저장전극 형성 방법.
  12. 제 10 항에 있어서,
    상기 Si 소오스 가스는 Si기를 함유한 SiCl4, SiF4와 같은 첨가 가스를 사용하고, 상기 Cl2 식각 소오스 가스는 C12 베이스 가스 화학제를 사용하는 것을 특징 으로 하는 고유전체 캐패시터의 전하저장전극 형성 방법.
  13. 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판이 제공되는 단계;
    상기 기판 상에 전하저장전극용 Pt층을 형성하는 단계;
    상기 Pt층상에 폴리실리콘 하드 마스크층을 형성하는 단계;
    Cl2 플라즈마를 이용하여 식각 공정을 진행하고, 상기 하드 마스크층이 식각되면서 SiCl4 부산물이 발생되고, 이 SiCl4 부산물에 의해 Si 플라즈마가 발생되어 상기 Pt층에 PtSix가 형성되면서 상기 Pt층의 식각이 진행되어 Pt 전하저장전극을 형성하는 단계를 포함하는 고유전체 캐패시터의 전하저장전극 형성 방법.
KR1019990060555A 1999-12-22 1999-12-22 고유전체 캐패시터의 전하저장전극 형성 방법 KR100607328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990060555A KR100607328B1 (ko) 1999-12-22 1999-12-22 고유전체 캐패시터의 전하저장전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990060555A KR100607328B1 (ko) 1999-12-22 1999-12-22 고유전체 캐패시터의 전하저장전극 형성 방법

Publications (2)

Publication Number Publication Date
KR20010063471A KR20010063471A (ko) 2001-07-09
KR100607328B1 true KR100607328B1 (ko) 2006-07-31

Family

ID=19628278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990060555A KR100607328B1 (ko) 1999-12-22 1999-12-22 고유전체 캐패시터의 전하저장전극 형성 방법

Country Status (1)

Country Link
KR (1) KR100607328B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980080224A (ko) * 1996-03-16 1998-11-25 바리 쿠안 에칭되는 백금으로부터 재증착된 베일을 제거하기 위한 방법
KR19990065863A (ko) * 1998-01-17 1999-08-05 황철주 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980080224A (ko) * 1996-03-16 1998-11-25 바리 쿠안 에칭되는 백금으로부터 재증착된 베일을 제거하기 위한 방법
KR19990065863A (ko) * 1998-01-17 1999-08-05 황철주 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR20010063471A (ko) 2001-07-09

Similar Documents

Publication Publication Date Title
US6183655B1 (en) Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
CN1271688C (zh) 碳化硅的等离子体刻蚀
EP0167136B1 (en) Selective anisotropic reactive ion etching process for polysilicide composite structures
US5256245A (en) Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device
KR101592850B1 (ko) 원격으로-여기된 불소 및 수증기 식각
US6074959A (en) Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
CA2975104A1 (en) Organometallic compounds and methods for the deposition of high purity tin oxide
US5759921A (en) Integrated circuit device fabrication by plasma etching
US5032221A (en) Etching indium tin oxide
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
US20050218373A1 (en) Etching methods
TW201419416A (zh) 圖案化低介電常數介電膜之方法
TWI727992B (zh) 具有高產能之超高選擇性多晶矽蝕刻
US20040077178A1 (en) Method for laterally etching a semiconductor structure
DE10307822A1 (de) Grabenisolationsprozesse unter Verwendung einer Polysilizium-unterstützten Füllung
US6955964B2 (en) Formation of a double gate structure
KR930001500B1 (ko) 취화수소 또는 취소로 건식 식각하는 방법
KR19980018805A (ko) 실리콘 기판의 건식 에칭 방법 (Method for dry-etching of silicon substrate)
KR100607328B1 (ko) 고유전체 캐패시터의 전하저장전극 형성 방법
US20030190814A1 (en) Method of reducing micromasking during plasma etching of a silicon-comprising substrate
KR101276043B1 (ko) 아산화질소를 사용하는 에치백 프로세스
WO2003012851A2 (en) Method of etching ferroelectric layers
TWI278035B (en) Method for fabricating semiconductor device
CN117936454A (zh) 半导体结构的制作方法及半导体结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee