KR100600291B1 - Method of manufacturing a capacitor in a semiconductor device - Google Patents

Method of manufacturing a capacitor in a semiconductor device Download PDF

Info

Publication number
KR100600291B1
KR100600291B1 KR1019990025767A KR19990025767A KR100600291B1 KR 100600291 B1 KR100600291 B1 KR 100600291B1 KR 1019990025767 A KR1019990025767 A KR 1019990025767A KR 19990025767 A KR19990025767 A KR 19990025767A KR 100600291 B1 KR100600291 B1 KR 100600291B1
Authority
KR
South Korea
Prior art keywords
silicon oxide
oxide film
capacitor
airgel
forming
Prior art date
Application number
KR1019990025767A
Other languages
Korean (ko)
Other versions
KR20010004988A (en
Inventor
홍정균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990025767A priority Critical patent/KR100600291B1/en
Publication of KR20010004988A publication Critical patent/KR20010004988A/en
Application granted granted Critical
Publication of KR100600291B1 publication Critical patent/KR100600291B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Abstract

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 캐패시터 하부전극의 표면적을 증대시키기 위하여 막 자체에 요철형상을 갖는 에어로겔 실리콘 산화막을 캐패시터 산화막으로 이용하고, 하부전극용 폴리실리콘이 상기 에어로겔 실리콘 산화막을 따라 요철 형태로 형성되도록 하므로써, 단순한 공정으로 하부전극의 표면적을 안정적으로 증대시킬 수 있는 반도체 소자의 캐패시터 제조 방법이 개시된다.The present invention relates to a method for manufacturing a capacitor of a semiconductor device, in order to increase the surface area of the capacitor lower electrode, an airgel silicon oxide film having a concave-convex shape in the film itself is used as a capacitor oxide film. According to the present invention, a method of manufacturing a capacitor of a semiconductor device capable of stably increasing the surface area of a lower electrode by a simple process is disclosed.

하부전극, 에어로겔 실리콘 산화막, 망목구조Lower electrode, airgel silicon oxide film, network structure

Description

반도체 소자의 캐패시터 제조 방법{Method of manufacturing a capacitor in a semiconductor device} Method of manufacturing a capacitor in a semiconductor device             

도 1a 내지 1d는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.1A to 1D are cross-sectional views of devices sequentially shown to explain a method of manufacturing a capacitor of a semiconductor device according to the present invention.

도 2는 본 발명에 적용되는 에어로겔(aerogel)의 셈(SEM) 사진.Figure 2 is a SEM (SEM) picture of the airgel (aerogel) applied to the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

11 : 반도체 기판 12 : 금속층간 절연막11 semiconductor substrate 12 interlayer insulating film

13 : 콘택 플러그 14A: 졸 상태의 실리콘 산화막13: contact plug 14A: silicon oxide film in sol state

14 : 에어로겔 실리콘 산화막 15A : 폴리실리콘층14: airgel silicon oxide film 15A: polysilicon layer

15 : 캐패시터 하부전극15: capacitor lower electrode

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 캐패시터 하부전극의 형성을 정의하는데 사용되는 산화막으로써 막 자체가 요철을 가지고 있는 에어로겔(aerogel) 실리콘 산화막을 사용하므로써, 간단한 공정으로 캐패시터의 정전용량을 증대시킬 수 있는 반도체 소자의 캐패시터 제조 방법이 개시된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and by using an aerogel silicon oxide film whose film itself has irregularities as an oxide film used to define the formation of a capacitor lower electrode, the capacitance of the capacitor is increased in a simple process. Disclosed is a method of manufacturing a capacitor of a semiconductor device.

캐패시터는 메모리 소자를 작동시키기 위하여 일정량 이상의 전하를 저장할 수 있어야 한다. 이러한 이유로 셀의 크기가 작아져도 캐패시터의 면적을 줄이는 데는 한계가 있고, 이를 극복하기 위하여 다음과 같은 방안이 연구되었다. 첫째, 3차원적 셀 구조로써 트랜지스터와 캐패시터를 공간상에 배치하여 표면적을 확보하면서 각 소자간의 간격을 확보하는 방법, 둘째, 전하를 저장하는 저장전극의 표면에 요철을 주어 유효 표면적을 증가시키는 방법, 셋째, 캐패시터의 유전체 재료로 주로 사용하고 있는 ONO 대신 고유전상수를 갖는 재료를 사용하는 방법이 바로 그것이다. 이 방법 중 첫 번째와 두 번째 방법을 단독으로 적용할 때는 캐패시터의 정전용량을 확보하는데 이미 한계에 이르러, 근래에는 두 방법을 혼합하여 입체적 구조에 표면적을 확장하는 방식으로 캐패시터를 제작하고 있다. 캐패시터의 표면적을 확장하기 위하여 캐패시터의 표면에 요철을 주는 방법으로는 캐패시터의 하부전극으로 사용되는 폴리실리콘을 이상성장시켜 표면에 MPS가 성장되도록 하는 방법을 주로 사용하고 있다. 그러나 이 방법은 공정상의 어려움이 많으며 표면적을 증가시키는 데에도 한계를 갖는다. 또한, 이상성장된 MPS가 후속공정에서 하부전극으로부터 떨어져 나와 브리지를 유발하는 등의 문제점이 있다.The capacitor must be able to store a certain amount of charge in order to operate the memory device. For this reason, even if the cell size is small, there is a limit to reducing the area of the capacitor. To overcome this problem, the following methods have been studied. First, as a three-dimensional cell structure, by arranging transistors and capacitors in space to secure the surface area, and to secure the gap between the elements, and second, to increase the effective surface area by giving irregularities to the surface of the storage electrode for storing charge. Third, a method of using a material having a high dielectric constant instead of ONO, which is mainly used as a dielectric material of a capacitor. When the first and second of these methods are applied alone, the capacities of the capacitors are already secured, and in recent years, capacitors have been manufactured by mixing the two methods to extend the surface area of the three-dimensional structure. In order to extend the surface area of the capacitor, as a method of giving irregularities to the surface of the capacitor, a method of growing MPS on the surface by growing polysilicon used as the lower electrode of the capacitor is ideal. However, this method has a lot of process difficulties and has a limitation in increasing the surface area. In addition, the abnormally grown MPS may be separated from the lower electrode in a subsequent process to cause a bridge.

따라서, 본 발명은 같은 크기의 하부전극에서 표면적을 증대시키기 위하여 막 자체에 요철형상을 갖는 에어로겔 실리콘 산화막을 하부전극의 형태를 정의하기 위한 캐패시터 산화막으로 이용하므로써, 단순한 공정으로 하부전극의 표면적을 안정적으로 증대시킬 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.Therefore, the present invention uses the aerogel silicon oxide film having an uneven shape on the film itself as a capacitor oxide film to define the shape of the lower electrode in order to increase the surface area of the lower electrode of the same size, thereby making the surface area of the lower electrode stable in a simple process. It is an object of the present invention to provide a method for manufacturing a capacitor of a semiconductor device that can be increased.

상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터 제조 방법은 트랜지스터 및 비트라인 등의 하부구조가 제조된 반도체 기판 상에 층간 절연막을 형성하고, 층간 절연막의 선택된 부분을 식각하여 콘택홀을 형성한 다음, 상기 콘택 홀이 매립되는 콘택 플러그를 형성하는 단계; 전체구조 상에 졸 상태의 실리콘 산화막을 형성하는 단계; 상기 졸 상태의 실리콘 산화막을 겔화시킨 후, 초임계 건조하여 에어로겔 실리콘 산화막을 형성하는 단계; 캐패시터의 하부전극이 형성될 부분의 에어로겔 실리콘 산화막을 식각한 후, 전체구조 상에 폴리실리콘층을 형성하는 단계; 상기 폴리실리콘층 표면을 연마하여, 상기 에어로겔 실리콘 산화막을 노출시키는 단계; 상기 노출된 에어로겔 실리콘 산화막을 제거하고, 이로 인하여 캐패시터의 하부전극이 형성되는 단계를 포함하여 이루어지는 것을 특징으로 한다.
In accordance with another aspect of the present invention, a method of manufacturing a capacitor of a semiconductor device includes forming an interlayer insulating film on a semiconductor substrate on which substructures such as transistors and bit lines are fabricated, and etching selected portions of the interlayer insulating film to form contact holes. Forming a contact plug in which the contact hole is embedded; Forming a silicon oxide film in a sol state on the entire structure; Gelling the sol silicon oxide film and then supercritical drying to form an aerogel silicon oxide film; Etching the airgel silicon oxide film of the portion where the lower electrode of the capacitor is to be formed, and then forming a polysilicon layer on the entire structure; Polishing the surface of the polysilicon layer to expose the airgel silicon oxide film; And removing the exposed airgel silicon oxide film, thereby forming a lower electrode of the capacitor.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 1a 내지 1d는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.1A to 1D are cross-sectional views of devices sequentially shown to explain a method of manufacturing a capacitor of a semiconductor device according to the present invention.

도 1a에 도시된 바와 같이, 트랜지스터 및 비트라인 등이 제조된 반도체 기판(11) 상에 층간 절연막(12)을 형성하고, 층간 절연막(12)의 선택된 부분을 식각하여 콘택홀을 형성한 다음, 전체구조 상에 플러그용 금속물질을 형성하고 평탄화하여 콘택 플러그(13)를 형성한다. 이후, 전체구조 상에 졸(sol) 상태의 실리콘 산화막(14A)을 형성한다.As shown in FIG. 1A, an interlayer insulating layer 12 is formed on a semiconductor substrate 11 on which transistors, bit lines, etc. are manufactured, and selected portions of the interlayer insulating layer 12 are etched to form contact holes. The contact plug 13 is formed by forming and planarizing a plug metal material on the entire structure. Thereafter, a silicon oxide film 14A in a sol state is formed over the entire structure.

도 1b는 초임계 건조를 통해 졸 상태의 실리콘 산화막(14A)을 에어로겔 실리콘 산화막(14)으로 변화시킨 상태를 나타내는 소자의 단면도이다. 에어로겔 실리콘 산화막(14)은, 화학 용액 공정인 졸-겔 리엑션을 통해 화학적으로 균일한 조성을 가지는 콜로이드(colloid) 상태의 SiO2 졸(sol)을 겔(gel)화시킨 후 초임계 건조하여, 수 nm 단위의 입자들이 높은 기공율을 가지는 3차원 망목구조를 이루도록 제조된 물질로, 50% 이상의 높은 기공율로 인하여 비표면적이 매우 높은 물질이다. 또한, 에어로겔 실리콘 산화막(14)은 고체 분율이 매우 낮기 때문에 하부전극 형성 후의 제거 공정이 간단하게 이루어질 수 있다.FIG. 1B is a cross-sectional view of the device showing a state in which the silicon oxide film 14A in the sol state is changed to the aerogel silicon oxide film 14 through supercritical drying. The aerogel silicon oxide film 14 is formed by colliding a colloidal SiO 2 sol having a chemically uniform composition through a sol-gel reaction, which is a chemical solution process, and then supercritically dried. The nanoparticles are manufactured to form a three-dimensional network structure having high porosity, and the specific surface area is very high due to the high porosity of 50% or more. In addition, since the solid fraction of the aerogel silicon oxide film 14 is very low, the removal process after the formation of the lower electrode can be simplified.

도 2는 본 발명에 적용되는 에어로겔(aerogel)의 셈(SEM) 사진으로, 에어로겔 실리콘 산화막의 3차원 망목구조를 나타낸다.FIG. 2 is a SEM image of an aerogel applied to the present invention, and illustrates a three-dimensional network structure of an aerogel silicon oxide film.

에어로겔 실리콘 산화막(14)을 제조하기 위해서는 TEOS(TetraEthOxy-Silane)이나 TMOS(TetraMethOxySilane)을 출발물질로 하고 메탄올, 에탄올, 이소프로판올 등의 알코올을 용매로 가수분해하여 졸 상태의 실리콘 산화막을 형성한 후, 이를 10 내지 50cp, 1000 내지 5000RPM 범위에서 5000 내지 15000Å의 두께로 스핀 코팅한 다음, 축/중합 반응을 통하여 겔 상태로 전이시킨다. 이후, 겔 상태의 망목구조의 수축이나 균열이 없도록 하면서 용매로 사용된 알코올을 건조시키기 위하여 오토클래이브(autoclave)를 이용하여 150 내지 350℃의 온도조건 및 700 내지 1300psi 범위에서 초임계 전조를 실시한다. 이와 같은 방법으로 형성되는 에어로겔 실리콘 산화막(14)의 높은 기공율과 매우 넓은 표면적 확보는 졸을 제조할 때 사용하는 화합물의 조성에도 영향을 받지만 스핀 코팅할 때의 졸의 점도 및 스핀 RPM에 큰 영향을 받는다.In order to manufacture the airgel silicon oxide film 14, TEOS (TetraEthOxy-Silane) or TMOS (TetraMethOxySilane) is used as a starting material, and alcohols such as methanol, ethanol and isopropanol are hydrolyzed with a solvent to form a sol silicon oxide film. It is spin coated to a thickness of 5000 to 15000 kPa in the range of 10 to 50 cps, 1000 to 5000 RPM, and then transferred to a gel state through an axial / polymerization reaction. Subsequently, supercritical forging is carried out at a temperature condition of 150 to 350 ° C. and 700 to 1300 psi using an autoclave to dry the alcohol used as a solvent while avoiding shrinkage or cracking of the network structure of the gel state. do. The high porosity and very large surface area of the aerogel silicon oxide film 14 formed in this way are influenced by the composition of the compound used to prepare the sol, but have a great influence on the viscosity and spin RPM of the sol during spin coating. Receive.

도 1c에 도시된 바와 같이, 캐패시터의 하부전극이 형성될 부분의 에어로겔 실리콘 산화막(14)을 식각한 후, 전체구조 상에 폴리실리콘층(15A)을 형성한다. 이때에는 폴리실리콘층(15A)이 하부층인 에어로겔 실리콘 산화막(14)의 요철을 따라 증착되도록 500 내지 700℃ 범위에서 1500 내지 3000Å의 두께로 형성한다.As shown in FIG. 1C, after etching the airgel silicon oxide film 14 in the portion where the lower electrode of the capacitor is to be formed, a polysilicon layer 15A is formed on the entire structure. At this time, the polysilicon layer 15A is formed to a thickness of 1500 to 3000 kPa in the range of 500 to 700 ° C. so as to be deposited along the unevenness of the airgel silicon oxide film 14 as the lower layer.

도 1d에 도시된 바와 같이, 캐패시터 하부전극간 절연을 위하여 연마공정을 실시하여 폴리실리콘층(15A) 표면을 평탄화시킨다. 이 연마공정은 화학적 기계적 연마(CMP)방법으로 실시하며, 1 내지 7psi의 압력과 10 내지 50 RPM의 헤드(또는 캐리어) 회전속도, 10 내지 30 RPM의 플래튼(또는 테이블) 회전속도로, KOH 또는 NH4OH 배이스 폴리실리콘용 슬러리를 이용하여 실시한다. 이후, 노출된 에어로겔 실리콘 산화막(14)을 제거하므로써 캐패시터의 하부전극(15)이 요철 형상으로 형성되 게 된다.As shown in FIG. 1D, the surface of the polysilicon layer 15A is planarized by performing a polishing process to insulate the capacitor lower electrodes. This polishing process is performed by chemical mechanical polishing (CMP) method, KOH at a pressure of 1 to 7 psi, a head (or carrier) rotational speed of 10 to 50 RPM, and a platen (or table) rotational speed of 10 to 30 RPM. Or NH 4 OH bath polysilicon slurry. Subsequently, the lower electrode 15 of the capacitor is formed to have an uneven shape by removing the exposed airgel silicon oxide film 14.

이와 같이 하여 형성된 하부전극 상에 유전체막 및 상부전극을 형성하므로써 캐패시터의 제조가 완료되게 된다.By forming the dielectric film and the upper electrode on the lower electrode thus formed, the manufacture of the capacitor is completed.

상술한 바와 같이, 본 발명은 캐패시터의 하부전극을 정의하는데 사용하는 캐패시터 산화막을 막 자체가 요철 형상을 가지는 에어로겔 실리콘 산화막으로 형성하므로써, 단순한 공정으로 하부전극의 표면적을 극대화시킬 수 있다. 또한, 에어로겔 실리콘 산화막은 고체 분율이 매우 낮은 3차원 망목구조를 가지므로 캐패시터 산화막 제거 공정이 매우 용이하며, 졸 상태의 실리콘 산화막의 조성 및 코팅 당시의 점도에 따라 기공율 및 표면적을 제어하는 것이 쉽기 때문에 캐패시터의 정전용량을 용이하게 확보할 수 있다.As described above, the present invention can maximize the surface area of the lower electrode by a simple process by forming the capacitor oxide film used to define the lower electrode of the capacitor as an aerogel silicon oxide film having an uneven shape. In addition, since the airgel silicon oxide film has a three-dimensional network structure having a very low solid fraction, it is very easy to remove the capacitor oxide film, and it is easy to control the porosity and the surface area according to the composition of the sol state silicon oxide and the viscosity at the time of coating. The capacitance of the capacitor can be easily secured.

Claims (8)

트랜지스터 및 비트라인 등의 하부구조가 제조된 반도체 기판 상부에 층간 절연막을 형성하고, 층간 절연막의 선택된 부분을 식각하여 콘택홀을 형성한 다음, 상기 콘택 홀이 매립되는 콘택 플러그를 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate on which a substructure such as a transistor and a bit line are manufactured, forming a contact hole by etching a selected portion of the interlayer insulating film, and then forming a contact plug in which the contact hole is embedded; 전체 구조 상부에 졸 상태의 실리콘 산화막을 형성하는 단계;Forming a silicon oxide film in a sol state over the entire structure; 상기 졸 상태의 실리콘 산화막을 겔화시킨 후, 초임계 건조하여 에어로겔 실리콘 산화막을 형성하는 단계;Gelling the sol silicon oxide film and then supercritical drying to form an aerogel silicon oxide film; 캐패시터의 하부전극이 형성될 부분의 상기 에어로겔 실리콘 산화막을 식각한 후, 전체구조 상에 폴리실리콘층을 형성하는 단계;Etching the airgel silicon oxide layer of the portion where the lower electrode of the capacitor is to be formed, and then forming a polysilicon layer on the entire structure; 상기 에어로겔 실리콘 산화막 상부의 상기 폴리실리콘층 표면을 연마하여, 상기 에어로겔 실리콘 산화막 상부를 노출시키는 단계; 및Polishing the surface of the polysilicon layer on the airgel silicon oxide layer to expose the airgel silicon oxide layer; And 상기 노출된 에어로겔 실리콘 산화막을 제거하고, 이로 인하여 캐패시터의 하부전극이 형성되는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.Removing the exposed airgel silicon oxide film, thereby forming a lower electrode of the capacitor. 제 1 항에 있어서,The method of claim 1, 상기 졸 상태의 실리콘 산화막은 TEOS 또는 TMOS을 출발물질로 하고 알코올을 용매로 가수분해 하여 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제 조 방법.Wherein the silicon oxide film in the sol state is formed by using TEOS or TMOS as a starting material and hydrolyzing an alcohol with a solvent. 제 1 항에 있어서,The method of claim 1, 상기 에어로겔 실리콘 산화막은 상기 졸 상태의 실리콘 산화막을 스핀 코팅한 후, 축/중합 반응을 실시하므로써 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.And the airgel silicon oxide film is formed by spin coating the silicon oxide film in the sol state and then performing a axial / polymerization reaction. 제 3 항에 있어서,The method of claim 3, wherein 상기 졸 상태의 실리콘 산화막의 스핀 코팅은 10 내지 50 cp, 1000 내지 5000RPM의 회전속도로 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.Spin coating of the silicon oxide film in the sol state is a capacitor manufacturing method of a semiconductor device, characterized in that performed at a rotational speed of 10 to 50 cp, 1000 to 5000 RPM. 제 3 항에 있어서,The method of claim 3, wherein 상기 졸 상태의 실리콘 산화막은 5000 내지 15000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.And the silicon oxide film in the sol state is formed to a thickness of 5000 to 15000 kPa. 제 1 항에 있어서,The method of claim 1, 상기 에어로겔 실리콘 산화막 형성 후의 초임계 건조는 상기 용매로 사용된 알코올을 건조시키기 위하여 오토클래이브를 이용하여 150 내지 350℃의 온도조건 및 700 내지 1300psi 범위에서 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.Supercritical drying after the formation of the airgel silicon oxide film is carried out in a temperature range of 150 to 350 ℃ and 700 to 1300psi range using an autoclave to dry the alcohol used as the solvent Way. 제 1 항에 있어서,The method of claim 1, 상기 폴리실리콘층은 500 내지 700℃ 범위에서 1500 내지 3000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The polysilicon layer is a capacitor manufacturing method of a semiconductor device, characterized in that to form a thickness of 1500 to 3000Å in the range of 500 to 700 ℃. 제 1 항에 있어서,The method of claim 1, 상기 연마공정은 화학적 기계적 연마방법으로, 1 내지 7psi의 압력과 10 내지 50 RPM의 헤드 회전속도, 10 내지 30 RPM의 플래튼 회전속도로, KOH 또는 NH4OH 배이스 폴리실리콘용 슬러리를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The polishing process is a chemical mechanical polishing method, using a slurry for KOH or NH 4 OH bath polysilicon at a pressure of 1 to 7 psi, a head rotational speed of 10 to 50 RPM, and a platen rotational speed of 10 to 30 RPM. A method for manufacturing a capacitor of a semiconductor device, characterized in that.
KR1019990025767A 1999-06-30 1999-06-30 Method of manufacturing a capacitor in a semiconductor device KR100600291B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025767A KR100600291B1 (en) 1999-06-30 1999-06-30 Method of manufacturing a capacitor in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025767A KR100600291B1 (en) 1999-06-30 1999-06-30 Method of manufacturing a capacitor in a semiconductor device

Publications (2)

Publication Number Publication Date
KR20010004988A KR20010004988A (en) 2001-01-15
KR100600291B1 true KR100600291B1 (en) 2006-07-13

Family

ID=19597690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025767A KR100600291B1 (en) 1999-06-30 1999-06-30 Method of manufacturing a capacitor in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100600291B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003497A (en) * 1997-06-25 1999-01-15 김영환 Capacitor Formation Method of Semiconductor Device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003497A (en) * 1997-06-25 1999-01-15 김영환 Capacitor Formation Method of Semiconductor Device

Also Published As

Publication number Publication date
KR20010004988A (en) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100643426B1 (en) Tapered electrode for stacked capacitors
US7291531B2 (en) Method of fabricating semiconductor device having capacitor
TW564515B (en) Method for forming a storage node of a capacitor
US7964471B2 (en) Methods of forming capacitors
JPH1197537A (en) Formation method for random access memory chip and formation method for device
KR100600291B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100336796B1 (en) Method of preventing hsg from bridging using nitride-spacer
KR960001339B1 (en) Semiconductor memory device and the manufacturing
KR20000044553A (en) Method for fabricating capacitor
KR20000044884A (en) Method for forming capacitor of semiconductor device
KR100305075B1 (en) Formation method of capacitor of semiconductor device
KR100351455B1 (en) Method of forming storge node in semiconductor device
KR100674894B1 (en) Method for storage node separation through second chemical mechanical polishing process
KR100333644B1 (en) A method for forming storage node in semiconductor device using selective hemi-spherical silicon grain
KR0151063B1 (en) Mothod for manufacturing cylinder type storage electrode
JP2001007301A (en) Semiconductor device and manufacture thereof
KR100636675B1 (en) Method of forming of storage node electrode
JPH10223859A (en) Manufacture of semiconductor device
KR100968411B1 (en) Method for fabricating capacitor in semiconductor device
JP3408451B2 (en) Method for manufacturing semiconductor device
KR100300867B1 (en) A method for forming cylindrical storage node in semiconductor device
TW385543B (en) Method for manufacturing stacked DRAM capacitor
JPH11238852A (en) Capacitor of semiconductor device and its manufacture
JPH11330395A (en) Semiconductor device and manufacturer thereof
CN101197310A (en) Method for improving defect of polysilicon

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee