KR100598468B1 - Mpeg코딩된데이터스트림처리시스템및방법,mpeg코딩된입력신호처리시스템및방법 - Google Patents

Mpeg코딩된데이터스트림처리시스템및방법,mpeg코딩된입력신호처리시스템및방법 Download PDF

Info

Publication number
KR100598468B1
KR100598468B1 KR1019970025087A KR19970025087A KR100598468B1 KR 100598468 B1 KR100598468 B1 KR 100598468B1 KR 1019970025087 A KR1019970025087 A KR 1019970025087A KR 19970025087 A KR19970025087 A KR 19970025087A KR 100598468 B1 KR100598468 B1 KR 100598468B1
Authority
KR
South Korea
Prior art keywords
data
memory
information
network
mpeg
Prior art date
Application number
KR1019970025087A
Other languages
English (en)
Other versions
KR980007747A (ko
Inventor
알란 캔필드 바쓰
람 와이-만
웨슬리 베이어 쥬니어 빌리
Original Assignee
톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 filed Critical 톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Publication of KR980007747A publication Critical patent/KR980007747A/ko
Application granted granted Critical
Publication of KR100598468B1 publication Critical patent/KR100598468B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4084—Scaling of whole images or parts thereof, e.g. expanding or contracting in the transform domain, e.g. fast Fourier transform [FFT] domain scaling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/428—Recompression, e.g. by spatial or temporal decimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/25—Management operations performed by the server for facilitating the content distribution or administrating data related to end-users or client devices, e.g. end-user or client device authentication, learning user preferences for recommending movies
    • H04N21/266—Channel or content management, e.g. generation and management of keys and entitlement messages in a conditional access system, merging a VOD unicast channel into a multicast channel
    • H04N21/2662—Controlling the complexity of the video stream, e.g. by scaling the resolution or bitrate of the video stream based on the client capabilities

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

MPEG 디코더를 갖는 텔레비전 수신기는 완전 고선명 디코딩 및 디스플레이 또는 저비용의 저선명 디스플레이용으로 형성될 수 있다. MPEG 디코더(10 내지 33)는 디코더와 디스플레이될 이미지 정보(27)가 유도되는 디코더 프레임 메모리(20) 사이에 수평 디테일 감소(29) 및 데이터 재압축(30)을 선택적으로 채용하는 제어 가능한 듀얼 모드 데이터 감소 네트워크를 사용한다. 데이터 감소 양은 디스플레이 장치의 해상도에 따라, 제작자에 의해 예를 들어 고선명 해상도와 동일하거나 이보다 낮게 선택된다. 프레임 메모리의 크기 또한 제작자에 의해 디스플레이 장치의 해상도에 따라 선택된다.

Description

MPEG 코딩된 데이터 스트림 처리 시스템 및 방법, MPEG 코딩된 입력 신호 처리 시스템 및 방법
본 발명은 고선명 텔레비전(HDTV) 신호를 디지털 처리하기 위한 텔레비전 수신기에 관한 것이다. 특히, 본 발명은 HDTV 및 저비용(reduced cost)의 HDTV 수신기들에 관련하여, MPEG 호환 디코더에 사용하기 위한 메모리 관리 시스템에 관한 것이다.
디지털 기술에서의 빠른 발달들이 고선명 텔레비전(HDTV: high definition television)과 같은 다양한 분야에서 디지털 이미지 신호 처리에 대응하는 발달을 불러일으켰다. MPEG(Motion Picture Experts Group) 신호 압축 표준(ISO/IEC 13818-2, 1994.5.10)은 이와 관련하여 개발되었다. 폭넓게 수용되는 이 이미지 처리 표준은 HDTV 시스템들을 포함하는 위성, 케이블 및 지상 방송 시스템(terrestrial broadcast system)들에 특히 매력적인 것으로 알려졌다.
미국에서 Grand Alliance HDTV로 최근에 제안된 디지털 HDTV 지상 방송 시스템은, MPEG-2 압축 표준을 사용하여 데이터 압축된 고선명(HD) 프로그램 자료의 디지털 방송 표준을 정의한다. Grand Alliance HDTV 시스템의 설명은, 예를 들어 "전국 방송국 연합(National Association of Broadcasters)"의 1994년 회보, 48차 정기 방송 기술 회의 회보(1994. 3. 20-24)에 게재되어 있다. MPEG-2 표준은 텔레비전 수신기와 같은 디스플레이 장치에 의한 재생을 위하여 HD 이미지를 압축해제하기 위하여 요구되는 순서를 정의한다. 지상 방송 표준에서 한정된 바와 같이 HD 이미지를 적절하게 디코딩하기 위하여, MPEG 디코더에 의해 요구되는 메모리는 대략 80메가비츠(Mb)이다. 대략 96Mb의 메모리가 소비자 수신기내에서 요구될 수 있다.
HD 방송 표준은 (수평으로) 라인당 1920 픽셀들 × (수직으로) 1080 라인들의 이미지 해상도를 제공한다. 그러나, HD 신호의 일부 수신기들은 경제성의 이유들로 인해 이 고도(high degree)의 이미지를 상세하게 분해할 수 없는 디스플레이 장치를 사용할 수 있다. 일부 값 싼 수신기들은 완전 HD 해상도보다 상당히 낮은 해상도를 갖거나, 거의 종래의 표준형(SD; standard definition) 텔레비전 수신기의 해상도, 즉 720 픽셀들 × 480 라인들을 가질 수 있다. MPEG 압축 표준, 메인 프로파일에는 수신된 고해상도 HD 압축된 데이터 스트림들로부터 완전 고해상도 HD 이미지들보다 낮게 디코딩하는 원가 절감 규정은 포함되지 않는다. 비록 디스플레이 장치가 고선명 신호원으로부터 얻을 수 있는 수평 및 수직 해상도의 1/2만을 나타낸다 할지라도, MPEG 표준에 따라 적절히 디코딩하기 위해서는 최고 80 Mbits의 메모리가 통상적으로 요구된다.
예를 들어 텔레비전 신호 수신기에서 발견될 수 있는 MPEG 비디오 신호 디코더에서는, 공지된 바와 같이 I, P 및 B 이미지 프레임들을 나타내는 MPEG 코딩된 디지털 데이터 스트림을 디코딩하기 위해 통상적으로 하나보다 많은 이미지 프레임의 메모리가 필요하다. MPEG 데이터 스트림을 디코딩하기 위해서는 3 프레임의 메모리가 일반적으로 필요하다. 기준 I 또는 P 프레임 데이터를 저장하기 위해서는 2 프레임의 메모리가 필요하며, 1 프레임의 메모리가 B 프레임 데이터를 저장하는데 사용된다. 현재, 요구되는 메모리 양의 비용은 아주 크다. 특히 실용적인 비디오 및 텔레비전 가전 제품들에서 메모리를 절약하고 주의 깊게 관리할 필요성은 이러한 제품들의 가격을 적정 레벨로 유지하는데 있어서 중요하다.
본 발명의 원리들에 따라서, 본 발명에서는 저비용의 고선명 시스템들과 같은 가전 제품들, 특히 MPEG 호환 디코더들을 사용하는 가전 제품들에 필요한 메모리를 절약하고 주의 깊게 관리하는 것이 바람직한 것으로 인식된다. 이 점에 있어서, 완전 고선명 디스플레이 시스템들에서 MPEG 디코더들이 반드시 사용되는 것은 아니며, 몇몇 저가의, 저선명의 MPEG 디코더들의 응용들이 완전한 MPEG 디코딩보다 덜 허용될 수 있음이 또한 인식되어야 한다.
본 발명에 따른 시스템에 있어서, 메모리가 MPEG 디코더에 의해 처리된 정보를 저장하고, 미리 결정된 이미지 해상도를 갖는 디스플레이 장치는 그 메모리로부터 유도된 이미지 정보를 디스플레이한다. 그 MPEG 디코더는 데이터가 감소된 정보를 메모리에 제공하는 데이터 감소 네트워크를 포함한다. 상기 데이터 감소 네트워크에 의해 제공된 데이터 감소 양은 관련된 이미지 디스플레이 장치의 이미지 해상도의 함수이다.
본 발명의 기재된 실시예에서, MPEG 디코더를 갖는 텔레비전 수신기는 완전 고선명 디코딩 및 디스플레이 또는 저비용의 저선명 디스플레이용으로 형성될 수 있다. MPEG 디코더는 수평 디테일 감소 및 디코더와 디스플레이될 이미지 정보가 얻어지는 디코더 프레임 메모리간의 데이터 재압축(re-compression)을 선택적으로 채용하는 프로그램 가능한 듀얼 모드 데이터 감소 네트워크(dual-mode data reduction network)를 사용한다. 데이터 감소 양은 수신기 제조자에 의해 선택된 관련된 이미지 디스플레이 장치의 이미지 해상도의 함수이다. 프레임 메모리는 또한 제작자에 의해 디스플레이 장치의 해상도와 호환할 수 있도록 선택된다. 메모리가 디코더의 외부에 위치될 때, 메모리 유니트의 크기는 의도된 시스템의 이미지 해상도와 호환할 수 있도록 편리하게 선택될 수 있다.
도 1은 예를 들어 입력 고선명 비디오 신호를 처리하기 위한 텔레비전 수신기에서 발견할 수 있는 디지털 비디오 신호 처리기의 한 부분을 도시한다. 이 처리기는 아날로그 채널을 통해 표준형 비디오 신호를 수신하고 처리하기 위한 규정을 포함하는 집적 회로 내에 포함될 수 있다. 비디오 처리기는 블록들(10, 12, 14, 16, 18, 20, 22)로 구성되는 종래의 MPEG 디코더를 포함한다. MPEG 인코더 및 디코더는 예를 들어 1991년 10월, 앙(Ang) 등에 의한, "Video Compression Makes Big Gains", IEEE Spectrum에 기재되어 있다.
도 1의 시스템은 앞의 입력 처리기, 예를 들어, 트랜스포트 디코더(transport decoder)로부터 MPEG 코딩된 압축 데이터의 제어된 데이터 스트림을 수신하며, 이는 입력 신호의 복조 후에 데이터 패킷을 분리한다. 이 예에서, 수신된 입력 데이터 스트림은, 미국 고선명 지상 텔레비전 방송 시스템(United States high definition terrestrial television broadcast system)을 위해 Grand Alliance 규격에서 설명된 바와 같은, 고선명 이미지 자료(1920 × 1088)를 나타낸다. 입력 데이터 스트림은 8 × 8 픽셀들(화소들)을 나타내는 데이터 블록의 형태이다. 이 데이터는 압축되고 코딩된 인트라프레임(intraframe) 및 인터프레임(interframe) 정보를 나타낸다. 인트라프레임 정보는 I-프레임인 앵커(anchor) 프레임들을 포함한다. 인터프레임 정보는 인접 화상 프레임들 사이의 이미지 차를 나타내는 예측 움직임 코딩된 잔여 이미지 정보를 포함한다. 인터프레임 움직임 코딩은 처리되는 현재 블록과 이전에 재구성된 이미지의 블록 사이의 오프셋(offset)을 나타내는 움직임 벡터들을 생성하는 것을 포함한다. 현재 및 이전 블록들 사이의 최상의 매치(match)를 나타내는 움직임 벡터가 코딩되고 전송된다. 또한, 각 움직임 보상된 8 × 8 블록과 이전에 재구성된 블록간의 차(잔여)는 전송되기 전에 DCT 변환, 양자화 및 가변 길이 코딩된다. 이 움직임 보상된 코딩 처리는 상술한 앙(Ang) 등에 의한 문헌을 포함하는 각종 간행물들에서 보다 상세하게 설명된다.
MPEG 디코더는 저비용의 수신기들에서 고선명 이미지 시퀀스들을 디코딩하는데 필요한 메모리 양의 상당한 감소를 허용하는 감소된 메모리 동작 모드들을 나타낸다. 이후 설명되는 바와 같이, 이들 모드들은 메모리에 저장될 비디오 프레임들을 압축하는 단계, 디코더 루프 내에서의 픽셀 데이터를 선택적으로 수평 필터링하는 단계 및 데시메이팅하는 단계를 포함한다. 예를 들어 한 모드에서, 이 시스템은 앵커 프레임 압축을 제공한다. 또 다른 모드에서, 이 시스템은 저역 통과 필터링(low pass filtering)과 다운샘플링(downsampling)에 의한 수평 디테일 감소 이후의 압축을 제공한다. 블록 압축이 데시메이션(decimation) 없이 사용될 수 있지만, 데시메이션이 없는 수평 데시메이션은 본 시스템에서 권장되지 않는다. 압축 및 데시메이션은 2배의 메모리 감소를 실현하지만, 압축이 수평 데시메이션보다는 양호한 화상을 생성한다. 디코더 루프에서의 임의의 처리(즉, 압축 및 데시메이션)는 아티팩트(artifact)들을 발생시킬 수 있다. 압축에 선행한 데시메이션이 바람직하지만, 일부 시스템들에서는 압축이 데시메이션에 선행할 수도 있다.
입력 압축된 픽셀 데이터 블록들은 유니트(12)에 의해 가변 길이 디코딩되기 전에 유니트(10)에 의해 버퍼링된다. 버퍼(10)는 메인 레벨, 메인 프로파일 MPEG 데이터 스트림의 경우에 1.75 Mbits의 저장 용량을 나타낸다. 유니트(12)로부터 디코딩되고 압축된 데이터는 가산기(18)의 한 입력에 인가되기 전에 역 양자화 유니트(14)와 역 이산 코사인 변환(DCT) 유니트(16)에 의해 압축해제된다. 유니트(16)가 전체 역 DCT 처리를 사용하는 것을 주목해야 한다. 본 발명자들은 어떠한 DCT 계수도 폐기하지 않는 것을 예를 들어, DCT 계산 부하(DCT computational load)를 줄이기 위한 필터링 기술로는 받아들이고 있지 않기 때문에, 어떠한 DCT 계수도 폐기되지 않는다. 데시메이션 전의 필터링(도 10에 도시된 바와 같이)이 바람직하다. 수평 및 수직 데시메이션과 유사한 DCT 계수의 드로핑(dropping)은 압축의 원래 형태(crude form)이고 필터링과는 동일하지 않으며, 적절한 필터링을 어렵게 하거나 불가능하게 한다.
역양자화기(14)의 양자화 단계 크기는 평탄한 데이터 흐름을 보장하기 위하여 버퍼(10)로부터의 신호에 의해 제어된다. 디코딩된 움직임 벡터들은 이하에서 설명되는 바와 같이, 디코더(12)로부터 움직임 보상 유니트(22)에 제공된다. 디코더(12)는 또한 공지된 바와 같은 인터/인트라 프레임 모드 선택 제어 신호를 생성하고, 이 제어 신호는 도면을 간략하게 하기 위하여 도시되지 않았다. 유니트들(12, 14, 16)에 의해 수행되는 동작은 송신기에서의 인코더에 의해 수행된다. 도 1의 MPEG 디코더는 이하에서 간략히 설명되는 공지된 MPEG 처리 기술을 사용하여 수신된 이미지를 재구성한다.
유니트(16)로부터의 잔여 이미지 데이터를 비디오 프레임 메모리(20)의 콘텐츠에 기초하여 움직임 보상 유니트(22)의 출력에서 제공되는 예측 이미지 데이터와 합산함으로써, 재구성된 픽셀 블록이 가산기(18)의 출력에서 제공된다. 픽셀 블록들의 프레임 전체가 처리되었을 때, 그 결과로 얻어진 재구성된 이미지는 프레임 메모리(20)에 저장된다. 인터프레임 모드에서, 디코더(12)로부터 얻어진 움직임 벡터들은 유니트(22)로부터의 예측 블록의 위치를 제공하는데 사용된다.
가산기(18), 메모리(20) 및 움직임 보상 유니트(22)를 포함하는 이미지 재구성 처리는 다행스럽게 블록에 기초한 압축기(30)와 수평 디테일을 감소시키는 픽셀 데시메이션 유니트(29)의 사용으로 인해, 필요한 메모리를 상당히 감소시킨다. 프레임 메모리(20)의 크기는 유니트(30)에 의해 수행되는 압축과 유니트(29)에 의해 수행되는 픽셀 데시메이션의 함수로서, 25%, 50% 또는 이 이상 감소될 수 있다. 유니트들(32, 33)은 유니트들(30, 29)에 의해 각각 수행되는 기능의 역을 수행한다. 유니트들(29, 30)의 부가적인 디테일은 다음의 도면들에 관련하여 설명될 것이다.
본 발명자들은 고선명 신호를 처리하기에 적절한 MPEG 디코더의 모든 응용들이 실제로 완전 고선명 디스플레이 시스템에서 사용되는 것은 아님을 인식하였다. 이러한 디코더 회로의 일부 저가의 응용들이 완전한 MPEG 디코딩보다는 덜 허용될 수 있을 것이다.
본 실시예에서, 비디오 프레임 메모리(20)는 MPEG 디코더와 도 1에 도시된 관련된 소자들(10 내지 34)을 포함하는 집적 회로 외부에 위치한다. 디스플레이 처리기(26)는 MPEG 디코더 집적 회로 상에 있지 않는 일부 소자를 포함할 수 있다. 이와 같은 외부 메모리 장치의 사용은 수신기가 고선명 데이터 스트림을 수신할 때, 수신기의 의도된 사용, 즉 완전 고선명 디스플레이 또는 해상도가 감소된 디스플레이에 호환될 수 있도록, 수신기의 제작자가 실용적인 크기로 만들어진 메모리 장치를 선택할 수 있게 한다. MPEG 디코딩에 통상적으로 사용되는 큰 양의 메모리는 현재 실제 문제로서 메모리를 디코더 집적 회로 외부에 위치시키는 것을 필요로 한다. 기술에서의 다른 발전들이 메모리가 MPEG 디코더 소자들과 동일한 집적 회로 상에 위치되도록 허용할 수 있다. 그러나, 외부 메모리 장치의 사용은 이하에서 기재되는 바와 같이, 제작자에게 디스플레이 해상도와 일치하는 메모리 크기를 선택할 자유를 제공한다.
실제로, 수신기 제작자는 수신기를 확장된 특성들을 갖는 값비싼 프리미엄 모델 또는 보다 적은 특성을 갖는 보다 경제적인 모델로 구성할지를 결정할 것이다. 관심이 있는 특성들 중 하나는 디스플레이되는 이미지의 해상도이다. 저비용의 수신기에서, 저비용에 기여하는 인자(factor)들에는 고가가 아닌 해상도가 감소된 이미지 디스플레이 장치와 MPEG 디코더와 관련된 메모리 양이 포함된다.
본 발명의 원리에 따라서, MPEG 디코더와 관련된 회로는 HD 디스플레이가 소망될 때와 경제성 또는 그 밖의 다른 이유들로 인해 HD 디스플레이 해상도가 요구되지 않을 때의 두 경우에서, 수신된 고선명 데이터 스트림의 감소된 메모리 디코딩의 사용을 가능케 한다. 저비용의 수신기 모델의 경우에, 제작자는 경제적인 척도로서, 적은 디코더 메모리 또는 감소된 해상도의 이미지 디스플레이 장치 또는 이 둘 모두를 전형적으로 사용할 것이다. 본 발명에 의하면, 하나의 MPEG 디코더 구성(즉, 단일 집적 회로 설계)은 유리하게 상당한 비용 절감을 실현하기 위하여, 하나보다 많은 수신기 구성으로 사용될 수 있다.
수적인 예들에 대한 다음의 설명은 본 발명의 이해를 용이하게 할 것이다. 1920 × 1088의 고선명(HD) 이미지 시퀀스의 통상적인 MPEG 디코딩은 적어도 80 Mbits의 메모리를 요구하는 것으로 도시될 수 있다. 이는 포워드 앵커 프레임, 백 워드 앵커 프레임 및 디스플레이를 위한 디코딩된 프레임을 저장하기 위한 것이고, 압축된 데이터 비트 버퍼에 대해 8 Mbits를 허용한다. 실제로 5개의 16 Mbits 메모리 장치들의 사용을 요구하는 80 Mbits의 메모리 시스템을 구성하기는 어려우며, 각 Mbit는 220즉 1,048,576 비트를 포함한다. 대부분의 메모리는 화상 데이터를 저장하는데 사용되고, 압축된 비디오 비트 스트림 데이터를 저장하기 위해서는 적은 양이 요구된다.
이 예에서, 메모리 요구는 압축기가 데이터를 25% 압축할 때 64 Mbits로 줄어들고, 데이터가 50%로 압축될 때 훨씬 더 경제적인 48 Mbits로 줄어든다. 25%의 압축율은 완전 HD 이미지 디스플레이와 관련되고, 압축이 없는 전체 MPEG 디코딩과는 사실상 구별할 수 없을 것이다. 50%의 압축에 대해서는, 숙달된 관찰자는 거의 눈에 띄는 아티팩트들을 발견할 수 없을 수 있다. 어느 한쪽의 경우든, 디코딩된 이미지 시퀀스는 완전 HD 해상도 이미지 디스플레이 장치에 의해 디스플레이에 대해 완전 1920 × 1088 HD 해상도를 나타낼 것이다.
그러나, 일부 경우들에서, 수신기 모델이 완전 HD 해상도 능력보다는 작은 해상도 능력을 갖는 고가가 아닌 디스플레이 장치를 사용할 때, 완전 HD 이미지 해상도는 필요하지 않다. 이와 같은 경우에, 완전 HD 해상도 이미지를 디스플레이하지 않고 HD 정보를 수신하고 디코딩하는 것이 바람직하다. 이와 같은 수신기에서, 디코더 메모리 요구들을 상당히 감소시키기 위하여, 데시메이터(29)와 압축기(30) 모두가 사용될 수 있다. 예를 들어 데시메이터(29)는 데이터를 2인자만큼 수평으로 데시메이트할 수 있고, 압축기(30)는 데시메이트된 데이터를 50%만큼 압축할 수 있다. 이로 인해 디코더에 필요한 메모리는 32 Mbits로 상당히 감소되게 된다. 이 경우에서, 디스플레이 이미지는 960 × 1088 해상도를 나타내고, 이는 1H 또는 2H 수신기 응용에 충분하다. 따라서 완전 HD 이미지 데이터 스트림을 디코딩할 수 있는 값싼 수신기는 32 Mbits의 MPEG 디코더 메모리만을 사용하여 구성될 수 있다.
기재된 시스템은 유리하게 두 모드들의 감소된 메모리 동작을 제공한다. 제 1 모드는 논의된 바와 같이 유니트(30)를 사용하는 앵커 프레임(I-프레임 및 P-프레임) 압축을 포함한다. 유니트(29)에 의해 수행되는 수평 디테일 해상도 감소(horizontal detail resolution reduction)는 디코더에 필요한 메모리를 감소시킬 수 있는 제 2 모드를 나타낸다. 유니트(29)는 수평의 저역 통과 필터링 이후 2인자만큼 수평 픽셀을 데시메이트한다(다운샘플한다). 수직 디테일 감소(vertical detail reduction)는 이 실시예에서 사용되지 않는다. 유니트(30)에 의해 제공된 압축과 결합될 때, 상당히 감소된 디코더 메모리로 수신된 고선명 입력 정보의 디코딩이 달성될 수 있다.
단일 MPEG 디코더가 고선명 데이터 스트림을 다른 이미지 해상도 또는 품질로 디코딩하기 위해 다른 메모리 양을 사용하도록 하는 기재된 시스템은 멀티플렉서/디멀티플렉서(31)와 조합하여 상기 기재된 바와 같이 압축기(30)와 데시메이터(decimator)(29)의 사용에 의해 용이하게 된다. 유니트(31)는 적응형 디코더-메모리 인터페이스로서 동작한다. 192 비트 폭의 내부 메모리 데이터 버스가 도 12에 도시된 바와 같이 메모리 인터페이스(31)의 입력에 제공된다. 버스의 폭과 버스 동작 주파수는 완전 고선명 MPEG 디코딩에 이용할 수 있는 대역폭을 결정한다. 이 폭의 데이터 버스는 현재 기술의 능력 내에 있으며, 40 MHz의 통상적인 동작 속도를 요구한다. 이 예에서, 멀티플렉서(31)의 출력을 메모리(20)에 접속하는 양 방향 외부 메모리 버스는 96 비트의 유효 비트 폭을 갖고, 상술한 바와 같이 수신기의 동작 구성에 따라, 프로그램 가능한 비트 폭들로서 96, 64, 48 또는 그 이하 중 어느 것이 데이터용으로 사용된다.
외부 메모리 버스와 내부 메모리 버스 사이의 인터페이스는 멀티플렉서(31)를 사용함으로써 내부 메모리 버스에서 외부 메모리 버스로 이동하게 된다. 메모리(20)로의 액세스는 192 비트의 정수 배로 규정된다. 이전에 언급한 바와 같은 이미지 품질의 다른 레벨에 대한 수신기 구성에 따라 압축기(30)로부터 메모리(20)에 기록될 데이터는 유니트(31)에 의해 192 비트에서 외부 메모리 버스(96, 64, 48 또는 32 비트)의 목표 폭으로 디멀티플렉싱된다. 메모리(20)에서 압축해제기(32)로 독출될 데이터는 유니트(31)에 의해 외부 버스 폭에서 192비트의 내부 버스 폭으로 멀티플렉싱된다.
수신기 구성에 따라 디스플레이된 이미지 관련된 해상도를 지원하기 위하여 다른 양의 시스템 대역폭이 요구된다. 보다 넓은 대역폭은 보다 넓은 데이터 경로들을 사용함으로써 얻어진다. 그러므로, 다른 메모리 데이터 경로 폭은 다른 시스템 구성과 이미지 해상도에 요구된다. 내부 메모리 버스 데이터 경로가 (외부) 메모리 버스 데이터 경로의 정수배이므로, 내부 메모리 경로에 대한 클럭 레이트는 항상 외부 메모리 경로에 대한 클럭 레이트보다 낮다. 내부 데이터 워드는 항상 정수의 외부 데이터 워드로부터 구성될 수 있다. 유사하게, 정수의 외부 데이터 워드들은 내부 데이터 워드로부터 생성될 수 있다.
도 12와 관련하여 설명되는 바와 같이, MPEG 디코더가 고선명 수신기 또는 어느 정도 감소된 해상도를 갖는 수신기 내에 위치하는지에 따라 유니트들(29 내지 34)은 국부 마이크로프로세서에 의해 제어된다. 마이크로프로세서는 유니트(30)에 의해 수행된 압축 양과 데시메이터(29)가 인에이블되는지(데이터를 다운 샘플링하는 것) 또는 바이패스(다운샘플링 없이 데이터를 가산기(18)에서 압축기(30)로 전달하는 것)되는지 여부를 결정하도록 프로그램된다. 마이크로프로세서는 또한 멀티플렉서(31)에게 유효한 96 비트 폭의 메모리 경로로부터 특정 수신기 구성에 필요한 메모리 데이터 경로 폭, 예를 들어 96, 64 또는 이 이하의 비트 폭 경로를 선택하도록 지시한다. 이 시스템은 데시메이션 및 압축 기능들을 디스에이블 또는 바이패스하도록 적절한 소프트웨어 제어 메카니즘들을 사용함으로써 메모리 감소 없이 완전 고선명 MPEG 디코딩을 제공한다.
메모리 장치(20)의 감소된 메모리 요건들의 도식적인 표현이 도 2에 도시되었다. 설명을 간략히 하기 위하여 다음 설명에는 유니트(30)가 단독으로 압축을 행하는 것이 제공된다. 도 2에서, 좌측의 메모리 맵은 전체 크기의 메모리 내의 픽셀 블록들의 매핑을 나타낸다. 우측의 맵은 50% 더 적은 메모리가 유니트(30)에 의해 압축된 블록을 저장하는데 어떻게 사용되는지를 도시한다. 도 3에 도시된 압축 네트워크의 다음의 설명으로부터 알 수 있는 바와 같이, 각 블록(예를 들어, 블록 C)은 전체 크기의 메모리 또는 이 이하의 메모리에 통상적으로 요구되는 공간의 50% 내에 부합되도록 보장된다. 즉, 유니트(30)에 의해 제공되는 압축은 50% 또는 이 이상이다. 이 예에서, 압축 이후에 남아 있는 임의의 사용되지 않은 메모리 공간은 사용되지 않은 채로 남게 되어, 임의의 블록의 데이터의 시작 위치는 알려진 위치 또는 시작 어드레스가 되게 된다.
전체 크기 메모리에서, 비디오 프레임 픽셀들과 메모리 픽셀 어드레스들 사이에 고정된 매핑으로 인하여, 임의의 특정 픽셀이 위치될 수 있고 액세스될 수 있다. 감소된 크기의 메모리에서는 픽셀 단위의 매핑은 나타나지 않는다. 대신에, 픽셀 블록은 메모리로 매핑된다. 특정 블록 내로부터 특정 픽셀이 요구되면, 전체 블록의 데이터를 액세스할 필요가 있을 수 있다. MPEG 디코딩에 필요하지 않은 임의의 메모리 공간은 예를 들어 온-스크린 디스플레이, 마이크로프로세서 RAM, 트랜스포트 버퍼들 또는 다른 특정 버퍼들과 같은 다른 목적에 이용할 수 있다.
도 1을 다시 참조하면, 데이터를 메모리(20)에 저장하기 전에 압축기(30)의 사용은 움직임 보상 처리 루프 내의 유니트(22) 전에 데이터가 압축해제되는 것을 요구한다. 이것은 블록에 기초한 압축해제기(32)에 의해 이루어지고, 이 압축해제기는 압축기(30)와는 역의 동작을 나타낸다. 블록에 기초한 디스플레이 압축해제기(34)는 유니트(32)와 유사하고, 디스플레이 처리기(26)에 전달되기 전에 저장된 픽셀 블록을 압축해제한다. 처리기(26)는 예를 들어, NTSC 코딩 네트워크, 디스플레이를 위해 픽셀 데이터를 조정하는 회로 및 예를 들어 키네스코프(kinescope)와 같은 이미지 재생 장치(27)에 비디오 신호를 제공하기 위한 디스플레이 구동 네트워크를 포함할 수 있다. 유사하게, 다운 샘플링 유니트(29)가 메모리(20) 이전에 인에이블될 때, 메모리(20)로부터의 데이터는 움직임 보상 처리 루프 내의 유니트(22) 이전에 업샘플링된다. 이것은 수평 업샘플링 유니트(33)에 의해 이루어지고, 이 유니트는 유니트(29)와는 역의 동작을 나타낸다. 디스플레이 장치(27)는 완전 고선명 이미지 해상도를 나타낼 수 있다. 대안적으로, 완전 고선명 이미지 해상도 보다 낮은 값싼 이미지 디스플레이 장치가 보다 경제적인 수신기 설계에서 사용될 수 있고, 이 경우에 데이터 감소 네트워크(29, 30)가 프로그램되고, 메모리(20)의 크기는 이전에 논의된 바와 같이 선택된다.
I-프레임들과 같은 저장된 앵커 프레임들로부터의 데이터는 입력된 압축된 데이터 스트림에 수신된 움직임 벡터에 따라 일반적으로 무작위 방법으로 액세스된다. 블록에 기초한 압축 스킴은 프레임 메모리로부터의 픽셀 데이터의 접근 가능성이 정당하도록 유지한다. 8 × 8 픽셀 블록은 개시된 압축 스킴과 잘 부합되는 것으로 밝혀졌다. 보다 큰 픽셀 블록들은 감소된 픽셀 접근 가능성을 희생시켜 복잡한 압축 기술의 사용을 허용한다. 보다 적은 블록들은 압축을 위한 보다 적은 옵션을 희생시켜 픽셀들을 액세스하는데 있어서 보다 미세한 입도(granularity)를 허용한다. 양자화와 변환을 포함하는 다양한 타입의 압축이 특정 시스템의 요건들에 따라서 압축기(30)의 기능을 구현하는데 사용될 수 있다.
사용되는 타입의 압축은 어떤 특성을 나타내는 것이 바람직하지만 반드시 그럴 필요는 없다. 도 2에 도시된 메모리 매핑과 관련하여 논의된 바와 같이, 각 압축된 블록의 위치가 쉽게 결정되도록, 각 블록은 미리 결정된 양(또는 일부 시스템에서는 더 이상)만큼 압축되어야만 한다. 각 블록은 다른 블록과는 독립적으로 압축/압축해제되어야만 한다. 이와 같이, 임의의 블록은 임의의 다른 블록을 판독할 필요가 없이 액세스될 수 있다. 이상적으로는 압축/압축해제 처리는 손실이 없어야만 하지만, 이것은 임의의 크기의 블록에 대해 보장될 수 없다. 이 경우에서, 압축/압축해제 처리는 재생된 이미지에서 불쾌한(objectionable) 아티팩트들을 발생시켜서는 안 된다.
압축기(30)에서 사용하는데 적합한 다양한 압축 기술들 중 하나가 도 3에 도시된다. 이 압축 기술은 고정된 압축 네트워크와 병행하여 다양한 압축 네트워크를 사용한다. 압축 네트워크들은 동일한 픽셀 블록 상에서 동시에 동작한다. 다양한 압축 네트워크는 손실이 없거나 또는 거의 손실이 없다는 장점을 가지며, 이는 바람직한 압축 네트워크이다. 다양한 압축 네트워크가 미리 결정된 원하는 양의 데이터 압축을 얻지 못하면, 고정된 압축 네트워크의 출력이 대신 사용된다. 고정된 압축 네트워크가 원하는 양의 압축을 얻을 수 있지만, 이 네트워크는 손실이 있다는 단점을 갖는다.
도 3에서, 소스(18)(도 1)로부터의 데이터는 병렬의 독립적인 데이터 압축 경로들(314, 320)을 포함하는 데이터 압축 네트워크의 입력 단자(312)에 인가된다. 경로(314)는 실질적으로 무손실 경로이고, 압축된 데이터를 멀티플렉서(MUX)(325)와 비트 카운터(318)의 신호 입력들 중 하나에 제공하는 가변 압축 처리기(316)를 포함한다. 카운터(318)는 유니트(316)에 의해 압축된 각 데이터 블록의 비트 카운트를 모니터링하고, MUX(325)의 제어 입력에 스위칭 제어 신호를 제공한다. 압축 경로(314)의 부가적인 상세 사항이 도시되어 있으며, 도 4와 관련하여 기재될 것이다. 경로(320)는 도 5에 매우 상세하게 도시된 바와 같이, 고정된 압축 처리기(322)를 포함하는 손실이 있는 경로이다. 유니트(322)로부터의 압축된 출력 데이터는 MUX(325)의 다른 신호 입력에 제공된다. MUX(325)는 이후 보다 상세하게 설명되는 바와 같이, 경로(314)로부터의 압축된 데이터 또는 경로(320)로부터의 압축된 데이터를 압축 네트워크의 출력 단자(328)에 제공한다. 출력 압축 데이터는 도 1의 프레임 메모리(20)에 제공된다.
블록에 기초한 압축 네트워크들(314, 320)은 각 픽셀 블록을 독립적으로 압축하고, 본질적으로 각 블록이 미리 결정된 압축 인자 또는 이 이상으로 압축되도록 보장한다. 압축 경로(314) 또는 경로(320)의 출력은 만족할 만한 이미지 품질 및 원하는 압축율(compression factor), 예를 들어 25% 또는 50%를 제공하도록, 메모리(20)의 입력에 대해 선택된다. 50%보다 큰 압축율도 사용될 수 있다. 그러나 압축율이 50%를 초과하지 않으면, 양호한 결과를 생성하는 것이 판정되었다. 25%의 압축율은 이와 같은 압축이 없는 종래의 디코더 처리와 비교하면 본질적으로 동일하다(transparent). 50%의 압축에서의 결과는 동일하지는 않지만 눈에 보이는 결과는 허용될 수 있고, 압축과 메모리 감소가 없는 종래의 디코더 처리와 비교하면 상당히 다르다고 간주되지는 않는다.
압축 네트워크의 다중 경로의 성질은 높은 이미지 품질을 달성하고, 적어도 고정된 압축율이 얻어지도록 보장한다. 다양한 압축 경로(314)는 손실이 없거나 또는 거의 손실이 없는 압축을 나타내지만, 경로(314)에 의해 제공되는 출력 비트 수는 가변적이다. 경로(314)로부터의 압축된 블록 출력 비트 수는 카운터(318)에 의해 모니터링된다. 압축된 블록 비트(314)의 수가 미리 결정된 압축율과 관련된 미리 결정된 목표 비트 카운트보다 적거나 같으면, 경로(314)로부터의 압축된 데이터 출력은 MUX(325)에 의해 선택되고 메모리(20)로 전달된다. 그렇지 않으면, 고정된 압축기(322)로부터의 압축된 블록 출력이 사용된다. 고정된 압축기(322)는 고정된 목표 비트 출력을 생성하기 위하여 양자화를 갖는 손실이 있는 압축 루틴을 사용한다. 압축해제를 손쉽게 하기 위하여, 각 압축된 블록에 대하여, 각 압축 네트워크는 이 블록 상에서 수행된 압축 타입을 나타내기 위하여, 시그널링 정보를 데이터 스트림에 삽입한다. 시그널링 정보는 각 압축된 데이터 블록의 시작부 즉 헤더에 삽입된 하나 이상의 비트가 될 수 있다. 주어진 시그널링 비트와 관련된 블록을 압축하기 위해 사용된 압축과는 역으로 수행하는 압축해제 네트워크(32 및 34)(도 1)에 의해 이 시그널링 비트는 검출된다. 헤더는 양자화 제어 정보와 같은 다른 제어 정보를 포함할 수 있다.
가변 압축은 불쾌한 콘투어링 아티팩트(contouring artifact)들을 회피하기 위해 이미지의 스무드 영역(smooth area)에서 사용되는 것이 바람직하다. 가변 압축기(316)는 양자화를 거의 또는 전혀 사용하지 않으며, 이는 실질적으로 손실이 없는 처리이기 때문에, 이들 영역 상의 이미지 품질은 본질적으로 높게 보장된다. 한편, 고정된 압축기(322)는 상당히 상세한 정보를 포함하는 이미지 영역들 내에서 사용될 수 있다. 그러한 영역들 내의 양자화 잡음은 인지할 수 있을 정도의 에러를 일으키지는 않기 때문에, 경로(320)에서 고정된 압축을 받은 이미지 영역의 인지된 품질은 양호하게 될 가능성이 매우 크다. 그러나, 많은 시스템에서 이렇게 하는 것이 유익하다 하더라도, 이 방법에서 가변 및 고정된 압축을 선택적으로 사용할 필요는 없다. 두 개의 압축 블록들 중 어느 것을 사용하는 지의 선택은 단순히 가변 압축기(316)로부터의 압축 블록의 비트 카운트에 기초한다. 압축기(16)가 원하는 압축을 이루었음을 비트 카운트가 나타내면, 이것이 사용된다. 그렇지 않다면, 압축기(22)가 사용된다.
압축 네트워크(314, 320)에 의해 수행되는 블록에 기초한 압축은 모든 블록의 독립적인 압축과 함께 디코더가 임의의 다른 블록과 관련된 정보를 필요로 함이 없이 모든 블록을 디코딩할 수 있게 한다. 각 블록은 미리 결정된 압축율로 압축되므로, 각 블록의 제 1 픽셀의 메모리 어드레스는 미리 알 수 있다. 그러므로, 각 블록은 임의의 다른 블록과 관련된 정보를 필요로 함이 없이 메모리로부터 액세스될 수 있다. 이러한 관점에서, 영역들은 각 블록에 대해 메모리에 예약됨이 주목된다. 50% 압축의 경우, 각 예약된 영역은 원래의 블록 크기의 1/2이다. 이와같이 각 압축된 블록은 비트가 카운트되고 필요하다면 압축기(322)의 출력이 사용된다는 사실에 기인하여 이를 위해 예약된 메모리 영역 내에 부합된다. 바람직한 압축기(316)가 목표 압축 양보다 큰 압축을 실현하면, 압축기(316)의 출력이 사용되고 예약된 메모리 공간의 일부가 압축된 블록 데이터에 의해 사용되지 않는다. 즉, 각 압축된 블록은 미리 결정된 시작 어드레스로 시작하는 그 예약 메모리 영역을 채우기 시작하여 그 블록에 대해 예약된 최종 어드레스보다 낮은 어드레스까지 지속한다. 이 처리는 도 2와 관련되어 설명된다.
블록에 기초한 압축은 두 가지 결과가 특성상 경합된다 할지라도, 높은 압축 효율을 얻을 수 있고 또한 픽셀 블록의 각 픽셀에 쉽게 액세스할 수 있는 것이 바람직하다. 즉, 높은 압축 효율은 큰 블록 크기를 필요로 하고, 반면 픽셀에 대한 쉬운 액세스는 적은 블록 크기를 필요로 한다. 이들 특성 모두 8 × 8 픽셀들과 16×4 픽셀들의 픽셀 블록 크기로 실질적으로 얻어질 수 있다. 이전에 언급한 바와 같이, 블록들은 유니트(10)에서 요구되는 N × N 픽셀 크기들로 형성될 수 있다.
이 예에서, 각 필드에 기초한 픽셀 블록은, 도 6에 도시된 바와 같이, 왼쪽에서 오른쪽으로 아래쪽 방향으로 래스터(raster) 방식으로 주사된다. 도 4와 도 5에 각각 도시된 바와 같은 지연 소자들(452 내지 456)과 지연 소자들(552 내지 556)을 사용하여, 설명되는 바와 같이, 이 주사는 두 유니트들(316, 322)에서 이루어진다. 가변 압축 네트워크는 도 4에 도시된다. 공지된 기술들을 사용하는 차 신호(잔여)를 생성하기 위하여, 이 네트워크는 적응형 예측을 갖는 DPCM 루프를 사용한다. 이 차는 가변 길이 코딩되고, 원하는 압축율이 현재 블록에서 달성되었는지의 여부를 나타내기 위하여, 그 결과로 얻어진 코딩된 차 비트의 수가 모니터링된다.
도 4에서, 차 네트워크(differencing network)(442)는 유니트(442)의 비반전 입력(+)에 인가된 입력 픽셀 값들과 유니트(442)의 반전 입력(-)에 인가된 예측 픽셀 값들간의 차(잔여)를 나타내는 출력을 생성한다. 예측된 값은 디퍼렌서(differencer)(442), 가변 길이 코더(444) 및 가변 길이 디코더(446)를 포함하는 DPCM 처리 루프를 사용하여 얻어지고, 이 처리 루프는 유니트(444)에 의해 수행되는 코딩 동작과는 역의 동작을 수행한다. 가변 길이 코더는 선택적인 높은 해상도의 양자화기와 손실이 없거나 거의 손실이 없는 압축을 위한 엔트로피 인코더(entropy encoder)(예들 들어, 허프만 코더(Huffman coder))를 포함할 수 있다. 가변 길이 디코더는 역 양자화기와 엔트로피 디코더를 포함한다. 역으로 디코딩된 유니트(446)로부터의 출력은 예측기(predictor)(450)와 관련된 픽셀 지연 소자들(452, 454, 456)을 포함하는 예측 네트워크로부터의 출력을 갖는 유니트(448)에서 합산된다. 이들 소자들은 각각 1, 7 및 1 픽셀의 지연을 제공한다. 유니트(450)로부터 출력되는 예측된 픽셀 값은 가산기(448)와 디퍼렌서(442)의 입력들에 인가된다.
도 7은 예측 처리와 DPCM 네트워크의 코딩 동작과 관련된 네 개의 픽셀들(A, B, C, X(예측될 픽셀))의 그룹의 배열 예를 도시한다. 이 픽셀의 그룹은 도 6에 도시된 픽셀 블록에서 참조된다. 이 예에서, 픽셀(B)은 픽셀(C)에 대해 한 픽셀 간격만큼, 픽셀(A)은 픽셀(B)에 대해 7개의 픽셀 간격만큼, 픽셀(X)은 픽셀(A)에 대해 한 픽셀 간격만큼 지연된다. DPCM 예측 처리는 공지된 것으로 후속하여 설명된다. 가변 길이 코더(444)의 출력으로부터의 압축된 픽셀 데이터는 도 3의 MUX(325)에 제공되기 전에 유니트(460)에 의해 버퍼링된다. 버퍼(460)는 전체 블록이 처리될 때까지 가변 압축 처리의 출력을 저장하고, 이 때에 목표 압축율(target compression factor)에 도달했는지의 여부가 결정될 수 있다.
코더(444)로부터의 각 압축 블록 출력의 비트 카운트는 비트 카운터(418)에 의해 모니터링되고, 이는 몇 개의 공지된 기술들 중 임의의 것에 의해 구현될 수 있다. 각 픽셀 블록이 가변적으로 압축된 후, 압축된 비트 카운트가, 소정 양의 압축에 도달했고 가변 압축기에 의해 초과되었음을 나타내는, 미리 결정된 임계값 이하라면, 카운터(418)는 제어 출력 신호를 제공한다. 이 제어 신호는, MUX(325)가 가변 길이 압축기로부터의 출력을 이용 네트워크에 전송하도록 하기 위하여, MUX(325)의 스위칭 제어 입력에 인가된다. 그렇지 않다면, 고정된 길이 압축기로부터의 압축된 블록 출력(동일 픽셀 블록에 대해)은 이용 네트워크로 전송된다.
고정된 압축 네트워크는 도 5에 도시되었다. 이 네트워크는 또한 가변 압축기의 경우와 같이, 적응 예측을 갖는 DPCM 루프를 사용한다. 도 5에서, 소자들(548, 550, 552, 554, 556)은 도 4의 대응하는 소자와 동일한 기능을 수행한다. 디퍼렌싱 네트워크(differencing network)(542)는 잔여 픽셀 값을 생성하기 위해 도 4의 유니트(442)와 동일한 목적의 역할을 하지만, 이하에 기재되는 바와 같이, 그 내용이 약간 다르다.
고정된 압축 네트워크는 DPCM 처리의 결과로서 유니트(542)의 출력에서 제공되는 차(잔여) 픽셀 값들의 비선형 양자화를 사용한다. 유니트(542)의 비반전 입력(+)은 64-픽셀 지연 소자(555)에 의해 64 픽셀 간격만큼 지연된 입력 픽셀 값들을 수신한다. 유니트(542)의 반전 입력(-)은 예측기(550)로부터의 예측 픽셀 값을 수신한다. 유니트(542)로부터 출력된 잔여 픽셀 값은 유니트들(556, 558)에 의해 양자화 및 역양자화된다. 유니트(556)에 의해 제공되는 양자화는 고정되고 원하는 고정된 데이터 압축 양을 보장한다. 예를 들어, 8비트 데이터 워드의 50% 압축을 얻기 위하여, 유니트(556)는 최종 4개의 최하위 비트를 제거한다. 고정된 압축 양은 원하는 양의 압축보다 낮지 않다. 유니트들(556, 558)은 각 픽셀 블록에 대해 최소 및 최대 픽셀 값을 결정하는 Min/Max 비교 네트워크(560)의 제어 하에서 동작한다.
양자화기(556)는 또한 고정된 양자화기 규칙을 사용하도록 배열될 수 있다. 그러나, 처리되는 블록과 관련된 최소 및 최대 픽셀 값에 따른 양자화기 규칙을 적용하는 것이 보다 효율적이다. Min/Max 비교 유니트(560)는 이들 값을 결정한다. 소자(555)는 블록의 제 1 픽셀이 처리되기 전에 시험될 주어진 블록의 64 픽셀들 전부의 최소 및 최대값에 필요한 시간 지연을 제공한다.
도 3을 다시 참조하면, 압축기(322)는 고유 지연을 갖지 않지만, Min/Max 비교 및 지연 소자(555)(도 5)의 조합은 압축기(322)가 한 블록의 지연을 나타내도록 야기하고, 이는 가변 압축 경로에 의해 나타난 한 블록 지연과 부합된다. 고정된 길이의 압축 네트워크는, 그 블록의 최소 및 최대 픽셀 값을 결정하기 위하여, 각 8×8 픽셀 블록의 64 픽셀 값의 각각을 두 번 평가한다. 이 처리는 소자(555)에 의해 제공된 64 픽셀(한 블록) 지연에 의해 촉진된다. 최소 및 최대 값은 처리되는 각 블록에 사용될 비선형 양자화 규칙들 사이에서 적응적으로 선택하도록 사용된다. 각 블록을 두 번 평가하기 위해 필요한 두 번의 경로 접근은 가변 압축기가 소망하는 압축을 달성하였는지 여부를 결정할 때, 가변 압축 경로의 버퍼(460)에 의해 한 블록 레이턴시(latency)가 나타나기 때문에, 시스템에 부가적인 레이턴시를 부가하지 않는다.
상기 언급한 바와 같이, 압축기(316 및 322)가 병렬로 배열되고 고정된 압축기가 Min/Max 비교를 채용할 때, 압축기(322) 내에서 한 블록의 지연이 발생한다. 가변 압축기(316)는 고유의 한 블록 지연을 갖지 않아, 비트 버퍼(460)는 압축기(322)의 출력을 기다리기 위하여, 비트를 한 블록 시간만큼 길게 유지한다. 고정된 압축기(322)가 Min/Max 비교를 사용하지 않는다면, 압축기(322)는 한 블록 지연을 나타내지 않는다. 가변 압축기(316)는 버퍼(460)로 인한 고유한 한 블록 지연을 나타내지 않는다. 버퍼(460)는 가변 또는 고정 압축 출력 중 어느 것이 사용되는지를 결정하기 전에, 압축기(316)의 비트를 저장한다. 비트 카운터(318)는 가변 및 고정된 압축 네트워크들이 병렬로 배열될 때, 어느 출력이 사용되는지를 결정한다.
그러나, 압축기들(316, 322)은 도 8에 도시된 바와 같이 병렬로 배열될 필요는 없다. 이 경우, 압축기(316)는 우선 픽셀 블록을 처리하고, 동시에 Min/Max 비교 유니트(560)는 이전에 설명한 바와 같이 최소 및 최대 픽셀 값들을 결정한다. 한 블록 지연 이후, 비교기(316)가 목표 압축을 이루었는지 여부를 알 수 있고, 이에 의해 고정된 압축기(322)가 이 블록을 처리할 필요가 있는지의 여부를 알 수 있다. 가변 압축기(316)가 목표 압축율을 이루었다면, 가변 압축된 블록을 프레임 메모리에 출력한다. 그렇지 않으면, 유니트(322)는 이 블록을 압축한다. 압축기들(316, 322)은 유사한 구조와 기능 소자들을 포함할 수 있고, 이 구현은 유니트(316)에서의 가변 압축에 사용되는 이와 같이 유사한 소자가 유니트(322)에서의 고정된 길이의 압축을 위하여 다시 사용되도록 한다.
도 5의 양자화기(556)에 대한 양자화기 규칙을 적응적으로 변화시키는 것이 본질적인 것은 아니다. 단순한 선형 양자화가 사용될 수 있다. Min/Max 픽셀 값에 따른 적응형 양자화기 규칙은 손실 양을 감소시킨다. 최소 및 최대 픽셀 값을 찾기 위하여 각 블록은 한 번 주사된다. 이들 값에 대한 지식은, 제 1(잔여) 값이 양자화되기 전에 적절한 양자화 규칙이 선택되도록 한다. 소자(555)는 양자화기 규칙이 확립될 때까지 제 1 픽셀을 지연시키고, 이 규칙은 또한 역-양자화기(558)에 의해서도 사용된다. 이것은 사용되는 양자화기 규칙의 압축해제 기능을 알리기 위하여, 시그널링 비트가 데이터 스트림에 부가되는 것을 요구할 수 있다.
양자화기는 어드레스를 나타내는 유니트(542)로부터의 출력 비트를 갖는 룩업(look-up) 테이블의 형태로 간주될 수 있다. 양자화기(556)는 50% 압축의 경우 4비트의 데이터를 출력한다. 양자화기(556)의 출력은 유니트(542)의 출력에 근접시키기(approximate) 위하여 유니트(558)에 의해 사용되는 인덱스이다. 유니트(558)로의 입력이 단지 4 비트의 데이터라면, 16개의 데이터 조합들만이 가능하고, 반면 유니트(542)는 256개까지의 가능한 출력들을 제공할 수 있기 때문에, 이것은 손실이 발생할 수 있는 곳이다. 도 5의 고정된 압축 네트워크는 출력 버퍼를 필요로 하지 않는다.
이 실시예에서, 동일한 DPCM 예측 코딩 처리가 도 4 및 도 5의 압축 네트워크에 의해 채용된다. 코딩되는 현재의 픽셀은 이전에 코딩된 픽셀을 사용하여 예측되고, 이는 압축해제기들(32, 34)(도 1)에 알려진다. 이 예측 처리는 도 7을 참조로 설명될 수 있으며, 여기서 픽셀(X)는 예측적으로 코딩된 픽셀 값이다. 픽셀들(A, B, C)은 이전에 예측적으로 코딩되고, 압축해제부에 알려진다. X, Xpred의 예측은, 사용될 알고리즘을 설명하는 다음의 의사(pseudo) 코드에 따라서 A, B, C 값들을 사용한다.
Figure pat00001
값들(e1, e2)은 미리 결정된 임계값들을 나타내는 상수이다. 이 알고리즘은 처리되고 있는 블록의 제 1 행 또는 제 1 열에 위치하지 않은 픽셀만을 위해 사용된다. 일부 예외는 다음과 같이 처리된다, 블록 내의 제 1 픽셀은 임의의 다른 픽셀을 참조함이 없이 매우 정밀하게 코딩되고, 제 1 행 내의 픽셀은 예측기(predictor)로서 픽셀 값(A)을 사용하고, 제 1 열 내의 픽셀은 예측기로서 픽셀 값(B)을 사용한다. 기본적으로, 이 알고리즘은 가장자리를 검출하기 위해 시도된다. 제 1 경우에서, 수직 가장자리는 픽셀들(C, B)사이와 픽셀들(A, X)사이에서 제안된다. 이와 같이, B는 최상의 예측기이다. 제 2 경우는 A와 C 사이 및 B와 X 사이의 수평 가장자리를 제안한다. 이와 같이, A는 최상의 예측기이다. 제 3 경우에서, 명백한 가장자리가 발견되지 않는다. 이 경우에, A와 B 모두 동일하게 양호한 예측기가 되어, 이들의 평균값이 사용된다.
도 1의 시스템에서, 유니트(29)에 의해 생성된 수평 디테일 감소는 메모리(20) 내에 저장되는 픽셀 값의 수를 감소시킴으로써 필요한 디코더 메모리를 감소시킨다. 유니트(29)는 데이터를 메모리(20)에 제공하기 전에, 수평 공간 저역 통과 필터와 이에 후속하는 2:1의 수평 데시메이션(다운 샘플링)을 채용한다. 유니트(32)에 의한 압축해제 이후, 메모리(20)로부터의 이미지 정보의 해상도는 픽셀 반복 업샘플링 처리를 사용하여 유니트(33)에 의해 재구성된다. 업샘플링 처리는 압축해제기(26)가 수평 샘플 레이트 변환을 제공하고 또한 요구하기 때문에, 디스플레이 압축해제기(34)와 디스플레이 처리기(26)(도 1) 사이에서는 요구되지 않는다. 저비용의 수신기에 의해 제공되는 감소된 디스플레이 해상도 때문에, 압축해제기(34)와 처리기(26)는 이들 수신기에서 업샘플링을 수행하지 않는 것으로 기대된다. 이와 같은 경우에, 메모리가 절감된 디코딩된 프레임은 표준형 디스플레이 장치보다 더 높은 해상도를 갖는다. 예를 들어, 1920 × 1088 픽셀 비디오 시퀀스를 720 × 480 픽셀로 디코딩하고 디스플레이하기 위하여, 디스플레이 장치는 이미지가 960 × 1088의 해상도(2인자만큼 수평 데시메이팅된)를 갖는 프레임 메모리에 저장되는 것을 필요로 한다. 따라서 압축해제기(34)는 이미지들을 업샘플링할 필요는 없지만, 디스플레이 처리기(26)는 960×1088 해상도 이미지를 디스플레이에 적합할 720×480으로 다운 샘플링해야만 한다.
도 9 및 도 10은 각각 픽셀 데시메이션과 업샘플링 처리에 관련된 소자의 일반적인 배열을 도시한다. 유니트(29)에서, 원래의 픽셀들은 2로 데시메이팅되기 전에 짝수 차수(even order)의 저역 통과 필터(1010)에 의해 먼저 저역 통과 필터링되며, 이에 의해 그 밖의 픽셀 값은 유니트(1012)에 의하여 제거된다. 이 픽셀들은 메모리(20)에 저장된다. 나중에, 메모리(20)로부터의 픽셀 데이터는 공지된 기술을 이용하여 업샘플링 유니트(33)의 소자(1014)에 의하여 반복된다. 유니트(29)가 바이패스(bypass)될 때, 유니트(1010)로의 입력은 마이크로프로세서의 제어 하에서 유니트(29)의 출력에 직접 재라우팅(re-routed)된다. 이 스위칭은 공지된 다양한 기술들에 의하여 구현될 수 있다.
유니트(29)는 수평 및 수직 데시메이션보다는 디코딩 루프 내에서 수평 데시메이션만을 사용함을 주목해야 한다. 수평 데시메이션만의 사용은 인터레이싱된(interlaced) 비디오 필드의 수직 데시메이션에 의해 생성되는 아티팩트들을 유리하게 제거한다. 수평 데시메이션 처리에 의해 어떠한 공간 이동(shift)도 발생하지 않으며, 디코더 루프를 통한 다중 경로에 기인한 저하도 거의 또는 전혀 발생하지 않는다. 이러한 이점은 데시메이션 전의 짝수 차수의 저역 통과 필터(1010)(도 10)를 사용함으로서, 또한 업-컨버젼(up-conversion) 메카니즘으로서 단순한 픽셀 반복 처리를 사용함으로써 얻어진다. 두 개보다 많은 탭들을 갖는 짝수 차수 필터는 매크로 블록의 경계들을 교차시키며, 즉 그러한 저역 통과 필터는 인트라 매크로블록 처리에만 제한되지 않는다. 이는 실제 수평 공간의 저역 통과 필터링(true horizontal spatial lowpass filtering)을 야기한다. 업-컨버젼 처리에 사용된 단순한 픽셀 반복 동작은 일반적으로 인터폴레이터(interpolator)로서 열악한 주파수 응답을 갖는다. 그러나, 주파수 응답의 임의의 저하는 루프를 통한 제 1 경로 상에서 발생한다. 다중 경로들은 픽셀 반복 처리에 기인한 미미한 부가적인 손실을 생성한다.
본 예에서, 필터(1010)는 8-탭의 대칭 FIR 필터이다. 이 필터는 수평 공간 도메인(domain)에서 동작하고, 블록 경계에 걸쳐 필터링한다. 도 9에 도시된 바와 같이 8-탭 필터는 입력에 대해 1/2 샘플 주기만큼 출력 픽셀들의 상대적인 위치를 이동시키는 효과를 갖는다. 또한 도 9에 도시된 바와 같이, 픽셀 반복 업샘플링은 원래의 픽셀들에 대한 다운샘플링된/업샘플링된 픽셀들의 동일한 공간 위치를 유지하는 효과를 갖는다.
디코더 루프를 통한 경로들의 수(이 경우, 2)는 I 또는 P 앵커 프레임들 사이의 B 프레임들의 수에 의해 결정된다. 데시메이션 필터(1012)는 입력 픽셀들(a, b)에 대해, 필터 출력이 (a+b)/2가 되도록 하고, 데시메이션은 그 밖의 픽셀을 드로핑시킴으로써 달성되도록 하는 2-탭 필터(two-tap filter)가 될 수 있다. 이 필터는 블록 경계를 횡단하지 않고, 구현하기 쉬우며, 수평 데시메이션을 행하는데 적합하다.
픽셀 반복 업샘플링이 평균 데시메이션 필터와 결합될 때, 픽셀들은 다중-경로 데시메이션 및 업샘플링 처리에 대해 불변으로(invariant) 유지되기 때문에, 픽셀 반복 업-변환이 사용된다. 따라서, 디코더 루프를 통과하는 다음의 경로들은 픽셀 값을 변화시키지 않는다. 예시적으로, 한 쌍의 픽셀들을 간단히 평균화하는 저역 통과 필터링과 이에 후속하는 데시메이션 및 픽셀 반복은 루프를 통과하는 제 1 시간을 생성한다. 그러나, 제 2 경로에서, (두 픽셀들을 평균화하는) 저역 통과 필터는 한 쌍의 반복된 픽셀들을 평균화한다. 이는 차례로 반복되는 동일한 픽셀을 야기한다. 업샘플링은 중요한 움직임 보상 루프 내에서 이루어지기 때문에, 바람직하게 단순하고 빠른 동작을 나타내야 한다.
도 11을 참조하면, 디스플레이 처리기(26)는 병렬 FIFO 버퍼(1110 및 1112)와 멀티플렉서(1114)를 포함하는 디스플레이 버퍼 네트워크를 통해 압축해제기(decompressor)(34)로부터 입력 데이터를 수신한다. 도 11에서, 블록들(20, 34, 26)은 도 1에서 유사하게 라벨링된 블록들에 대응한다. 이전에 기재된 블록에 기초한 압축/압축해제 동작은 MPEG 디코딩을 지원하기 위해 필요한 메모리 액세스에 잘 부합되고, 디스플레이 처리를 지원하기 위하여 디스플레이 버퍼 네트워크에 의해 보완된다. 디스플레이 버퍼 네트워크는 8 라인 버퍼들(1110, 1112) 중에서 분할된 16 이미지 라인들을 유지한다. 디스플레이 처리를 위한 압축되지 않은 데이터는 멀티플렉서(1114)를 통해 버퍼들 중의 하나로부터 판독되고, 반면 다른 버퍼는 유니트(34)로부터의 압축해제된 데이터로 채워진다. 이러한 예에서, 버퍼들(1110, 1112)은 메모리 유니트(20) 내에 위치된다.
도 12는 텔레비전 수신기에서 실질적인 디지털 신호 처리 시스템의 경우의 도 1의 배치를 도시하고 있다. 이 도면은 지나치게 상세화될 부담을 줄이기 위해 간략화되었다. 예를 들어 도시되지 않은 것은, 다양한 소자들, 판독/기록 제어들, 클록 발생기 네트워크들 및 외부 메모리들에 인터페이싱하기 위한 제어 신호들과 관련된 FIFO 입력 및 출력 버퍼들이고, 외부 메모리는 확장된 데이터 출력 타입(EDO; extended data out) 또는 동기(SDRAM) 타입이 될 수 있다.
도 1과 공통인 도 12의 소자들은 동일한 참조 번호로 확인된다. 도 12에 도시된, 소자들(29 내지 34)을 제외한 소자들은, SGS-Thomson Microelectronics社로부터 상업적으로 이용가능한 STi 3500A MPEG-2/CCIR 600 비디오 디코더 집적 회로에서 발견된 소자들에 대응한다. 움직임 처리기(22)는 SGS-Thomson Microelectronics사(社)로부터 상업적으로 이용 가능한 STi 3220 움직임 평가 처리기 집적 회로를 사용할 수 있다. 간략히, 도 12의 시스템은 마이크로프로세서(1220), 내부 제어 버스(1214)에 결합된 버스 인터페이스 유니트(1222) 및 제어기(1226)를 추가적으로 포함한다. 이 예에서, 마이크로프로세서(1220)는 MPEG 디코더를 포함하는 집적 회로의 외부에 위치된다. 192 비트 폭의 내부 메모리 버스(1210)는 논의된 바와 같이 디코더(12), 압축기(30), 압축해제기들(32, 34) 및 멀티플렉서 인터페이스(31)를 통해 외부 프레임 메모리(20)로 그리고 이들로부터의 데이터의 전송로(conduit)이다. 유니트들(30, 32, 34)은 인에이블 및 바이패스(bypass) 제어 신호들을 따라, 제어기(1226)를 통해 마이크로프로세서(1220)로부터 압축 및 압축해제율 제어 신호들을 수신한다. 유니트들(29, 33)은 유사하게 인에이블 및 바이패스 제어 신호들을 수신한다. 마이크로프로세서(1220)는 메모리(20)를 MPEG 디코딩 및 디스플레이 처리를 위한 프레임 저장소, 버퍼, 및 온-스크린 디스플레이 비트 맵 섹션들로 분할한다. 요청 입력(Request input)들을 수신하고, 메모리 어드레스 출력(memory Address output), 판독 인에이블(Read Enable)(Ren) 및 기록 인에이블(Write Enable)(Wen) 출력들뿐만 아니라 인식 출력(Acknowledge output)들을 제공하는 국부 메모리 제어 유니트(1234)도 포함된다. 유니트(1234)는 실시간 어드레스 및 메모리(20)를 제어하기 위한 제어 신호를 생성한다. 출력 클록 신호들(CLKout)은 국부 클록 발생기(도시되지 않음)로부터의 입력 클록 신호들(CLKin)에 응답하여 제공된다. 마이크로프로세서(1220)는 출력 메모리 데이터 버스의 적절한 폭을 선택할 수 있도록 멀티플렉서(31)를 제어하기 위해 수신기의 제작자에 의하여 프로그램된다. 또한, 메모리(20)는 비트 버퍼, 비디오 프레임 저장부, MPEG 디코딩 및 디스플레이 처리를 위한 프레임 저장 버퍼들 및 온-스크린 디스플레이 맵으로 분할된다.
디스플레이 처리기(26)는 이미지 재생 장치에 의한 디스플레이를 위하여 디코딩된 이미지 포맷을 미리 결정된 공통 포맷으로 변환하는데 필요한 수평 및 수직 리샘플링(resampling) 필터를 포함한다. 예를 들어, 이 시스템은 525 라인의 인터레이싱(interlaced), 1125 라인의 인터레이싱 또는 720 라인의 순차 주사(progressive scan)같은 포맷들에 대응하는 이미지 시퀀스를 수신하고 디코딩할 수 있다. 텔레비전 수신기는 모든 수신된 포맷들에 대해 공통의 디스플레이 포맷을 사용할 수 있을 것이다.
외부 인터페이스 네트워크(1222)는 MPEG 디코더에 의해 처리하기 위해 입력 압축된 비디오 데이터에 부과하여, MPEG 디코더 및 외부 처리기(1220) 사이에서 제어 및 구성 정보를 운송한다. MPEG 디코더 시스템은 MPEG 디코더 시스템 마이크로프로세서(1220)를 위한 코-프로세서(co-processor)와 비슷한데, 예를 들어 마이크로프로세서(1220)는 디코딩될 각각의 프레임에 대해 MPEG 디코더에 디코드 명령을 내린다. 디코더는 차례로 마이크로프로세서(1220)에 의해 판독되는 관련된 헤더 정보를 위치시킨다. 이 정보에 대해, 마이크로프로세서(1220)는 예를 들어, 프레임 형태에 관하여, 디코더가 적절한 디코드 명령을 내린 후, 양자화 행렬 등의 디코더를 구성하기 위한 데이터를 발행한다. MPEG 디코더 동작의 이와 같은 방법에 관련된 부가적인 정보는 상술한 SGS-Thomson STi 3500A 및 3220 집적 회로에 대한 기술 규격 자료에 기재되어 있다.
수신기 제작자에 의해 프로그램되는 모드 제어 데이터는 MUX(31)의 동작을 제어하고, 유니트들(30, 32)을 위해 압축/압축해제율들을 설정하고, 제작자에 의해 선택된 디스플레이 장치의 해상도에 기초하여 요구되는 바와 같이, 압축/압축해제 유니트와 데시메이션/업샘플링 유니트들을 바이패싱하기 위해, 마이크로프로세서(1220)에 의해 메모리 제어기(1234)로 운반된다.
기재된 시스템은 예를 들어 지상파 방송, 케이블 및 위성 전송 시스템들과 연관될 수 있는 다양한 디지털 데이터 처리 스킴들의 관계에서 MPEG 규격의 모든 프로파일들과 모든 레벨들로 사용될 수 있다. 압축기(30)는 도 3 및 도 8에 도시된 바와 같이, 유리하게 듀얼 압축 네트워크를 사용할지라도, 다른 압축 스킴들이 사용될 수 있으며, 압축 네트워크들 중 하나는 시스템을 간략하게 하기 위하여 제거될 수 있다.
앞서 설명된 바와 같은 데이터 감소 및 메모리 관리 시스템은 다른 형태들을 가정할 수 있다. 예를 들어 외부 메모리 경로의 데이터 비트 폭은 일정할 수 있고, 메모리 크기의 함수로 변화하지 않을 수 있다. 예를 들어 시스템 설계를 간략히 하기 위하여, 고정된 64 비트 폭의 데이터 경로가 외부 프레임 메모리와 모든 메모리 구성들을 위한 디코더 사이에 사용될 수 있다. 이 경우 MUX(31)는 필요하지 않다.
도 1은 본 발명의 원리에 따라 배열된 MPEG 디코더를 채용한 텔레비전 신호 수신기의 한 부분의 블록도.
도 2는 메모리 매핑 순서를 도시하는 도면.
도 3은 도 1의 MPEG 디코더에서 유용한 압축 네트워크의 블록도.
도 4 및 도 5는 도 3의 네트워크의 추가적인 디테일을 도시하는 도면.
도 6 및 도 7은 도 4 및 도 5에 도시된 네트워크 동작의 이해를 돕기 위한 픽셀 배열을 도시하는 도면.
도 8은 양자 택일의 듀얼 경로 압축 네트워크를 도시하는 도면.
도 9는 픽셀 데시메이션과 업샘플링(upsampling)을 도시하는 도면.
도 10은 도 9에 도시된 처리를 수행하기 위한 장치의 블록도.
도 11은 디스플레이 처리기에 대한 메모리로부터 픽셀의 디스플레이 버퍼링을 도시하는 블록도.
도 12는 간략화된 실제 수신기에 있어서 도 1의 장치를 도시하는 도면.
* 도면에서 사용된 주요 부호의 설명 *
10 : 버퍼 12 : 가변 길이 디코더(VLD)
14 : 역양자화기 16 : 역 이산 코사인 변환 유니트(INV DCT)
18 : 가산기 20 : 비디오 프레임 메모리
22 : 움직임 보상 유니트 26 : 디스플레이 처리기
34 : 블록 압축해제기

Claims (21)

  1. 고선명 이미지(high definition image)를 포함하는 MPEG 코딩된 데이터 스트림을 처리하기 위한 시스템에 있어서,
    상기 이미지 표시 정보를 처리하는 MPEG 디코더(10 내지 33)와,
    상기 MPEG 디코더에 의해 처리된 정보를 저장하는 메모리(20)와,
    상기 메모리에 의해 저장된 정보로부터 유도된 이미지 정보를 디스플레이하기 위하여 미리 결정된 이미지 해상도를 갖는 디스플레이 장치(27), 및
    데이터 감소된 정보를 상기 메모리에 제공하기 위하여, 상기 디코더에 포함된, 상기 정보를 압축하는 데이터 압축기를 포함하는 데이터 감소 네트워크(29)를 포함하고,
    상기 데이터 감소 네트워크에 의해 제공된 데이터 감소 양은 상기 디스플레이 장치의 상기 해상도에 따라 결정되는 것을 특징으로 하는, MPEG 코딩된 데이터 스트림 처리 시스템.
  2. 제 1 항에 있어서,
    상기 디코더는 압축해제된 정보를 생성하기 위하여 상기 데이터 스트림을 압축해제하는 수단을 포함하고,
    상기 데이터 감소 네트워크는 상기 메모리에 의한 저장에 앞서 상기 압축 해제된 정보를 재압축하는 압축 네트워크를 포함하는 것을 특징으로 하는, MPEG 코딩된 데이터 스트림 처리 시스템.
  3. 제 2 항에 있어서,
    상기 데이터 감소 네트워크는,
    상기 압축 네트워크에 의해 압축될 정보를 데시메이팅(decimating)하는 데이터 데시메이션 네트워크(decimation network)를 포함하는 것을 특징으로 하는, MPEG 코딩된 데이터 스트림 처리 시스템.
  4. 제 3 항에 있어서,
    상기 데시메이션 네트워크는 수평으로 데시메이팅된 이미지 정보를 제공하고, 실질적으로 변경 없이 수직 이미지 정보를 처리하는 것을 특징으로 하는, MPEG 코딩된 데이터 스트림 처리 시스템.
  5. 제 3 항에 있어서,
    상기 데시메이션 네트워크는 2의 인자만큼 수평 데시메이션을 제공하고,
    상기 압축 네트워크는 픽셀 블록 압축을 제공하는 것을 특징으로 하는, MPEG 코딩된 데이터 스트림 처리 시스템.
  6. 제 1 항에 있어서,
    상기 데이터 감소 네트워크는 집적 회로에 위치되고,
    상기 메모리는 상기 집적 회로 외부에 위치되는 것을 특징으로 하는, MPEG 코딩된 데이터 스트림 처리 시스템.
  7. 제 1 항에 있어서,
    상기 MPEG 디코더는,
    상기 MPEG 코딩된 데이터 스트림을 압축해제하는 압축해제기(decompressor)와,
    상기 압축해제기로부터의 압축해제된 정보를 처리하는 움직임 정보 처리 네트워크를 포함하고,
    상기 데이터 감소 네트워크는 상기 움직임 처리 네트워크에 포함되는 것을 특징으로 하는, MPEG 코딩된 데이터 스트림 처리 시스템.
  8. 제 1 항에 있어서,
    상기 데이터 감소 네트워크는 프로그램 가능한 것을 특징으로 하는, MPEG 코딩된 데이터 스트림 처리 시스템.
  9. 고선명 이미지 정보를 포함하는 입력 MPEG 코딩된 데이터 스트림을 처리하기 위한 방법에 있어서,
    압축해제된 MPEG 정보를 생성하기 위하여 상기 MPEG 코딩된 데이터 스트림을 압축해제하는 단계와,
    데이터 감소된 정보를 생성하기 위하여 상기 압축해제된 정보를 데이터 감소시키는 단계로서, 상기 압축해제된 정보를 재압축하는 단계를 포함하는 상기 데이터 감소 단계와,
    상기 데이터 감소된 정보를 메모리에 저장하는 단계, 및
    미리 결정된 이미지 해상도를 갖는 디스플레이 장치로 상기 메모리로부터 유도된 정보를 디스플레이하는 단계를 포함하고,
    상기 데이터 감소 단계에 의해 생성된 데이터 감소 양은 상기 디스플레이 장치의 상기 해상도에 따라 결정되는 것을 특징으로 하는, MPEG 코딩된 데이터 스트림 처리 방법.
  10. 제 9 항에 있어서,
    상기 데이터 감소 단계는,
    이미지 정보를 수평으로 데시메이팅하는 단계, 및
    수평으로 데시메이팅된 이미지 정보를 압축하는 단계를 포함하는 것을 특징으로 하는, MPEG 코딩된 데이터 스트림 처리 방법.
  11. 제 9 항에 있어서,
    상기 데이터 감소 양은 프로그램 가능한 것을 특징으로 하는, MPEG 코딩된 데이터 스트림 처리 방법.
  12. 고선명 이미지 정보를 포함하는 MPEG 코딩된 입력 신호를 처리하기 위한 시스템에 있어서,
    상기 MPEG 코딩된 신호를 디코딩하는 MPEG 호환 제 1 신호 처리기(12,14,16)와,
    상기 제 1 처리기로부터 디코딩된 신호에 응답하여 상기 신호 처리기로부터 디코딩된 신호의 변환된 버전을 제공하는 제 2 신호 처리기(29, 30)와,
    메모리(20), 및
    상기 변환된 신호를 상기 메모리에 전달하는 적응형 인터페이스 네트워크(31)로서, 상기 인터페이스는 상기 변환된 데이터를 수신하는 입력 경로 및 적응형 비트 폭을 가지며 상기 변환된 데이터를 상기 메모리에 전달하는 출력 경로를 갖는, 상기 적응형 인터페이스 네트워크(31)를 포함하는 것을 특징으로 하는, MPEG 코딩된 입력 신호 처리 시스템.
  13. 제 12 항에 있어서,
    상기 메모리로부터 유도된 정보를 디스플레이하기 위하여 미리 결정된 이미지 해상도를 갖는 디스플레이 장치를 더 포함하고,
    상기 적응형 비트 폭은 상기 디스플레이 장치의 상기 해상도에 따라 결정되는 것을 특징으로 하는, MPEG 코딩된 입력 신호 처리 시스템.
  14. 제 12 항에 있어서,
    상기 제 1 처리기는 집적 회로에 위치되고,
    상기 메모리는 집적 회로 외부에 위치되는 것을 특징으로 하는, MPEG 코딩된 입력 신호 처리 시스템.
  15. 제 14 항에 있어서,
    상기 인터페이스의 상기 출력 경로는 상기 집적 회로 외부의 데이터 버스이고,
    상기 인터페이스의 상기 입력 경로는 상기 집적 회로 내부의 데이터 버스이고,
    상기 인터페이스는 상기 내부 데이터 버스의 상기 비트 폭과는 다른 비트 폭들을 포함하는 상기 출력 경로의 데이터 비트 폭을 적응적으로 선택하도록 배열된 것을 특징으로 하는, MPEG 코딩된 입력 신호 처리 시스템.
  16. 제 15 항에 있어서,
    상기 출력 경로는 상기 내부 데이터 버스의 상기 비트 폭보다 작은 비트 폭들을 포함하는 것을 특징으로 하는, MPEG 코딩된 입력 신호 처리 시스템.
  17. 제 14 항에 있어서,
    상기 인터페이스는 상기 집적 회로에 위치된 멀티플렉서인 것을 특징으로 하는, MPEG 코딩된 입력 신호 처리 시스템.
  18. 제 12 항에 있어서,
    상기 제 2 처리기는 듀얼 동작 모드의 데이터 감소 네트워크를 포함하고,
    상기 인터페이스는 데이터를 상기 데이터 감소 네트워크로부터 상기 메모리로 전달하는 것을 특징으로 하는, MPEG 코딩된 입력 신호 처리 시스템.
  19. 제 18 항에 있어서,
    상기 데이터 감소 네트워크는 수평 데이터 데시메이션 네트워크에 후속하는 데이터 압축기를 포함하는 것을 특징으로 하는, MPEG 코딩된 입력 신호 처리 시스템.
  20. 고선명 이미지 표시 정보를 포함하는 입력 MPEG 코딩된 신호를 처리하기 위한 방법에 있어서,
    디코딩된 MPEG 데이터를 생성하기 위하여 상기 MPEG 코딩된 신호를 디코딩하는 단계와,
    변환된 데이터를 생성하기 위하여 상기 MPEG 데이터를 변환하는 단계와,
    상기 변환된 신호를 메모리에 저장하는 단계, 및
    상기 저장된 신호를 미리 결정된 해상도를 갖는 디스플레이 장치에 디스플레이하는 단계를 포함하고,
    상기 저장 단계는 상기 변환된 데이터를 수신하는 입력 경로 및 상기 변환된 데이터를 상기 메모리에 전달하는 출력 경로를 통해 상기 변환된 데이터를 상기 메모리에 적응적으로 전달하는 단계를 더 포함하며, 상기 출력 경로는 상기 디스플레이 장치의 상기 해상도에 따라서 결정되는 데이터 비트 폭을 나타내는 것을 특징으로 하는, MPEG 코딩된 입력 신호 처리 방법.
  21. 고선명 이미지 표시 정보를 포함하는 입력 MPEG 코딩된 신호를 처리하기 위한 방법에 있어서,
    압축해제된 신호를 생성하기 위하여 상기 입력 신호를 압축해제하는 단계와,
    변환된 신호를 생성하기 위하여 이미지 움직임에 관하여 상기 압축해제된 신호를 처리하는 단계로서, 상기 처리 단계는,
    데이터를 재압축하는 단계와,
    상기 재압축된 데이터를 메모리에 저장하는 단계와,
    저장된 데이터를 디스플레이 장치에 디스플레이하는 단계를 더 포함하는, 상기 처리 단계를 포함하며,
    상기 저장 단계는 상기 재압축된 데이터를 수신하기 위한 입력 경로 및 상기 재압축된 데이터를 상기 메모리에 전달하기 위한 출력 경로를 통해 상기 재압축된 데이터를 상기 메모리에 적응적으로 전달하는 단계를 더 포함하고, 상기 출력 경로는 상기 디스플레이 장치의 상기 해상도에 따라 결정되는 적응형 데이터 비트 폭을 나타내는 것을 특징으로 하는, MPEG 코딩된 입력 신호 처리 방법.
KR1019970025087A 1996-06-19 1997-06-17 Mpeg코딩된데이터스트림처리시스템및방법,mpeg코딩된입력신호처리시스템및방법 KR100598468B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/666,774 US5825424A (en) 1996-06-19 1996-06-19 MPEG system which decompresses and recompresses image data before storing image data in a memory and in accordance with a resolution of a display device
US666.774 1996-06-19
US666,774 1996-06-19

Publications (2)

Publication Number Publication Date
KR980007747A KR980007747A (ko) 1998-03-30
KR100598468B1 true KR100598468B1 (ko) 2006-10-13

Family

ID=24675418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970025087A KR100598468B1 (ko) 1996-06-19 1997-06-17 Mpeg코딩된데이터스트림처리시스템및방법,mpeg코딩된입력신호처리시스템및방법

Country Status (8)

Country Link
US (1) US5825424A (ko)
EP (1) EP0814616A3 (ko)
JP (2) JPH1066064A (ko)
KR (1) KR100598468B1 (ko)
CN (1) CN1122414C (ko)
HK (1) HK1007920A1 (ko)
MX (1) MX9704580A (ko)
SG (1) SG66371A1 (ko)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907372A (en) * 1996-06-28 1999-05-25 Hitachi, Ltd. Decoding/displaying device for decoding/displaying coded picture data generated by high efficiency coding for interlace scanning picture format
US6256348B1 (en) * 1996-08-30 2001-07-03 Texas Instruments Incorporated Reduced memory MPEG video decoder circuits and methods
US6028635A (en) * 1996-12-03 2000-02-22 Stmicroelectronics, Inc. Reducing the memory required for decompression by storing compressed information using DCT based techniques
US6167086A (en) * 1996-12-10 2000-12-26 Thomson Licensing S.A. Overhead data processor in a memory efficient image processing system
US6594315B1 (en) 1996-12-18 2003-07-15 Thomson Licensing S.A. Formatting of recompressed data in an MPEG decoder
JP3907705B2 (ja) * 1996-12-18 2007-04-18 トムソン コンシューマ エレクトロニクス インコーポレイテッド 多重フォーマットビデオ信号処理装置
US6879631B1 (en) * 1996-12-18 2005-04-12 Thomson Licensing S.A. Selective compression network in an MPEG compatible decoder
WO1998041011A1 (en) * 1997-03-12 1998-09-17 Matsushita Electric Industrial Co., Ltd. Hdtv downconversion system
JPH10336682A (ja) * 1997-04-02 1998-12-18 Canon Inc 符号化装置及び方法及び方法を記憶した記憶媒体
EP0874523B1 (en) * 1997-04-24 2004-03-03 STMicroelectronics S.r.l. Method for motion-estimated and compensated field rate up-conversion (FRU) for video applications, and device for actuating such a method
JPH10336647A (ja) 1997-06-04 1998-12-18 Nikon Corp 画像圧縮装置および画像圧縮処理プログラムを記録したコンピュータ読み取り可能な記録媒体
KR100244290B1 (ko) 1997-09-09 2000-02-01 구자홍 저속 전송에서의 동영상을 위한 디블록킹 필터링 방법
JP3990011B2 (ja) * 1997-10-31 2007-10-10 沖電気工業株式会社 復号画像変換回路および復号画像変換装置
US6272180B1 (en) 1997-11-21 2001-08-07 Sharp Laboratories Of America, Inc. Compression and decompression of reference frames in a video decoder
AU1798999A (en) 1997-12-05 1999-06-28 Intel Corporation Memory system including a memory module having a memory module controller
US7007130B1 (en) 1998-02-13 2006-02-28 Intel Corporation Memory system including a memory module having a memory module controller interfacing between a system memory controller and memory devices of the memory module
US6873368B1 (en) * 1997-12-23 2005-03-29 Thomson Licensing Sa. Low noise encoding and decoding method
US6742098B1 (en) * 2000-10-03 2004-05-25 Intel Corporation Dual-port buffer-to-memory interface
US7024518B2 (en) * 1998-02-13 2006-04-04 Intel Corporation Dual-port buffer-to-memory interface
DE19919412B4 (de) * 1998-04-29 2006-02-23 Lg Electronics Inc. Decoder für einen digitalen Fernsehempfänger
JP4214562B2 (ja) * 1998-06-26 2009-01-28 ソニー株式会社 復号装置
US6229852B1 (en) * 1998-10-26 2001-05-08 Sony Corporation Reduced-memory video decoder for compressed high-definition video data
US6195024B1 (en) 1998-12-11 2001-02-27 Realtime Data, Llc Content independent data compression method and system
US6624761B2 (en) 1998-12-11 2003-09-23 Realtime Data, Llc Content independent data compression method and system
US6470051B1 (en) * 1999-01-25 2002-10-22 International Business Machines Corporation MPEG video decoder with integrated scaling and display functions
US6115072A (en) * 1999-01-27 2000-09-05 Motorola, Inc. 16:9 aspect ratio conversion by letterbox method for an MPEG image
US6154155A (en) * 1999-03-08 2000-11-28 General Electric Company General frame-based compression method
US6601104B1 (en) 1999-03-11 2003-07-29 Realtime Data Llc System and methods for accelerated data storage and retrieval
US6604158B1 (en) 1999-03-11 2003-08-05 Realtime Data, Llc System and methods for accelerated data storage and retrieval
US6295089B1 (en) * 1999-03-30 2001-09-25 Sony Corporation Unsampled hd MPEG video and half-pel motion compensation
IL129345A (en) * 1999-04-06 2004-05-12 Broadcom Corp Video encoding and video/audio/data multiplexing device
JP2001016595A (ja) * 1999-04-30 2001-01-19 Fujitsu Ltd 動画像符号化装置および復号装置
KR100617206B1 (ko) * 1999-07-06 2006-08-31 엘지전자 주식회사 디지털 티브이의 ａｖ 데이터 저장포맷 변경 장치 및 방법
KR100311478B1 (ko) * 1999-10-01 2001-10-18 구자홍 디지털 티브이의 포맷 변환장치
US6748457B2 (en) 2000-02-03 2004-06-08 Realtime Data, Llc Data storewidth accelerator
US6944742B1 (en) * 2000-04-28 2005-09-13 Microsoft Corporation Compressed file system for non-volatile RAM
US6563437B1 (en) * 2000-10-02 2003-05-13 Cypress Semiconductor Corporation Method and apparatus for using programmable logic device (PLD) logic for decompression of configuration data
US8692695B2 (en) 2000-10-03 2014-04-08 Realtime Data, Llc Methods for encoding and decoding data
US9143546B2 (en) 2000-10-03 2015-09-22 Realtime Data Llc System and method for data feed acceleration and encryption
US7417568B2 (en) 2000-10-03 2008-08-26 Realtime Data Llc System and method for data feed acceleration and encryption
WO2002043397A2 (en) * 2000-11-21 2002-05-30 Koninklijke Philips Electronics N.V. Arrangement for the reproduction of compressed data in a multi-speed mode
US7386046B2 (en) 2001-02-13 2008-06-10 Realtime Data Llc Bandwidth sensitive data compression and decompression
JP3643777B2 (ja) * 2001-02-28 2005-04-27 三洋電機株式会社 動画像復号装置および動画像復号方法
US6751258B2 (en) * 2001-05-30 2004-06-15 Koninklijke Philips Electronics N.V. Vertical scaling of interlaced video in the frequency domain
JP4065503B2 (ja) * 2001-08-21 2008-03-26 キヤノン株式会社 画像処理装置、画像入出力装置、変倍処理方法、及びメモリ制御方法
US7589737B2 (en) * 2001-10-31 2009-09-15 Hewlett-Packard Development Company, L.P. System and method for communicating graphics image data over a communication network
EP1309181A1 (en) * 2001-11-06 2003-05-07 Thomson Licensing S.A. Device, method and system for multimedia content adaption
KR20030057690A (ko) * 2001-12-29 2003-07-07 엘지전자 주식회사 비디오 디코딩 시스템
US8284844B2 (en) 2002-04-01 2012-10-09 Broadcom Corporation Video decoding system supporting multiple standards
JP4478922B2 (ja) * 2003-08-29 2010-06-09 旭有機材工業株式会社 作動流体用継手の受口およびその受口を有する弁
US7440730B2 (en) * 2005-06-30 2008-10-21 Intel Corporation Device, system and method of multiple transceivers control
US7466959B2 (en) * 2005-06-30 2008-12-16 Texas Instruments Incorporated Apparatus and method for IF switching in a dual-tuner, dual-IF, HD radio and FM/AM radio receiver
KR100793965B1 (ko) * 2005-11-07 2008-01-16 삼성전자주식회사 방송 신호를 캡쳐하는 방송수신장치 및 그 방법
US7801223B2 (en) * 2006-07-27 2010-09-21 Lsi Corporation Method for video decoder memory reduction
TW200811830A (en) * 2006-08-28 2008-03-01 Sunplus Technology Co Ltd On-screen display device and displaying method thereof
US20080316221A1 (en) * 2007-06-19 2008-12-25 Aas Eric F Down-sampled image display
JP5156655B2 (ja) * 2009-01-21 2013-03-06 株式会社日立製作所 画像処理装置
JP2011128283A (ja) * 2009-12-16 2011-06-30 Seiko Epson Corp 画像表示装置
US8578058B2 (en) 2010-03-10 2013-11-05 International Business Machines Corporation Real-time multi-block lossless recompression

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262854A (en) * 1992-02-21 1993-11-16 Rca Thomson Licensing Corporation Lower resolution HDTV receivers
EP0629085A2 (en) * 1993-06-08 1994-12-14 Matsushita Electric Industrial Co., Ltd. Digital high definition television receiver with features that facilitate trick-play modes on a digital vcr
EP0667717A2 (en) * 1994-02-14 1995-08-16 Kabushiki Kaisha Toshiba Method and apparatus for reproducing picture data
EP0707426A2 (en) * 1994-10-11 1996-04-17 Hitachi, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
KR970057915A (ko) * 1995-12-27 1997-07-31 에릭 피. 헤르만 이미지 신호 프로세서를 위한 메모리 관리

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0772839A (ja) * 1990-03-01 1995-03-17 Ricoh Co Ltd カラービデオディスプレイ装置
US5644361A (en) * 1994-11-30 1997-07-01 National Semiconductor Corporation Subsampled frame storage technique for reduced memory size

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262854A (en) * 1992-02-21 1993-11-16 Rca Thomson Licensing Corporation Lower resolution HDTV receivers
EP0629085A2 (en) * 1993-06-08 1994-12-14 Matsushita Electric Industrial Co., Ltd. Digital high definition television receiver with features that facilitate trick-play modes on a digital vcr
EP0667717A2 (en) * 1994-02-14 1995-08-16 Kabushiki Kaisha Toshiba Method and apparatus for reproducing picture data
EP0707426A2 (en) * 1994-10-11 1996-04-17 Hitachi, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
KR970057915A (ko) * 1995-12-27 1997-07-31 에릭 피. 헤르만 이미지 신호 프로세서를 위한 메모리 관리

Also Published As

Publication number Publication date
SG66371A1 (en) 1999-07-20
EP0814616A2 (en) 1997-12-29
JPH1066064A (ja) 1998-03-06
US5825424A (en) 1998-10-20
CN1170314A (zh) 1998-01-14
MX9704580A (es) 1997-12-31
CN1122414C (zh) 2003-09-24
JP2007097208A (ja) 2007-04-12
KR980007747A (ko) 1998-03-30
EP0814616A3 (en) 2001-06-20
HK1007920A1 (en) 1999-04-30

Similar Documents

Publication Publication Date Title
KR100598468B1 (ko) Mpeg코딩된데이터스트림처리시스템및방법,mpeg코딩된입력신호처리시스템및방법
KR100598467B1 (ko) 영상정보처리시스템
JP4588122B2 (ja) Ｍｐｅｇデコーダにおけるインタリーブされたデータストリームの並列復号
US5847762A (en) MPEG system which decompresses and then recompresses MPEG video data before storing said recompressed MPEG video data into memory
US8126050B2 (en) Methods and apparatus for decoding and displaying different resolution video signals
KR100323676B1 (ko) 디지털 동영상 수신 장치
US6714681B1 (en) Decoding apparatus and method
KR100463515B1 (ko) 비디오 디코딩 시스템
KR100277953B1 (ko) 디지털 티브이 수신 장치
KR100323688B1 (ko) 디지털 동영상 수신 장치
KR100359824B1 (ko) 비디오 디코딩 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee