KR100595861B1 - Method for fabricating semiconductor device - Google Patents

Method for fabricating semiconductor device Download PDF

Info

Publication number
KR100595861B1
KR100595861B1 KR1020030101513A KR20030101513A KR100595861B1 KR 100595861 B1 KR100595861 B1 KR 100595861B1 KR 1020030101513 A KR1020030101513 A KR 1020030101513A KR 20030101513 A KR20030101513 A KR 20030101513A KR 100595861 B1 KR100595861 B1 KR 100595861B1
Authority
KR
South Korea
Prior art keywords
ion implantation
forming
photoresist
gate
semiconductor manufacturing
Prior art date
Application number
KR1020030101513A
Other languages
Korean (ko)
Other versions
KR20050070919A (en
Inventor
고관주
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030101513A priority Critical patent/KR100595861B1/en
Publication of KR20050070919A publication Critical patent/KR20050070919A/en
Application granted granted Critical
Publication of KR100595861B1 publication Critical patent/KR100595861B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

본 발명은 이온 주입 공정과 포토레지스트 스트립 공정을 연속적으로 진행하여 반도체 제조 공정을 단순화하는 반도체 제조 방법에 관한 것이다.The present invention relates to a semiconductor manufacturing method that simplifies a semiconductor manufacturing process by continuously performing an ion implantation process and a photoresist strip process.

본 발명의 반도체 제조 방법은 소정의 소자가 형성된 기판상에 게이트를 형성하는 단계; 상기 기판상에 제1절연막을 형성하는 단계; 상기 제1절연막상에 포토레지스트를 형성하고 전면 식각하여 포토레지스트 측벽을 형성하는 단계; 상기 게이트 및 포토레지스트 측벽을 마스크로 이용하여 이온 주입 공정으로 소오스/드레인을 형성하는 단계; 상기 이온 주입 공정과 연속적으로 상기 포토레지스트 측벽을 스트립하는 단계; 상기 스트립 공정과 연속적으로 게이트를 마스크로 이용하여 이온 주입 공정으로 LDD를 형성하는 단계; 및 상기 기판을 열처리하여 소오스/드레인 및 LDD를 안정화시키는 단계를 포함하여 이루어짐에 기술적 특징이 있다.A semiconductor manufacturing method of the present invention comprises the steps of forming a gate on a substrate on which a predetermined element is formed; Forming a first insulating film on the substrate; Forming a photoresist sidewall by forming a photoresist on the first insulating layer and etching the entire surface; Forming a source / drain by an ion implantation process using the gate and photoresist sidewalls as a mask; Stripping the photoresist sidewalls continuously with the ion implantation process; Forming an LDD by an ion implantation process by using a gate as a mask continuously from the strip process; And stabilizing the source / drain and LDD by heat-treating the substrate.

따라서, 본 발명의 반도체 제조 방법은 반도체 제조시 이온 주입 장치내에 포토레지스트를 스트립할 수 있는 챔버를 장착함으로써, 이온 주입 및 포토레지스트 스트립 공정을 연속적으로 처리하여 공정을 단순화하는 장점이 있다.Therefore, the semiconductor manufacturing method of the present invention has an advantage of simplifying the process by continuously processing the ion implantation and photoresist strip process by mounting a chamber capable of stripping the photoresist in the ion implantation apparatus during semiconductor manufacturing.

이온 주입 공정, In-situ, 스트립 공정Ion Implantation Process, In-situ, Strip Process

Description

반도체 제조 방법{Method for fabricating semiconductor device} Method for fabricating semiconductor device             

도 1a 내지 도 1e는 종래기술에 의한 반도체 제조 방법의 공정 단면도.1A to 1E are cross-sectional views of a semiconductor manufacturing method according to the prior art.

도 2a 내지 도 2g는 본 발명에 의한 반도체 제조 방법의 공정 단면도.2A to 2G are cross-sectional views of a semiconductor manufacturing method of the present invention.

본 발명은 반도체 제조 방법에 관한 것으로, 보다 자세하게는 소오스/드레인 이온 주입 공정 후에 연속적으로 포토레지스트 스트립 공정을 진행하고 LDD 형성을 위한 이온 주입 공정을 연속적으로 진행하는 반도체 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing method, and more particularly, to a semiconductor manufacturing method of continuously performing a photoresist strip process after a source / drain ion implantation process and an ion implantation process for LDD formation.

일반적으로, 모스 트랜지스터의 게이트 전극은 폴리실리콘막을 사용하여 형성하여 왔다. 그러나, 반도체 소자의 고집적화에 따라 게이트 전극을 비롯한 각종 패턴이 미세화되고 있으며, 최근에는 0.15㎛ 선폭 이하까지 미세화가 진행되고 있다. 이에 따라, 통상적인 게이트 전극 형성시 사용되어 온 도핑된 폴리실리콘(doped polysilicon)은 그 자체의 높은 비저항 특성으로 인하여 지연 시간이 길어 빠른 동작을 요구하는 소자에 적용하기가 어려운 문제점이 있었다. 이러 한 문제점은 반도체 장치의 고집적화에 따라 더욱 심각한 문제로 대두되고 있으며, 이를 개선하기 위하여 비저항이 낮은 텅스텐 실리사이드를 이용한 텅스텐 폴리사이드(polycide) 게이트 전극에 대한 관심이 증대되고 있다.In general, the gate electrode of the MOS transistor has been formed using a polysilicon film. However, with the higher integration of semiconductor devices, various patterns including gate electrodes have been miniaturized, and in recent years, miniaturization has been progressed to 0.15 µm or less. Accordingly, doped polysilicon, which has been used in the conventional gate electrode formation, has a problem that it is difficult to apply to devices requiring fast operation because of its high resistivity. This problem is becoming more serious due to the high integration of semiconductor devices. In order to improve this problem, interest in tungsten polycide gate electrodes using tungsten silicide with low specific resistance is increasing.

도 1a 내지 도 1e는 종래 기술에 의한 반도체 소자의 게이트 형성 방법에 관한 것이다.1A to 1E relate to a gate forming method of a semiconductor device according to the prior art.

먼저, 도 1a는 STI(11) 및 소정의 소자가 형성된 기판(10)상에 게이트 산화막(12), 폴리 실리콘(13), 텅스텐 실리사이드(14) 및 질화막(15)을 순차적으로 증착하고 포토레지스트를 도포하고 게이트 패턴(16)을 현상 및 노광하는 단계에 관한 것이다.First, FIG. 1A sequentially deposits the gate oxide film 12, the polysilicon 13, the tungsten silicide 14, and the nitride film 15 on the STI 11 and the substrate 10 on which the predetermined elements are formed, and then photoresist. And developing and exposing the gate pattern 16.

다음, 도 1b는 상기 형성된 게이트 패턴을 이용하여 상기 질화막을 식각하여 하드 마스크(17)를 형성하는 단계에 관한 것이다.Next, FIG. 1B relates to forming the hard mask 17 by etching the nitride layer using the formed gate pattern.

다음, 도 1c는 상기 형성된 하드 마스크를 이용하여 하부의 텅스텐 실리사이드 및 폴리 실리콘을 순차적으로 식각하여 텅스텐 게이트(18)를 형성하는 단계에 관한 것이다.Next, FIG. 1C illustrates a step of sequentially etching the lower tungsten silicide and the polysilicon using the formed hard mask to form the tungsten gate 18.

다음, 도 1d는 상기 형성된 게이트를 마스크로 이용하여 이온 주입 공정을 진행하여 LDD(Lightly Doped Drain, 이하 LDD)(19)를 형성하는 것에 관한 것이다.Next, FIG. 1D relates to forming an LDD (Lightly Doped Drain) 19 by performing an ion implantation process using the formed gate as a mask.

다음, 도 1e는 상기 게이트 측벽에 질화막 측벽(20)을 형성한 후, 상기 게이트 및 질화막 측벽을 이용하여 이온 주입 공정을 진행하여 소오스/드레인 영역에 불순물을 주입한다. 그리고, 열처리 공정으로 불순물을 확산시켜 소오스/드레인(21)을 형성한다.Next, in FIG. 1E, after the nitride film sidewall 20 is formed on the gate sidewall, impurities are implanted into the source / drain regions by performing an ion implantation process using the gate and the nitride film sidewalls. Then, impurities are diffused in a heat treatment process to form the source / drain 21.

그러나, 상기와 같은 종래의 게이트 형성 방법은 공정이 복잡하다는 문제점이 있다.However, the conventional gate forming method as described above has a problem that the process is complicated.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 반도체 제조시 이온 주입 장치 내에 포토레지스트를 스트립할 수 있는 챔버를 장착함으로써, 이온 주입 및 포토레지스트 스트립 공정을 연속적으로 처리하여 공정을 단순화하는 반도체 제조 방법을 제공함에 본 발명의 목적이 있다.
Accordingly, the present invention is to solve the problems of the prior art as described above, by mounting a chamber capable of stripping the photoresist in the ion implantation device in the semiconductor manufacturing process, by continuously processing the ion implantation and photoresist strip process It is an object of the present invention to provide a semiconductor manufacturing method that simplifies.

본 발명의 상기 목적은 소정의 소자가 형성된 기판상에 게이트를 형성하는 단계; 상기 기판상에 제1절연막을 형성하는 단계; 상기 제1절연막상에 포토레지스트를 형성하고 전면 식각하여 포토레지스트 측벽을 형성하는 단계; 상기 게이트 및 포토레지스트 측벽을 마스크로 이용하여 이온 주입 공정으로 소오스/드레인을 형성하는 단계; 상기 이온 주입 공정과 연속적으로 상기 포토레지스트 측벽을 스트립하는 단계; 상기 스트립 공정과 연속적으로 게이트를 마스크로 이용하여 이온 주입 공정으로 LDD를 형성하는 단계; 및 상기 기판을 열처리하여 소오스/드레인 및 LDD를 안정화시키는 단계를 포함하여 이루어진 반도체 제조 방법에 의해 달성된다.The object of the present invention is to form a gate on a substrate on which a predetermined element is formed; Forming a first insulating film on the substrate; Forming a photoresist sidewall by forming a photoresist on the first insulating layer and etching the entire surface; Forming a source / drain by an ion implantation process using the gate and photoresist sidewalls as a mask; Stripping the photoresist sidewalls continuously with the ion implantation process; Forming an LDD by an ion implantation process by using a gate as a mask continuously from the strip process; And stabilizing the source / drain and LDD by heat-treating the substrate.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설 명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.

도 2a 내지 도 2g는 본 발명에 의한 반도체 소자 형성 방법의 단면도이다.2A to 2G are cross-sectional views of the method of forming a semiconductor device according to the present invention.

먼저, 도 2a는 소정의 소자가 형성된 기판상에 게이트를 형성하는 단계이다. 도에서 보는 바와 같이 소정의 소자가 형성된 기판(31)상에 트렌치를 형성하고, 상기 트렌치를 절연물로 충진하여 소자분리막(32)을 형성한다. 이어서, 패드 산화막 및 폴리 실리콘층을 순차적으로 형성한 후 식각하여 게이트 산화막(33) 및 폴리 게이트(34)를 형성한다.First, FIG. 2A is a step of forming a gate on a substrate on which a predetermined element is formed. As shown in the figure, a trench is formed on the substrate 31 on which a predetermined element is formed, and the trench is filled with an insulator to form an isolation layer 32. Subsequently, the pad oxide layer and the polysilicon layer are sequentially formed and then etched to form the gate oxide layer 33 and the poly gate 34.

다음, 도 2b는 상기 기판상에 제1절연막을 형성하는 단계이다. 도에서 보는 바와 같이 상기 기판상에 제1절연막(35)을 형성한다. 상기 제1절연막은 실리콘 산화막이 바람직하다. 이는 노출된 실리콘 기판을 산화막으로 보호하기 위해서이고, 100 내지 500Å의 두께로 형성한다.Next, FIG. 2B is a step of forming a first insulating film on the substrate. As shown in the figure, a first insulating layer 35 is formed on the substrate. The first insulating film is preferably a silicon oxide film. This is to protect the exposed silicon substrate with an oxide film, and is formed to a thickness of 100 to 500 kPa.

다음, 도 2c는 상기 제1절연막상에 포토레지스트를 형성하고 전면 식각하여 포토레지스트 측벽을 형성하는 단계이다. 도에서 보는 바와 같이 제1절연막이 형성된 기판상에 포토레지스트를 형성한 후, 전면 식각 공정을 진행하게 되면 게이트의 측면에 포토레지스트 측벽(36)이 형성된다.Next, FIG. 2C illustrates a step of forming photoresist sidewalls by forming a photoresist on the first insulating layer and etching the entire surface. As shown in the figure, after the photoresist is formed on the substrate on which the first insulating layer is formed, a photoresist sidewall 36 is formed on the side of the gate when the entire surface etching process is performed.

다음, 도 2d는 상기 게이트 및 포토레지스트 측벽을 마스크로 이용하여 이온 주입 공정으로 소오스/드레인을 형성하는 단계이다. 도에서 보는 바와 같이 상기 형성된 게이트 및 포토레지스트 측벽을 마스크로 사용하여 이온 주입 공정을 진행함으로써 소오스/드레인을 형성(37)한다. 이때 상기 형성된 제1절연막이 실리콘 기판을 보호하는 보호막으로의 기능을 하게 된다.Next, FIG. 2D is a step of forming a source / drain by an ion implantation process using the gate and photoresist sidewalls as a mask. As shown in the figure, a source / drain is formed 37 by performing an ion implantation process using the formed gate and photoresist sidewalls as masks. In this case, the formed first insulating layer functions as a protective film protecting the silicon substrate.

다음, 도 2e는 상기 이온 주입 공정과 연속적으로 상기 포토레지스트 측벽을 스트립하는 단계이다. 도에서 보는 바와 같이 상기 형성된 포토레지스트 측벽을 제거하는 스트립 공정을 이온 주입 공정과 연속(In-Situ)적으로 진행한다.Next, FIG. 2E is a step of stripping the photoresist sidewalls continuously with the ion implantation process. As shown in the figure, the strip process of removing the formed photoresist sidewall is performed continuously with the ion implantation process (In-Situ).

다음, 도 2f는 상기 스트립 공정과 연속적으로 게이트를 마스크로 이용하여 이온 주입 공정으로 LDD를 형성하는 단계이다. 도에서 보는 바와 같이 상기 스트립 공정이 완료된 기판을 이온 주입 공정을 연속적으로 진행하여 LDD(38)를 형성한다. 이때 상기 "연속적으로"라는 말은 하나의 장치 내에서 각기 다른 챔버로 이동하여 각 공정을 진행하여 기판이 진공 장치 외부로 반출되지 않은 상태로 공정을 진행하는 것을 말한다. 즉, 소오스/드레인 이온 주입 공정을 진행한 기판이 이온 주입 장치 외부로 이송되어 나오는 것이 아니라 이온 주입 챔버와 연결된 포토레지스트 스트립 챔버로 바로 이동하여 스트립 공정을 진행하고 다음 공정인 LDD 이온 주입 공정을 위해 다시 이온 주입 챔버로 이동하여 LDD 이온 주입 공정을 진행하는 것을 말한다. 이는 이온 주입 장치에 스트립 공정을 진행하는 챔버를 장착함으로써 쉽게 진행할 수 있다. 상기 포토레지스트 스트립 챔버는 산소 가스를 기본으로 사용한다.Next, FIG. 2F is a step of forming an LDD by an ion implantation process by using a gate as a mask continuously with the strip process. As shown in the drawing, the LDD 38 is formed by continuously performing the ion implantation process on the substrate on which the strip process is completed. In this case, the term "continuously" refers to a process in which a substrate is not carried out of the vacuum apparatus by moving to different chambers in one apparatus and proceeding with each process. In other words, the substrate that has undergone the source / drain ion implantation process is not transferred to the outside of the ion implantation apparatus, but is moved directly to the photoresist strip chamber connected to the ion implantation chamber to proceed with the strip process and for the next LDD ion implantation process. It moves to the ion implantation chamber and proceeds with the LDD ion implantation process. This can easily be done by mounting a chamber in the ion implantation device to proceed with the stripping process. The photoresist strip chamber is based on oxygen gas.

다음, 도 2g는 상기 기판을 열처리하여 소오스/드레인 및 LDD를 안정화시키는 단계이다. 도에서 보는 바와 같이 상기 기판을 열처리하여 소오스/드레인(37) 및 LDD(38)의 불순물을 확산시켜 안정화시킨다.Next, Figure 2g is a step of stabilizing the source / drain and LDD by heat treatment of the substrate. As shown in the figure, the substrate is heat treated to diffuse and stabilize impurities of the source / drain 37 and the LDD 38.

상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명 하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.It will be apparent that changes and modifications incorporating features of the invention will be readily apparent to those of ordinary skill in the art by the invention described in detail. It is intended that the scope of such modifications of the invention be within the scope of those of ordinary skill in the art including the features of the invention, and such modifications are considered to be within the scope of the claims of the invention.

따라서, 본 발명의 반도체 제조 방법은 반도체 제조시 이온 주입 장치 내에 포토레지스트를 스트립할 수 있는 챔버를 장착함으로써, 이온 주입 및 포토레지스트 스트립 공정을 연속적으로 처리하여 공정을 단순화하는 효과가 있다.Therefore, the semiconductor manufacturing method of the present invention has the effect of simplifying the process by continuously processing the ion implantation and photoresist strip process by mounting a chamber capable of stripping the photoresist in the ion implantation apparatus during semiconductor manufacturing.

Claims (3)

반도체 제조 방법에 있어서,In the semiconductor manufacturing method, 소정의 소자가 형성된 기판상에 게이트 산화막 및 폴리 게이트를 형성하는 단계;Forming a gate oxide film and a poly gate on a substrate on which a predetermined element is formed; 상기 기판상에 제1절연막을 형성하는 단계;Forming a first insulating film on the substrate; 상기 제1절연막상에 포토레지스트를 형성하고 전면 식각하여 포토레지스트 측벽을 형성하는 단계;Forming a photoresist sidewall by forming a photoresist on the first insulating layer and etching the entire surface; 상기 폴리 게이트 및 포토레지스트 측벽을 마스크로 이용하여 이온 주입 공정으로 소오스/드레인을 형성하는 단계;Forming a source / drain by an ion implantation process using the poly gate and photoresist sidewalls as a mask; 상기 이온 주입 공정과 연속적으로 상기 포토레지스트 측벽을 스트립하는 단계;Stripping the photoresist sidewalls continuously with the ion implantation process; 상기 스트립 공정과 연속적으로 폴리 게이트를 마스크로 이용하여 이온 주입 공정으로 LDD를 형성하는 단계; 및Forming an LDD by an ion implantation process by using a poly gate as a mask in succession to the strip process; And 상기 기판을 열처리하여 소오스/드레인 및 LDD를 안정화시키는 단계Heat-treating the substrate to stabilize the source / drain and LDD 를 포함하여 이루어짐을 특징으로 하는 반도체 제조 방법.Semiconductor manufacturing method characterized in that it comprises a. 제 1항에 있어서,The method of claim 1, 상기 제1절연막은 200 내지 500Å의 두께로 형성된 산화막임을 특징으로 하는 반도체 제조 방법.The first insulating film is a semiconductor manufacturing method, characterized in that the oxide film formed to a thickness of 200 to 500Å. 삭제delete
KR1020030101513A 2003-12-31 2003-12-31 Method for fabricating semiconductor device KR100595861B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101513A KR100595861B1 (en) 2003-12-31 2003-12-31 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101513A KR100595861B1 (en) 2003-12-31 2003-12-31 Method for fabricating semiconductor device

Publications (2)

Publication Number Publication Date
KR20050070919A KR20050070919A (en) 2005-07-07
KR100595861B1 true KR100595861B1 (en) 2006-06-30

Family

ID=37260937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101513A KR100595861B1 (en) 2003-12-31 2003-12-31 Method for fabricating semiconductor device

Country Status (1)

Country Link
KR (1) KR100595861B1 (en)

Also Published As

Publication number Publication date
KR20050070919A (en) 2005-07-07

Similar Documents

Publication Publication Date Title
KR100512029B1 (en) Method of making nmos and pmos devices with reduced masking steps
KR100731096B1 (en) A semiconductor device and a method for fabricating the same
US20090050980A1 (en) Method of forming a semiconductor device with source/drain nitrogen implant, and related device
KR100641993B1 (en) Method of manufacturing CMOS image sensor having high k insulator
KR100595861B1 (en) Method for fabricating semiconductor device
KR0170515B1 (en) A semiconductor device with a gold structure and a method of fabricating the same
KR100768581B1 (en) Dry isotropic removal of inorganic anti-reflective coating after poly gate etching
KR100559572B1 (en) Method for fabricating semiconductor device having salicide
KR100290881B1 (en) T-shaped gate of semiconductor device and manufacturing method thereof
KR100640571B1 (en) Manufacturing method of semiconductor memory device
KR100735627B1 (en) Gate structure of semiconductor device and forming method thereof
KR100511907B1 (en) Method of manufacturing semiconductor device
KR101038310B1 (en) Method for forming gate spacer of semiconductor device
KR100503379B1 (en) Method for fabricating gate electrode of semiconductor
KR100567047B1 (en) Menufacturing method for mos transistor
KR100537186B1 (en) Method for forming transistor in semiconductor device
KR100743629B1 (en) Method of manufacturing semiconductor device
KR101004813B1 (en) Method for manufacturing Transistor
KR100215836B1 (en) Fabrication process of semiconductor device
KR100447230B1 (en) Method for forming salicide of semiconductor device
KR0156787B1 (en) Fabrication method of semiconductor device
KR100337201B1 (en) Method for fabricating transistor of semiconductor device
KR100231479B1 (en) Method of fabricating field transistor
KR20100074479A (en) Semiconductor device and method for manufacturing the same
KR19990002276A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee