KR100595346B1 - 유저 터미널 클럭 에러 측정 및 정정을 위한 시스템 및 방법 - Google Patents

유저 터미널 클럭 에러 측정 및 정정을 위한 시스템 및 방법 Download PDF

Info

Publication number
KR100595346B1
KR100595346B1 KR1020017003063A KR20017003063A KR100595346B1 KR 100595346 B1 KR100595346 B1 KR 100595346B1 KR 1020017003063 A KR1020017003063 A KR 1020017003063A KR 20017003063 A KR20017003063 A KR 20017003063A KR 100595346 B1 KR100595346 B1 KR 100595346B1
Authority
KR
South Korea
Prior art keywords
user terminal
delay
deskew buffer
satellite
signal delay
Prior art date
Application number
KR1020017003063A
Other languages
English (en)
Other versions
KR20020006511A (ko
Inventor
밀러데이비드에스
로벡제프리에이
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20020006511A publication Critical patent/KR20020006511A/ko
Application granted granted Critical
Publication of KR100595346B1 publication Critical patent/KR100595346B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/204—Multiple access
    • H04B7/212—Time-division multiple access [TDMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/204—Multiple access
    • H04B7/212—Time-division multiple access [TDMA]
    • H04B7/2125—Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Radio Relay Systems (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)
  • Electric Clocks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

위성통신시스템에서 유저 터미널 클럭의 축적된 에러를 결정하는데 유용한 방법 및 장치. 위성통신시스템은 게이트웨이, 알려진 위치와 속도의 위성, 및 유저 터미널 클럭에 의해서 클럭된 디스큐 버퍼를 갖는 유저 터미널을 포함한다. 방법은 위성과 유저 터미널 사이의 일방 신호지연을 계산하는 단계, 계산된 일방 신호지연과 상기 일방 신호지연의 소정의 최대치에 기초하여 희망 디스큐 버퍼 지연을 계산하는 단계, 및 희망 디스큐 버퍼 지연 및 실제 디스큐 버퍼 지연에 기초하여 유저 터미널에서 축적된 에러를 계산하는 단계를 포함한다.

Description

유저 터미널 클럭 에러 측정 및 정정을 위한 시스템 및 방법{SYSTEM AND METHOD FOR USER TERMINAL CLOCK ERROR MEASUREMENT AND CORRECTION}
본 발명은 위성 통신 시스템에 관한 것으로서, 특히, 유저 터미널 클럭의 에러를 측정하고 정정하는 방법 및 장치에 관한 것이다.
다수의 시스템 사용자간에 정보를 전달하기 위해 다양한 다중 액세스 통신 시스템 및 기술이 개발되어왔다. 그런데, 부호 분할 다중 액세스 (CDMA) 확산 스펙트럼 기술과 같은 확산 스펙트럼 변조 기술은 특히, 다수의 통신 시스템 유저에게 서비스를 제공할 때 다른 변조 체계에 비하여 상당한 이점을 제공한다. 다중 액세스 통신 시스템에서 CDMA 기술의 사용은 1990년 2월 23일 공표된, 발명의 명칭이 "Spread Spectrum Multiple Access Communication System Using Satellite Or Terrestrial Repeaters" 인 미국 특허 제 4,901,307호 공보, 및 1997년 11월 25일 공표된, 발명의 명칭이 "Method And Apparatus For Using Full Spectrum Transmitted Power In A Spread Spectrum Communication System For Tracking Individual Recipient Phase Time And Energy" 인 미국 특허 제 5,691,974호 공보에 개시되어 있고, 둘 다 본 발명의 양수인에게 양도되었으며, 참조로 여기에 인용되었다.
이 특허들은 다수의 통상적인 이동 또는 원격 시스템 유저 또는 가입자 장치 ("유저 터미널") 가 다른 유저 터미널, 또는 공중 전화 교환망과 같은 다른 접속 시스템의 사용자와 통신하기 위해 하나 이상의 트랜시버 (tranceiver) 를 사용하는 통신 시스템을 개시한다. 통신 신호는 위성 리피터 및 게이트웨이를 통하거나 지상의 기지국 (때로는 셀 사이트 또는 셀로 불리기도 함) 으로 직접 전송된다.
최신 위성 통신 시스템에서 타이밍이 중요하다. 예를 들어, 이러한 시스템은 통상 통신 채널을 "프레임" 으로 분할하며, 각각의 프레임은 알려진 길이이다. 이러한 프레임의 사용을 최적화하기 위해서, 게이트웨이 또는 기지국 및 유저 터미널은 동기를 확보하기 위한 일정 방법을 사용해야 한다. 따라서, 각각의 유저 터미널은 타이밍 레퍼런스를 제공하는 장치를 구비한다. 이상적인 타이밍 레퍼런스는 유저 터미널에게 알려진 주파수의 신호를 제공한다.
로컬 오실레이터는 유저 터미널에 타이밍 레퍼런스를 제공하는데 자주 사용된다. 그런데, 로컬 오실레이터는 완전하지 않다. 로컬 오실레이터는 주파수 드리프트를 겪는다. 로컬 오실레이터의 주파수가 드리프트하면, 동기를 잃게 된다.
로컬 오실레이터 주파수 드리프트를 최소화하기 위한 한 방법은 더욱 정밀한 로컬 오실레이터를 제조하는 것이다. 그런데, 이러한 매우 안정된 로컬 오실레이터는 제조하는데는 비용이 많이 든다.
셀룰러 전화 시스템에서 주로 사용되는 다른 방법은 전압 제어 온도 보상 수정 오실레이터 (VTCXO:voltage controlled temperature compensated crystal oscillator) 의 사용을 포함한다. 또한, VTCXO 의 출력 주파수는 VTCXO 로의 입력 전압을 변화시킴으로써 제어될 수 있다.
이러한 셀룰러 전화 시스템에서, 각각의 유저 터미널은 VTCXO 를 구비하고 있다. 각각의 유저 터미널은 기지국에 의해 전송되는 파일럿 신호를 모니터링한다. 유저 터미널은 VTCXO 에 인가되는 입력 전압을 변화시킴으로써 VTCXO 의 출력 주파수를 조절하기 위한 타이밍 레퍼런스로서, 파일럿 신호의 주파수를 사용한다. 이러한 방법은 기지국과 유저 터미널 사이의 상대 방사 속도 (relative radial velocity) 가 작기 때문에 셀룰러 전화 시스템에서 사용될 수 있다. 그런데, 저지구 궤도 (LEO:low-earth orbit) 위성 통신 시스템과 같은 어떤 위성 통신 시스템에서는, 위성과 유저 터미널 사이의 상대 방사 속도가 매우 클 수 있다. 이러한 큰 상대 방사 속도는 파일럿 신호상에 큰 도플러 시프트(Doppler shift)를 부과하여, 타이밍 레퍼런스로서 사용할 수 없게 한다.
도플러 시프트는 LEO 위성 시스템에서 매우 정확하다. 예를 들어, 7 km/sec 의 속도를 갖는 LEO 위성에 대해, 유저 터미널에 의해 보여지는 도플러 시프트는 지평선에서 약 20 ppm 이다. S 밴드 (약 2.5 GHz) 에서 송신하는 LEO 위성에 대해, 2 ppm 의 도플러 시프트는 50 KHz 주파수 시프트로 변환된다. 이러한 주파수 시프트는 파일럿 신호를 타이밍 레퍼런스로서 사용할 수 없게 한다.
발명의 개요
본 발명은 위성 통신 시스템에서 유저 터미널 클럭의 축적된 에러를 결정하는데 유용한 방법 및 장치에 관련되어 있다. 위성 통신 시스템은 게이트웨이, 알려진 위치 및 알려진 속도를 갖는 위성, 및 유저 터미널 클럭에 의해 클럭되는 디스큐 버퍼 (deskew buffer) 를 갖는 유저 터미널을 포함한다. 상기 방법은 위성과 유저 터미널 사이의 일방 신호를 계산하는 단계, 계산한 일방 신호 지연 (one-way signal delay) 및 상기 일방 신호지연의 소정의 최대치에 기초하여 원하는 디스큐 버퍼 지연을 계산하는 단계, 및 원하는 디스큐 버퍼 지연 및 실제의 디스큐 버퍼 지연에 기초하여 유저 터미널 클럭의 축적된 에러를 계산하는 단계를 포함한다.
위성과 유저 터미널 사이의 일방 신호 지연은 게이트웨이로부터 유저 터미널로 그리고 다시 게이트웨이로 보내지는 신호들에 대한 왕복 신호 지연 (round-trip signal delay), 유저 터미널에 의해 수신되는 신호상에 디스큐 버퍼에 의해 부과되는 실제의 디스큐 버퍼 지연, 및 위성의 알려진 위치 및 알려진 속도에 기초하여 계산된다. 일방 신호 지연의 소정의 최대값은 위성과 유저 터미널 사이의 최대 가능 일방 신호 지연이다 (즉, 위성이 지평선에 근접했을 때). 실제의 디스큐 버퍼 지연은, 디스큐 버퍼 기록 인터벌 또는 디스큐 버퍼 판독 인터벌 및 디스큐 버퍼에 대한 기록 포인터와 판독 포인터 사이에 개재하는 저장 위치의 수에 기초하여 계산된다.
첨부된 도면을 참조하여 상세한 설명을 함으로써 본 발명의 목적, 특징 및 이점이 더욱 분명해지는데, 도면에서는 유사한 도면 부호가 대응하는 것을 나타낸다.
도 1 은 본 발명이 유용한 무선 통신 시스템의 일 예를 나타내는 도,
도 2 는 유저 터미널에 사용되는 트랜시버의 일 예를 나타내는 도,
도 3 은 게이트웨이에 사용되는 송신 및 수신 장치의 일 예를 나타내는 도,
도 4 는 두 개의 다이버시티 신호상에 시간 정렬을 부과하는 디스큐 버퍼의 사용예를 나타내는 사용되는 2 개의 타임라인을 도시하는 도,
도 5 는 바람직한 실시예에 따른 유저 터미널 트랜시버의 구조의 일부를 설명하는 도,
도 6 은 디스큐 버퍼의 일부를 설명하는 도,
도 7 은 본 발명의 바람직한 실시예에 따른 디스큐 지연 에러 측정을 사용하여 유저 터미널 클럭 에러를 정정하는 본 발명의 동작을 설명하는 플로우챠트,
도 8a, 8b, 8c, 및 8d 는 4 개의 타이밍 에러 시나리오를 도식적으로 설명하는 도,
도 9a, 9b, 9c, 9d, 9e 및 9f 는 6 개의 타이밍 정정 케이스를 도식적으로 설명하는 도,
도 10 은 6 개의 타이밍 정정 케이스의 적당한 하나를 선택하는데 사용되는 결정 트리를 설명하는 도, 및
도 11 은 본 발명의 바람직한 실시예에 따른 타이밍 정정 제어기의 일부를 설명하는 회로 블록도이다.
I. 도입
본 발명은 저지구 궤도 (LEO) 위성을 사용하는 통신 시스템에 사용하기에 특히 적당하다. 그러나, 본 발명의 원리가 통신 목적으로 사용되지 않는 위성 시스템에 사용될 수 있다는 것은 당업자에게 명백하다. 본 발명은 위성이 비 LEO 궤도를 운행하는 위성 시스템, 또는 비위성 리피터 시스템에 응용될 수도 있다.
본 발명의 바람직한 실시예를 상세하게 설명한다. 특정의 단계, 구성 및 배열을 설명하지만, 이는 단지 예시적인 것이다. 당업자가 본 발명의 사상 및 범위를 벗어나지 않고 다른 단계, 구성 및 배열을 사용할 수 있다. 본 발명은 위치 결정을 목적으로 하는 시스템, 위성 및 지상의 셀룰러 전화 시스템을 포함하여 각종의 무선 정보 및 통신 시스템에서 사용할 수 있다. 바람직한 적용은 전화 서비스를 위한 CDMA 무선 확산 스펙트럼 통신 시스템이다.
Ⅱ. 전형적인 위성 통신 시스템
본 발명이 유용한 무선 통신 시스템의 일 예를 도 1 에서 설명한다. 이 통신 시스템은 CDMA 형 통신 신호를 사용하는 것으로 생각되지만, 본 발명에서 필요한 것은 아니다. 도 1 에 나타낸 통신 시스템(100)의 일부에서, 일 기지국(112), 2 개의 위성(116 및 118), 2 개의 결합 게이트웨이 또는 허브(120 및 122)가 2 개의 원격 유저 터미널(124 및 126)과 통신을 하기 위해 도시되어 있다. 통상, 기지국 및 위성/게이트웨이는, 지상 기초 (terrestrial-based) 또는 위성 기초 (satellite-based) 로 불리는, 분리된 통신 시스템의 일 부분이지만, 필요하지 않을 수도 있다. 이러한 시스템의 기지국, 게이트웨이 및 위성의 총수는 원하는 시스템 용량, 및 관련 기술분야에서 널리 알려진 다른 요소에 의해 결정된다.
유저 터미널(124 및 126)은 각각 셀룰러 전화, 데이터 트랜시버, 또는 패이징 또는 위치 결정 수신기와 같은 무선 통신 장치를 포함하지만, 이에 한정되지 않고, 희망에 따라 휴대형이거나 차량 탑재형일 수 있다. 여기에서는, 유저 터미널을 휴대형 전화로서 설명하고 있다. 그런데, 본 발명의 사상은 "실외" 뿐만 아니라 "실내" 위치를 포함하여, 원격 무선 서비스가 요구되는 고정 장치에 사용될 수도 있다.
통상, 위성 (116 및 118) 로부터의 빔은 소정의 패턴으로 상이한 지리적 영역을 커버한다. CDMA 채널 또는 "서브 빔" 으로 일컬어지는 상이한 주파수의 빔이 동일 지역을 오버랩하도록 정해질 수 있다. 또한, 다수 위성에 대한 빔 커버리지 또는 서비스 영역, 또는 다수 기지국에 대한 안테나 패턴은, 통신 시스템 설계 및 제공되는 서비스의 유형, 그리고 공간 다이버시티가 달성되는지 여부에 따라 소정의 지역에서 완전히 또는 부분적으로 오버랩되도록 설계될 수도 있다.
다양한 다수 위성 통신 시스템은 다수의 유저 터미널에게 서비스하기 위해 LEO 궤도 내의 8 개의 상이한 궤도면을 운행하는 약 48 개 이상의 위성을 사용하는 예시적인 시스템으로 제안되었다. 그러나, 당업자는 본 발명의 사상이, 다른 궤도 거리 및 위치(constellation)를 포함하여, 각종의 위성 통신 시스템 및 게이트웨이 구성에 어떻게 적용될 수 있는지 용이하게 이해할 것이다. 동시에, 본 발명은 각종의 기지국 구성의 지상 기초 시스템에 동일하게 적용될 수 있다. 도 1 에서, 유저 터미널 (124 및 126) 과 기지국(112) 사이에, 또는 위성(116 및 118)을 통해 게이트웨이(120 및 122)와 구축된 통신에 대한 몇가지 가능 신호 경로가 도시되어 있다. 기지국-유저 터미널 통신 링크는 라인 (130 및 132) 에 의해 도시되어 있다. 위성(116 및 118)과 유저 터미널(124 및 126) 사이의 위성- 유저 터미널 통신 링크는 라인 (140, 142 및 144) 에 의해 도시되어 있다. 게이트웨이(120 및 122)와 위성(116 및 118) 사이의 게이트웨이-위성 통신 링크는 라인 (146, 148, 150 및 152) 에 의해 도시되어 있다. 게이트웨이(120 및 122), 및 기지국(112)은 단순히 유저 터미널(124 및 126)로 메시지 또는 날짜를 전송하거나, 일방 또는 양방향 통신 시스템의 일부로서 사용될 수도 있다.
유저 터미널(106)에 사용되는 트랜시버(200)의 일 예는 도 2 에 도시되어 있다. 트랜시버(200)는 통신 신호를 수신하기 위한 하나 이상의 안테나(210)를 사용하고, 그 통신 신호는 아날로그 수신기(214)로 송신되어, 거기에서 다운컨버트되고, 증폭되고, 디지털화된다. 듀플렉서부(212)는 동일한 안테나가 송신 및 수신 기능 모두를 제공할 수 있도록 하는데 사용된다. 그러나, 어떤 시스템은 상이한 송신 및 수신 주파수에서 동작하는 별도의 안테나를 사용한다.
아날로그 수신기(214) 에 의한 디지털 통신 신호 출력은 하나 이상의 디지털 데이터 수신기(216A) 및 하나 이상의 검색 수신기(218) 로 전송된다. 당업자에게 명확한 바와 같이, 허용가능한 장치 복잡도의 레벨에 따라, 신호 다이버시티의 원하는 레벨을 얻는데 추가적인 디지털 데이터 수신기(216B ~ 216N)가 사용될 수 있다.
하나 이상의 유저 터미널 제어 프로세서(220)가 디지털 데이터 수신기(216A ~ 216N) 및 검색 수신기(218)에 접속된다. 제어 프로세서(220)는 다른 기능 중에서도, 기본적인 신호 프로세싱, 타이밍, 전력 및 핸드오프 제어 또는 조정, 및 신호 캐리어에 사용되는 주파수의 선택을 제공한다. 제어 프로세서(220)에 의해 수행되는 다른 기본적인 제어 기능은 통신 신호 파형을 프로세싱하는데 사용되는 의사잡음(pseudonoise) (PN) 코드 시퀀스 또는 직교함수의 선택 또는 조작이다. 제어 프로세서(220)에 의한 신호 프로세싱은 상대적인 신호 강도의 결정 및 다양한 관계 신호 파라미터의 계산을 포함할 수 있다. 타이밍 및 주파수와 같은 이러한 신호 파라미터의 계산은 측정에서의 증가된 효율 또는 속도, 또는 향상된 제어 프로세싱 리소스의 할당을 제공하도록 추가적인 또는 별도의 전용 회로의 사용을 포함할 수도 있다.
디지털 데이터 수신기(216A ~ 216N)의 출력은 유저 터미널내에서 디지털 베이스밴드 회로(222)에 접속되어 있다. 유저 디지털 베이스밴드 회로(222)는 유저 터미널로 그리고 유저 터미널로부터 정보를 전송하는데 사용되는 프로세싱부 및 프리젠테이션부를 포함한다. 즉, 일시 또는 장기 디지털 메모리와 같은 신호 또는 데이터 저장부, 디스플레이 화면, 스피커, 키패드 터미널 및 핸드셋과 같은 입력 및 출력 장치, A/D 부, 보코더 및 다른 음성 및 아날로그 신호 프로세싱부 등 모두가 관련 기술분야에서 널리 알려진 구성 요소들을 사용하는 유저 디지털 베이스밴드 회로(222) 의 부분들을 형성한다. 다이버시티 신호 프로세싱이 채용되는 경우, 유저 디지털 베이스밴드 회로(222)는 다이버시티 결합기 및 디코더를 포함할 수 있다. 이러한 구성 요소들의 일부는 제어 프로세서(220)의 제어 하에 또는 이와 통신하여 동작할 수도 있다.
음성 또는 다른 데이터가 유저 터미널에서 시작하는 출력 메시지 또는 통신 신호로서 만들어질 때, 유저 디지털 베이스밴드 회로(222)는 원하는 전송용 데이터를 수신하고, 저장하고, 프로세싱하고, 그렇지 않으면 만든다. 유저 디지털 베이스밴드 회로(222)는 제어 프로세서(220)의 제어하에 동작하는 송신 변조기(226)로 이 데이터를 제공한다. 송신 변조기(226)의 출력은 안테나(210)로부터 게이트웨이로 출력 신호의 최종 전송을 위해 송신 전력 증폭기(230)에 출력 전력 제어를 제공하는 전력 제어기(228)로 전송된다.
유저 터미널(200)은 전송 경로에서 프리코렉션부(precorrection element, 232)를 사용하여, 출력 신호의 주파수를 조절할 수 있다. 이는 전송 파형의 업 또는 다운 컨버젼의 널리 알려진 기술을 사용하여 달성될 수 있다. 대안으로서, 하나의 단계에서 디지털 신호를 원하는 전송 주파수로 변환하는데 적당히 조절된 주파수가 사용되도록, 프리코렉션부(232)는 유저 터미널의 아날로그 업 컨버젼 및 변조 단 (230) 을 위한 주파수 선택 또는 제어 메카니즘의 일부를 형성할 수 있다.
유저 터미널(200)은 전송 경로에서 프리코렉션부(232)를 사용하여 출력 신호의 주파수를 조절할 수 있다. 이는 전송 파형에서 지연을 추가하거나 차감하는 널리 알려진 기술을 사용하여 달성될 수 있다.
수신된 통신 신호 또는 하나 이상의 공유된 리소스 신호에 대한 하나 이상의 측정된 신호 파라미터에 대응하는 정보 또는 데이터는 관련 기술분야에서 공지된 각종 기술을 사용하여 게이트웨이로 전송될 수 있다. 예를 들어, 정보는 별도의 정보 신호로서 전송되거나 유저 디지털 베이스밴드 회로(222)에 의해 만들어지는 다른 메시지에 부가될 수 있다. 다른 방법으로, 정보는 제어 프로세서(220) 의 제어하에 송신 변조기(226) 또는 송신 전력 제어기(228)에 의해 소정의 제어 비트로서 삽입될 수 있다.
특정의 신호를 복조하고 트랙킹하기 위해, 디지털 수신기(216A ~ 216N) 및 검색 수신기(218)는 신호 상관부 (signal correlation element) 로 구성된다. 검색 수신기(218)는 파일럿 신호, 또는 다른 상대적으로 고정된 패턴 스트롱 신호를 검색하는데 사용되는 한편, 디지털 수신기(216A ~ 216N)는 검출된 파일럿 신호와 결합된 다른 신호를 복조하는데 사용된다. 따라서, 파일럿 신호 또는 다른 신호의 에너지 또는 주파수를 결정하기 위해 이 장치들의 출력이 모니터링될 수 있다 이 수신기들은, 복조되고 있는 신호에 대해 현재의 주파수 및 타이밍 정보를 제어 프로세서(220)로 제공하도록 모니터링될 수 있는 주파수 트랙킹부를 사용한다.
제어 프로세서(220)는 수신된 신호가 오실레이터 주파수로부터 어느 정도 오프셋되어 있는지 결정하기 위해 이러한 정보를 사용하고, 이 때 적당한 만큼 동일한 주파수 밴드로 스케일링된다. 후술하는 바와 같이, 주파수 에러 및 도플러 시프트에 관계된 이러한 정보 및 다른 정보가 희망에 따라 저장부 또는 메모리부 (236) 에 저장될 수 있다.
게이트웨이(120 및 122) 에 사용하기 위한 송신 및 수신 장치 (300) 의 일 예가 도 3 에 도시되어 있다. 도 3 에 도시된 게이트웨이(120 및 122)의 일부는 통신 신호를 수신하는 안테나(310)에 접속된 하나 이상의 아날로그 수신기(314)를 구비하고, 그 통신 신호는 그 후 관련 기술분야에서 널리 알려진 다양한 기술을 사용하여 다운 컨버트되고, 증폭되고, 디지털화된다. 어떤 통신 시스템에서는 다중 안테나(310)가 사용된다. 아날로그 수신기(314)에 의해 출력된 디지털화된 신호는 324 에서 점선으로 표시된, 하나 이상의 디지털 수신기 모듈에 입력으로 제공된다.
각각의 디지털 수신기 모듈(324)은 게이트웨이(120 및 122)와 하나의 유저 터미널(124 및 126) 사이의 통신을 관리하는데 사용되는 신호 프로세싱부에 대응하지만, 어떤 변형은 관련 기술분야에서 알려져 있다. 하나의 아날로그 수신기(314)는 다수의 디지털 수신기 모듈(324)에 대한 입력을 제공할 수 있으며, 통상, 위성 빔 및 여하한 소정 시간에 처리 되고 있는 가능한 다이버시티 모드 신호 모두를 수용하도록, 다수의 이러한 모듈이 게이트웨이(102 및 122)에서 사용된다. 각각의 디지털 수신기 모듈(324)은 하나 이상의 디지털 데이터 수신기(316) 및 검색 수신기(318)를 구비한다. 통상, 검색 수신기(318)는 파일럿 신호를 제외한 신호의 적당한 다이버시티 모드를 검색한다. 통신 시스템에서 구현될 때, 다수의 디지털 데이터 수신기(316A ~ 316N)가 다이버시티 신호 수신에 사용된다.
디지털 데이터 수신기(316)의 출력은 후속하는 베이스밴드 프로세싱부(322)에 제공되는데, 이는 관련 기술분야에서 널리 알려진 장치를 포함하며 여기에서는 상세하게 설명하지 않는다. 예시적인 베이스밴드 장치는 다중경로 신호를 각각의 가입자에 대한 하나의 출력으로 결합하는 다이버시티 결합기 및 디코더를 포함한다. 또한, 예시적인 베이스밴드 장치는 통상, 출력 데이터를 디지털 스위치 또는 네트워크로 제공하는 인터페이스 회로를 포함한다. 보코더, 데이터 모뎀, 및 디지털 데이터 스위칭 및 저장부와 같은, 그러나 이에 제한되지 않는 각종의 다른 공지의 구성 요소들이 베이스밴드 프로세싱부(322)의 일부를 형성할 수도 있다. 이러한 요소들은 하나 이상의 송신 모듈(334) 로의 데이터 신호의 전송을 제어 또는 명령하는 동작을 한다.
유저 터미널로 전송되는 신호는 한 이상의 적당한 송신 모듈(334)에 각각 결합되어 있다. 전형적인 게이트웨이는 다수 유저 터미널(124 및 126)로 동시에, 그리고 복수의 위성 및 빔에 대해 동시에 서비스를 제공하기 위해, 다수의 이러한 송신 모듈(334)을 사용한다. 게이트웨이(120 및 122) 에 의해 사용되는 송신 모듈(334) 의 수는 시스템 복잡도, 가시 위성의 수, 가입자 용량, 선택된 다이버시티의 정도 등을 포함하는 관련 기술분야에서 널리 알려진 요소에 의해 결정된다.
각각의 송신 모듈(334)은 송신용 데이터를 확산 스펙트럼 변조하는 송신 변조기(326)를 포함한다. 송신 변조기(326)는 디지털 송신 전력 제어기(328)에 결합된 출력을 갖고, 이 제어기는 출력 디지털 신호에 대해 사용되는 송신 전력을 제어한다. 디지털 송신 전력 제어기(328)는 간섭 감소 및 리소스 할당을 위해 최소 레벨의 전력을 인가하지만, 송신 경로의 감쇄 및 다른 경로 전송 특성에 대한 보상의 필요가 있을 때는 적당한 레벨의 전력을 인가한다. 신호 확산시 송신 변조기(326)에 의해 PN 생성기(332)가 사용된다. 또한, 이러한 코드 생성은 게이트웨이(122 및 124)에 사용되는 하나 이상의 제어 프로세서 또는 저장부의 기능부를 형성할 수 있다.
송신 전력 제어기(328)의 출력은 다른 송신 모듈로부터의 출력과 합산되는 합산기(336)로 전송된다. 이 출력은 송신 전력 제어기(328)의 출력으로서 동일한 주파수에서 또한 동일한 빔내에서 다른 유저 터미널(124 및 126)로 송신하기 위한 신호이다. 합산기(336)의 출력은 디지털 아날로그 변환, 적당한 RF 캐리어 주파수로의 변환, 이후의 증폭 및 유저 터미널(124 및 126)로의 방사를 위한 하나 이상의 안테나(340)로의 출력을 위하여 아날로그 송신기(338)로 제공된다. 안테나 (310 및 340)는 시스템의 복잡도 및 구성에 따라 동일한 안테나일 수도 있다.
프리코렉션부 또는 프리코렉터(342)는 합산기(336) 및 아날로그 송신기(338) 바로 후의 송신 경로에 설치될 수 있다. 본 발명의 일 실시예에서, 프리코렉터(342)는, 후술하는 바와 같이 출력 주파수를 조절하기 위해 아날로그 신호 형성 및 증폭 후에 동작한다. 출력 유저 터미널 신호, 또는 순방향 링크상에 부과된 주파수 정정의 양은 통신이 구축된 각각의 위성과 게이트웨이 사이의 알려진 도플러에 기초한다. 송신에 앞서 신호의 주파수를 조절하는데 사용되는 기술 또는 부재는 관련 기술분야에서 널리 알려져 있다.
게이트웨이와 통신하는 모든 유저 터미널이 게이트웨이로부터 위성으로의 동일한 송신 경로를 공유하기 때문에, 단일 주파수 프리코렉션부를 사용할 수 있다. 대안으로서, 보통의 중앙 주파수로부터 오프셋된, 시프트된 출력 주파수를 제공하기 위하여, 아날로그 송신기(338)의 출력 주파수는 제어 프로세서(320)에 의해 직접 조절될 수 있다.
본 발명의 다른 실시예에서, 후술하는 바와 같이 출력 타이밍을 조절하기 위해, 프리코렉터(342)는 아날로그 신호 형성 및 증폭후에 동작한다. 출력 유저 터미널 신호, 또는 순방향 링크에 부과된 타이밍 정정의 양은 통신이 구축된 각각의 위성과 게이트웨이 사이에서의 알려진 전파 지연 (propagation delay) 및 코드 도플러에 기초한다. 송신에 앞서 신호의 타이밍을 조절하는데 사용되는 기술 또는 부재는 관련 기술분야에서 널리 알려져 있다.
위성 도플러 또는 전파 지연을 설명하는데 요구되는 주파수 또는 시간 시프트의 양은 알려진 위성 궤도 위치 데이터를 사용하여 제어 프로세서(320)에 의해 계산될 수 있다. 이 데이터는 룩업 테이블 또는 메모리부와 같은 하나 이상의 저장부(344)로부터 저장되고 이로부터 검색될 수 있다. RAM 및 ROM 회로, 또는 마그네틱 저장 장치와 같은 각종의 널리 알려진 장치가 저장부(344)를 구성하는데 사용될 수 있다. 이 정보는 임의의 주어진 시간에 주파수 또는 타이밍 조절을 확립하는데 사용된다.
하나 이상의 게이트웨이 제어 프로세서(320)가 수신기 모듈(324), 송신 모듈(334) 및 베이스밴드 회로(322)에 접속되어 있고, 이 장치들은 서로 물리적으로 분리될 수도 있다. 제어 프로세서(320)는 신호 프로세싱, 타이밍 신호 생성, 전력 제어, 핸드오프제어, 다이버시티 결합, 및 시스템 인터페이싱과 같은 기능에 영향을 주는 명령 및 제어 신호를 제공하지만, 이에 한정되지 않는다. 또한, 제어 프로세서(320)는 가입자 통신에서의 사용을 위한 PN 확산 코드, 직교 코드(orthogonal code) 시퀀스, 및 특정의 송신기 및 수신기를 할당한다.
제어 프로세서(320)는 또한 파일럿, 동기화, 및 페이징 채널 신호의 생성과 그 전력, 및 이들의 송신 전력 제어기(328)로의 결합을 제어한다. 파일럿 채널은 단순히 데이터에 의해 변조되지 않는 신호이고, 송신 변조기(326)로의 톤형 입력 또는 일정값(패턴)을 사용하여, PN 생성기(332)로부터 인가된 PN 확산 코드만을 효과적으로 송신할 수 있다.
제어 프로세서(320)가 송신 모듈(324) 또는 수신 모듈(334)과 같은 모듈의 구성 요소들로로 직접 접속될 수 있는 한편, 각각의 모듈은 일반적으로 송신 프로세서(330) 또는 수신 프로세서(321)와 같은 모듈 특정 프로세서를 포함하고, 이는 모듈의 구성 요소를 제어한다. 따라서, 바람직한 실시예에서, 도 3 에 도시된 바와 같이, 제어 프로세서(320)는 송신 프로세서(330) 및 수신 프로세서(321) 에 접속되어 있다. 이 방법으로 단일 제어 프로세서(320)는 다수의 모듈 및 리소스의 동작을 더욱 효과적으로 제어할 수 있다. 송신 프로세서(330)는 파일럿, 동기화, 페이징 신호, 및 트래픽 채널 신호의 생성 및 이들에 대한 신호 전력, 및 이들 각각의 전력 제어기(328)로의 접속을 제어한다. 수신 프로세서(321)는 검색, 복조용 PN 확산 코드 및 수신된 전력의 모니터링을 제어한다.
공유된 리소스 전력 제어와 같은, 일정 동작에 대해, 게이트웨이(120 및 122)는 통신 신호내의 유저 터미널로부터의 수신된 신호 강도, 주파수 측정, 또는 수신된 다른 신호 파라미터와 같은 정보를 수신한다. 이 정보는 수신 프로세서(321)에 의해 데이터 수신기(316)의 복조된 출력으로부터 인출될 수 있다. 대안으로서, 이 정보는 제어 프로세서(320) 또는 수신 프로세서(321)에 의해 모니터링되고 있는 신호내 소정의 위치에서 발생하는 것으로서 검출될 수 있고, 제어 프로세서(320)로 전송될 수 있다. 제어 프로세서(320)는 송신 전력 제어기(328) 및 아날로그 송신기(338)를 사용하여 송신되고 프로세싱되고 있는 신호의 타이밍 및 주파수를 제어하기 위해 이 정보를 사용한다.
이하, 본 발명의 바람직한 실시예를 상세히 설명한다. 특정의 단계, 구성 및 배열을 설명하지만, 이는 단지 예시적인 것이다. 당업자에게는 본 발명의 사상 및 범위를 벗어나지 않고 다른 단계, 구성 및 배열을 사용할 수 있음을 알 것이다. 본 발명은 위치 결정을 목적으로 한 시스템, 및 위성 및 지상 셀룰러 전화 시스템을 포함하여 각종의 무선 정보 및 통신 시스템에서 사용할 수 있다.
Ⅲ. 디스큐 버퍼
상술한 바와 같은, 전형적인 통신 시스템에서, 송신된 신호가 수신기로의 경로 도중에 장애물 및 대기 현상에 의해 때때로 반사되어, 몇 몇 신호가 상이한 경로를 통해 수신기에 도달한다. 바람직한 실시예에서, 유저 터미널은 다이버시티 신호 결합을 사용한다. 즉, 유저 터미널은 수신된 신호의 품질을 향상시키기 위해 상이한 경로를 따라 수신된 신호의 상이한 버전들을 결합한다. 이 신호 버전은 동일한 소스로부터 송신된 신호의 반사 뿐만 아니라, 및 상이한 소스로부터 송신된 신호를 포함할 수도 있으며, 종종 "다이버시티 신호" 라 한다.
도 2 를 참조하면, 각각의 다이버시티 신호는 상이한 디지털 신호 수신기(216)에 의해 프로세싱된다. 그런데, 다이버시티 신호는 상이한 길이의 경로를 따라 전달된다. 따라서, 다이버시티 신호가 디지털 데이터 수신기(216)를 떠날 때 다이버시티 신호는 서로에 대하여 시간 정렬되지 않을 수도 있다. 그러나, 다이버시티 신호를 효과적으로 결합하기 위해서, 이 신호들이 결합될 때 시간정렬되어야 한다. 디지털 데이터 수신기(216)에 의해 프로세싱되는 다이버시티 신호상에 시간정렬을 부과하기 위해서, 유저 터미널은 다이버시티 수신기의 각각의 핑거에 대해 "디스큐 버퍼"를 사용한다. 디스큐 버퍼는 다른 다이버시티 신호와 결합하기에 앞서 디지털 데이터 수신기(216)에 의한 출력 신호상에 가변 지연을 부과한다.
도 4 는 2 개의 다이버시티 신호상에 시간 정렬을 부과하는 디스큐 버퍼의 사용의 예를 나타내기 위해 본 명세서상에서 사용되는 2 개의 타임라인이다. 도 4 에서, Tu 는 신호가 위성으로부터 유저 터미널로 이동하는데 필요한 시간을 나타내고, Tr 는 디스큐 버퍼에 의해 신호상에 부과된 지연을 나타낸다. 타임라인(401)은 제 1 위성에 대한 이들 양(quantities)을 나타내고, 타임라인(402)은 제 2 위성에 대한 이들 양을 나타낸다.
이 예에서, 양 신호는 동일한 시간 t1 에서 송신된다. 또한, 이 예에서, 제 1 위성은 천정(zenith) 부근에 있고, 제 2 위성은 지평선(horizon) 부근에 있는 것으로 상정한다. 따라서, LEO 위성을 상정할 때, 유저 터미널과 제 1 위성 사이의 거리가 유저 터미널과 제 2 위성 사이의 거리와 비교하여 작다. 따라서, 제 1 위성에 의해 송신되는 신호가 유저 터미널에 도착하기 위해 필요로 하는 시간 Tu1 는 제 2 위성에 의해 송신되는 신호가 유저 터미널에 도착하기 위해 필요로 하는 시간 Tu2 보다 현저히 작다. 그러므로, 도 4 를 참조하면, 제 1 위성에 의해 송신된 신호는 시간 t2 에서 유저 터미널에 도착하는 반면, 제 2 위성에 의해 송신된 신호는 시간 t3 에서 유저 터미널에 도착한다. 따라서, 제 1 및 제 2 위성에 의해 송신된 신호상에 시간정렬(time alignment)을 부과하기 위해서, 디스큐 버퍼는 유저 터미널로에서의 도착 시간의 차이 t3 - t2 를 보상한다. 도 4 의 예에서, 제 1 위성으로부터 수신된 신호상에 지연 Tr1 를 부과하는 제 1 디스큐 버퍼를 사용하고, 제 2 위성으로부터 수신된 신호상에 지연 Tr2 를 부과하는 제 2 디스큐 버퍼를 사용함으로써 이를 달성한다. Tr1 및 Tr2 는 다음과 같이 선택된다.
Figure 112001005193384-pct00001
따라서, 두 신호가 시간 t4 에서 그들의 각각의 디스큐 버퍼들을 떠나는 경우, 그들은 시간 정렬된다.
도 5 는 바람직한 일 실시예에 따른 유저 터미널 트랜시버(user terminal transceiver, 200)의 아키텍쳐의 일 부분을 도시한다. 도 5 는 두 개의 디지털 데이터 수신기(216A, B), 그들 각각의 디스큐 버퍼(506A, B) 및 디-인터리버 및 디-코더(510)를 도시한다. 또한 도 5 는 결합기(combiner, 512) 및 로컬 오실레이터(516)를 포함하는 시간 소스, 시간 생성 유니트(518), 및 시간 정정 제어기(522)를 도시한다.
도 4 의 예를 참조하면, 디지털 데이터 수신기(216A) 는 제 1 위성에 의해서 송신된 신호(502A)를 수신하고 디지털 데이터 수신기(216B)는 제 2 위성에 의해서 송신된 신호(502B)를 수신한다. 디스큐 버퍼(506A)는 제 1 신호에 시간 지연 Tr1 을 부과하고 디스큐 버퍼(506B)는 제 2 신호에 지연 Tr2 를 부과한다. 따라서, 결과 신호들(508A, B)은 시간 정렬된다. 신호(508A, B)는 결합기(combiner, 512)에 의해서 결합되고 나서, 유니트(510)에 의해서 디-인터리브되고 디-코드되어 신호(514)를 생성한다. 그 후, 신호(514)는 보코더 등에 의해서 더 처리되어 그 내용(content)을 추출할 수 있다.
유저 터미널에 대한 타이밍 레퍼런스는 로컬 오실레이터(516)에 의해서 제공된다. 바람직한 일 실시예에서, 로컬 오실레이터(516)의 출력 주파수는 대략 19.68 메가헤르쯔이다. 시간 생성 유니트(518)는 로컬 오실레이터 신호에 시간 정정(time correction)을 제공하여 유저 터미널 클럭 신호(520)를 생성한다. 유저 터미널 클럭신호(520)는 디스큐 버퍼(506A, B)를 클럭하기 위하여 사용된다.
바람직한 일 실시예에서, 시간 생성 유니트(518)는 로컬 오실레이터(516)에 의해서 출력된 신호의 주파수에 512 를 곱하고 그 주파수를 1,025 로 나누어 9.8304 메가헤르쯔의 공칭 주파수를 갖는 신호를 만든다. 바람직한 일 실시예에서, 이 주파수는 위성통신시스템의 칩 레이트(chip rate)의 8 배이다. 본 발명의 사상과 범위를 벗어나지 않고 다른 값들이 이용될 수 있다.
최종적으로, 시간 생성 유니트(518)는 이 주파수를 8 로 나누어 공칭 유저 터미널 클럭 신호(520)를 만든다. 후술하는 바와 같이, 시간 생성 유니트(518)는 시간 정정 제어기(522)로부터의 커맨드에 응하여 유저 터미널 클럭(520)의 주파수를 변경하기 위하여 다른 정수들로 나눌 수 있다.
바람직한 일 실시예에서, 디스큐 버퍼(506A, B)는 단일 물리적 순환 버퍼(single physical circular buffer)의 일 부분이다. 순환 버퍼는 분할되어 다이버시티 수신기(diversity receiver)의 각각의 핑거(finger)에 대하여 별도의 로지컬 디스큐 버퍼(logical deskew buffer)를 제공한다. 바람직한 일 실시예에서, 유니트(506, 510, 518 및 522)는 유저 디지털 베이스밴드 회로(222)내에 존재한다. 대체예에서, 이 유니트들의 일 부분은 제어 프로세서(220)내에 존재한다. 본 발명의 취지와 범위를 벗어나지 않고 다른 대체예들이 가능하다.
도 6 는 바람직한 일 실시예에 따른 디스큐 버퍼(506)의 일 부분을 도시한다. 디스큐 버퍼(506)는 복수의 저장 위치(602)를 포함한다. 디지털 데이터 수신기(216)로부터 수신된 디지털 데이터 워드(604)는 디스큐 버퍼(506)내의 저장 위치(602)로 순차적으로 기록된다. 도 6 에서, 이 워드들은 바닥으로부터 상부로 순차적으로 기록된다. 소정 시간후, 디지털 데이터 워드(604)는 디스큐 버퍼(506)로부터 순차적으로 판독된다. 디지털 데이터 워드(604)가 디스큐 버퍼(506)로 기록되는 시간과 디지털 데이터 워드가 디스큐 버퍼(506)로부터 판독되는 시간 사이의 차이는 신호에 디스큐 버퍼에 의해서 부과된 지연 시간 Tr 이다.
도 6 는 두 개의 디스큐 버퍼 포인터, 즉 기록 포인터(604) 및 판독 포인터(606)를 도시한다. 기록 포인터(604)는 현재 기록되고 있는 저장 위치(602)를 가리키고, 판독 포인터(606)는 현재 판독되고 있는 저장 위치를 가리 킨다. 기록 포인터(604)의 진행(advancement)의 레이트는 게이트웨이 클럭에 의해 제어되는, 디지털 데이터 수신기(216)에 의해서 데이터가 수신되는 데이터 레이트에 의해 제어된다. 판독 포인터(606)의 진행 레이트는 유저 터미널 클럭에 의해서 제어된다.
공칭 동작시(nominal operation)(즉, 게이트웨이 및 유저 터미널 클럭들이 동기되는 경우), 기록 포인터(604)와 판독 포인터(606)는 일치하여 디스큐 버퍼를 따라서 진행한다. 도 6 를 참조하면, 이 진행은 하부로부터 상부로이다. 당업자에게는 자명한 것처럼, 실제 디스큐 버퍼 지연은 기록 인터벌 또는 판독 인터벌 및 기록 포인터(604)와 판독 포인터(606) 사이에 개재하는 저장 위치(storage locations, 602)의 수에 기초하여 계산될 수 있다.
로컬 오실레이터의 주파수가 공칭으로부터 벗어나는 경우, 유저 터미널 클럭은 공칭으로부터 벗어난다. 유저 터미널 클럭이 공칭으로부터 벗어나는 경우, 그것은 또한 게이트웨이 클럭으로부터 벗어난다. 이것이 발생하는 경우, 기록 포인터(604) 및 판독 포인터(606)는 일치하여 진행하지 않는다. 유저 터미널 클럭의 주파수가 게이트웨이 클럭의 주파수보다 낮으면, 판독은 기록보다 더 느리게 수행되어, 디스큐 버퍼에서의 데이터량이 결국 버퍼가 오버플로우할 때까지 증가한다. 또한, 유저 터미널 클럭의 주파수가 게이트웨이 클럭의 주파수보다 크면, 결국 유저 터미널이 데이터가 기록되기도 전에 데이터를 판독하려는 시도를 할 때까지, 판독은 기록보다 더 빠르게 수행된다.
IV. 유저 터미널 클럭 에러 검출
유저 터미널 클럭에서 에러를 정정하는 제 1 단계는 에러를 측정하는 것이다. 바람직한 일 실시예에서, 게이트웨이로부터 유저 터미널까지 그리고 다시 역으로 송신된 신호가 겪는 왕복 지연의 연속적인 측정들이 유저 터미널 클럭 에러를 결정하기 위하여 사용된다.
본 발명의 바람직한 일 실시예에서, 수신된 신호 및 송신된 신호 모두 프레임으로 분할된다. 유저 터미널 송신기 및 수신기는 모두 동일한 내부 시간 레퍼런스로 동기되므로, 프레임 경계(frame boundary)가 유저 터미널에 의해 수신되는 시간과 대응하는 프레임 경계가 유저 터미널에 의해서 송신되는 시간 사이에 일정한 시간 지연이 존재한다. 따라서,
Ts = 게이트웨이와 위성 사이의 지연,
Td = 수신된 프레임 경계와 송신된 프레임 경계 사이의 지연,
Tu = 유저 터미널과 위성 사이의 지연,
Tr = 디스큐 버퍼에 의해서 부과된 실제 지연, 및
Tm = Tu 의 최대 가능치로 한다.
바람직한 일 실시예에서, 유저 터미널은 합 Tu + Tr 을 일정하고, Tm 과 일치되도록 유지한다. 따라서, 게이트웨이 송신기에서의 프레임 경계의 송신과 게이트웨이 수신기에서의 대응하는 프레임 경계의 수신 사이의 전체 왕복 지연은
Figure 112001005193384-pct00002
로 주어진다.
바람직한 일 실시예에서, 유저 터미널은 주기적으로 값 Tr 을 게이트웨이에 보고한다. 또한, 게이트웨이는 주기적으로 TRTD 를 측정하고 Tu 에 대하여 상기의 식의 해를 구한다.
Figure 112001005193384-pct00003
바람직한 일 실시예에서, 게이트웨이는 수 분마다 TRTD 를 측정한다. 게이트웨이는 유저 터미널로 Tu 를 보고한다. 유저 터미널은 그리고 나서 디스큐 버퍼에 의해서 부과될 바라는 지연 Tr' 에 대한 해를 구한다.
Figure 112001005193384-pct00004
그 후, Tr 의 최종 보고 이래 유저 터미널 클럭에 축적된 에러는
Figure 112001005193384-pct00005
로 주어진다.
본 발명의 바람직한 실시예에서, TRTD 는 다음의 방법에 의해서 측정된다. 우선, 알려진 실행 PN 시퀀스(running PN sequence) 또는 확산코드(spreading code)를 포함하는 신호가 게이트웨이에 의해서 송신된다. 신호는 위성에 의해서 유저 터미널로 릴레이된다. 유저 터미널은 그 신호를 즉시 또는 알려진 지연 후 재송신한다. 재송신된 신호는 동일한 위성에 의해서 게이트웨이로 다시 릴레이된다. 그 후, 게이트웨이는 수신된 신호에서의 PN 시퀀스의 상태와 로컬 PN 시퀀스의 상태를 비교한다. 그 후, 상태의 차이는 전체 왕복 지연을 결정하기 위하여 이용되는데, 이는 게이트웨이와 위성 사이의 알려진 지연들을 포함한다. 공지된 것처럼, 위성과 게이트웨이 사이의 거리가 게이트웨이에 의해서 유지되므로, 이 지연들은 알고 있다. 이들 알려진 지연들을 전체 왕복 지연으로부터 감산함으로써 TRTD 를 산출한다. 알려진 위성 에피메라이드 (satellite ephemerides)를 이용하여, 게이트웨이와 위성 사이의 알려진 지연들은 공지된 다양한 방법들에 의해 계산된다.
V. 유저 터미널 클럭 에러 정정
도 7 는 본 발명의 바람직한 일 실시예에 따라, 전술된 디스큐 지연 에러 측정을 이용하여 유저 터미널 클럭 에러를 정정하는데 있어 본 발명의 동작을 설명하는 흐름도이다. 도 7 를 참조하면, 단계 702 및 704 에서, TRTD 의 두 개의 연속적인 측정들에 기초하여 두 개의 연속적인 디스큐 지연 에러들이 계산된다. 단계 706 에서 유저 터미널 클럭의 모델 분수 주파수 편이(model fractional frequency deviation)는 현재 및 이전의 디스큐 지연 에러들에 기초하여 계산된다. 유저 터미널이 우선 활성화되는 경우, 이전의 디스큐 지연 에러는 단계 702 에서 계산된 것이고 현재의 디스큐 지연 에러는 단계 704 에서 계산된 것이다. 후속하는 측정에 대하여, 단계 704 를 연속적으로 통과함으로써 현재 및 이전의 디스큐 지연 에러들이 발견된다.
유저 터미널 클럭은 "너무 빠르게(too fast)" 또는 "너무 느리게(too slow)" 실행되는 것으로 발견될 수 있다. 또한 유저 터미널 클럭은 "앞서서(ahead)" 또는 "뒤져서(behind)"실행되는 것으로 발견될 수 있다. 따라서, 유저 터미널 클럭은 이들 두 인자에 기초하여, 4 개의 타이밍 시나리오들중 하나에 들어간다. 단계 708 에서, 적절한 타이밍 시나리오가 결정된다. 발명자들은 각각의 타이밍 시나리오가 6 개의 타이밍 정정 케이스 중 하나로 되는 것을 발견했다. 각각의 타이밍 정정 케이스는 적절한 좌표 변환(coordinate translation)후 4 개의 타이밍 시나리오의 각각에 대하여 동일한 방식으로 처리될 수 있다. 따라서, 단계 710 에서, 분수 주파수 편이와 시간 좌표들이 변환되고, 단계 712 에서, 적절한 타이밍 케이스가 결정된다.
각각의 타이밍 케이스는 이하에서 상술된 것처럼, 둘 또는 세 개의 타이밍 정정 브레이크 포인트에 의해서 정의된다. 이 브레이크 포인트가 결정되면, 유저 터미널 클럭 에러는 타이밍 케이스와 계산된 브레이크 포인트에 기초하여 정정될 수 있다. 따라서, 단계 714 에서, 선택된 타이밍 케이스에 대한 타이밍 정정 브레이크 포인트가 계산된다. 그리고 나서, 단계 716 에서, 유저 터미널 클럭 에러는 계산된 브레이크 포인트에 기초하여 정정된다.
단계 702 및 704 에 해당하는, 디스큐 지연 에러의 계산은 전술되었다. 이제, 모델 분수 주파수 편이의 계산을 상술한다. 이 동작은 단계 706 에 대응한다. 당업자에게 명백한 바와 같이, 유저 터미널 클럭의 분수 주파수 편이는 TRTD 측정들 사이에서 변한다. 발명자들은 본 발명의 동작이 분수 주파수 지연을 모델링함으로써 단순화될 수 있다는 것을 발견했다. 발명자들은 순간 및 모델 분수 주파수 편이들 사이의 변화는 유저 터미널 클럭 에러를 정정하기 위하여 중요하지 않다는 것을 발견했다. 이 모델은, 실제 주파수 편이가 순간적으로 변할 수 있을지라도, 인터벌에 걸쳐 오실레이터 주파수 편이가 일정한 것으로 가정한다. 따라서 n 번째 TRTD 측정 인터벌에 걸친 분수 주파수 지연은
Figure 112001005193384-pct00006
에 따라 모델된다.
본 발명은 장래의 유저 터미널 클럭 성능을 예측하기 위하여 가장 최근의 모델 주파수 편이를 이용한다. 전술된 것처럼, 인터벌에 걸쳐 모델된 클럭 성능은 4 개의 타이밍 시나리오중 하나에 들어간다. 이 4 개의 시나리오들은 도 8a, b, c, d 에서 그래프로 도시된다. 도 8a 는 유저 터미널 클럭이 "앞서서" 그리고 너무 느리게 실행되는 케이스(즉, XRTD > 0 이고 ymod < 0)를 도시한다. 도 8b 는 유저 터미널 클럭이 앞서지만 너무 빠르게 실행되는 케이스(즉, XRTD > 0 이고 ymod < 0)를 도시한다. 도 8c 는 유저 터미널 클럭이 "뒤져서" 그리고 너무 느리게 실행되는 케이스(즉, XRTD < 0 이고 ymod < 0)를 도시한다. 도 8d 는 유저 터미널 클럭이 뒤져서 그리고 너무 빠르게 실행되는 타이밍 시나리오(즉, XRTD < 0 이고 ymod > 0)를 도시한다.
각각의 시나리오는 시간 t 에 대한 주파수 편이 y 의 그래프에 의해 도시되고, 하나는 시간 tn 에서 그리고 하나는 시간 tn+1 에서인 두 개의 디스큐 지연 에러 계산들 사이의 인터벌을 고려한다. 편의상, 각각의 그래프는 인터벌에 걸친 모델 분수 주파수 편이 ymod, 및 그 인버스(inverse)를 그래프상 수평의 선으로서 도시한다. 각각의 그래프는 또한 두 개의 택일적인 가능성을 도시한다. 하나의 가능성에서는, tn 에서의 슬루 레이트(slew rate)는 ymod 의 인버스를 초과한다. 이 가능성은 실선으로 도시된다. 다른 가능성에서는, tn 에서의 슬루 레이트는 ymod 의 인버스보다 더 낮다. 이 가능성은 파선으로 도시된다.
도 8 에서 제시된 4 개의 시나리오를 이해하는데 있어서 유용한 유추는 동일한 방향으로 고속도로를 따라 이동하는 두 자동차이다. 이 유추에서, 자동차들중 하나는 미리 조절된 이상속도에서 이동하는 "페이스 자동차(pace car)"이다. 페이스 자동차는 바라는 클럭 타이밍을 나타낸다. 또 다른 자동차는 페이스 자동차 근처에서 약간 상이한 속도로 고속도로를 따라 이동한다. "레이스 자동차(race car)" 라 부르는 이 자동차는 유저 터미널 클럭의 타이밍을 나타낸다. 레이스 자동차는 페이스 자동차보다 앞서거나 뒤지고, 페이스 자동차보다 더 빠르거나 더 느리게 이동한다.
바람직한 일 실시예에서, 추가적인 제한이 레이스 자동차에 부과된다. 레이스 자동차는 특정의 감속 속도로만 감속할 수 있고, 소정의 가속 속도로만 가속할 수 있다. 본 발명의 바람직한 일 실시예에서는, 이 속도들은 동등하지만, 부호가 반대이다. 따라서, 페이스 자동차는 오직 세 개의 가속 속도만을 가지는데, 그것은 소정의 양의 속도, 소정의 음의 속도, 및 0 이다. 이 제한은 유저 터미널 클럭의 슬루 레이트(yslew)에 부과된 제한을 나타낸다. 대체예에서, 이 제한은 부과되지 않는다.
도 8a 에서는, 레이스 자동차는 페이스 자동차보다 앞서고 너무 느리게 이동한다. 따라서, 페이스 자동차는 점진적으로 레이스 자동차를 따라잡는다. 본 발명의 목적은 페이스 자동차와 레이스 자동차 사이의 갭을 가능한 한 빠르게 좁히는 것이다. 따라서, 레이스 자동차는 급속하게 느려지고 그 후 급속하게 가속되어 갭을 가능한 빠르게 좁혀서, 갭이 없어졌을 때, 레이스 자동차와 페이스 자동차는 동일한 속도로 이동한다.
레이스 자동차와 페이스 자동차 사이의 갭은 유저 터미널 클럭의 시간 에러를 나타낸다. 레이스 자동차와 페이스 자동차의 속도차는 유저 터미널 클럭의 분수 주파수 편이를 나타낸다. 도 8b 에서, 레이스 자동차는 페이스 자동차보다 앞서고, 페이스 자동차보다 빠르게 움직인다. 따라서, 레이스 자동차는 점진적으로 페이스 자동차로부터 멀리 떠나간다. 도 8a 에서와 같이, 레이스 자동차는 급속히 감속하고 그 후 급속하게 가속하여 페이스 자동차와의 갭을 가능한 빠르게 좁혀야 하고 그 결과, 갭이 없어졌을 때 두 자동차들은 동일한 속도로 이동한다.
도 8c 에서, 레이스 자동차는 페이스 자동차보다 뒤지고, 페이스 자동차보다 더 느리게 이동한다. 따라서, 페이스 자동차는 점진적으로 레이스 자동차를 앞서서 멀어져간다. 도 8d 에서, 레이스 자동차는 페이스 자동차보다 뒤지지만, 페이스 자동차보다 더 빠르게 이동한다. 따라서, 레이스 자동차는 페이스 자동차를 따라잡는다. 도 8c 및 8d 모두에서, 레이스 자동차는 급속하게 가속하고, 그 후 감속하여, 자동차들 사이의 갭을 가능한 빠르게 좁히는 한편, 갭이 없어졌을 때 두 자동차들이 동일한 속도로 이동하는 것을 확실하게 한다.
전술된 것처럼, 도 8 에서 도시된 각각의 타이밍 시나리오는 6 개의 타이밍 정정 케이스중 하나로 된다. 이 6 개의 타이밍 케이스들은 도 9a-f 에서 도시되고 아래에서 상세히 설명된다. 적절한 타이밍 정정 케이스를 선택하기 전에, 타이밍 시나리오의 시간 좌표들 및 분수 주파수 편이가 변환된다. 이 동작은 도 7 의 단계 710 에 대응한다. 이것은 도 8 에서의 적절한 타이밍 시나리오 그래프의 원점을 점(tn, yslew)으로 변환함으로써 이루어진다.
시간 에러 XRTD 를 제거하기 위한 슬루잉(slewing)의 초기 주기 이후에, 유저 터미널은 오실레이터 분수 주파수 편이 ymod 의 네가티브(negative)만큼 슬루하여 유저 터미널 클럭의 분수 주파수 편이를 상쇄한다. 변환된 좌표에서, 최종적인 슬루값은
Figure 112001005193384-pct00007
로서 주어진다.
VI. 타이밍 정정 케이스
도 9a-f 는 도 8 의 타이밍 시나리오에 대한 6 개의 시간 정정 케이스들을 나타낸다. 각각의 타이밍 정정 케이스는, 각각 축(906 및 902)으로 도시된, 변환된 시간 대 변환된 주파수 편이의 그래프로서 도시된다. 각각의 그래프는 또한 희망하는 최종적인 변환된 주파수 편이(
Figure 112004040027405-pct00008
mod)를 나타내는 파선(904)을 포함한다. 전술된 변환 때문에, 유저 터미널 클럭은 각각의 그래프의 원점에서 시작한다. 유저 터미널 클럭을 정정하기 위하여, 그 주파수는 최대 슬루 레이트
Figure 112004040027405-pct00009
max 에서 슬루되고 라인(908)과 라인(904) 사이의 쉐이드된 영역(shaded area)은 원하는 시간 정정을 나타낸다. 라인(908)은 유저 터미널 클럭의 변환된 주파수를 나타낸다. 전술한 바와 같이, 타이밍 정정 케이스들은 이하 설명된 것처럼, 좌표 변환에 의해서 특정의 타이밍 시나리오에 관계된다.
도 8c 및 8d 의 타이밍 시나리오에서는, XRTD 는 음(negative)이다. XRTD 가 음인 경우, 실제 디스큐 버퍼 지연은 원하는 디스큐 버퍼 지연을 초과한다. 따라서, 유저 터미널 클럭은 원하는 유저 터미널 클럭에 뒤져서 실행된다. XRTD 가 음인 경우, 타이밍 시나리오의 좌표들은 수학식 8 에 따라 변환된다.
Figure 112001005193384-pct00010
도 8a 및 8b 에서, XRTD 는 양(positive)이다. XRTD 가 양인 경우, 원하는 디스큐 버퍼 지연은 실제 디스큐 버퍼 지연을 초과한다. 따라서 유저 터미널 클럭은 원하는 유저 터미널 클럭에 앞서서 실행된다. XRTD 가 양인 경우, 타이밍 시나리오의 좌표들은 수학식 9 에 따라 변환된다.
Figure 112001005193384-pct00011
각각의 타이밍 정정 케이스가 이제 설명된다. 도 9a 에서, 유저 터미널 클럭 주파수는 우선 시간 t1 까지 레이트
Figure 112004040027405-pct00012
pos 로 양으로 슬루되고, 그 후 시간 t2 까지 레이트
Figure 112004040027405-pct00013
neg 로 음으로 슬루된다. 바람직한 일 실시예에서,
Figure 112004040027405-pct00014
pos =
Figure 112004040027405-pct00015
neg =
Figure 112004040027405-pct00016
max 이다. 시간 t2 에서 유저 터미널 클럭은 원하는 최종적인 주파수 편이(904)에 도달했다. 도 9a 에 의해서 제시된 곡선은 슬루 레이트 yslew 및 브레이크 포인트 t1 및 t2 에 의해 완전히 특징지어질 수 있다. 이 브레이크 포인트들은 다음의 수학식들에 의해서 주어진다.
Figure 112001005193384-pct00017
Figure 112001005193384-pct00018
Figure 112001005193384-pct00019
도 9b 는 도 9a 의 케이스를 나타내지만, 여기서 슬루 레이트는 최대 슬루 레이트
Figure 112004040027405-pct00020
max 에 의해서 제한된다. 레이스 자동차 유추를 참조하면, 레이스 자동차는 시간 t1 까지 가속하고
Figure 112004040027405-pct00021
그 후 그 속도로 t2 까지 이동하며, 그리고 나서 시간 t3 까지 감속한다. 시간 t3 에서, 레이스 자동차와 페이스 자동차는 동일한 속도로 서로 나란히 이동한다.
Figure 112001005193384-pct00022
Figure 112001005193384-pct00023
Figure 112001005193384-pct00024
Figure 112001005193384-pct00025
도 9c 는 원래의 슬루 레이트(원점)가 원하는 최종적인 슬루 레이트보다 더 낮은 타이밍 정정 케이스를 나타낸다. 도 9a 에서와 같이, 레이스 자동차는 시간 t1 까지 가속하고, 그 후 갭이 없어지는, 시간 t2 까지 감속한다. 브레이크 포인트들은 다음의 수학식들에 의해서 주어진다.
Figure 112001005193384-pct00026
Figure 112001005193384-pct00027
Figure 112001005193384-pct00028
시간 정정이 곡선(908)과 파선(904) 사이의 영역에 의해서 나타내진다는 점을 주목한다. 따라서, 양의 시간 정정을 이루기 위하여, 파선(904) 위에 있는 쉐이드된 영역은 파선(904) 아래의 쉐이드된 영역을 초과하여야 한다.
도 9d 는 도 9c 의 케이스를 나타내지만, 여기서는 최대 슬루 레이트를 만난다. 따라서, 도 9b 에서와 같이, 곡선(908)은 세 개의 브레이크 포인트를 갖는다. 브레이크 포인트들은 다음의 수학식들에 의해서 주어진다.
Figure 112001005193384-pct00029
Figure 112001005193384-pct00030
Figure 112001005193384-pct00031
Figure 112001005193384-pct00032
도 9e 는 도 9a 의 특별 케이스를 나타내는데, 여기서는 과잉의 시간 에러 정정을 축적하지 않고서 유저 터미널 클럭의 분수 주파수 편이를 최종적인 주파수 편이(904)로 옮기는데 슬루레이트가 적절하지 못하다. 그래프로 보면, 곡선(908)이 라인(904)에 도달할 때까지, 두 곡선 사이의 영역은 너무 크다. 이 시간 정정을 보상하기 위하여, 곡선(908)은 곡선(904) 아래에서 어느 정도의 시간을 소모해야만 한다. 따라서, 도 9c 및 9d 에서와 같이, 곡선(904)의 위와 아래의 쉐이드된 영역들 사이의 차이는 적절한 시간 정정 인자를 나타낸다. 도 9e 의 케이스에 대한 브레이크 포인트들은 다음의 수학식들에 의해 계산된다.
Figure 112001005193384-pct00033
Figure 112001005193384-pct00034
Figure 112001005193384-pct00035
도 9f 는 도 9e 의 케이스를 나타내지만, 여기에서 슬루 레이트는 최소 슬루 레이트
Figure 112001005193384-pct00036
min 에 의해서 제한된다. 바람직한 일 실시예에서,
Figure 112001005193384-pct00037
max = -
Figure 112001005193384-pct00038
min 이다. 따라서, 곡선(908)은 도 9f 에서 세 개의 브레이크포인트들을 갖는다. 이들 브레이크 포인트들은 다음의 수학식들을 이용하여 계산된다.
Figure 112001005193384-pct00039
Figure 112001005193384-pct00040
Figure 112001005193384-pct00041
Figure 112001005193384-pct00042
바람직한 일 실시예에서, 6 개의 타이밍 정정 케이스들중 적절한 하나는 도 10 에서 도시된 결정 트리(decision tree)를 이용하여 선택된다. 결정 트리는, 단계 1002 에서 도시된 것처럼, 변환된 분수 주파수 편이
Figure 112004040027405-pct00043
mod 가 양인지 또는 음인지에 대한 결정으로 시작한다.
Figure 112004040027405-pct00044
mod 가 음이라면, 시나리오는 도 9e-f 의 타이밍 정정 케이스들에 들어간다.
Figure 112004040027405-pct00045
mod 가 양이라면, 시나리오는 도 9a-d 의 시간 정정 케이스들에 들어간다.
Figure 112001005193384-pct00046
mod 가 양이라면, 결정 트리는 단계 1004 에서 도시된 것처럼
Figure 112001005193384-pct00047
을 테스트한다. 참이라면, 시나리오는 도 9c-d 의 시간 정정 케이스들에 들어간다. 거짓이라면, 시나리오는 도 9a-b 의 시간 정정 케이스들에 들어간다. 참이면, 결정 트리는 단계 1006 에서 도시된 것처럼
Figure 112001005193384-pct00048
을 테스트한다. 참이라면, 시나리오는 단계 1016 에서 도시된 것처럼, 도 9d 의 타이밍 정정 케이스로 들어간다. 거짓이라면, 시나리오는 단계 1014 에서 도시된 것처럼, 도 9c 의 타이밍 정정 케이스로 들어간다.
단계 1004 에서, 수학식 31 이 거짓으로 밝혀지면, 결정 트리는 단계 1008 에서 도시된 것처럼
Figure 112001005193384-pct00049
을 테스트한다. 참이라면, 시나리오는 단계 1012 에서 도시된 것처럼, 도 9b 의 타이밍 정정 케이스로 들어간다. 거짓이라면, 시나리오는 단계 1010 에서 도시된 것처럼, 도 9a 의 타이밍 정정 케이스로 들어간다.
단계 1002 에서
Figure 112001005193384-pct00050
mod 가 음인 것으로 밝혀지면, 결정 트리는 단계 1018 에서 도시된 것처럼
Figure 112001005193384-pct00051
을 테스트한다. 참이라면, 시나리오는 단계 1022 에서 도시된 것처럼, 도 9f 의 타이밍 정정 케이스로 들어간다. 거짓이라면, 시나리오는 단계 1020 에서 도시된 것처럼, 도 9e 의 타이밍 정정 케이스로 들어간다.
적절한 타이밍 정정 케이스가 선택되는 경우, 그 케이스에 대한 브레이크 포인트들은 전술된 것처럼 계산된다. 그리고 나서, 브레이크 포인트들은 시간 생성 유니트(518)로 시간 정정 커맨드(524)들 제공하는 시간 정정 제어기(522)로 제공된다.
도 11 는 본 발명의 바람직한 일 실시예에 따른 시간 정정 제어기(522)의 일 부분을 설명하는 회로 블록도이다. 시간 정정 제어기(522)는 4 개의 레지스터 R1, R2, R3, 및 R4 를 포함한다. 시간 정정 제어기(522)는 또한 두 개의 합산기(1102A, B)를 포함한다.
따라서, 시간 정정 제어기(522)는 두 개의 누산기를 포함한다. 한 누산기는 레지스터 R3 및 합산기(1102A) 에 의해서 형성되고 다른 누산기는 레지스터 R1 및 합산기(1102B)에 의해서 형성된다. 레지스터 R2 및 R3 는 동시에 클럭된다. 바람직한 일 실시예에서, 클럭 레이트는 1 헤르쯔이다. 레지스터 R1 는 별도의 클럭을 수신한다. 바람직한 일 실시예에서 이 클럭 레이트는 19.2 킬로헤르쯔이다. 바람직한 일 실시예에서, 레지스터 R3 와 R4 그리고 합산기(1102A)는 소프트웨어로 구현되고, 레지스터 R1 및 R2 그리고 합산기(1102B)는 하드웨어로 구현된다.
바람직한 일 실시예에서, 시간 정정 제어기는 두 개의 시간 정정 커맨드 신호(524A, B)를 제공한다. 시간 정정 신호(524B)는, 유저 터미널 클럭 주파수를 양으로 또는 음으로 슬루시키도록 시간 생성 유니트(518)에 지령하는 바이너리 신호이다. 시간 정정 신호(524A)는 클럭 신호를 슬루시키거나 슬루시키지 않도록 시간 제어 유니트(518)에 지령하는 바이너리 신호이다. 이들 두 신호는 연계적으로 사용되어 시간 생성 유니트(518)에, 양의 슬루, 음의 슬루, 또는 슬루하지 않음의 세 상태중 하나로 명령한다. 바람직한 일 실시예에서, 시간 정정 신호(524A)는 레지스터 R1 의 "롤오버(rollover)" 출력이고, 시간 정정 신호(524B) 는 레지스터 R2 의 카운트의 최상위 비트(most significant bit)이다.
바람직한 일 실시예에서, 시간 생성 유니트(518)는 전술된 것처럼, 위성통신 시스템의 칩 레이트의 8 배인 주파수를 가지는 중간 신호(intermediate signal)를 생성한다. 공칭 동작시, 시간 생성 유니트는 이 신호의 주파수를 8 로 나누어 유저 터미널 클럭 신호를 생성한다. 바람직한 일 실시예에서, 시간 생성 유니트(518)는 다른 제수(divisor)를 선택함으로써 시간 정정 신호(524A, B)에 응답한다. 예를 들면, 시간 생성 유니트(518)가 양으로 슬루하라는 명령을 수신하는 경우, 그것은 7 또는 그 보다 작은 제수를 선택하여, 공칭보다 더 높은 주파수의 유저 터미널 클럭 신호를 야기시킨다. 역으로, 시간 생성 유니트(518)가 음으로 슬루하라는 명령을 수신하는 경우, 그것은 9 또는 그 이상의 제수를 선택하여, 공칭보다 더 낮은 주파수의 유저 터미널 클럭 신호를 야기시킨다. 당업자에게 자명한 것처럼, 본 발명의 범위와 사상을 벗어나지 않고 유저 터미널 클럭 신호의 주파수를 조정하기 위한 다른 방법들이 이용될 수 있다.
도 11 를 참조하면, 시간 정정 절차가 시작할 때 레지스터 R2 및 R3 는 영(zero)으로 초기화되고 레지스터 R4 는 초기 슬루 레이트로 로드된다. 유저 터미널이 초기에 파워되는 경우 시간 정정 절차가 시작하는 것이 통상적이다. 레지스터 R4 는 선택된 시간 정정 케이스에 대하여 계산된 브레이크 포인트에서의 소정의 슬루 레이트로 후속하여 로드된다.
VII. 결론
이상의 바람직한 실시예의 설명은 당업자가 본 발명을 사용 또는 제조할 수 있도록 하기 위하여 제공된다. 본 발명은 바람 직한 실시예를 참조하여 특별히 도시되고 설명되었지만, 당업자에게는 형태 및 세부사항의 다양한 변화가 본 발명의 사상과 범위를 벗어나지 않고 가능하다는 것을 알 수 있을 것이다.

Claims (14)

  1. 게이트웨이, 알려진 위치 및 알려진 속도를 갖는 위성, 및 유저 터미널 클럭에 의해서 클럭되는 디스큐 버퍼를 갖는 유저 터미널을 포함하는 통신시스템에서, 소정의 주기에 걸쳐 상기 유저 터미널 클럭에서의 축적된 에러를 결정하기 위한 시스템으로서,
    상기 게이트웨이로부터 상기 유저 터미널로 보내지고 상기 게이트웨이로 복귀되는 신호에 대한 왕복 신호 지연, 상기 유저 터미널에 의해 수신된 신호에 대하여 상기 디스큐 버퍼에 의해 부과된 실제 디스큐 버퍼 지연, 및 상기 위성의 알려진 위치 및 알려진 속도에 기초하여, 상기 유저 터미널과 상기 위성 사이의 일방 신호 지연을 계산하는 수단,
    상기 일방 신호 지연 및 상기 일방 신호 지연의 소정의 최대치에 기초하여 희망 디스큐 버퍼 지연을 계산하는 수단, 및
    상기 희망 디스큐 버퍼 지연 및 상기 실제 디스큐 버퍼 지연에 기초하여 상기 유저터미널 클럭의 축적된 에러를 계산하는 수단을 포함하는 것을 특징으로 하는 시스템.
  2. 제 1 항에 있어서,
    상기 왕복 신호 지연을 측정하는 수단을 더 포함하는 것을 특징으로 하는 시스템.
  3. 제 1 항에 있어서,
    상기 실제 디스큐 버퍼 지연을 측정하는 수단을 더 포함하는 것을 특징으로 하는 시스템.
  4. 제 1 항에 있어서,
    상기 일방 신호 지연의 소정의 최대치는 상기 위성과 상기 유저 터미널 사이의 가능한 최대의 일방 신호 지연인 것을 특징으로 하는 시스템.
  5. 제 1 항에 있어서,
    상기 일방 신호 지연의 소정의 최대치는 상기 위성과 상기 유저 터미널 사이의 가능한 최대의 일방 신호 지연과 상기 유저 터미널 클럭의 최대의 가능한 축적된 에러를 보상하기 위한 시간 오프셋의 합과 같은 것을 특징으로 하는 시스템.
  6. 제 1 항에 있어서,
    상기 희망 디스큐 버퍼 지연은 상기 일방 신호 지연과 상기 일방 신호 지연의 소정의 최대치 사이의 차와 같은 것을 특징으로 하는 시스템.
  7. 제 1 항에 있어서,
    디스큐 버퍼 기록 인터벌과 디스큐 버퍼 판독 인터벌중 하나 이상, 및 디스큐 버퍼 기록 포인터와 디스큐 버퍼 판독 포인터 사이에 개재하는 저장 위치의 수에 기초하여 상기 실제 디스큐 버퍼 지연을 계산하는 수단을 더 포함하는 것을 특징으로 하는 시스템.
  8. 게이트웨이, 알려진 위치 및 알려진 속도를 갖는 위성, 및 유저 터미널 클럭에 의해서 클럭되는 디스큐 버퍼를 갖는 유저 터미널을 포함하는 통신시스템에서, 소정의 주기에 걸쳐 상기 유저 터미널 클럭의 축적된 에러를 결정하는 방법으로서,
    상기 게이트웨이로부터 상기 유저 터미널로 보내지고 상기 게이트웨이로 복귀되는 신호에 대한 왕복 신호 지연, 상기 유저 터미널에 의해 수신된 신호에 대하여 상기 디스큐 버퍼에 의해 부과된 실제 디스큐 버퍼 지연, 및 상기 위성의 알려진 위치 및 알려진 속도에 기초하여, 상기 유저 터미널과 상기 위성 사이의 일방 신호 지연을 계산하는 단계,
    상기 일방 신호 지연 및 상기 일방 신호 지연의 소정의 최대치에 기초하여 희망 디스큐 버퍼 지연을 계산하는 단계, 및
    상기 희망 디스큐 버퍼 지연 및 상기 실제 디스큐 버퍼 지연에 기초하여 상기 유저터미널 클럭의 축적된 에러를 계산하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서,
    상기 왕복 신호 지연을 측정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 제 8 항에 있어서,
    상기 실제 디스큐 버퍼 지연을 측정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제 8 항에 있어서,
    상기 위성과 상기 유저 터미널 사이의 최대 가능한 일방 신호 지연으로서 상기 일방 신호 지연의 소정의 최대치를 선택하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  12. 제 8 항에 있어서,
    상기 위성과 상기 유저 터미널 사이의 상기 최대의 가능한 일방 신호 지연과 상기 유저 터미널 클럭의 최대의 가능한 축적된 에러를 보상하기 위한 시간 오프셋의 합과 같도록 상기 일방 신호 지연의 소정의 최대치를 선택하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  13. 제 8 항에 있어서,
    상기 일방 신호 지연과 상기 일방 신호 지연의 소정의 최대치 사이의 차이와 같도록 상기 희망 디스큐 버퍼 지연을 선택하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  14. 제 8 항에 있어서,
    디스큐 버퍼 기록 인터벌과 디스큐 버퍼 판독 인터벌중 하나 이상, 및 디스큐 버퍼 기록 포인터와 디스큐 버퍼 판독 포인터 사이에 개재하는 저장 위치의 수에 기초하여 상기 실제 디스큐 버퍼 지연을 계산하는 단계를 더 포함하는 것을 특징으로 하는 방법.
KR1020017003063A 1998-09-09 1999-09-08 유저 터미널 클럭 에러 측정 및 정정을 위한 시스템 및 방법 KR100595346B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/150,499 US6181912B1 (en) 1998-09-09 1998-09-09 System and method for user terminal clock error measurement and correction
US09/150,499 1998-09-09

Publications (2)

Publication Number Publication Date
KR20020006511A KR20020006511A (ko) 2002-01-19
KR100595346B1 true KR100595346B1 (ko) 2006-07-03

Family

ID=22534827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017003063A KR100595346B1 (ko) 1998-09-09 1999-09-08 유저 터미널 클럭 에러 측정 및 정정을 위한 시스템 및 방법

Country Status (13)

Country Link
US (1) US6181912B1 (ko)
EP (1) EP1110335B1 (ko)
JP (1) JP4607325B2 (ko)
KR (1) KR100595346B1 (ko)
CN (1) CN1124707C (ko)
AT (1) ATE241232T1 (ko)
AU (1) AU772219B2 (ko)
BR (1) BR9913545A (ko)
CA (1) CA2343112C (ko)
DE (1) DE69908149T2 (ko)
HK (1) HK1040844B (ko)
RU (1) RU2001109239A (ko)
WO (1) WO2000014903A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400930B1 (en) * 1998-11-06 2002-06-04 Dspc Israel, Ltd. Frequency tuning for radio transceivers
US6366632B1 (en) * 1999-08-04 2002-04-02 Qualcomm Incorporated Accounting for clock slew in serial communications
US7031420B1 (en) 1999-12-30 2006-04-18 Silicon Graphics, Inc. System and method for adaptively deskewing parallel data signals relative to a clock
US7248635B1 (en) * 2000-07-20 2007-07-24 Silicon Graphics, Inc. Method and apparatus for communicating computer data from one point to another over a communications medium
US6735240B1 (en) * 2000-11-21 2004-05-11 Qualcomm, Incorporated System and method of deskew buffering signals
EP1380853A3 (en) 2001-03-29 2008-04-23 SES Astra S.A. Ranging system for determining ranging information of a spacecraft
US6640189B2 (en) * 2001-05-11 2003-10-28 Fibersense Technology Corporation Method of improving satellite reacquisition performance for integrated GP/IG navigational systems
US20040030562A1 (en) * 2002-08-08 2004-02-12 Williams Douglas M. Composite energy emission information system for improved safety to site personnel
US6836506B2 (en) * 2002-08-27 2004-12-28 Qualcomm Incorporated Synchronizing timing between multiple air link standard signals operating within a communications terminal
DE112006002680T5 (de) * 2005-10-03 2009-09-24 Trimble Navigation Ltd., Sunnyvale GNSS-Signalverarbeitung mit frequenzabhängiger Biasmodellbildung
CN100334846C (zh) * 2005-10-21 2007-08-29 湖南大学 一种基于通用pc的高精度网络时延测量方法
WO2009097324A2 (en) 2008-01-29 2009-08-06 Viasat, Inc. Satellite performance monitoring
US9191908B2 (en) * 2013-03-05 2015-11-17 Qualcomm Incorporated Reducing impact of clock drift in wireless devices
EP3120466B1 (en) * 2014-03-19 2021-12-01 Hughes Network Systems, LLC Apparatus and method for network-level synchronization in multiple low earth orbit (leo) satellite communications systems
CN104581926B (zh) * 2014-09-25 2018-07-10 上海欧科微航天科技有限公司 一种低轨卫星通信的上行链路准同步时间精确测量方法
CN107659776A (zh) * 2017-09-27 2018-02-02 中国科学院长春光学精密机械与物理研究所 高分辨率卫星动态机动延长曝光时间方法
CN112924992B (zh) * 2021-01-25 2022-11-04 中国科学院国家授时中心 一种geo轨道精度评估方法、装置、电子设备及存储介质

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864634A (en) 1973-10-01 1975-02-04 Us Navy Doppler correction circuit
JPS57125538A (en) * 1981-01-29 1982-08-04 Kokusai Denshin Denwa Co Ltd <Kdd> Synchronizing system for relay line between satellites
EP0337269B1 (de) 1988-04-14 1994-03-30 ANT Nachrichtentechnik GmbH Verfahren und Anordnung zum Reduzieren von Frequenzablagen beim Mobilfunk über Satellit
US5095538A (en) 1989-09-29 1992-03-10 Motorola, Inc. Calibrated method and device for narrow band Doppler compensation
JP2953260B2 (ja) 1993-07-05 1999-09-27 ケイディディ株式会社 周波数オフセット補償方法
US5481258A (en) 1993-08-11 1996-01-02 Glenayre Electronics, Inc. Method and apparatus for coordinating clocks in a simulcast network
US5666648A (en) 1993-11-09 1997-09-09 Leo One Ip, L.L.C. Polar relay system for satellite communication
KR960015276B1 (ko) 1993-12-17 1996-11-07 양승택 위성통신 지구국 시스템의 자동주파수 제어와 자동이득 조절장치
US5440562A (en) 1993-12-27 1995-08-08 Motorola, Inc. Communication through a channel having a variable propagation delay
US5463400A (en) 1994-06-30 1995-10-31 Motorola, Inc. Method and apparatus for synchronizing to a multi-beam satellite TDMA communication system
US5742908A (en) 1994-09-14 1998-04-21 Ericsson Inc. Frequency error correction in a satellite-mobile communications system
US5566354A (en) 1994-09-26 1996-10-15 Sehloemer; Jerry R. System and method for channel assignment in a satellite telephone system
US5691974A (en) 1995-01-04 1997-11-25 Qualcomm Incorporated Method and apparatus for using full spectrum transmitted power in a spread spectrum communication system for tracking individual recipient phase, time and energy
US5644572A (en) 1995-10-03 1997-07-01 Motorola, Inc. Method and apparatus for approximating propagation delay for use in transmission compensation to orbiting satellites
JP3169335B2 (ja) * 1996-03-06 2001-05-21 三菱電機株式会社 回線接続装置
US5943606A (en) * 1996-09-30 1999-08-24 Qualcomm Incorporated Determination of frequency offsets in communication systems
US6078284A (en) * 1996-09-30 2000-06-20 Qualcomm Incorporated Passive position determination using two low-earth orbit satellites
US5920284A (en) * 1996-09-30 1999-07-06 Qualcomm Incorporated Ambiguity resolution for ambiguous position solutions using satellite beams
JP3088345B2 (ja) * 1997-07-10 2000-09-18 日本電気株式会社 遠隔通信における位相同期誤差補正方法および位相同期誤差補正システム

Also Published As

Publication number Publication date
US6181912B1 (en) 2001-01-30
KR20020006511A (ko) 2002-01-19
EP1110335A1 (en) 2001-06-27
CN1124707C (zh) 2003-10-15
AU6029699A (en) 2000-03-27
ATE241232T1 (de) 2003-06-15
AU772219B2 (en) 2004-04-22
RU2001109239A (ru) 2003-03-10
CA2343112A1 (en) 2000-03-16
WO2000014903A1 (en) 2000-03-16
DE69908149D1 (de) 2003-06-26
JP4607325B2 (ja) 2011-01-05
CA2343112C (en) 2010-10-12
JP2002524963A (ja) 2002-08-06
DE69908149T2 (de) 2004-04-01
EP1110335B1 (en) 2003-05-21
HK1040844A1 (en) 2002-06-21
CN1330817A (zh) 2002-01-09
BR9913545A (pt) 2001-12-18
HK1040844B (zh) 2004-08-06

Similar Documents

Publication Publication Date Title
KR100595346B1 (ko) 유저 터미널 클럭 에러 측정 및 정정을 위한 시스템 및 방법
KR100506579B1 (ko) 통신 시스템에서 주파수 오프셋 결정
KR100685689B1 (ko) 루프 지연을 가진 예측 파라미터 제어 방법 및 장치
US6549780B2 (en) Method and apparatus for adjacent service area handoff in communication systems
US6831940B2 (en) System and method for narrowing the range of frequency uncertainty of a doppler shifted signal
US6107959A (en) Positioning determination using one low-Earth orbit satellite
KR100791824B1 (ko) 통신 시스템에서 타이밍 및 주파수를 예비정정하는 방법
AU776639B2 (en) Method for deep paging
WO1998015071A9 (en) Method and apparatus for precorrecting timing and frequency in communication systems
CN114760682A (zh) 一种时间信息传输方法、装置及设备
AU2004203062B2 (en) Method for deep paging
Harrington Issues in terrestrial/satellite network synchronization

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100531

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee