KR100594157B1 - 반도체 광 증폭기 - Google Patents

Abstract

본 발명은 광신호를 증폭하는 반도체 광증폭기에 관한 것으로, 특히 이득 도파로 내 길이방향의 전하밀도분포를 조절할 수 있도록 복수의 전극을 구비하는 반도체 광증폭기에 관한 것이다.

본 발명의 반도체 광증폭기는 제1 도전형의 기판과; 상기 기판의 제1 표면에 차례로 적층된 제1 도전형의 하부클래딩, 이득도파로 및 제2 도전형의 상부 클래딩과; 상기 상부 클래딩 위에 형성되며, 상기 이득도파로의 영역을 분할하여 공급되는 전류량을 각각 제어하도록 상기 이득도파로의 광축 방향으로 서로 일정간격 이격 배치된 복수의 제2 도전형의 전극과; 상기 기판의 제2 표면에 형성된 제1 도전형의 전극을 포함하며, 상기 복수의 제2 도전형의 전극은 서로 다른 저항값을 갖는 복수의 외부저항을 통해 하나의 전압원과 공통으로 접속함을 특징으로 한다.

반도체 광증폭기, 이득도파로, 전하밀도분포

Description

반도체 광 증폭기{SEMICONDUCTOR OPTICAL AMPLIFIER}

도 1은 본 발명의 일실시예에 따른 반도체 광증폭기의 구성을 나타낸 도면,

도 2는 본 발명의 다른 실시예에 따른 반도체 광 증폭기의 구성을 나타낸 도면,

도 3은 도 2에 개시된 실시예에 의한 반도체 광증폭기(200)의 이득도파로 내에서의 입력측 및 출력측의 전하밀도 분포를 나타낸 도면,

도 4는 본 발명의 또 다른 실시예에 따른 반도체 광 증폭기의 구성을 나타낸 도면,

도 5는 도 4에 개시된 실시예에 의한 반도체 광증폭기의 이득도파로 내에서의 입력측 및 출력측의 전하밀도 분포를 나타낸 도면.

본 발명은 광신호를 증폭하는 반도체 광증폭기에 관한 것으로, 특히 이득 도파로 내 길이방향의 전하밀도분포를 조절할 수 있도록 복수의 전극을 구비하는 반 도체 광증폭기에 관한 것이다.

일반적으로 반도체 광증폭기는 양극과 음극 각 1개의 전극으로 된 1 쌍의 전극을 통해 이득 도파로에 전하를 공급한다. 이득 도파로 내 길이 방향으로의 전하분포는 반도체 광증폭기의 이득, 잡음 및 포화출력과 같은 중요 특성을 좌우하는 역할을 하는데 1 쌍의 전극으로는 전하 분포를 제어하는 것이 불가능하다.

종래에는 반도체 광신호 증폭기의 이득 도파로 내 전하밀도의 분포를 조절하기 위해 증폭기의 입력측 및 출력측 양쪽 면의 반사율을 다르게 하는 방법을 사용하였다. 양쪽면의 반사율을 동일하게 하면 외부에서 광신호를 입력하지 않았을 때 이득도파로 내 전하분포는 가운데가 제일 높고 양쪽 면으로 갈수록 줄어드는 좌우 대칭 모양이 된다. 이를 바꾸기 위해 한 쪽 면의 반사율을 다른 쪽보다 높게 하면 반사율이 높은 면의 광자밀도는 낮은 면에 비해 줄어들고 반대로 전하밀도는 높아진다. 이런 식으로 이득 도파로 내 길이 방향으로 전하밀도를 조절하는 것이 가능하다.

종래 다른 방법으로는 광증폭기에 DBR(distributed bragg reflector)을 설치하여 레이징을 유도하여 이득을 고정시키는 DBR 방식 이득 고정형 반도체 광증폭기의 경우 이득 도파로의 양쪽에 설치하는 DBR의 반사율을 비대칭으로 형성하면 상기 종래의 양쪽 면의 반사율을 비대칭으로 하는 것과 동일한 효과를 얻을 수 있다.

그러나 상기 종래의 반도체 광증폭기는 다음과 같은 문제점을 안고 있다.

일반적으로 반도체 광증폭기는 이득 출렁임(gain ripple)을 줄이기 위해 양쪽 면의 반사율을 가능한 낮추는 것이 중요하다. 그런데 이득 도파로 내 전하분포 를 바꾸기 위해 양쪽 면의 반사율을 조절하기 위해서는 어느 한 쪽 면의 반사율을 높여야 하기 때문에 이득 출렁임 현상을 억제하는데 바람직하지 않다. DBR 방식의 경우는 상기 문제를 피할 수 있지만 이득이 고정된 응용에만 사용할 수 있다. 상황에 다라 이득을 바꿔주어야 하는 경우에는 이득 고정형 반도체 광증폭기를 사용할 수 없다.

그리고 상기 종래 기술은 모두, 단순히 어느 한 쪽의 전하밀도를 다른 쪽 보다 더 높게 하는 비대칭 전하밀도 분포만 구현할 수 있고 이보다 더 복잡한 전하밀도 분포를 구현하기는 어렵다. 게다가 전하밀도가 높은 쪽과 낮은 쪽의 밀도차이를 원하는 만큼 조정하는 데에는 한계가 있다.

따라서 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 응용분야에 따라 반도체 광증폭기의 특성을 최적화하기 위해 증폭기의 특성에 중요한 영향을 미치는 이득 도파로 내 길이 방향의 전하밀도 분포를 자유롭게 조절할 수 있는 반도체 광 증폭기를 제공함에 있다.

상기 목적을 달성하기 위하여 본 발명의 일실시예에 따른 반도체 광증폭기는 제1 도전형의 기판과; 상기 기판의 제1 표면에 차례로 적층된 제1 도전형의 하부클래딩, 이득도파로 및 제2 도전형의 상부 클래딩과; 상기 상부 클래딩 위에 형성되며, 상기 이득도파로의 영역을 분할하여 공급되는 전류량을 각각 제어하도록 상기 이득도파로의 광축 방향으로 서로 일정간격 이격 배치된 복수의 제2 도전형의 전극과; 상기 기판의 제2 표면에 형성된 제1 도전형의 전극을 포함하며, 상기 복수의 제2 도전형의 전극은 서로 다른 저항값의 외부저항을 통해 하나의 전압원과 공통으로 접속함을 특징으로 한다.

바람직하게는, 상기 상부 클래딩과 상기 제2 도전형의 전극 사이에 배치되며, 서로 이격 배치된 적어도 복수의 오믹 접합층을 더 포함함을 특징으로 한다.

삭제

상기 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 반도체 광증폭기는 제1 도전형의 기판과; 상기 기판의 제1 표면에 차례로 적층된 제1 도전형의 하부클래딩, 이득도파로 및 제2 도전형의 상부 클래딩과; 상기 상부 클래딩 위에 형성되며, 상기 이득도파로의 영역을 분할하여 공급되는 전류량을 각각 제어하도록 상기 이득도파로의 광축 방향으로 서로 일정간격 이격 배치된 복수의 제2 도전형의 전극과; 상기 상부 클래딩과 상기 제2 도전형의 전극 사이에 배치되며, 서로 이격 배치된 복수의 오믹 접합층과; 상기 기판의 제2 표면에 형성된 제1 도전형의 전극을 포함하며, 상기 복수의 제2 도전형의 전극은 서로 다른 저항값의 외부저항을 통해 하나의 전압원과 공통으로 접속하며, 상기 복수의 오믹 접합층은 서로 다른 유효접합면적을 가짐을 특징으로 한다.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

도 1은 본 발명의 일실시예에 따른 반도체 광증폭기의 구성을 나타낸 단면도이다.

도 1을 참조하면, 본 실시예의 반도체 광증폭기(100)는 n-InP 기판(101)과, 상기 기판(101) 위에 차례로 적층된 n-InP 하부 클래딩(102)과, 이득도파로(103)와, p-InP 상부 클래딩(104)과, N개의 p-오믹 접합층(111 내지 114)과, N개의 p-전극(121 내지 124) 및 상기 기판(101)의 배면에 형성된 n-전극(105)을 포함하여 구성된다.

상기 이득도파로(103)는 상기 기판(101) 위에 형성된 서로 다른 도전형의 하부 클래딩(102)과 상부 클래딩(104) 사이에 배치되며, 입력 광신호를 증폭하는 역할을 한다.

상기 N개의 p-전극(121 내지 124)은 상기 이득도파로(103)의 길이방향(광축방향)을 따라 서로 이격 배치되며, 각 전극에 인가되는 전압에 의해 상기 이득도파로(103)를 길이방향으로 분할하여 공급되는 전류량을 각각 제어한다. 상기 각 전극은 독립된 전원과 연결하여 각각 독립적으로 전원을 공급할 수도 있고, 본 실시예에 개시된 바와 같이 하나의 전원(Vo)을 공통으로 사용하되 상기 전원(Vo)과 각 전극(121 내지 124) 아래 이득도파로 영역 사이의 저항이 각기 다른 값을 갖도록 제작하여 저항 값에 따라 각 전극 아래 이득도파로 영역에 공급되는 전류량을 제어하도록 구성할 수도 있다.

상기 N개의 p-오믹 접합층(111 내지 114)은 상기 이득도파로(103)와 상기 N개의 p-전극(121 내지 124) 사이에 각각 배치된다. 일반적으로 반도체 레이저는 p쪽에 양전극과 낮은 저항을 구현하기 위해 많은 량의 p형 도펀트가 도핑(p-heavy doping)된 얇은 오믹 접합층을 전극 하단에 형성하여 양전극과 오믹 접합을 이루도록 한다. 상기 오믹 접합층은 자체 저항이 낮기 때문에 상기 분할된 N개의 p-전극(121 내지 124)과 마찬가지로 분할되어야 한다. 만일, 전극만 분할하고 오믹 접합층을 분할하지 않으면 하나의 전극에 흐르는 전류가 낮은 저항을 갖는 오믹 접합층을 통해 다른 이웃 전극 영역으로 쉽게 흘러들어가기 때문에 이득도파로의 영역을 구분하여 전류 공급량을 제어하는 것이 어렵게 된다.

하나의 전원을 공통으로 사용하고 상기 전원과 각 이득도파로 사이에 다른 값의 저항을 형성하는 것은, 도 1의 본 실시예의 구성에서 개시된 바와 같이 상기 전원(Vo)과 각 전극(121 내지 124) 사이에 서로 다른 값을 갖는 외부저항(R1, R2, R3, R4)을 삽입하여 구현할 수 있다. 다른 방법으로는 오믹 접합층의 유효 접합 면적을 조절해서 구현할 수 있다. 또 다른 방법으로 분할된 영역에 따라 이득 도파로의 폭을 다르게 하여 저항을 조절하는 것도 가능하며, 이 경우 이득 도파로의 폭은 모드의 크기 및 광 가둠 계수와 같은 다른 특성과도 밀접하게 관련되어 있으므로 이들 변수와 관련하여 세심한 설계가 동반되어야 한다.

한편, 반도체 광증폭기의 원하는 특성을 최적화하기 위해 본 발명을 다양하게 적용할 수 있다.

도 2는 본 발명의 다른 실시예에 따른 반도체 광 증폭기(200)의 구성을 나타낸 도면으로, 본 실시예의 구성은 본 발명을 낮은 잡음 지수를 갖는 반도체 광증폭기로 동작하도록 구성한 응용예이다.

도 2를 참조하면, 상기 반도체 광증폭기(200)는 n-InP 기판(201)과, 상기 기판(201) 위에 차례로 적층된 n-InP 하부 클래딩(202)과, 이득도파로(203)와, p-InP 상부 클래딩(204)과, 2개의 p-오믹 접합층(211, 212)과, 2개의 p-전극(221, 222) 및 상기 기판(201)의 배면에 형성된 n-전극(205)을 포함하여 구성된다. 또한, 하나의 공통 전원(Vo)과, 상기 전원(Vo)과 상기 2개의 p-전극(221, 222) 사이에 각각 삽입된 입력측 저항 및 출력측 저항(R1, R2)을 포함한다. 상기 반도체 광증폭기(200)의 입력측에 배치된 입력측 저항(R1)은 출력측에 배치된 출력측 저항(R2)에 비해서 낮은 저항값을 갖는 것이다.

반도체 광신호 증폭기의 잡음 특성은 주로 입력단의 잡음 특성이 결정한다. 잡음 지수는 전하의 밀도가 증가할수록 감소하므로 잡음 지수를 낮게 하기 위해서는 입력단의 전하 밀도를 다른 부분에 비해 높게 해주어야 한다. 따라서, 상기 반도체 광증폭기(200)의 입력측에 배치된 입력측 저항(R1)을 출력측 저항(R2)에 비해서 작게 하면 도 3에 도시된 바와 같이 입력측의 전하 밀도를 출력측의 전하밀도에 비해 높게 할 수 있다. 도 3은 도 2에 개시된 실시예에 의한 반도체 광증폭기(200)의 이득도파로 내에서의 입력측 및 출력측의 전하밀도 분포를 나타낸 도면이다.

도 4는 본 발명의 또 다른 실시예에 따른 반도체 광 증폭기(300)의 구성을 나타낸 도면으로, 본 실시예의 구성은 높은 포화출력을 갖는 반도체 광증폭기로 동작하도록 구성한 응용예이다. 본 실시예의 구성은 상기 제 2 도의 구성과는 반도체 광증폭기의 입력측과 출력측에 각각 배치되는 저항의 상대적인 저항값이 반대인 것을 제외하고는 상기 도 2의 구성과 동일하므로 동일부분에 대한 설명은 생략한다. 즉, 상기 반도체 광증폭기(300)의 입력측에 배치된 입력측 저항(R1)은 출력측에 배치된 출력측 저항(R2)에 비해서 높은 저항값을 갖는 것이다.

반도체 광증폭기의 적용 분야에 따라서 잡음 지수보다 높은 포화 출력이 필요할 경우가 있다. 높은 출력을 얻기 위해서는 반도체 광증폭기의 출력측에 높은 전하 밀도를 갖는 것이 입력측에 높은 전하밀도를 갖는 것보다 유리하다. 따라서, 상기 반도체 광증폭기(300)의 출력측에 배치된 출력측 저항(R2)을 입력측 저항(R1)에 비해서 작게 하면 도 5에 도시된 바와 같이 출력측의 전하 밀도를 입력측의 전하밀도에 비해 높게 할 수 있다. 도 5는 도 4에 개시된 실시예에 의한 반도체 광증폭기(300)의 이득도파로 내에서의 입력측 및 출력측의 전하밀도 분포를 나타낸 도면이다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 실시예에서는 전하밀도와 관련하여 잡음 특성과 출력 세기만을 언급하였으나 반도체 광증폭기에서 전하밀도는 증폭기의 이득 특성, 파장 특성 등 거의 모든 특성을 좌우하는 중요한 변수이다. 따라서 이득 특성과 파장특성 등을 최적화 하고자 할 경우에도 원하는 전하밀도를 계산하여 본 발명에 따라 구현하는 것이 가능하다. 즉, 원하는 반도체 광증폭기의 특성이 정해지면 이를 달성하기 위한 최적 내부 전하분포를 모의 계산을 통해 찾은 뒤 전극의 개수, 면적 그리고 해당 저항을 적당히 선택해 최적 내부 전하분포를 구현할 수 있다.

또한, 실시예에서는 각각의 전극을 별도로 구동하지 않고 각각의 전극에 별도로 저항을 붙인 후 하나의 전원으로 구동하는 예를 개시하였다. 이와 같이 하면 별도의 구동 회로가 필요하지 않기 때문에 기존의 하나의 전극을 사용하는 것과 구동 회로가 동일하다. 그러나 필요에 따라 해당 구동 회로를 별도로 구성하여 별도로 구동하는 것도 상황에 따라서 전하밀도 분포를 바꾸어 줄 수 있는 자유도를 줄 수 있다.

그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명은 반도체 광증폭기에 여러 개의 전극을 형성하여 각 전극 아래 이득 도파로 영역의 저항이 각기 다른 값을 갖도록 함으로써 저항 값에 따라 반도체 광증폭기 내부 전하밀도 분포를 원하는 대로 조절할 수 있다. 따라 서, 증폭기의 잡음 특성, 출력 특성, 이득 특성, 파장 특성 등을 조절하여 원하는 특성을 갖는 반도체 광증폭기를 구현할 수 있다.

Claims (8)

1. 제1 도전형의 기판과;

   상기 기판의 제1 표면에 차례로 적층된 제1 도전형의 하부클래딩, 이득도파로 및 제2 도전형의 상부 클래딩과;

   상기 상부 클래딩 위에 형성되며, 상기 이득도파로의 영역을 분할하여 공급되는 전류량을 각각 제어하도록 상기 이득도파로의 광축 방향으로 서로 일정간격 이격 배치된 복수의 제2 도전형의 전극과;

   상기 기판의 제2 표면에 형성된 제1 도전형의 전극을 포함하며,

   상기 복수의 제2 도전형의 전극은 서로 다른 저항값을 갖는 복수의 외부저항을 통해 하나의 전압원과 공통으로 접속함을 특징으로 하는 반도체 광증폭기.
2. 제 1 항에 있어서, 상기 상부 클래딩과 상기 제2 도전형의 전극 사이에 배치되며, 서로 이격 배치된 복수의 오믹 접합층을 더 포함함을 특징으로 하는 반도체 광증폭기.
3. 제 1 항 또는 제 2 항에 있어서, 상기 제1 도전형은 n형이며 상기 제2 도전형은 p형임을 특징으로 하는 반도체 광증폭기.
4. 삭제
5. 삭제
6. 제1 도전형의 기판과;

   상기 기판의 제1 표면에 차례로 적층된 제1 도전형의 하부 클래딩, 이득도파로 및 제2 도전형의 상부 클래딩과;

   상기 상부 클래딩 위에 형성되며, 상기 이득도파로의 영역을 분할하여 공급되는 전류량을 각각 제어하도록 상기 이득도파로의 광축 방향으로 서로 일정간격 이격 배치된 복수의 제2 도전형의 전극과;

   상기 상부 클래딩과 상기 제2 도전형의 전극 사이에 배치되며, 서로 이격 배치된 복수의 오믹 접합층과;

   상기 기판의 제2 표면에 형성된 제1 도전형의 전극을 포함하며,

   상기 복수의 제2 도전형의 전극은 서로 다른 저항값의 외부저항을 통해 하나의 전압원과 공통으로 접속하며, 상기 복수의 오믹 접합층은 서로 다른 유효접합면적을 가짐을 특징으로 하는 반도체 광증폭기.
7. 삭제
8. 삭제

Images