KR100592866B1 - Semiconductor module and manufacturing method thereof - Google Patents

Semiconductor module and manufacturing method thereof Download PDF

Info

Publication number
KR100592866B1
KR100592866B1 KR1020040021647A KR20040021647A KR100592866B1 KR 100592866 B1 KR100592866 B1 KR 100592866B1 KR 1020040021647 A KR1020040021647 A KR 1020040021647A KR 20040021647 A KR20040021647 A KR 20040021647A KR 100592866 B1 KR100592866 B1 KR 100592866B1
Authority
KR
South Korea
Prior art keywords
insulator
insulating substrate
semiconductor element
contact
substrate
Prior art date
Application number
KR1020040021647A
Other languages
Korean (ko)
Other versions
KR20040086778A (en
Inventor
나까무라다께시
미즈하라히데끼
우스이료스께
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20040086778A publication Critical patent/KR20040086778A/en
Application granted granted Critical
Publication of KR100592866B1 publication Critical patent/KR100592866B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

반도체 모듈에 있어서, 절연 기재와, 절연 기재 상에 형성된 절연체, 예를 들면 반도체 소자의 밀봉 수지나 접착 부재와의 사이의 밀착성을 향상시킨다. 층간 절연막(405) 및 구리로 된 배선(407)으로 이루어진 배선층을 복수층 적층하고, 최상층에 솔더 레지스트층(408)을 형성한다. 솔더 레지스트층(408) 표면에 소자(410a, 410b)를 형성한다. 소자(410a, 410b)는 몰드 수지(415)에 의해 몰드된 구조로 한다. 솔더 레지스트층(408)의 표면을 특정한 조건을 선택한 플라즈마 처리에 의해 개질하고, 미소 돌기군을 형성한다. 솔더 레지스트층(408)의 상기 면에서, X선 광전자 분광 분석 스펙트럼을, 속박 에너지 284.5eV에서의 검출 강도를 x, 속박 에너지 286eV에서의 검출 강도를 y로 하였을 때, y/x의 값이 0.4 이상이 되도록 한다. In a semiconductor module, the adhesiveness between an insulating base material and the insulator formed on the insulating base material, for example, the sealing resin of a semiconductor element, or an adhesive member is improved. A plurality of wiring layers composed of an interlayer insulating film 405 and a wiring 407 made of copper are stacked, and a solder resist layer 408 is formed on the uppermost layer. Elements 410a and 410b are formed on the surface of the solder resist layer 408. The elements 410a and 410b have a structure molded by the mold resin 415. The surface of the solder resist layer 408 is modified by a plasma treatment in which specific conditions are selected, thereby forming a group of minute protrusions. In the above-described aspect of the solder resist layer 408, the value of y / x is 0.4 when the X-ray photoelectron spectroscopy spectrum is set to the detection intensity at the binding energy of 284.5 eV and the detection intensity at the binding energy of 286 eV is y. Make it ideal.

반도체 소자, 절연체, 도체 회로, 절연 기재Semiconductor element, insulator, conductor circuit, insulating base

Description

반도체 모듈 및 그 제조 방법{SEMICONDUCTOR MODULE AND MANUFACTURING METHOD THEREOF}Semiconductor module and manufacturing method therefor {SEMICONDUCTOR MODULE AND MANUFACTURING METHOD THEREOF}

도 1은 BGA의 구조를 설명하기 위한 도면. 1 is a view for explaining the structure of the BGA.

도 2는 ISB(등록 상표)의 구조를 설명하기 위한 도면. 2 is a view for explaining the structure of an ISB (registered trademark).

도 3은 BGA 및 ISB(등록 상표)의 제조 프로세스를 설명하기 위한 도면. 3 is a view for explaining a manufacturing process of BGA and ISB (registered trademark).

도 4는 실시 형태에 따른 반도체 모듈의 구조를 설명하기 위한 도면. 4 is a diagram for explaining the structure of a semiconductor module according to one embodiment;

도 5는 실시 형태에 따른 반도체 모듈의 제조 방법을 설명하기 위한 도면. 5 is a diagram for describing a method for manufacturing a semiconductor module according to the embodiment.

도 6은 실시 형태에 따른 반도체 모듈의 제조 방법을 설명하기 위한 도면. 6 is a view for explaining a method for manufacturing a semiconductor module according to the embodiment.

도 7은 실시 형태에 따른 반도체 모듈의 제조 방법을 설명하기 위한 도면. 7 is a view for explaining a method for manufacturing a semiconductor module according to the embodiment.

도 8은 실시 형태에 따른 반도체 모듈의 제조 방법을 설명하기 위한 도면. 8 is a diagram for describing a method for manufacturing a semiconductor module according to the embodiment.

도 9는 실시 형태에 따른 반도체 모듈의 제조 방법을 설명하기 위한 도면. 9 is a view for explaining a method for manufacturing a semiconductor module according to the embodiment.

도 10은 실시 형태에 따른 반도체 모듈의 구조를 설명하기 위한 도면. 10 is a diagram for explaining the structure of a semiconductor module according to one embodiment;

도 11은 플라즈마 처리 후의 필름 표면을 주사형 전자 현미경에 의해 관찰한 결과를 도시하는 도면. The figure which shows the result of having observed the film surface after plasma processing with the scanning electron microscope.

도 12는 플라즈마 처리 후의 필름 표면을 주사형 전자 현미경에 의해 관찰한 결과를 도시하는 도면. The figure which shows the result of having observed the film surface after plasma processing with the scanning electron microscope.

도 13은 플라즈마 처리 전의 필름 표면을 주사형 전자 현미경에 의해 관찰한 결과를 도시하는 도면. It is a figure which shows the result of having observed the film surface before a plasma process with the scanning electron microscope.

도 14는 플라즈마 처리 후의 필름 표면에 대한 X선 광전자 분광 분석 결과를 도시하는 도면. 14 shows X-ray photoelectron spectroscopic analysis results on the film surface after plasma treatment.

도 15는 실시 형태에 따른 반도체 모듈의 구조를 설명하기 위한 도면. 15 is a diagram for explaining the structure of a semiconductor module according to one embodiment;

도 16은 플라즈마 처리 후의 필름 표면을 주사형 전자 현미경에 의해 관찰한 결과를 도시하는 도면. The figure which shows the result of having observed the film surface after plasma processing with the scanning electron microscope.

도 17은 플라즈마 처리 후의 필름 표면을 주사형 전자 현미경에 의해 관찰한 결과를 도시하는 도면. It is a figure which shows the result of having observed the film surface after a plasma process with the scanning electron microscope.

도 18은 플라즈마 처리 전의 필름 표면을 주사형 전자 현미경에 의해 관찰한 결과를 도시하는 도면. The figure which shows the result of having observed the film surface before a plasma process with the scanning electron microscope.

도 19는 플라즈마 처리 후의 필름 표면을 X선 광전자 분광 분석 결과를 도시하는 도면. Fig. 19 shows the results of X-ray photoelectron spectroscopy on the film surface after plasma treatment;

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>

400 : 금속박400: metal foil

401 : 포토 레지스트401 photoresist

402 : 전극 피막402: electrode film

405 : 층간 절연막405: interlayer insulating film

407, 508 : 배선407, 508: wiring

408 : 솔더 레지스트층408: solder resist layer

410a, 410b, 502, 504 : 소자410a, 410b, 502, 504: device

412, 512 : 금선(金線)412, 512: gold wire

415 : 몰드 수지415: Mold Resin

420, 514 : 땜납 볼420, 514: solder balls

421 : 비아 홀421: Via Hole

435 : 더미 배선435: dummy wiring

506 : 기판506: substrate

510, 511 : 접착 부재510, 511: adhesive member

본 발명은 반도체 소자 등을 탑재하여 배선 기판 등에 접합되는 반도체 모듈과 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor module mounted on a semiconductor element and the like bonded to a wiring board and the like and a manufacturing method thereof.

휴대 전화, PDA, DVC, DSC 등의 포터블 일렉트로닉스 기기의 고기능화가 가속화되는 등, 이러한 제품이 시장에서 받아들여지기 위해서는 소형·박형화가 필수가 되고 있고, 그 실현을 위해 고집적 시스템 LSI가 요구되고 있다. 한편으로, 이들 일렉트로닉스 기기에 대해서는, 보다 사용이 편리한 것이 요구되고 있어, 기기에 사용되는 LSI에 대하여 고기능화, 고성능화가 요구되고 있다. 이 때문에, LSI 칩의 고집적화에 수반한 그 I/O수가 증대하는 한편, 패키지 자체의 소형화 요구도 강하여, 이들을 양립시키기 위해서 반도체 부품의 고정밀한 기판 실장에 적합한 반도체 패키지의 개발이 강하게 요구되고 있다. 이러한 요구에 대응하기 위해, CSP(Chip Size Package)라고 불리는 패키지 기술이 다양하게 개발되고 있다. As portable electronic devices such as mobile phones, PDAs, DVCs, DSCs, and the like become more highly functional, miniaturization and thinning are required for these products to be accepted in the market, and a highly integrated system LSI is required for the realization. On the other hand, these electronic devices are required to be more convenient to use, and high functionalization and high performance are required for the LSI used in the device. For this reason, while the number of I / Os associated with high integration of LSI chips increases, the demand for miniaturization of the package itself is also strong, and in order to make them compatible, development of a semiconductor package suitable for high-precision substrate mounting of semiconductor components is strongly demanded. In order to respond to these demands, various package technologies called chip size packages (CSPs) have been developed.

이러한 패키지의 예로서, BGA(Ball Grid Array)가 알려져 있다. BGA는 패키지용 기판 위에 반도체 소자를 실장하고, 그것을 수지 몰딩한 후에, 반대측 면에는 외부 단자로서 땜납 볼을 에리어 형상으로 형성한 것이다. BGA에서는 실장 에리어가 면으로 달성되므로, 패키지를 비교적 용이하게 소형화할 수 있다. 또한, 회로 기판측에서도 좁은 피치 대응으로 할 필요가 없어, 고정밀한 실장 기술도 불필요해지기 때문에, BGA를 이용하면 패키지 비용이 다소 높은 경우에도 전체 실장 비용을 저감할 수 있게 된다. As an example of such a package, a ball grid array (BGA) is known. In BGA, after mounting a semiconductor element on a package board | substrate, and resin-molding it, the solder ball is formed in the area shape on the opposite side as an external terminal. In the BGA, the mounting area is achieved in terms of cotton, so that the package can be miniaturized relatively easily. In addition, since the circuit board side does not need to have a narrow pitch response, and high-precision mounting technology is also unnecessary, using BGA can reduce the overall mounting cost even when the package cost is rather high.

도 1은 일반적인 BGA의 개략 구성을 도시하는 도면이다. BGA(100)는 유리 에폭시 기판(106) 상에 접착층(108)을 개재하여 LSI 칩(102)이 탑재된 구조를 갖는다. LSI 칩(102)은 밀봉 수지(110)에 의해 몰드되어 있다. LSI 칩(102)과 유리 에폭시 기판(106)은 금속선(104)에 의해 전기적으로 접속되어 있다. 유리 에폭시 기판(106)의 이면에는 땜납 볼(112)이 어레이 형태로 배열되어 있다. 이 땜납 볼(112)을 개재하여 BGA(100)가 프린트 배선 기판에 실장된다. 1 is a diagram illustrating a schematic configuration of a general BGA. The BGA 100 has a structure in which the LSI chip 102 is mounted on the glass epoxy substrate 106 via the adhesive layer 108. The LSI chip 102 is molded by the sealing resin 110. The LSI chip 102 and the glass epoxy substrate 106 are electrically connected by the metal wire 104. Solder balls 112 are arranged in the form of an array on the back surface of the glass epoxy substrate 106. The BGA 100 is mounted on a printed wiring board via this solder ball 112.

특허 문헌 1에는 다른 CSP의 예가 기재되어 있다. 그 공보에는 고주파용 LSI를 탑재하는 시스템-인-패키지가 개시되어 있다. 이 패키지는 베이스 기판 상에 다층 배선 구조가 형성되고, 그 위에 고주파용 LSI를 비롯한 반도체 소자가 형성되어 있다. 다층 배선 구조는 코어 기판이나 수지가 부착된 구리박 등이 적층된 구조로 되어 있다. Patent Document 1 describes an example of another CSP. The publication discloses a system-in-package equipped with a high frequency LSI. In this package, a multilayer wiring structure is formed on a base substrate, and semiconductor elements including a high frequency LSI are formed thereon. The multilayer wiring structure has a structure in which a core substrate, a copper foil with resin and the like are laminated.

그러나, 이들 종래의 CSP에서는 포터블 일렉트로닉스 기기 등에서 현재 요구 되고 있는 수준의 소형화, 박형화, 경량화를 실현하는 것은 어려웠다. 이들 종래의 CSP는 소자를 지지하는 기판을 갖는 것에 따른다. 지지 기판의 존재에 의해 패키지 전체가 두꺼워져, 소형화, 박형화, 경량화에 한계가 있었다. 또한, 방열성의 개선에도 일정한 한계가 있었다. However, in these conventional CSPs, it has been difficult to realize the miniaturization, thinning, and lightening of the level currently required for portable electronic devices and the like. These conventional CSPs rely on having a substrate supporting the device. The whole package became thick due to the presence of the support substrate, and there was a limit in miniaturization, thinness, and light weight. In addition, there is a certain limit to the improvement of heat dissipation.

특허 문헌 1 : 일본 특개 2002-94247호 공보Patent Document 1: Japanese Patent Application Laid-Open No. 2002-94247

특허 문헌 2 : 일본 특개 2002-110717호 공보Patent Document 2: Japanese Patent Application Laid-Open No. 2002-110717

이상 설명한 BGA 등의 패키지에서는 패키지의 지지 기판과, 소자를 밀봉하는 밀봉 수지층과의 사이를 충분하게 밀착시키는 것이 중요하며, 특히 후술하는 ISB와 같은 반도체 모듈은 지지 기판을 갖지 않기 때문에, 계면 밀착성에 대한 요구는 엄격해진다. In a package such as BGA described above, it is important to sufficiently close contact between the support substrate of the package and the sealing resin layer for sealing the device. In particular, since a semiconductor module such as an ISB described later does not have a support substrate, interface adhesion is achieved. The demand for it becomes strict.

본 발명은 상기 사정을 감안하여 이루어진 것으로, 그 목적으로 하는 바는 반도체 모듈 등의 모듈에서 절연 기재와, 절연 기재 상에 형성된 절연체, 예를 들면 반도체 소자의 밀봉 수지나 접착 부재와의 사이의 밀착성을 향상시키는 데에 있다. This invention is made | formed in view of the said situation, The objective is the adhesiveness between the insulating base material and the insulator formed on the insulating base material, for example, the sealing resin or adhesive member of a semiconductor element in a module, such as a semiconductor module. To improve.

본 발명의 반도체 모듈은 도체 회로가 형성된 절연 기재와, 상기 절연 기재 상에 형성된 반도체 소자와, 상기 절연 기재 및 상기 반도체 소자에 접하여 형성된 절연체를 포함하고, 상기 절연 기재의 상기 절연체와 접하는 면에 미소 돌기군이 형성되어 있는 것을 특징으로 한다. The semiconductor module of the present invention includes an insulating substrate on which a conductor circuit is formed, a semiconductor element formed on the insulating substrate, an insulator formed in contact with the insulating substrate and the semiconductor element, and is minutely disposed on a surface in contact with the insulator of the insulating substrate. It is characterized in that the projection group is formed.

본 발명에서 반도체 소자에는 반도체 칩, 칩 저항, 칩 컨덴서, 칩 컨덕터 등이 포함되는 것으로 한다. In the present invention, the semiconductor device includes a semiconductor chip, a chip resistor, a chip capacitor, a chip conductor, and the like.

이 반도체 모듈은 절연 기재의 절연체와 접하는 면에 미소 돌기군이 형성되어 있기 때문에, 절연 기재와 절연체와의 계면에서의 밀착성이 양호해진다. Since this semiconductor module is provided with a micro-projection group in the surface which contact | connects the insulator of an insulated base material, adhesiveness in the interface of an insulated base material and an insulator becomes favorable.

또한, 절연체는 반도체 소자를 밀봉하는 밀봉 수지이어도 되고, 반도체 소자와 절연 기재와의 사이에 형성된 접착 부재이어도 된다. In addition, the insulator may be a sealing resin for sealing the semiconductor element, or may be an adhesive member formed between the semiconductor element and the insulating substrate.

또한, 절연 기재의 절연체와 접하는 면에, 복수의 크레이터 형상의 오목부가 형성되어 있어도 되고, 크레이터 형상의 오목부의 직경은 0.1㎛ 이상, 1㎛ 이하로 해도 된다. Moreover, the some crater-shaped recessed part may be formed in the surface which contact | connects the insulator of an insulating base material, and the diameter of a crater-shaped recessed part may be 0.1 micrometer or more and 1 micrometer or less.

이 반도체 모듈은 절연 기재의 절연체와 접하는 면에 미소 돌기군 외에 추가로, 직경이 0.1㎛ 이상, 1㎛ 이하의 복수의 크레이터 형상의 오목부가 형성되어 있기 때문에, 절연 기재와 절연체와의 계면에서의 밀착성이 양호해진다. The semiconductor module has a plurality of crater-shaped recesses having a diameter of 0.1 µm or more and 1 µm or less in addition to the micro-projection group on the surface in contact with the insulator of the insulating substrate. Adhesion becomes favorable.

미소 돌기군은 평균 직경 1㎚∼20㎚의 복수의 돌기를 포함하는 것으로 하는 것이 바람직하다. 또한, 그 수밀도(數密度)는 0.5×103㎛-2 이상이 바람직하고, 0.8×103㎛-2∼2.0×103㎛-2가 보다 바람직하다. 특히, 1.6×103㎛-2∼2.0×103㎛-2가 가장 바람직하다. 이와 같이 함으로써, 절연 기재와 절연체와의 계면에서의 밀착성이 보다 현저하게 개선된다. It is preferable that the micro-projection group includes a plurality of projections having an average diameter of 1 nm to 20 nm. In addition, the water density is preferably 0.5 × 10 3 μm −2 or more, more preferably 0.8 × 10 3 μm −2 to 2.0 × 10 3 μm −2 . In particular, 1.6 × 10 3 μm −2 to 2.0 × 10 3 μm −2 are most preferred. By doing in this way, adhesiveness in the interface of an insulating base material and an insulator improves more remarkably.

본 발명에 따른 다른 반도체 모듈은 도체 회로가 형성된 절연 기재와, 상기 절연 기재 상에 형성된 반도체 소자와, 상기 절연 기재 및 상기 반도체 소자에 접 하여 형성된 절연체를 포함하고, 상기 절연 기재의 상기 절연체와 접하는 면에서 상기 절연 기재는 에폭시 수지 재료에 의해 구성되어 있고, 상기 면의 근방에서의 X선 광전자 분광 스펙트럼에서 속박 에너지 284.5eV에서의 검출 강도를 x, 속박 에너지 286eV에서의 검출 강도를 y로 하였을 때에, y/x의 값이 0.4 이상인 것을 특징으로 한다. Another semiconductor module according to the present invention includes an insulating substrate on which a conductor circuit is formed, a semiconductor element formed on the insulating substrate, an insulator formed in contact with the insulating substrate and the semiconductor element, and in contact with the insulator of the insulating substrate. In view of the above, the insulating substrate is made of an epoxy resin material, and when the detection intensity at the binding energy of 284.5 eV is x and the detection intensity at the binding energy of 286 eV is y in the X-ray photoelectron spectroscopy spectrum in the vicinity of the surface. , y / x is characterized in that more than 0.4.

여기에서, 속박 에너지 286eV는 C=O 결합을 구성하는 C1s 전자에 귀속된다. 한편, 속박 에너지 284.5eV는 C-O 결합 또는 C-N 결합을 구성하는 Cls 전자에 귀속된다. 이들의 비가 상기 조건을 만족하도록 함으로써, 절연 기재와 절연체와의 계면에서의 밀착성이 현저하게 개선된다. 또, y/x의 값의 상한은, 예를 들면 3 이하로 한다. Here, the binding energy 286eV is attributed to the C1s electrons constituting the C = O bond. On the other hand, the binding energy of 284.5 eV is attributed to the Cls electrons constituting the C-O bond or C-N bond. By making these ratios satisfy the above conditions, the adhesion at the interface between the insulating substrate and the insulator is remarkably improved. In addition, the upper limit of the value of y / x shall be 3 or less, for example.

본 발명에 따른 다른 반도체 모듈은 도체 회로가 형성된 절연 기재와, 상기 절연 기재 상에 형성된 반도체 소자와, 상기 절연 기재 및 상기 반도체 소자에 접하여 형성된 절연체를 포함하고, 상기 절연 기재의 상기 절연체와 접하는 영역을 노출시켰을 때의 순수(純水)에 대한 접촉각이 30도∼120도인 것을 특징으로 한다. Another semiconductor module according to the present invention includes an insulating substrate on which a conductor circuit is formed, a semiconductor element formed on the insulating substrate, an insulator formed in contact with the insulating substrate and the semiconductor element, and a region in contact with the insulator of the insulating substrate. It is characterized by the contact angle with respect to the pure water at the time of exposing it to 30 degree-120 degree.

이러한 접촉각을 갖는 수지 재료를 이용함으로써, 절연 기재와 절연체와의 계면에서의 밀착성이 현저하게 개선된다. By using the resin material which has such a contact angle, adhesiveness in the interface of an insulating base material and an insulator remarkably improves.

상술한 반도체 모듈은, 예를 들면 바이어스를 인가하지 않은 특정 조건 하에서 플라즈마 처리를 행함으로써 얻을 수 있다. The semiconductor module described above can be obtained, for example, by performing plasma treatment under specific conditions in which no bias is applied.

본 발명에 따른 다른 반도체 모듈은 도체 회로가 형성된 절연 기재와, 상기 절연 기재 상에 형성된 반도체 소자와, 절연 기재 및 반도체 소자에 접하여 형성된 절연체를 포함하고, 절연 기재가 다관능(多官能) 옥세탄 화합물 또는 에폭시 화합물을 함유하는 광 경화성·열 경화성 수지인 것을 특징으로 한다. Another semiconductor module according to the present invention includes an insulating substrate on which a conductor circuit is formed, a semiconductor element formed on the insulating substrate, an insulating substrate and an insulator formed in contact with the semiconductor element, wherein the insulating substrate is multifunctional oxetane. It is a photocurable thermosetting resin containing a compound or an epoxy compound, It is characterized by the above-mentioned.

이 반도체 모듈의 절연 기재는 다관능 옥세탄 화합물 또는 에폭시 화합물을 함유하는 광 경화성·열 경화성 수지이므로, 패터닝이 가능하고, 또한 절연 기재와 절연체와의 계면에서의 밀착성이 현저하게 개선된다. Since the insulating base material of this semiconductor module is a photocurable thermosetting resin containing a polyfunctional oxetane compound or an epoxy compound, patterning is possible and the adhesiveness in the interface of an insulating base material and an insulator remarkably improves.

본 발명에 따른 모듈은 기재와 상기 기재 상에 형성된 소자와, 기재 및 소자에 접하여 형성된 절연체를 포함하고, 기재의 절연체와 접하는 면에, 미소 돌기군이 형성되어 있는 것을 특징으로 한다. The module according to the present invention is characterized by including a base material, an element formed on the base material, a base material and an insulator formed in contact with the element, and having a small protrusion group formed on a surface in contact with the insulator of the base material.

이 모듈은 기재의 절연체와 접하는 면에 미소 돌기군이 형성되어 있기 때문에, 기재와 절연체와의 계면에서의 밀착성이 양호해진다. Since this module has a small protrusion group formed on the surface of the substrate in contact with the insulator, the adhesion at the interface between the substrate and the insulator is good.

또한, 기재의 절연체와 접하는 면에, 복수의 크레이터 형상의 오목부가 형성되어 있어도 되고, 미소 돌기군은 평균 직경 1㎚∼20㎚의 복수의 돌기를 포함하여도 된다. Moreover, the some crater-shaped recessed part may be formed in the surface which contact | connects the insulator of a base material, and a micro protrusion group may also contain the some processus | protrusion of average diameter 1nm-20nm.

또한, 본 발명의 반도체 모듈의 제조 방법은 상술한 반도체 모듈을 제조하는 방법으로서, 도체 회로가 형성된 절연 기재의 표면에 대하여 플라즈마 처리를 행하는 공정과, 상기 절연 기재 상에 반도체 소자 및 상기 반도체 소자에 접하는 절연체를 형성하는 공정을 포함하고, 상기 플라즈마 처리를 불활성 가스를 포함하는 플라즈마 가스를 이용하여 상기 기재에 바이어스를 인가하지 않고 행하는 것을 특징으로 한다. Moreover, the manufacturing method of the semiconductor module of this invention is a method of manufacturing the above-mentioned semiconductor module, Comprising: The process of performing a plasma process with respect to the surface of the insulated substrate in which the conductor circuit was formed, the semiconductor element and the said semiconductor element on the said insulated substrate. A step of forming an insulator in contact therewith, characterized in that the plasma treatment is performed using a plasma gas containing an inert gas without applying a bias to the substrate.

상기한 바와 같은 플라즈마 처리를 행함으로써 절연 기재와 절연체와의 계면 에서의 밀착성이 우수한 반도체 모듈을 안정적으로 얻을 수 있다. 또, 「바이어스」는 기판의 자기 바이어스는 제외하는 것으로 한다. By performing the plasma treatment as described above, a semiconductor module excellent in adhesion at the interface between the insulating substrate and the insulator can be stably obtained. In addition, "bias" shall exclude the magnetic bias of a board | substrate.

또한 본 발명의 모듈의 제조 방법은 상술한 모듈을 제조하는 방법으로서, 기재의 표면에 대하여 플라즈마 처리를 행하는 공정과, 기재 상에 소자 및 상기 소자에 접하는 절연체를 형성하는 공정을 포함하고, 상기 플라즈마 처리를 불활성 가스를 포함하는 플라즈마 가스를 이용하여, 기재에 바이어스를 인가하지 않고 행하는 것을 특징으로 한다. In addition, the method of manufacturing a module of the present invention is a method of manufacturing the above-described module, the method comprising: performing a plasma treatment on the surface of a substrate; and forming a device and an insulator in contact with the device on the substrate; The treatment is performed using a plasma gas containing an inert gas without applying a bias to the substrate.

상기한 바와 같은 플라즈마 처리를 행함으로써, 기재와 절연체와의 계면에서의 밀착성이 우수한 모듈을 안정적으로 얻을 수 있다. 또, 「바이어스」는 기판의 자기 바이어스는 제외하는 것으로 한다. By performing the plasma treatment as described above, a module excellent in adhesion at the interface between the substrate and the insulator can be stably obtained. In addition, "bias" shall exclude the magnetic bias of a board | substrate.

본 발명에서, 반도체 소자는 베어 칩이고, 절연체는 베어 칩을 밀봉하는 밀봉 수지로 이루어지는 구성으로 한 경우에 보다 효과적이다. 이러한 구성을 채용한 경우, 박형으로 경량의 패키지를 실현할 수 있는 한편, 절연 기재와 밀봉 수지와의 사이의 밀착 불량이 문제가 되기 쉽지만, 본 발명에 따르면 이러한 문제를 유효하게 해결할 수 있다. In the present invention, the semiconductor element is a bare chip, and the insulator is more effective in the case of a configuration made of a sealing resin for sealing the bare chip. In the case of adopting such a configuration, a thin and lightweight package can be realized, while poor adhesion between the insulating substrate and the sealing resin tends to be a problem, but according to the present invention, such a problem can be effectively solved.

본 발명에서의 도체 회로는 기재의 내부나 기재 표면에 형성된, 구리 배선 등으로 이루어지는 회로를 말한다. 절연 기재는 반도체 소자 및 이것과 접속하는 도체 회로를 지지하는 절연성 기재를 말하고, 절연체란, 예를 들면 절연 기재 상에 형성되어 반도체 소자를 밀봉하는 밀봉 수지나 절연 기재와 반도체 소자와의 사이에 배치되는 절연층이나 접착 부재 등을 말한다. The conductor circuit in this invention means the circuit which consists of copper wiring etc. which were formed in the inside of a base material, or the surface of a base material. The insulating base material refers to the insulating base material which supports a semiconductor element and the conductor circuit connected to this, and an insulator is formed between the sealing resin and insulating base material which are formed on an insulating base material and seal a semiconductor element, for example and a semiconductor element. The insulating layer, an adhesive member, etc. which become.

<실시 형태><Embodiment>

이하, 본 발명의 실시 형태에 대하여 설명하지만, 그 전에 실시 형태에서 채용하는 ISB 구조에 대하여 설명한다. ISB(Integrated System in Board; 등록 상표)는 본 출원에 의해 개발된 독자적인 패키지이다. ISB는 반도체 베어 칩을 중심으로 하는 전자 회로의 패키징에서 구리에 의한 배선 패턴을 가지면서 회로 부품을 지지하기 위한 코어(기재)를 사용하지 않은 독자적인 코어리스 시스템-인-패키지이다. EMBODIMENT OF THE INVENTION Hereinafter, although embodiment of this invention is described, the ISB structure employ | adopted by embodiment is demonstrated before that. ISB (Integrated System in Board) is a proprietary package developed by the present application. ISB is a unique coreless system-in-package that has a wiring pattern by copper in the packaging of electronic circuits centered on semiconductor bare chips and does not use a core (substrate) for supporting circuit components.

도 2는 ISB의 일례를 도시하는 개략 구성도이다. 여기에서는 ISB의 전체 구조를 알기 쉽게 하기 위해 단일 배선층만 도시하고 있지만, 실제로는 복수의 배선층이 적층된 구조로 되어 있다. 이 ISB에서는 LSI 베어 칩(201), Tr 베어 칩(202) 및 칩 CR(203)이 구리 패턴(205)으로 이루어지는 배선에 의해 결선된 구조로 되어 있다. LSI 베어 칩(201)은 인출 전극이나 배선에 대하여, 금속 본딩(204)에 의해 도통되어 있다. LSI 베어 칩(201)의 바로 아래에는 도전성 페이스트(206)가 형성되며, 이것을 통하여 ISB가 프린트 배선 기판에 실장된다. ISB 전체는 에폭시 수지 등으로 이루어지는 수지 패키지(207)에 의해 밀봉된 구조로 되어 있다. 2 is a schematic configuration diagram showing an example of an ISB. Here, only a single wiring layer is shown in order to make the whole structure of an ISB easy to understand, but in reality, a plurality of wiring layers are stacked. In this ISB, the LSI bare chip 201, the Tr bare chip 202, and the chip CR 203 are connected by wiring formed of a copper pattern 205. The LSI bare chip 201 is electrically connected to the lead electrode and the wiring by the metal bonding 204. A conductive paste 206 is formed directly below the LSI bare chip 201, through which the ISB is mounted on the printed wiring board. The entire ISB has a structure sealed by a resin package 207 made of epoxy resin or the like.

이 패키지에 따르면, 이하의 이점이 얻어진다. According to this package, the following advantages are obtained.

(i) 코어리스로 실장할 수 있어, 트랜지스터, IC, LSI의 소형·박형화를 실현할 수 있다. (i) It can be mounted coreless, and it is possible to realize miniaturization and thinning of transistors, ICs, and LSIs.

(ii) 트랜지스터로부터 시스템 LSI, 또한 칩 타입의 컨덴서나 저항을 회로 형성하고, 패키징할 수 있기 때문에, 고도의 SIP(System in Package)를 실현할 수 있다. (ii) Since a system LSI, a chip type capacitor and a resistor can be formed and packaged from a transistor, a highly SIP (System in Package) can be realized.

(iii) 현재의 반도체 소자를 조합할 수 있기 때문에 시스템 LSI를 단기간에 개발할 수 있다. (iii) The system LSI can be developed in a short time because the present semiconductor elements can be combined.

(iv) 반도체 베어 칩이 바로 아래의 구리재에 직접 실장되어 있어, 양호한 방열성을 얻을 수 있다. (iv) The semiconductor bare chip is directly mounted on the copper material immediately below, so that good heat dissipation can be obtained.

(v) 회로 배선은 구리재이며 코어재가 없기 때문에, 저유전율의 회로 배선이 되어, 고속 데이터 전송이나 고주파 회로에서 우수한 특성을 발휘한다. (v) Since the circuit wiring is a copper material and has no core material, the circuit wiring becomes a low dielectric constant circuit wiring and exhibits excellent characteristics in high speed data transmission and high frequency circuits.

(vi) 전극이 패키지 내부에 매립되는 구조이기 때문에, 전극 재료의 파티클 오염의 발생을 억제할 수 있다. (vi) Since the electrode is embedded in the package, generation of particle contamination of the electrode material can be suppressed.

(vii) 패키지 사이즈는 자유롭게 할 수 있으며, 1개당 폐재(廢材)를 64핀의 SQFP 패키지와 비교하면, 약 1/10의 양이 되기 때문에, 환경 부하를 저감할 수 있다. (vii) The package size can be free, and the environmental load can be reduced because the amount of waste material per piece is about 1/10 of that of the 64-pin SQFP package.

(viii) 부품을 실은 프린트 회로 기판으로부터, 기능이 포함된 회로 기판으로 새로운 개념의 시스템 구성을 실현할 수 있다. (viii) A new concept of system configuration can be realized from a printed circuit board carrying components with a circuit board including functions.

(ix) ISB의 패턴 설계는 프린트 회로 기판의 패턴 설계와 동일하도록 용이하게, 세트 메이커의 엔지니어가 스스로 설계할 수 있다. (ix) The pattern design of the ISB can be easily designed by the set maker's engineer so as to be the same as the pattern design of the printed circuit board.

다음에 ISB의 제조 프로세스 상의 장점에 대하여 설명한다. 도 3의 (a)는 종래의 CSP 및 본 발명에 따른 ISB의 제조 프로세스의 대비도이다. 도 3은 종래의 CSP의 제조 프로세스를 도시한다. 처음에 베이스 기판 위에 프레임을 형성하고, 각 프레임에 구획된 소자 형성 영역에 칩이 실장된다. 그 후, 각 소자에 대하여 열 경화성 수지에 의해 패키지가 형성되고, 그 후 소자마다 금형을 이용하여 펀칭 을 행한다. 최종 공정의 펀칭에서는 몰드 수지 및 베이스 기판이 동시에 절단되도록 되어 있고, 절단면에서의 표면 거칠기 등이 문제가 된다. 또한 펀칭을 끝낸 후의 폐재가 다량으로 발생하기 때문에, 환경 부하의 측면에서 과제를 갖고 있었다. Next, the advantages of the manufacturing process of the ISB will be described. Figure 3 (a) is a contrast of the manufacturing process of the conventional CSP and ISB according to the present invention. 3 shows a manufacturing process of a conventional CSP. First, a frame is formed on the base substrate, and the chip is mounted in the element formation region partitioned in each frame. Then, a package is formed by thermosetting resin about each element, and punching is performed using a metal mold | die for every element after that. In the punching of the final step, the mold resin and the base substrate are cut at the same time, and the surface roughness at the cut surface becomes a problem. In addition, since a large amount of waste material is generated after finishing punching, there are problems in terms of environmental load.

한편, 도 3의 (b)는 ISB의 제조 프로세스를 도시하는 도면이다. 처음에, 금속박 위에 프레임을 형성하고, 각 모듈 형성 영역에 배선 패턴을 형성하고, 그 위에 LSI 등의 회로 소자를 탑재한다. 계속해서 각 모듈마다 패키지를 실시하여, 스크라이브 영역을 따라서 다이싱을 행하여 제품을 얻는다. 패키지 종료 후, 스크라이브 공정 전에, 기초가 되는 금속박을 제거하기 때문에, 스크라이브 공정에서의 다이싱에서는 수지층만의 절단이 된다. 이 때문에, 절단면의 거칠기를 억제하여, 다이싱의 정확성을 향상시키는 것이 가능하게 된다. 3B is a diagram illustrating a manufacturing process of the ISB. First, a frame is formed on the metal foil, a wiring pattern is formed in each module formation region, and circuit elements such as LSI are mounted thereon. Subsequently, each module is packaged and dicing is performed along the scribe area to obtain a product. Since the base metal foil is removed after the end of the package and before the scribing step, only the resin layer is cut in the dicing in the scribing step. For this reason, it becomes possible to suppress the roughness of a cut surface and to improve the accuracy of dicing.

(제1 실시 형태) (1st embodiment)

이하, 본 발명의 바람직한 실시 형태에 대하여, 상술한 ISB의 구조를 갖는 반도체 모듈을 예로 들어 설명한다. 도 4는 본 실시 형태에 따른 반도체 모듈의 단면 구조를 도시하는 도면이다. 이 반도체 모듈은 층간 절연막(405) 및 구리로 된 배선(407)으로 이루어지는 배선층을 복수층 적층하고, 최상층에 솔더 레지스트층(408)이 형성된 다층 배선 구조체와, 그 표면에 형성된 소자(410a, 410b)에 의해 구성되어 있다. 다층 배선 구조체의 이면에는 땜납 볼(420)이 형성되어 있다. 소자(410a, 410b)는 몰드 수지(415)에 의해 몰드된 구조로 되어 있다. 도 4의 (b)에서는 도 4의 (a)의 구조에 대하여, 또한 금속 재료로 이루어지는 더미 배선(435)이 형성되어 있다. 이에 의해, 다층 배선 구조체와 몰드 수지(415)와의 사이의 밀착 성이 향상된다. EMBODIMENT OF THE INVENTION Hereinafter, preferred embodiment of this invention is described taking the semiconductor module which has the structure of ISB mentioned above as an example. 4 is a diagram showing a cross-sectional structure of a semiconductor module according to the present embodiment. The semiconductor module has a multilayer wiring structure in which a plurality of wiring layers comprising an interlayer insulating film 405 and a wiring 407 made of copper are stacked, and a solder resist layer 408 is formed on the uppermost layer, and the elements 410a and 410b formed on the surface thereof. It is comprised by). Solder balls 420 are formed on the back surface of the multilayer wiring structure. The elements 410a and 410b have a structure molded by the mold resin 415. In FIG. 4B, a dummy wiring 435 made of a metal material is formed for the structure of FIG. 4A. This improves the adhesiveness between the multilayer wiring structure and the mold resin 415.

소자(410a)의 실장 방법에 대하여, 도 4에서는 와이어 본딩 방식을 채용하였지만, 도 10에 도시한 바와 같이 소자(410a)를 페이스다운으로 배치한 플립 실장으로 할 수도 있다. As for the method of mounting the element 410a, a wire bonding method is employed in FIG. 4, but as shown in FIG. 10, the element 410a may be flip mounted with face down.

도 1에 도시한 종래의 반도체 모듈에서는, LSI칩(102)은 베어 칩이 밀봉 수지에 의해 밀봉된 칩 구조를 갖는다. 이에 대하여 도 4의 반도체 모듈에서는 소자(410a)가 밀봉 수지에 의해서 밀봉되어 있지 않은 베어 칩이다. 이 때문에 흡습 대책을 보다 확실하게 행하는 것이 중요하게 된다. 몰드 수지(415)와 다층 배선 구조와의 사이의 계면에 박리가 발생하면, 이 개소로부터 예를 들면 땜납 공정에서 수분이 침입하여, 베어 칩이 직접 수분의 영향을 받게 된다. 이 경우, 칩의 성능이 대폭 손상되는 결과가 된다. 그렇기 때문에, 도 4에 도시하는 ISB 구조의 반도체 모듈에서는, 상기 계면의 밀착성을 개선하고, 수분의 투과를 충분히 억제하는 것이 중요한 기술적 과제가 된다. In the conventional semiconductor module shown in Fig. 1, the LSI chip 102 has a chip structure in which a bare chip is sealed by a sealing resin. In contrast, in the semiconductor module of FIG. 4, the element 410a is a bare chip which is not sealed by a sealing resin. For this reason, it becomes important to take the hygroscopic countermeasure more reliably. When peeling occurs at the interface between the mold resin 415 and the multilayer wiring structure, moisture invades, for example, in the soldering step, and the bare chip is directly affected by moisture. In this case, the performance of the chip is greatly impaired. Therefore, in the semiconductor module of the ISB structure shown in FIG. 4, it is an important technical problem to improve the adhesiveness of the said interface and to fully suppress the permeation | transmission of moisture.

이러한 과제를 해결하기 위해서, 본 실시 형태에서는 솔더 레지스트층(408)의 표면을 특정한 조건을 선택한 플라즈마 처리에 의해 개질하였다. 구체적으로는, 솔더 레지스트층(408)의 몰드 수지(415)와 접하는 측의 면에서, 미소 돌기군을 형성하였다. 또한, 솔더 레지스트층(408)의 상기 면에서 X선 광전자 분광 분석 스펙트럼이, 속박 에너지 284.5eV에서의 검출 강도를 x, 속박 에너지 286eV에서의 검출 강도를 y로 했을 때에, y/x의 값이 0.4 이상이 되도록 하였다. In order to solve this problem, in this embodiment, the surface of the soldering resist layer 408 was modified by the plasma process which selected specific conditions. Specifically, a minute protrusion group was formed on the surface of the solder resist layer 408 in contact with the mold resin 415. In addition, when the X-ray photoelectron spectroscopy spectrum of the solder resist layer 408 has the detection intensity at the binding energy of 284.5 eV as x and the detection intensity at the binding energy of 286 eV, y is the value of y / x. It was made to be 0.4 or more.

또한, 솔더 레지스트층(408)의 몰드 수지(415)와 접하는 영역을 노출시켰을 때의 순수에 대한 접촉각이 30∼120도의 범위 내에 있도록 하였다. Moreover, the contact angle with respect to the pure water at the time of exposing the area | region which contact | connects the mold resin 415 of the soldering resist layer 408 was made into the range of 30-120 degree | times.

솔더 레지스트층(408), 층간 절연막(405) 및 몰드 수지(415)를 구성하는 재료는 각각 독립적으로 수지 재료를 선택할 수 있어, 예를 들면 BT 수지 등의 멜라민 유도체, 액정 폴리머, 에폭시 수지, PPE 수지, 폴리이미드 수지, 불소 수지, 페놀 수지, 폴리아미드 비스말레이미드 등의 열 경화성 수지가 예시된다. 그 중에서, 고주파 특성이 우수한 액정 폴리머, 에폭시 수지, BT 수지 등의 멜라민 유도체가 적합하게 이용된다. 이들 수지와 함께, 적절하게 필러나 첨가제를 첨가해도 된다. The materials constituting the solder resist layer 408, the interlayer insulating film 405, and the mold resin 415 can be selected independently from each other, for example, melamine derivatives such as BT resin, liquid crystal polymers, epoxy resins, and PPEs. Thermosetting resins, such as resin, a polyimide resin, a fluororesin, a phenol resin, polyamide bismaleimide, are illustrated. Among them, melamine derivatives such as liquid crystal polymers, epoxy resins and BT resins having excellent high frequency characteristics are suitably used. You may add a filler and an additive suitably with these resin.

본 발명에서의 절연 기재를 구성하는 재료로서는, 에폭시 수지, BT 수지, 액정 폴리머 등이 바람직하게 이용된다. 이러한 수지를 이용함으로써 고주파 특성이나 제품 신뢰성이 우수한 반도체 모듈이 얻어진다. As a material which comprises the insulating base material in this invention, an epoxy resin, BT resin, a liquid crystal polymer, etc. are used preferably. By using such resin, the semiconductor module excellent in the high frequency characteristic and product reliability is obtained.

다음에, 도 4의 (a)에 도시하는 반도체 모듈의 제조 방법에 대하여, 도 5∼도 7을 참조하여 설명한다. 우선, 도 5의 (a)와 같이, 금속박(400) 상에 소정의 표면에 선택적으로 도전 피막(402)을 형성한다. 구체적으로는, 포토 레지스트(401)로 금속박(400)을 피복한 후, 전계 도금법에 의해 금속박(400)의 노출면에 도전 피막(402)을 형성한다. 도전 피막(402)의 막 두께는, 예를 들면 1∼10㎛ 정도로 한다. 이 도전 피막(402)은, 최종적으로 반도체 모듈의 이면 전극이 되기 때문에, 땜납 등의 납재와의 접착성이 좋은 금, 또는 은을 이용하여 형성하는 것이 바람직하다. Next, the manufacturing method of the semiconductor module shown to Fig.4 (a) is demonstrated with reference to FIGS. First, as shown in FIG. 5A, a conductive film 402 is selectively formed on a predetermined surface on the metal foil 400. Specifically, after coating the metal foil 400 with the photoresist 401, the conductive film 402 is formed on the exposed surface of the metal foil 400 by the electric field plating method. The film thickness of the conductive film 402 is, for example, about 1 to 10 µm. Since this conductive film 402 finally becomes a back electrode of a semiconductor module, it is preferable to form using gold or silver with favorable adhesiveness with brazing materials, such as solder.

계속해서 도 5의 (b)에 도시한 바와 같이, 금속박(400) 상에 제1 층째의 배 선 패턴을 형성한다. 우선 금속박(400)을 화학 연마하여 표면의 클리닝과 표면 조화(粗化)를 행한다. 다음에, 금속박(400) 상에 열 경화성 수지로 도전 피막(402) 전면을 피복하고, 가열 경화시켜 평탄한 표면을 갖는 막으로 한다. 계속해서 이 막 내에, 도전 피막(402)에 도달하는 직경 100㎛ 정도의 비아 홀(404)을 형성한다. 비아 홀(404)을 형성하는 방법으로는, 본 실시 형태에서는 레이저 가공에 따르지만, 그 외에 기계 가공, 약액에 의한 화학 에칭 가공, 플라즈마를 이용한 드라이 에칭법 등을 이용할 수 있다. 그 후, 레이저 조사에 의해 에칭 찌꺼기를 제거한 후, 비아 홀(404)을 매립하도록 전면에 구리 도금층을 형성한다. 그 후, 포토 레지스트를 마스크로 하여 구리 도금층을 에칭하여, 구리로 이루어지는 배선(407)을 형성한다. 예를 들면, 레지스트로부터 노출된 개소에 화학 에칭액을 스프레이 분무하여 불필요한 구리박을 에칭 제거하여 배선 패턴을 형성할 수 있다. Subsequently, as shown in FIG. 5B, the wiring pattern of the first layer is formed on the metal foil 400. First, the metal foil 400 is chemically polished to perform surface cleaning and surface roughening. Next, the entire surface of the conductive coating film 402 is coated on the metal foil 400 with a thermosetting resin, heat cured to obtain a film having a flat surface. Subsequently, via holes 404 having a diameter of about 100 μm that reach the conductive film 402 are formed in this film. As the method of forming the via hole 404, laser processing is performed in the present embodiment. In addition, machining, chemical etching with a chemical solution, dry etching using plasma, or the like can be used. Thereafter, after etching etching is removed by laser irradiation, a copper plating layer is formed on the entire surface to fill the via hole 404. Thereafter, the copper plating layer is etched using the photoresist as a mask to form a wiring 407 made of copper. For example, a chemical etching liquid may be spray-sprayed to the location exposed from the resist to etch away unnecessary copper foil to form a wiring pattern.

이상과 같이, 층간 절연막(405)의 형성, 비아 홀 형성, 구리 도금층의 형성 및 구리 도금층의 패터닝의 수순을 반복하여 행함으로써, 도 5의 (c)와 같이, 배선(407) 및 층간 절연막(405)으로 이루어지는 배선층이 적층된 다층 배선 구조를 형성한다. As described above, the procedure of forming the interlayer insulating film 405, forming the via hole, forming the copper plating layer, and patterning the copper plating layer is repeated, so that the wiring 407 and the interlayer insulating film ( A multilayer wiring structure in which a wiring layer composed of 405 is laminated is formed.

계속해서 도 6의 (a)에 도시한 바와 같이, 솔더 레지스트층(408)을 형성한 후, 레이저 가공에 의해 솔더 레지스트층(408) 내에 컨택트 홀(421)을 형성한다. 솔더 레지스트층(408)의 구성 재료로서, 필러 함유 에폭시 수지계 절연막을 이용하였다. 본 실시 형태에서는 레이저 가공에 의하지만, 그 외에 기계 가공, 약액에 의한 화학 에칭 가공, 드라이 에칭법 등을 이용할 수 있다. 그 후, 플라즈마 조사 에 의해 에칭 찌꺼기를 제거한다. 본 실시 형태에서는 아르곤 및 산소로 이루어지는 플라즈마 가스를 이용하여 플라즈마 처리를 행하였다. Subsequently, as shown in FIG. 6A, after forming the solder resist layer 408, the contact hole 421 is formed in the solder resist layer 408 by laser processing. As a constituent material of the solder resist layer 408, a filler-containing epoxy resin insulating film was used. In this embodiment, although laser processing is carried out, in addition, machining, a chemical etching process with a chemical liquid, a dry etching method, etc. can be used. Thereafter, the etching residues are removed by plasma irradiation. In this embodiment, plasma processing was performed using the plasma gas which consists of argon and oxygen.

플라즈마 조사 조건은, 상술한 모폴로지 및 수지 특성을 갖는 표면층이 형성되도록, 이용하는 수지 재료에 따라 적절하게 설정한다. 또, 기판으로의 바이어스 인가는 행하지 않는 것이 바람직하다. 예를 들면, 이하와 같은 조건으로 한다. Plasma irradiation conditions are appropriately set according to the resin material used so that the surface layer which has the above-mentioned morphology and resin characteristics is formed. Moreover, it is preferable not to apply bias to a board | substrate. For example, it is set as the following conditions.

바이어스 : 무인가Bias: Unauthorized

플라즈마 가스 : 아르곤 10∼20sccm, 산소 0∼10sccmPlasma gas: argon 10-20sccm, oxygen 0-10sccm

이 플라즈마 조사에 의해 배선(407)의 표면의 에칭 찌꺼기가 제거됨과 함께, 솔더 레지스트층(408)의 표면이 개질하여, 상술한 모폴로지 및 수지 특성을 갖는 표면층이 형성된다. The etching of the surface of the wiring 407 is removed by this plasma irradiation, and the surface of the solder resist layer 408 is modified to form a surface layer having the morphology and resin characteristics described above.

다음에 도 6의 (b)에 도시한 바와 같이, 솔더 레지스트층(408) 상에 소자(410a, 410b)를 탑재한다. 소자(410)로서는 트랜지스터, 다이오드, IC 칩 등의 반도체 소자나, 칩 컨덴서, 칩 저항 등의 수동 소자가 이용된다. 또, CSP, BGA 등의 페이스다운의 반도체 소자도 실장할 수 있다. 도 6의 (b)의 구조에서는 소자(410a)는 한쌍의 반도체 소자(트랜지스터 칩)이고, 소자(410b)는 칩 컨덴서이다. 이들은 솔더 레지스트층(408)에 고착된다. 이 상태로 재차 플라즈마 처리를 행한다. 플라즈마 조사 조건은 상술한 모폴로지 및 수지 특성을 갖는 표면층이 형성되도록, 이용하는 수지 재료에 따라 적절하게 설정한다. 또, 기판으로의 바이어스 인가는 행하지 않는 것이 바람직하다. 예를 들면 이하와 같은 조건으로 한다. Next, as shown in FIG. 6B, the elements 410a and 410b are mounted on the solder resist layer 408. As the element 410, semiconductor elements such as transistors, diodes, IC chips, and passive elements such as chip capacitors and chip resistors are used. Moreover, facedown semiconductor elements, such as CSP and BGA, can also be mounted. In the structure of Fig. 6B, the element 410a is a pair of semiconductor elements (transistor chips), and the element 410b is a chip capacitor. These are fixed to the solder resist layer 408. In this state, plasma processing is performed again. Plasma irradiation conditions are appropriately set according to the resin material used so that the surface layer which has the above-mentioned morphology and resin characteristics is formed. Moreover, it is preferable not to apply bias to a board | substrate. For example, it is set as the following conditions.

바이어스 : 무인가 Bias: Unauthorized

플라즈마 가스 : 아르곤 10∼20 sccm, 산소 0∼10 sccmPlasma gas: argon 10-20 sccm, oxygen 0-10 sccm

이 플라즈마 조사에 의해, 배선(407)의 표면의 에칭 찌꺼기가 제거됨과 함께, 솔더 레지스트층(408)의 표면이 개질하여, 상술한 모폴로지 및 수지 특성을 갖는 표면층이 형성된다. By this plasma irradiation, the etching residue of the surface of the wiring 407 is removed, and the surface of the solder resist layer 408 is modified to form a surface layer having the morphology and resin characteristics described above.

그 후, 형성한 비아 홀을 개재하여 소자(410a)를 배선(407)과 금선(412)에 의해 결선한 후, 이들을 몰드 수지(415)로 몰드한다. 도 7의 (a)는 몰드된 상태를 도시한다. 반도체 소자의 몰드는 금속박(400)에 설치한 복수개의 모듈에 대하여, 금형을 이용하여 동시에 행한다. 이 공정은 트랜스퍼 몰드, 주입 몰드, 포팅 또는 디핑에 의해 실현할 수 있다. 수지 재료로서는 에폭시 수지 등의 열 경화성 수지는 트랜스퍼 몰드 또는 포팅으로 실현할 수 있고, 폴리이미드 수지, 폴리페닐렌설파이드 등의 열가소성 수지는 주입 몰드로 실현할 수 있다. Thereafter, the elements 410a are connected by the wiring 407 and the gold wire 412 via the formed via holes, and then these are molded with the mold resin 415. Fig. 7A shows a molded state. Molding of a semiconductor element is performed simultaneously using a metal mold | die with respect to the some module provided in the metal foil 400. FIG. This process can be realized by transfer mold, injection mold, potting or dipping. As a resin material, thermosetting resins, such as an epoxy resin, can be implement | achieved by a transfer mold or potting, and thermoplastic resins, such as a polyimide resin and polyphenylene sulfide, can be implement | achieved by an injection mold.

그 후, 도 7의 (b)에 도시한 바와 같이, 다층 배선 구조로부터 금속박(400)을 제거하고, 이면에 땜납 볼(420)을 형성한다. 금속박(400)의 제거는 연마, 연삭, 에칭, 레이저의 금속증발 등에 의해 행할 수 있다. 본 실시 형태에서는 이하의 방법을 채용한다. 즉, 연마 장치 또는 연삭 장치에 의해 금속박(400) 전면을 50㎛ 정도 연삭하고, 남은 금속박(400)을 화학적으로 웨트 에칭에 의해 제거한다. 또, 금속박(400) 전부를 웨트 에칭에 의해 제거해도 된다. 이러한 공정을 거침으로써, 반도체 소자가 탑재된 측과 반대측 면에, 제1층째의 배선(407)의 이면이 노출되는 구조가 된다. 이에 의해, 본 실시 형태에서 얻어지는 모듈에서는 이면이 평탄화되고, 반도체 모듈의 마운트 시에 땜납 등의 표면 장력으로 그대로 수평으로 이동하고, 용이하게 자기 정합할 수 있다는 프로세스 상의 이점이 얻어진다. 계속해서 노출된 도전 피막(402)에 땜납 등의 도전재를 피착하여 땜납 볼(420)을 형성하여 반도체 모듈을 완성한다. 그 후, 웨이퍼를 다이싱에 의해 절단하여, 반도체 모듈 칩을 얻는 것이 가능하다. 상기한 금속박(400)의 제거 공정을 행할 때까지는 금속박(400)이 지지 기판이 된다. 금속박(400)은 배선(407) 형성 시의 전해 도금 공정에서 전극으로서도 이용된다. 또한, 몰드 수지(415)를 몰드할 때에도, 금형에의 반송, 금형으로의 실장의 작업성을 양호하게 할 수 있다. 이상과 같이 하여, 도 4의 (a)에 도시하는 구조의 반도체 모듈이 얻어진다. Thereafter, as shown in FIG. 7B, the metal foil 400 is removed from the multilayer wiring structure, and the solder balls 420 are formed on the rear surface. The metal foil 400 can be removed by polishing, grinding, etching, laser evaporation, or the like. In the present embodiment, the following method is adopted. That is, the whole surface of the metal foil 400 is ground about 50 micrometers by a grinding | polishing apparatus or the grinding apparatus, and the remaining metal foil 400 is chemically removed by wet etching. Moreover, you may remove all the metal foil 400 by wet etching. By such a process, the back surface of the wiring 407 of the first layer is exposed on the side opposite to the side on which the semiconductor element is mounted. As a result, in the module obtained in the present embodiment, the back surface is flattened, the process advantage of being able to move horizontally as it is with the surface tension, such as solder, at the time of mounting the semiconductor module, and to easily self-align, is obtained. Subsequently, a conductive material such as solder is deposited on the exposed conductive film 402 to form a solder ball 420 to complete the semiconductor module. Thereafter, it is possible to cut the wafer by dicing to obtain a semiconductor module chip. The metal foil 400 becomes a support substrate until the above-mentioned removal process of the metal foil 400 is performed. The metal foil 400 is also used as an electrode in the electroplating process at the time of forming the wiring 407. In addition, when molding the mold resin 415, the workability of conveyance to a metal mold | die and the mounting to a metal mold | die can be made favorable. As described above, a semiconductor module having a structure shown in FIG. 4A is obtained.

이 반도체 모듈은 도 6의 (b)의 공정에서, 솔더 레지스트층(408)을 아르곤 플라즈마 처리하고, 표면 개질하고 있기 때문에, 솔더 레지스트층(408)과 몰드 수지(415)와의 사이의 계면 밀착성이 현저히 개선된다. 그 결과, 반도체 모듈의 신뢰성을 현저히 향상시킬 수 있다. In this semiconductor module, since the solder resist layer 408 is subjected to argon plasma treatment and surface modification in the process of FIG. 6B, the interface adhesion between the solder resist layer 408 and the mold resin 415 is improved. Markedly improved. As a result, the reliability of the semiconductor module can be significantly improved.

여기서, 솔더 레지스트층(408)을 구성하는 재료로서, 다관능 옥세탄 화합물 또는 에폭시 화합물을 함유하는 광 경화성· 열 경화성 수지를 이용하여도 된다. 이렇게 함으로써, 미소 돌기 외에도, 표면에 복수의 크레이터 형상의 오목부가 형성되기 때문에, 밀착성이 보다 개선된다. Here, you may use the photocurable thermosetting resin containing a polyfunctional oxetane compound or an epoxy compound as a material which comprises the soldering resist layer 408. As shown in FIG. In this way, in addition to the minute projections, a plurality of crater-shaped recesses are formed on the surface, whereby the adhesion is further improved.

또한, 솔더 레지스트층(408)의 표면에 요철이 존재하는 것의 확인은 솔더 레지스트층(408)을 비스듬히 절단하고, 그 단면을 주사형 전자 현미경 관찰 등을 이용하여 분석함으로써 행할 수 있다. In addition, confirmation that the unevenness | corrugation exists in the surface of the soldering resist layer 408 can be performed by cutting the soldering resist layer 408 obliquely, and analyzing the cross section using a scanning electron microscope observation etc.

또한, 예를 들면 솔더 레지스트층(408)의 단부와 같이, 몰드 수지(415)에 의 해 몰드되어 있지 않은 부분의 표면에 요철이 존재하는 것의 확인은 상기 표면을 주사형 전자 현미경 관찰 등을 이용하여 분석함으로써 행하는 것이 가능하다. In addition, for example, as for the end of the soldering resist layer 408, confirmation that the unevenness | corrugation exists in the surface of the part which is not mold | molded by the mold resin 415 uses a scanning electron microscope etc. for the said surface. It is possible to carry out by analyzing.

(제2 실시 형태)(2nd embodiment)

제1 실시 형태에서는 솔더 레지스트층(408) 상에 소자(410a, 410b)를 땜납에 의해 고착한 구성으로 했지만, 땜납을 이용하지 않고 접착제 등에 의해 소자를 고착할 수도 있다. 이 경우에는 솔더 레지스트층(408)을 형성하지 않는 구조로 하는 것도 가능하다. In the first embodiment, the elements 410a and 410b are fixed on the solder resist layer 408 by soldering. However, the elements may be fixed by an adhesive or the like without using solder. In this case, it is also possible to have a structure in which the solder resist layer 408 is not formed.

도 9는 솔더 레지스트층없이 배선에 직접, 소자를 접착시킨 구성을 도시한다. 다층 배선 구조는 제1 실시 형태에서 설명한 것과 마찬가지의 구조를 갖는다. 층간 절연막(405)은 본 실시 형태에서는 에폭시 수지를 이용하였다. Fig. 9 shows a configuration in which an element is adhered directly to a wiring without a solder resist layer. The multilayer wiring structure has a structure similar to that described in the first embodiment. The interlayer insulating film 405 used an epoxy resin in this embodiment.

이 반도체 모듈은 이하와 같이 하여 제작할 수 있다. 우선, 도 5의 (c)까지의 공정을 행한다. 계속해서, 도 8과 같이 소자(410a, 410b)를 접착제에 의해 고착한다. 이 상태에서 소자 형성면에 대하여 플라즈마 처리를 행한다. 플라즈마 처리는 제1 실시 형태와 같이 한다. 이 플라즈마 조사에 의해 배선(407)의 표면이 청정한 상태가 되어, 소자(410a, 410b)와 배선(407)을 양호하게 결선시키는 것이 가능하게 된다. 또, 이 때 동시에 층간 절연막(405)의 표면이 플라즈마 처리에 의해 개질하여, 상술한 모폴로지 및 수지 특성을 갖는 표면층이 형성된다. This semiconductor module can be produced as follows. First, the process to FIG. 5C is performed. Subsequently, as shown in Fig. 8, the elements 410a and 410b are fixed by an adhesive. In this state, plasma processing is performed on the element formation surface. Plasma processing is carried out as in the first embodiment. By the plasma irradiation, the surface of the wiring 407 becomes a clean state, whereby the elements 410a and 410b and the wiring 407 can be connected well. At the same time, the surface of the interlayer insulating film 405 is modified at the same time by plasma treatment to form a surface layer having the above-described morphology and resin characteristics.

그 후, 소자(410a)를 배선(407)과 금선(412)에 의해 결선한 후, 이들을 몰드 수지(415)로 몰드한다. 이상에 의해 도 9에 도시하는 구조의 반도체 모듈이 얻어진다. 이 반도체 모듈은, 도 8의 공정에서, 층간 절연막(405)을 아르곤 플라즈마 처리하여, 표면 개질하고 있기 때문에, 층간 절연막(405)과 몰드 수지(415)와의 사이의 계면 밀착성이 현저하게 개선된다. 그 결과, 반도체 모듈의 신뢰성을 현저하게 향상시킬 수 있다. Thereafter, after the elements 410a are connected by the wiring 407 and the gold wire 412, they are molded with the mold resin 415. The semiconductor module of the structure shown in FIG. 9 is obtained by the above. In the semiconductor module, the interlayer insulating film 405 is subjected to argon plasma treatment and subjected to surface modification in the process of FIG. 8, so that the interfacial adhesion between the interlayer insulating film 405 and the mold resin 415 is remarkably improved. As a result, the reliability of the semiconductor module can be significantly improved.

여기에서, 층간 절연막(405)을 구성하는 재료로서, 다관능 옥세탄 화합물 또는 에폭시 화합물을 함유하는 광 경화성· 열 경화성 수지를 이용해도 된다. 이렇게 함으로써 미소 돌기 외에도 표면에 복수의 크레이터 형상의 오목부가 형성되기 때문에, 밀착성이 보다 개선된다. Here, you may use the photocurable thermosetting resin containing a polyfunctional oxetane compound or an epoxy compound as a material which comprises the interlayer insulation film 405. In this manner, a plurality of crater-shaped recesses are formed on the surface in addition to the minute projections, thereby improving the adhesion.

또한, 층간 절연막(405)의 표면에 요철이 존재하는 것의 확인은 층간 절연막(405)을 비스듬히 절단하여, 그 단면을 주사형 전자 현미경 관찰 등을 이용하여 분석함으로써 행할 수 있다. In addition, confirmation that the unevenness | corrugation exists in the surface of the interlayer insulation film 405 can be performed by cutting the interlayer insulation film 405 obliquely, and analyzing the cross section using a scanning electron microscope observation etc.

또한, 예를 들면 층간 절연막(405)의 단부와 같이, 몰드 수지(415)에 의해 몰드되어 있지 않은 부분의 표면에 요철이 존재하는 것의 확인은, 상기 표면을 주사형 전자 현미경 관찰 등을 이용하여 분석함으로써 행할 수 있다. In addition, for example, as for the end of the interlayer insulating film 405, confirming that the unevenness | corrugation exists in the surface of the part which is not mold | molded by the mold resin 415 is carried out using a scanning electron microscope etc. This can be done by analyzing.

(제3 실시 형태)(Third embodiment)

본 실시 형태에 있어서는, 도 15에 도시한 바와 같이, 소자(502)는 접착 부재(510)를 개재하여 기판(506)에 접착되어 있다. In this embodiment, as shown in FIG. 15, the element 502 is adhered to the substrate 506 via the adhesive member 510.

이 때문에, 소자(502)와 기판(506)과의 사이의 계면의 밀착성에 어려움이 있으면, 이 개소로부터 소자(502)의 박리가 발생하게 될 우려가 있어, 반도체 모듈의 신뢰성이 대폭 손상되는 결과가 된다. For this reason, if the adhesion of the interface between the element 502 and the board | substrate 506 is difficult, there exists a possibility that peeling of the element 502 may generate | occur | produce from this location, and the result of which the reliability of a semiconductor module is greatly impaired. Becomes

이러한 과제를 해결하기 위해서, 본 실시 형태에서는 소자(502)의 하면과 접 하는 접착 부재(510)와 접하는 기판(506)의 표면을, 제1 실시 형태 및 제2 실시 형태와 동일한 조건을 선택한 플라즈마 처리에 의해 개질하였다. 구체적으로는, 기판(506)의 배선층을 갖는 측의 면에서 미소 돌기군과, 예를 들면 직경이 100㎚ 이상인 복수의 크레이터 형상의 오목부를 형성하였다. 또한, 기판(506)의 상기 면에서 X선 광전자 분광 분석 스펙트럼이 속박 에너지 284.5eV에서의 검출 강도를 x, 속박 에너지 286eV에서의 검출 강도를 y로 했을 때에, y/x의 값이 0.4 이상이 되도록 하였다. In order to solve this problem, in this embodiment, the surface of the board | substrate 506 which contact | connects the adhesive member 510 which contact | connects the lower surface of the element 502 selected the same conditions as the 1st Embodiment and 2nd Embodiment. Modified by treatment. Specifically, a small protrusion group and a plurality of crater-shaped recesses having a diameter of 100 nm or more, for example, were formed on the surface of the substrate 506 having the wiring layer. In addition, when the X-ray photoelectron spectroscopy spectrum shows the detection intensity at the binding energy of 284.5 eV and the detection intensity at the binding energy of 286 eV as y on the surface of the substrate 506, the value of y / x is 0.4 or more. It was made.

또한, 기판(506)의 몰드 수지(415)와 접하는 영역을 노출시켰을 때의 순수에 대한 접촉각이 30∼120도의 범위 내에 있도록 하였다. Moreover, the contact angle with respect to the pure water at the time of exposing the area | region which contacts the mold resin 415 of the board | substrate 506 was made into the range of 30-120 degree | times.

여기서, 기판(506)을 구성하는 재료로서 다관능 옥세탄 화합물 또는 에폭시 화합물을 함유하는 광 경화성·열 경화성 수지를 이용해도 된다. 이렇게 함으로써, 미소 돌기 외에도 표면에 복수의 크레이터 형상의 오목부가 형성되기 때문에, 밀착성이 보다 개선된다. Here, you may use the photocurable thermosetting resin containing a polyfunctional oxetane compound or an epoxy compound as a material which comprises the board | substrate 506. By doing in this way, since the some crater-shaped recessed part is formed in the surface besides a micro protrusion, adhesiveness improves more.

또한, 기판(506)의 표면에 요철이 존재하는 것의 확인은 기판(506)을 비스듬히 절단하여, 그 단면을 주사형 전자 현미경 관찰 등을 이용하여 분석함으로써 행할 수 있다. In addition, confirmation that the unevenness | corrugation exists in the surface of the board | substrate 506 can be confirmed by cutting the board | substrate 506 obliquely and analyzing the cross section using a scanning electron microscope observation.

또한, 예를 들면 기판(506)의 단부와 같이, 몰드 수지(415)에 의해 몰드되어 있지 않은 부분의 표면에 요철이 존재하는 것의 확인은, 상기 표면을 주사형 전자 현미경 관찰 등을 이용하여 분석함으로써 행할 수 있다. In addition, for example, confirmation that the unevenness | corrugation exists in the surface of the part which is not molded by the mold resin 415 like the edge part of the board | substrate 506 analyzes the said surface using a scanning electron microscope etc. This can be done by.

이상, 발명의 적합한 실시 형태를 설명하였다. 그러나, 본 발명은 상술한 실시 형태에 한하지 않고, 당업자가 본 발명의 범위 내에서 상술한 실시 형태를 변형 가능한 것은 물론이다. The preferred embodiment of the invention has been described above. However, the present invention is not limited to the above-described embodiments, and of course, those skilled in the art can modify the above-described embodiments within the scope of the present invention.

예를 들면, 상기 실시 형태에서는, 반도체 모듈에 대하여 설명했지만, 그것 이외의 모듈이어도 된다. For example, in the above embodiment, the semiconductor module has been described, but a module other than that may be used.

또한, 상기 실시 형태에 있어서는, 배선(407)을 설치한 솔더 레지스트층(408)을 이용하는 형태에 대하여 설명했지만, 예를 들면 리드 프레임 등, 배선(407) 이외의 도전체를 설치한 솔더 레지스트이어도 된다. Moreover, in the said embodiment, although the form using the soldering resist layer 408 which provided the wiring 407 was demonstrated, even if it is a soldering resist provided with conductors other than wiring 407, such as a lead frame, for example, do.

또한, 상기 실시 형태에서는 절연 기재인 솔더 레지스트층(408)을 이용하는 형태에 대하여 설명하였지만, 절연 기재 이외의 기재를 이용해도 된다. In addition, in the said embodiment, although the form using the soldering resist layer 408 which is an insulating base material was demonstrated, you may use base materials other than an insulating base material.

<실시예> <Example>

(실시예 1) (Example 1)

구리박 표면에 드라이 필름 레지스트(상품명 PDF300, 일본 신닛테츠화학사제)를 부착한 후, 이 필름을 패터닝하여 구리박의 표면의 일부를 노출시켰다. 이 상태에서 구리박 노출면 및 드라이 필름 레지스트의 면을 포함하는 전면에 아르곤 플라즈마 처리를 행하였다. 플라즈마 가스 내의 산소 농도를 바꾸어서 2 종류의 시료를 제작하였다. After attaching a dry film resist (brand name PDF300, Japan Shin-Nitetsu Chemical Co., Ltd.) to the copper foil surface, this film was patterned and the part of the surface of copper foil was exposed. In this state, argon plasma treatment was performed on the entire surface including the copper foil exposed surface and the dry film resist surface. Two types of samples were produced by changing the oxygen concentration in the plasma gas.

바이어스 : 무인가 Bias: Unauthorized

플라즈마 가스 : 시료 1 아르곤 10sccm, 산소 0sccm Plasma gas: sample 1 argon 10sccm, oxygen 0sccm

시료 2 아르곤 10sccm, 산소 10sccmSample 2 argon 10sccm, oxygen 10sccm

RF 파워(W): 500 RF power (W): 500

압력(Pa): 20 Pressure (Pa): 20

처리 시간(sec): 20Processing time (sec): 20

플라즈마 조사 전후의 드라이 필름 레지스트 표면에 대하여 주사형 전자 현미경에 의해 관찰하였다. 그 결과를 도 11, 도 12 및 도 13에 도시한다. 도 11은 시료 1, 도 12는 시료 2, 도 13은 플라즈마 미처리의 외관을 도시한다. 플라즈마 조사에 의해 수지 표면에 복수의 미소 돌기가 형성되는 것이 분명해졌다. 주사형 전자 현미경 관찰에 의해 얻어진 화상 데이터를 이용하여, 미소 돌기의 평균 직경 및 밀도를 측정하였다. 밀도는 길이 1㎛의 라인 상의 미소 돌기의 수(선밀도)를 측정하고, 이것을 제곱함으로써 구하였다. 그 결과를 이하에 도시한다. The dry film resist surface before and after plasma irradiation was observed with the scanning electron microscope. The results are shown in Figs. 11, 12, and 13. FIG. 11 shows Sample 1, FIG. 12 shows Sample 2, and FIG. 13 shows the appearance of untreated plasma. It has become clear that a plurality of minute protrusions are formed on the resin surface by plasma irradiation. Using the image data obtained by scanning electron microscope observation, the average diameter and density of the micro projections were measured. The density was calculated | required by measuring the number (linear density) of the micro protrusions on the line of 1 micrometer in length, and square this. The results are shown below.

시료 1 Sample 1

평균 직경 : 4㎚ Average diameter: 4 nm

수밀도 : 1.2×103개/㎛2 Water density: 1.2 × 10 3 pcs / ㎛ 2

시료 2 Sample 2

평균 직경 : 4㎚ Average diameter: 4 nm

수밀도 : 1.6×103개/㎛2 Water density: 1.6 × 10 3 pcs / ㎛ 2

다음에, 상기 시료 1, 2에 대하여 X선 광전자 분광 분석을 행하였다. 그 결과를 도 14에 도시한다. 도 14에, 시료 1, 2와 함께, 아르곤 플라즈마 처리 전의 것을 참조로서 도시하였다. 플라즈마 조사에 의해 286eV에서의 C=O 결합에 유래하는 강도가 증대함과 함께 284.5eV에서의 C-O 결합 또는 C-N 결합에 유래하는 강도가 감소하고 있는 것을 알 수 있다. 284.5eV에서의 C-O 결합 또는 C-N 결합에 유래하는 강도를 x, 286eV에서의 C=O 결합에 유래하는 강도를 y로 했을 때에, 본 실시예에 따른 모듈의 y/x의 값은 시료 1, 2 모두 약 0.44가 되었다. Next, X-ray photoelectron spectroscopy was performed on Samples 1 and 2 above. The result is shown in FIG. In FIG. 14, the thing before an argon plasma process was shown with the samples 1 and 2 as a reference. It can be seen that the intensity derived from C-O bonds at 286 eV and the intensity derived from C-O bonds or C-N bonds at 284.5 eV are decreased by plasma irradiation. When the intensity derived from CO bond or CN bond at 284.5 eV is x and the intensity derived from C = O bond at 286 eV is y, the value of y / x of the module according to the present example is set to Samples 1 and 2; All were about 0.44.

계속해서, 상기 시료 1, 2에 대하여 접촉각을 측정하였다. 필름 표면에 순수를 적하하고, 물방울의 모습을 확대경으로 관찰하여 접촉각을 측정하였다. 접촉각의 측정은 시료 제작 2일 후에 행하였다. 얻어진 접촉각의 값은 이하와 같았다. 이것에 의해, 드라이 필름 레지스트(상품명 PDF300, 일본 신닛테츠화학사제)를 이용한 시료 1, 시료 2에서는 접촉각이 30∼70도가 되는 것이 바람직한 것을 알 수 있다. Then, the contact angle was measured about the said samples 1 and 2. Pure water was dripped at the film surface, the appearance of the water droplet was observed with the magnifying glass, and the contact angle was measured. The contact angle was measured two days after sample preparation. The value of the obtained contact angle was as follows. Thereby, it turns out that it is preferable that the contact angle becomes 30-70 degree | times in the sample 1 and the sample 2 which used dry film resist (brand name PDF300, the Shin-Nitetsu Chemical company make).

시료 1 : 52.0도Sample 1: 52.0 degrees

시료 2 : 53.6도Sample 2: 53.6 degrees

제1 실시 형태에서 설명한 프로세스에서 상기 시료 1 및 2와 마찬가지의 성막, 플라즈마 처리 공정을 적용하여 반도체 모듈을 제작하였다. 이 반도체 모듈은 시료 1, 2의 드라이 필름 레지스트를 솔더 레지스트층으로 하여, 그 표면에 반도체 소자가 탑재된 구조를 갖는다. 이 반도체 모듈을 평가한 바, 내(耐)히트 사이클성이 우수하였으며, 프레셔 쿠커(pressure cooker) 시험 결과도 양호하였다. In the process described in the first embodiment, a semiconductor module was fabricated by applying the same film forming and plasma processing steps as those of the samples 1 and 2. This semiconductor module has a structure in which the dry film resists of Samples 1 and 2 are used as solder resist layers and semiconductor elements are mounted on the surfaces thereof. When this semiconductor module was evaluated, the heat cycle resistance was excellent and the pressure cooker test result was also favorable.

(실시예 2) (Example 2)

구리박 표면에 드라이 필름 레지스트(상품명 AUS402, 일본 태양잉크사제)를 부착한 후, 이 필름을 패터닝하여 구리박의 표면의 일부를 노출시켰다. 이 상태에서 구리박 노출면 및 에폭시 수지계 필름의 면을 포함하는 전면에 아르곤 플라즈마 처리를 행하였다. After attaching a dry film resist (brand name AUS402, the Japan Solar Ink company) to the copper foil surface, this film was patterned and the part of the surface of copper foil was exposed. In this state, argon plasma treatment was performed on the entire surface including the copper foil exposed surface and the surface of the epoxy resin film.

또, 여기서 상기 드라이 필름 레지스트(상품명 AUS402, 일본 태양잉크사제)는, 다관능 옥세탄 화합물 또는 에폭시 화합물을 함유하는 광 경화성·열 경화성 수지를 사용하여 제조되었기 때문에, 표면에 크레이터 형상의 오목부가 존재하고 있다. In addition, since the said dry film resist (brand name AUS402, the Japan solar ink company) was manufactured using the photocurable thermosetting resin containing a polyfunctional oxetane compound or an epoxy compound, a crater-shaped recess exists in the surface. Doing.

바이어스: 무인가 Bias: Unauthorized

플라즈마 가스 : 아르곤 10sccm, 산소 0sccmPlasma gas: argon 10sccm, oxygen 0sccm

RF 파워(W): 500 RF power (W): 500

압력(Pa): 20 Pressure (Pa): 20

처리 시간: 시료 3 : 20(sec) Treatment time: Sample 3: 20 (sec)

시료 4 : 60(sec)Sample 4: 60 (sec)

플라즈마 조사 전후의 드라이 필름 레지스트 표면에 대하여 주사형 전자 현미경에 의해 관찰하였다. 그 결과를 도 16, 도 17 및 도 18에 도시한다. 도 16은 시료 3, 도 17은 시료 4, 도 18는 플라즈마 미처리의 외관을 도시한다. 플라즈마 조사에 의해 수지 표면에 복수의 미소 돌기가 형성되는 것이 분명해졌다. 주사형 전자 현미경 관찰에 의해 얻어진 화상 데이터를 이용하여, 미소 돌기의 평균 직경 및 밀도를 측정하였다. 밀도는 길이 1㎛의 라인 상의 미소 돌기의 수(선밀도)를 측정하고, 이것을 제곱함으로써 구하였다. 그 결과를 이하에 도시한다. The dry film resist surface before and after plasma irradiation was observed with the scanning electron microscope. The results are shown in FIGS. 16, 17 and 18. FIG. 16 shows Sample 3, FIG. 17 shows Sample 4, and FIG. 18 shows the appearance of untreated plasma. It has become clear that a plurality of minute protrusions are formed on the resin surface by plasma irradiation. Using the image data obtained by scanning electron microscope observation, the average diameter and density of the micro projections were measured. The density was calculated | required by measuring the number (linear density) of the micro protrusions on the line of 1 micrometer in length, and square this. The results are shown below.

시료 3 Sample 3

평균 직경 : 4㎚ Average diameter: 4 nm

수밀도 : 2×103개/㎛2 Water density: 2 × 10 3 pcs / ㎛ 2

시료 4 Sample 4

평균 직경 : 4㎚ Average diameter: 4 nm

수밀도 : 2×103개/㎛2 Water density: 2 × 10 3 pcs / ㎛ 2

또한, 시료 3, 시료 4 모두 직경 100㎚ 이상의 복수의 크레이터 형상의 오목부가 존재하는 것이 확인되었다. In addition, it was confirmed that both the sample 3 and the sample 4 had a plurality of crater-shaped recesses having a diameter of 100 nm or more.

다음으로, 상기 시료에 대하여, X선 광전자 분광 분석을 행하였다. 그 결과를 도 19에 도시한다. 도 19에, 시료 4는 아르곤 플라즈마 처리 전의 것을 참조하여 도시하였다. 플라즈마 조사에 의해, 286eV에서의 C=O 결합에 유래하는 강도가 증대함과 함께 284.5eV에서의 C-O 결합 또는 C-N 결합에 유래하는 강도가 감소하고 있는 것을 알 수 있다. 284.5eV에서의 C-O 결합 또는 C-N 결합에 유래하는 강도를 x, 286eV에서의 C=O 결합에 유래하는 강도를 y로 했을 때에, 본 실시예에 따른 모듈의 y/x의 값은, 약 0.4가 되었다. Next, X-ray photoelectron spectroscopy was performed on the sample. The result is shown in FIG. In FIG. 19, the sample 4 was shown with reference to the thing before argon plasma treatment. It can be seen that, by the plasma irradiation, the strength derived from C = O bonds at 286 eV is increased, and the strength derived from C-O bonds or C-N bonds at 284.5 eV is decreased. When the intensity derived from CO bond or CN bond at 284.5 eV is x and the intensity derived from C = O bond at 286 eV is y, the value of y / x of the module according to this embodiment is about 0.4. It became.

계속해서, 상기 시료에 대하여 접촉각을 측정하였다. 필름 표면에 순수를 적하하여, 물방울의 모습을 확대경으로 관찰하여 접촉각을 측정하였다. 접촉각의 측정은 시료 제작 2일 후에 행하였다. 얻어진 접촉각의 값은 이하와 같았다. Subsequently, the contact angle was measured with respect to the said sample. Pure water was dripped at the film surface, the appearance of the water droplet was observed with the magnifying glass, and the contact angle was measured. The contact angle was measured two days after sample preparation. The value of the obtained contact angle was as follows.

시료 3 : 80도 Sample 3: 80 degrees

시료 4 : 105도Sample 4: 105 degrees

제1 실시 형태에서 설명한 프로세스에서 상기 시료와 마찬가지의 성막, 플라 즈마 처리 공정을 적용하여 반도체 모듈을 제작하였다. 이 반도체 모듈은 상기 시료의 드라이 필름 레지스트를 솔더 레지스트층으로 하여, 그 표면에 반도체 소자가 탑재된 구조를 갖는다. 이 반도체 모듈을 평가한 바, 내히트 사이클성이 우수함과 함께, 프레셔 쿠커 시험 결과도 양호하였다. In the process described in the first embodiment, a film forming and plasma treatment process similar to the above sample was applied to fabricate a semiconductor module. This semiconductor module has the structure in which the dry film resist of the said sample is a soldering resist layer, and the semiconductor element was mounted in the surface. When this semiconductor module was evaluated, the heat cycle resistance was excellent and the pressure cooker test result was also favorable.

본 발명에 따르면, 반도체 모듈 등의 모듈에서 절연 기재와, 절연 기재 상에 형성된 절연체, 예를 들면 반도체 소자의 밀봉 수지와의 사이의 밀착성을 향상시킬 수 있다. According to the present invention, the adhesion between the insulating substrate and the insulator formed on the insulating substrate, for example, the sealing resin of the semiconductor element, in a module such as a semiconductor module can be improved.

Claims (16)

도체 회로가 형성된 절연 기재와, 상기 절연 기재 상에 형성된 반도체 소자와, 상기 절연 기재 및 상기 반도체 소자에 접하여 형성된 절연체를 포함하고, An insulating substrate on which a conductor circuit is formed, a semiconductor element formed on the insulating substrate, and an insulator formed in contact with the insulating substrate and the semiconductor element, 상기 절연 기재의 상기 절연체와 접하는 면에, 미소 돌기군이 형성되어 있고,On the surface in contact with the insulator of the insulating substrate, a small protrusion group is formed, 상기 절연 기재의 상기 절연체와 접하는 면에, 복수의 크레이터 형상의 오목부가 형성되어 있는 것을 특징으로 하는 반도체 모듈. A plurality of crater-shaped recesses are formed on a surface of the insulating base in contact with the insulator. 제1항에 있어서, The method of claim 1, 상기 절연체는 상기 반도체 소자를 밀봉하는 밀봉 수지인 것을 특징으로 하는 반도체 모듈. And the insulator is a sealing resin for sealing the semiconductor element. 제1항에 있어서, The method of claim 1, 상기 절연체는 상기 반도체 소자와 상기 절연 기재와의 사이에 형성된 접착 부재인 것을 특징으로 하는 반도체 모듈. And the insulator is an adhesive member formed between the semiconductor element and the insulating substrate. 삭제delete 제1항에 있어서, The method of claim 1, 상기 크레이터 형상의 오목부의 직경은 0.1㎛ 이상, 1㎛ 이하인 것을 특징으로 하는 반도체 모듈. A diameter of the crater-shaped recessed portion is 0.1 µm or more and 1 µm or less. 제1항 내지 제3항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 3, 상기 미소 돌기군은 평균 직경 1㎚∼20㎚의 복수의 돌기를 포함하는 것을 특징으로 하는 반도체 모듈. The micro-projection group includes a plurality of projections having an average diameter of 1 nm to 20 nm. 제1항 내지 제3항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 3, 상기 미소 돌기군은 수밀도 0.5×103㎛-2 이상으로 형성된 복수의 돌기를 포함하는 것을 특징으로 하는 반도체 모듈. The micro-projection group includes a plurality of projections formed with a water density of 0.5 × 10 3 μm −2 or more. 도체 회로가 형성된 절연 기재와, 상기 절연 기재 상에 형성된 반도체 소자와, 상기 절연 기재 및 상기 반도체 소자에 접하여 형성된 절연체를 포함하고, An insulating substrate on which a conductor circuit is formed, a semiconductor element formed on the insulating substrate, and an insulator formed in contact with the insulating substrate and the semiconductor element, 상기 절연 기재의 상기 절연체와 접하는 면의 근방에서의 X선 광전자 분광 스펙트럼에서, 속박 에너지 284.5eV에서의 검출 강도를 x, 속박 에너지 286eV에서의 검출 강도를 y로 하였을 때에, y/x의 값이 0.4 이상인 것을 특징으로 하는 반도체 모듈. In the X-ray photoelectron spectroscopy spectrum in the vicinity of the surface in contact with the insulator of the insulating substrate, when the detection intensity at the binding energy of 284.5 eV is x and the detection intensity at the binding energy of 286 eV is y, the value of y / x is It is a semiconductor module characterized by the above-mentioned. 도체 회로가 형성된 절연 기재와, 상기 절연 기재 상에 형성된 반도체 소자와, 상기 절연 기재 및 상기 반도체 소자에 접하여 형성된 절연체를 포함하고, An insulating substrate on which a conductor circuit is formed, a semiconductor element formed on the insulating substrate, and an insulator formed in contact with the insulating substrate and the semiconductor element, 상기 절연 기재의 상기 절연체와 접하는 영역을 노출시켰을 때의 순수(純水)에 대한 접촉각이 30도∼120도인 것을 특징으로 하는 반도체 모듈. A semiconductor module having a contact angle with respect to pure water when the region of the insulating substrate in contact with the insulator is exposed to 30 degrees to 120 degrees. 도체 회로가 형성된 절연 기재와, 상기 절연 기재 상에 형성된 반도체 소자와, 상기 절연 기재 및 상기 반도체 소자에 접하여 형성된 절연체를 포함하고, An insulating substrate on which a conductor circuit is formed, a semiconductor element formed on the insulating substrate, and an insulator formed in contact with the insulating substrate and the semiconductor element, 상기 절연 기재는 다관능 옥세탄 화합물 또는 에폭시 화합물을 함유하는 광경화성·열경화성 수지인 것을 특징으로 하는 반도체 모듈. The said insulating base material is a photocurable thermosetting resin containing a polyfunctional oxetane compound or an epoxy compound, The semiconductor module characterized by the above-mentioned. 제1항 내지 제3항 또는 제8항 내지 제10항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 3 or 8 to 10, 상기 반도체 소자는 베어 칩이고, 상기 절연체는 상기 베어 칩을 밀봉하는 밀봉 수지로 이루어지는 것을 특징으로 하는 반도체 모듈. Wherein said semiconductor element is a bare chip, and said insulator is made of a sealing resin for sealing said bare chip. 기재와, 상기 기재 상에 형성된 소자와, 상기 기재 및 상기 소자에 접하여 형성된 절연체를 포함하고, A base material, an element formed on the base material, an insulator formed in contact with the base material and the element, 상기 기재의 상기 절연체와 접하는 면에 미소 돌기군이 형성되어 있고,The micro-projection group is formed in the surface which contacts the said insulator of the said base material, 상기 기재의 상기 절연체와 접하는 면에 복수의 크레이터 형상의 오목부가 형성되어 있는 것을 특징으로 하는 모듈. A module comprising a plurality of crater-shaped recesses formed on a surface of the substrate in contact with the insulator. 삭제delete 제12항에 있어서, The method of claim 12, 상기 미소 돌기군은 평균 직경 1㎚∼20㎚의 복수의 돌기를 포함하는 것을 특징으로 하는 모듈. The micro-projection group includes a plurality of projections having an average diameter of 1 nm to 20 nm. 제1항 내지 제3항, 제8항 내지 제10항, 또는 제12항 중 어느 한 항의 반도체 모듈을 제조하는 방법으로서, A method of manufacturing the semiconductor module of any one of claims 1 to 3, 8 to 10, or 12, 도체 회로가 형성된 절연 기재의 표면에 대하여 플라즈마 처리를 행하는 공정과, Performing a plasma treatment on the surface of the insulating substrate on which the conductor circuit is formed; 상기 절연 기재 상에, 반도체 소자 및 상기 반도체 소자에 접하는 절연체를 형성하는 공정을 포함하고, Forming a semiconductor element and an insulator in contact with the semiconductor element on the insulating substrate, 상기 플라즈마 처리를 불활성 가스를 포함하는 플라즈마 가스를 이용하여, 상기 기재에 바이어스를 인가하지 않고 행하는 것을 특징으로 하는 반도체 모듈의 제조 방법. The plasma processing is performed using a plasma gas containing an inert gas, without applying a bias to the substrate. 제12항의 모듈을 제조하는 방법으로서, A method of manufacturing the module of claim 12, 기재의 표면에 대하여 플라즈마 처리를 행하는 공정과, Performing a plasma treatment on the surface of the substrate, 상기 기재 상에, 소자 및 상기 소자에 접하는 절연체를 형성하는 공정을 포함하고, Forming a device and an insulator in contact with the device, on the substrate, 상기 플라즈마 처리를 불활성 가스를 포함하는 플라즈마 가스를 이용하여, 상기 기재에 바이어스를 인가하지 않고 행하는 것을 특징으로 하는 모듈의 제조 방법. The plasma manufacturing method is performed using a plasma gas containing an inert gas, without applying a bias to the substrate.
KR1020040021647A 2003-03-31 2004-03-30 Semiconductor module and manufacturing method thereof KR100592866B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003093324 2003-03-31
JPJP-P-2003-00093324 2003-03-31
JP2004065243 2004-03-09
JPJP-P-2004-00065243 2004-03-09

Publications (2)

Publication Number Publication Date
KR20040086778A KR20040086778A (en) 2004-10-12
KR100592866B1 true KR100592866B1 (en) 2006-06-23

Family

ID=37369110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040021647A KR100592866B1 (en) 2003-03-31 2004-03-30 Semiconductor module and manufacturing method thereof

Country Status (2)

Country Link
KR (1) KR100592866B1 (en)
TW (2) TWI305018B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016194431A1 (en) * 2015-05-29 2018-03-22 リンテック株式会社 Manufacturing method of semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4146864B2 (en) 2005-05-31 2008-09-10 新光電気工業株式会社 WIRING BOARD AND MANUFACTURING METHOD THEREOF, SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
JP6586036B2 (en) * 2016-03-15 2019-10-02 東芝メモリ株式会社 Manufacturing method of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016194431A1 (en) * 2015-05-29 2018-03-22 リンテック株式会社 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
KR20040086778A (en) 2004-10-12
TW200832661A (en) 2008-08-01
TWI305018B (en) 2009-01-01
TW200426958A (en) 2004-12-01
TWI326910B (en) 2010-07-01

Similar Documents

Publication Publication Date Title
KR100644311B1 (en) Semiconductor device containing stacked semiconductor chips and manufacturing method thereof
US6706547B2 (en) Method of manufacturing a circuit device with trenches in a conductive foil
US7968992B2 (en) Multi-chip package structure and method of fabricating the same
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
US20110011829A1 (en) Device Mounting Board
US20050218480A1 (en) Device mounting board and semiconductor apparatus using device mounting board
KR20020075188A (en) Fabrication method of circuit device
US20090149034A1 (en) Semiconductor module and method of manufacturing the same
KR100924554B1 (en) Flip chip package and method of manuafacturing thereof
KR100592866B1 (en) Semiconductor module and manufacturing method thereof
JP2003037344A (en) Circuit device and its manufacturing method
JP4413206B2 (en) Semiconductor device and manufacturing method thereof
KR101674536B1 (en) Method for manufacturing circuit board by using leadframe
JP2005109068A (en) Semiconductor device and manufacturing method thereof
CN100530574C (en) Semiconductor module and its manufacturing method
JP2006310890A (en) Semiconductor module and its manufacturing process
US20060284288A1 (en) Wafer and single chip having circuit rearranged structure and method for fabricating the same
JP2003037214A (en) Circuit device and method for manufacturing the same
JP2003100944A (en) Method of manufacturing circuit apparatus
KR20020085954A (en) stack package and method of fabricating the same
WO2008018738A1 (en) Fabricating method for chip molding type semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee