KR100592312B1 - 다전극 구조의 플라즈마 디스플레이 패널 - Google Patents

Abstract

본 발명은 가용성 인쇄 회로(FPC; Flexible Printed Circuit)가 부착되는 중간전극(M전극)의 단자부 접속길이를 일정 길이 이상으로 하여 중간전극에서의 FPC 접속 불량이 발생하지 않도록 함으로써 패널의 제조품질을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.

이를 위한 본 발명은, 배면기판; 상기 배면기판에 이격되어 평행하게 배치된 전면기판; 상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽; 상기 방전셀들을 가로질러 연장되고, X전극 및 Y전극을 각각 구비하는 유지전극쌍들; 상기 쌍을 이루는 X전극 및 Y전극 사이에 배치되며, 상기 X전극 및 Y전극들과 평행하게 연장되는 중간전극들; 상기 유지전극쌍들 및 상기 중간전극들을 덮도록 형성된 제1유전체층; 상기 방전셀에서 상기 유지전극쌍 및 상기 중간전극과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들; 상기 어드레스전극들을 덮도록 형성된 제2유전체층; 상기 방전셀들 내에 배치된 형광체층; 및 상기 방전셀 내에 있는 방전가스;를 포함하고, 가용성 인쇄 회로(FPC)가 접속되는 상기 중간전극들 각각의 단자부 길이를 상기 유지전극쌍들 각각의 단자부 길이 보다 더 길게 형성한 것을 특징으로 한다.

Description

다전극 구조의 플라즈마 디스플레이 패널{Plasma display panel with multi-electrodes}

도 1은 종래의 주방전 전극의 구조를 일부 절개 도시한 사시도.

도 2는 다전극 구조의 플라즈마 디스플레이 패널을 구동하는 구동신호를 설명하기 위한 타이밍도.

도 3은 도 2의 구동신호가 인가된 경우에 어드레스 구간에서 플라즈마 디스플레이 패널의 벽전하 상태를 보여주는 도면.

도 4는 종래기술에 의한 다전극 구조의 플라즈마 디스플레이 패널의 문제점을 설명하기 위한 도면.

도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 분리 사시도.

도 6은 도 5의 Ⅲ-Ⅲ선에 따라 취한 단면도로서, 상판이 90도 회전한 상태의 단면도.

도 7은 본 발명에 따른 다전극 구조의 플라즈마 디스플레이 패널의 개념도.

도 8은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조 사시도.

도 9는 본 발명의 다른 실시예에 따른 플라즈마 디스플레이 패널의 구조 사 시도.

도 10은 도 5의 플라즈마 디스플레이 패널을 구비하는 플라즈마 디스플레이 장치를 도시한 블록도.

<도면의 주요부분에 대한 부호의 설명>

100 : 플라즈마 디스플레이 패널 111 : 전면기판

112 : 유지전극쌍 113 : 중간전극

115 : 제1유전체층 116 : 보호막

121 : 배면기판 122 : 어드레스전극

126 : 형광체 130 : 격벽

131 : X전극 132 : Y전극

113d : 중간전극 단자부

본 발명은 다전극 구조의 플라즈마 디스플레이 패널에 관한 것으로서, 더 상세하게는 가용성 인쇄 회로(FPC; Flexible Printed Circuit)가 부착되는 중간전극(M전극)의 단자부 접속길이를 일정 길이 이상으로 하여 중간전극에서의 FPC 접속 불량이 발생하지 않도록 함으로써 패널의 제조품질을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.

통상적으로, 플라즈마 디스플레이 패널은 복수개의 전극이 형성된 두 기판상 에 방전 가스를 주입하여 봉입한 다음에, 방전 전압을 인가하고, 이 방전 전압으로 인하여 두 전극 사이에 기체가 발광하게 되면 적절한 펄스 전압을 인가하여 두 전극이 교차하는 지점에 어드레싱하여 소망하는 숫자, 문자 또는 그래픽을 구현하는 평판 표시 장치를 말한다.

이러한 플라즈마 디스플레이 패널은 방전 셀에 인가하는 구동 전압의 형식, 예컨대, 방전 형식에 따라 직류형과 교류형으로 분류하고, 전극들의 구성 형태에 따라서 대향 방전형 및 면 방전형으로 구분할 수 있다.

직류형 플라즈마 디스플레이 패널은 모든 전극들이 방전 공간에 노출되는 구조로서, 대응 전극들 사이에 전하의 이동이 직접적으로 이루어진다. 반면에, 교류형 플라즈마 디스플레이 패널은 적어도 한 전극이 유전체층에 매립되고, 대응하는 전극들 사이에 직접적인 전하의 이동이 이루어지지 않는 대신에, 유전체층 표면에 방전에 의하여 생성된 이온과 전자가 부착하여 벽 전압(wall voltage)을 형성하고, 유지 전압(sustaining voltage)에 의하여 방전 유지가 가능하다.

한편, 대향 방전형 플라즈마 디스플레이 패널은 단위 화소마다 어드레스 전극과 주사 전극이 대향하여 마련되고, 두 전극간에 어드레싱 방전 및 유지 방전이 일어나는 방식이다. 반면에, 면 방전형 플라즈마 디스플레이 패널은 각 단위 화소마다 어드레스 전극과 그에 해당되는 유지 전극이 마련되어 어드레싱 방전과 유지 방전이 발생하게 되는 방식이다.

도 1은 일본 특개평 제4-56039호에 개시된 플라즈마 디스플레이 패널(10)을 도시한 것이다.

도면을 참조하면, 상기 플라즈마 디스플레이 패널(10)은 표시측의 유리기판(11)의 내면에 발광을 위한 주방전셀을 확정하는 한 쌍의 주방전 전극(12)이 x 방향으로 서로 평행하게 복수쌍 배열되어 있으며, 도시되지 않은 배면측의 유리기판의 내면에는 발광시킨 도트(dot)를 선택하기 위한 어드레스 전극이 배열되어 있다.

상기 유리기판(11)의 외연부에는 구동 회로와 접속하기 위하여 주방전 전극(12)을 확대한 단자부(13)가 형성되어 있다. 상기 주방전 전극(12)은 띠모양의 투명전극(14)과, 상기 투명전극(14)과 연장 방향에 따라 중첩된 버스전극(15)을 포함한다. 상기 버스전극(15)은 투명전극(14)에 대한 x 방향으로 돌출하고, 돌출된 부분은 단자부(13)을 포함하고, 유리기판(11)상에 직접 형성되어 있다.

상기한 플라즈마 디스플레이 패널은, 통상적인 3 전극 구조의 형태를 취하는 데, 3 전극 구조의 플라즈마 디스플레이 패널에 대해서는 일본공개공보 1999-120924호에 상세하게 개시되어 있다.

상기 일본공개공보 1999-120924호에 개시된 3 전극 구조의 플라즈마 디스플레이 패널은, 평행하게 배치된 유지전극(또는 'X전극'이라 한다)과 주사전극(또는 'Y전극'이라 한다)에 대하여, 상기 유지전극과 주사전극에 직교하도록 어드레스 전극이 배치되는 구조로 되어 있다. 3 전극 구조의 플라즈마 디스플레이 패널을 구동하기 위하여, ADS(Address Display Separation) 구동방식을 사용하고 있다. 즉, 리셋 기간, 어드레스 기간 및 유지방전기간을 갖는 구동신호를 상기 주사전극, 유지전극 및 어드레스 전극에 인가하여 플라즈마 디스플레이 패널을 구동하고 있다.

그러나 3 전극 구조의 플라즈마 디스플레이 패널은 상기 주사전극과 유지전 극 및 어드레스 전극에 의해 교차되는 영역인 방전셀의 방전볼륨이 작아서, 휘도가 좋지 않은 문제점이 있었다. 이를 개선하기 위하여 유지전극과 주사전극 사이에 중간전극(또는 'M전극'이라 한다)을 더 구비하여 방전셀의 방전볼륨을 확대하는 4 전극 구조("다전극 구조"라고도 한다)의 플라즈마 디스플레이 패널에 대한 개발 노력이 시도되고 있다. 이 같은 4 전극 구조의 플라즈마 디스플레이 패널에서는 상기한 바와 같이 유지전극과 주사전극 사이에 중간전극을 개재시켜 유지전극과 주사전극 간에 롱갭(long gap) 방전을 발생시켜서 휘도를 높인다.

도 2는 다전극 구조의 플라즈마 디스플레이 패널을 구동하는 구동신호를 설명하기 위한 타이밍도이고, 도 3a 내지 3d는 도 2의 구동신호가 인가된 경우에 어드레스 구간에서 플라즈마 디스플레이 패널의 벽전하 상태를 보여주는 도면이다.

상기한 다전극 구조, 예를 들면 4 전극 구조의 플라즈마 디스플레이 패널의 구동방법에 대해서 도 2와 도 3a 내지 3d를 참조하여 설명하면 아래와 같다.

한 서브필드(SF)는 리셋 기간(PR), 어드레스 기간(PA) 및 유지방전 기간(PS)을 구비하고, 어드레스 전극들(A1, ... , Am), 유지전극들(X1, ... , Xn), 중간전극들(M1, ... , Mn) 및 주사전극들(Y1, ... , Yn)에 각각 구동신호가 인가된다.

먼저 리셋 기간(PR)은 모든 중간전극들(M1, ... , Mn)에 대해 리셋펄스를 인가하여, 리셋 방전을 수행함으로써, 전체 방전셀의 벽전하 상태를 초기화한다. 어드레스 기간(PA)에 들어가기 전에 리셋 기간(PR)이 수행되며, 이는 전 화면에 걸쳐 수행하므로, 상당히 고르면서도 원하는 분포의 벽전하 배치를 만들 수 있다. 이를 위하여, 도 2의 시간 t1에서 t2까지의 리셋 기간(PR)에서, 중간전극들(M1, ... , Mn)에는 먼저 그라운드 전압(Vg)이 인가되고, 다음에 유지방전 전압(Vs)이 인가되며, 상기 유지방전 전압(Vs)부터 상승 램프 함수가 인가되어 상승전압(Vset)만큼 상승한 상승 최고 전압(Vset+Vs)에 도달하고, 다음에 유지방전 전압(Vs)까지 급격히 하강하며, 상기 유지방전 전압(Vs)부터 하강 램프 함수가 인가되어 하강 최저 전압, 예를 들어 그라운드 전압(Vg)까지 도달하도록 한다. 어드레스 전극들(A1, ..., Am) 및 주사전극들(Y1, ... , Yn)에는 리셋 기간(PR) 동안 그라운드 전압(Vg)이 인가되며, 유지전극들(X1, ..., Xn)에는 상기 상승 램프 함수 인가시부터 유지방전 전압(Vs)이 계속 인가된다.

다음에, 시간 t2에서 t3까지의 어드레스 기간(PA)에는, 켜져야 할 셀을 선택하기 위해, 유지전극들(X1, ..., Xn)에 유지방전 전압(Vs)이 인가되고, 중간전극들(M1, ... , Mn)에는 스캔전압(Vscan)이 인가되면서, 중간전극별(M1, ... , Mn)로 순차적으로 그라운드 전압(Vg)을 갖는 주사펄스가 인가된다. 어드레스 전극들(A1, ..., Am)에는 어드레스 전압(Va)을 갖는 표시 데이터 신호가 상기 주사펄스에 맞춰 인가된다. 주사펄스와 표시 데이터 신호가 인가됨에 따라 선택된 방전셀에서 어드레스 방전이 수행된다. 한편, 주사전극들(Y1, ... , Yn)에는 그라운드 전압(Vg)이 인가된다.

다음에, 시간 t3에서 시간 t4까지의 유지방전 기간(PS)에는, 어드레스 기간(PA)에서 선택된 켜져야 할 셀에서 유지방전이 수행되도록, 유지전극들(X1, ..., Xn)과 주사전극들(Y1, ... , Yn)에 유지방전 전압(Vs)을 갖는 유지펄스가 교대로 인가된다. 어드레스 방전에 의해 선택된 방전셀 내부에서 축적된 벽전하와 인가된 유지방전 전압(Vs)에 의해 유지방전이 수행된다. 유지방전을 수행하는 방전셀들의 플라즈마 형성용 가스로부터 플라즈마가 형성되고, 이 플라즈마로부터의 자외선 방사에 의하여 상기 방전셀들의 형광체가 여기되어 빛이 발생된다.

방전셀 내부의 벽전하 상태를 도 3을 참조하여 상세히 설명한다.

먼저, 도 3a에 관해 설명하면, 리셋 기간(PR)에서 중간전극들(M1, ...,Mn))에 상승 램프 신호와 하강 램프 신호가 인가됨에 따라 중간전극(M) 부근에는 부극성의 벽전하들이 쌓이게 된다. 이에 따라 어드레스 전극(A) 부근과 주사전극(Y) 부근에는 정극성의 벽전하들이 쌓이게 되며, 유지전극(X) 부근에는 하강 램프시 인가되는 유지방전 전압(Vs)으로 인하여 정극성의 벽전하가 쌓이지 못하게 된다.

어드레스 기간(PA)에 중간전극들(M1, ...,Mn)에는 정극성의 스캔전압(Vscan)이 인가되다가 중간전극별로 순차적으로 그라운드 전압(Vg)을 갖는 주사펄스가 인가되고, 어드레스 전극들(A1, ...,Am))에는 정극성의 어드레스 전압(Va)을 갖는 표시데이터 신호가 상기 주사펄스에 따라 인가되며, 유지전극들(X1, ...,Xn)에는 유지방전 전압(Vs)이 인가되고, 주사전극들(Y1, ...,Yn)에는 그라운드 전압(Vg)이 인가된다.

도 3b에 관해 설명하면, 어드레스 방전직전의 방전셀 내부의 벽전하 상태를 나타내는 도면으로서, 중간전극(M) 부근에는 부극성의 벽전하가 쌓여 있고, 주사전극(Y) 부근과 어드레스 전극(A) 부근에는 정극성의 벽전하가 계속 쌓여 있다.

도 3c는 어드레스 방전시의 방전셀 내부의 벽전하 상태를 나타내는 도면으로서, 중간전극(M)에 인가된 그라운드 전압(Vg)과 어드레스 전극(A)에 인가된 어드레 스 전압(Va)으로 인하여 중간전극(M)과 어드레스 전극(A) 사이에서 어드레스 방전이 발생하기 시작한다. 상기 어드레스 방전이 발생함으로 인하여, 중간전극(M) 부근에는 정극성의 벽전하가 쌓이며, 어드레스 전극(A) 부근에는 부극성의 벽전하가 쌓인다. 이때, 중간전극(M)과 주사전극(Y)간의 전극사이의 갭이 작음으로 인하여, 어드레스 전극(A) 부근에 쌓인 부극성의 벽전하와 주사전극(Y) 부근에 쌓여있는 정극성의 벽전하로 인하여 2차 방전이 발생하게 된다.

도 3d는 어드레스 방전 종료후 방전셀 내부의 벽전하 상태를 나타내는 도면이다. 상기의 2차 방전으로 인하여 방전셀 내부의 각 전극에 쌓여있던 벽전하들은 대부분 소거가 된다. 즉, 중간전극(M) 부근에는 소량의 부극성의 벽전하가 쌓인 상태가 되며, 주사전극(Y) 부근에는 극소량의 부극성의 벽전하가 쌓이며, 어드레스 전극(A)에는 극소량의 정극성의 전하가 쌓이게 된다.

4 전극 구조에서 유지방전이 발생하기 위해서는 상기에 기술된 대로, 주사전극(Y)과 유지전극(X)에 유지방전 전압(Vs)을 갖는 유지펄스를 교대로 인가하고, 중간전극(M)에 정극성의 전압을 인가한다. 4 전극 구조는 유지전극(X)과 주사전극(Y) 사이의 거리가 3 전극 구조보다 길게 형성되는 특징을 가지고 있으므로, 4 전극 구조에서 직접적으로 주사전극(Y)과 유지전극(X) 사이에 유지방전이 발생하기는 어려움이 따른다. 따라서 4 전극 구조의 유지방전은 먼저 유지전극(X)과 중간전극(M) 사이의 방전(트리거 방전)이 발생하고, 이 방전이 확대되어 유지전극(X)과 주사전극(Y) 사이의 방전(롱갭 방전)으로 확대되는 메카니즘을 갖는다. 이와 같이 4 전극 구조의 플라즈마 디스플레이 패널은 유지전극(X)과 주사전극(Y) 사이에서 롱 갭 방전을 발생하기 때문에 3 전극 구조의 플라즈마 디스플레이 패널 보다 높은 휘도를 갖는다.

그러나 상기와 같은 통상적인 4 전극 구조, 즉 다전극 구조의 플라즈마 디스플레이 패널의 중간전극(M)의 폭이 도 4에 도시한 바와 같이 유지전극(X)과 주사전극(Y)의 폭에 비해 상대적으로 좁아 중간전극의 단자부에 FPC를 접속하는 공정에서 FPC 접속 불량이 많이 발생하는 문제점이 있었다. 여기서, FPC(Flexible Printed Circuit)는 각 전극단자와 각 전극 단자에 구동신호를 인가하는 구동장치를 전기적으로 연결하는 일종의 접속부재이다.

따라서, 본 발명이 이루고자 하는 기술적 과제는, 가용성 인쇄 회로(FPC; Flexible Printed Circuit)가 부착되는 중간전극(M전극)의 단자부 접속길이를 일정 길이 이상으로 하여 중간전극에서의 FPC 접속 불량이 발생하지 않도록 함으로써 패널의 제조품질을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널을 제공하는 데 있다.

본 발명은 상기한 기술적 과제를 달성하기 위하여, 배면기판; 상기 배면기판에 이격되어 평행하게 배치된 전면기판; 상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽; 상기 방전셀들을 가로질러 연장되고, X전극 및 Y전극을 각각 구비하는 유지전극쌍들; 상기 쌍을 이루는 X전극 및 Y전극 사이에 배치되며, 상기 X전극 및 Y전극들과 평행하게 연장되는 중간전극들; 상기 유지전극쌍들 및 상기 중간전극들을 덮도록 형성된 제1유전체층; 상기 방전셀에서 상기 유지전극쌍 및 상기 중간전극과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들; 상기 어드레스전극들을 덮도록 형성된 제2유전체층; 상기 방전셀들 내에 배치된 형광체층; 및 상기 방전셀 내에 있는 방전가스;를 포함하고,

가용성 인쇄 회로(FPC)가 접속되는 상기 중간전극들 각각의 단자부 길이를 상기 유지전극쌍들 각각의 단자부 길이 보다 더 길게 형성한 것을 특징으로 하는 플라즈마 디스플레이 패널이 제공된다.

본 발명의 바람직한 실시예에 있어서, 상기 FPC와 실질적으로 접속되는 상기 중간전극 단자부의 길이를 B라 하고, 상기 B 단자부 길이를 형성하기 위한 공정 마진 단자부의 길이를 A라 할 때, 상기 중간전극 단자부를 공식(2≤B/A≤4)에 적합하도록 형성한다.

본 발명의 바람직한 실시예에 있어서, 상기 가용성 인쇄 회로(FPC)가 접속되는 상기 중간전극들 각각의 단자부를 굴곡이 있는 주름 형태로 형성할 수 있다.

이하, 첨부한 도면을 참조하면서 본 발명에 따른 플라즈마 디스플레이 패널의 바람직한 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

한편, 이하의 설명에 있어서, 종래기술에 따른 구성부재와 본 발명에 의한 구성부재가 동일한 경우에는 종래기술에서 사용하였던 도면 부호를 그대로 사용하고, 이에 대한 상세한 설명은 생략한다.

도 5 내지 도 8을 참조하면, 본 발명의 바람직한 실시예에 따른 다전극 구조의 교류형 플라즈마 디스플레이 패널(100)이 도시되어 있다. 다만 도 5는 설명의 편의를 위하여 상판(150)이 90도 회전한 상태를 나타낸다.

도시된 바와 같이, 플라즈마 디스플레이 패널(100)은 크게 상판(150)과 이와 평행하게 결합되는 하판(160)을 구비하는데, 상판(150)에 구비된 전면기판(111)과 하판(160)에 구비된 배면기판(121) 사이에는 격벽(130)에 의하여 복수개의 방전셀(170)들이 구획되어 있다. 격벽(130)은 방전셀(170) 사이의 광학적 크로스토크를 방지하는 기능을 수행하며, 본 실시예에서 격벽(130)은 사각형의 횡단면들 가지는 방전셀(170)들을 구획한다. 하지만, 격벽(130)은 복수의 방전공간을 형성할 수 있는 한, 다양한 패턴의 격벽들, 예컨대 스트라이프 등과 같은 개방형 격벽은 물론, 와플, 매트릭스, 델타 등과 같은 폐쇄형 격벽으로 될 수 있다. 또한, 폐쇄형 격벽은, 방전공간의 횡단면이, 삼각형, 사각형, 오각형 등의 다각형, 또는 원형, 타원형 등으로 되도록 형성될 수 있다.

전면기판(111)에는 다수개의 유지전극쌍(112)들이 배치되어 있다. 이 때 전면기판(111)은 유리를 주재료로 한 투명한 재료로 형성되는 것이 일반적이다.

유지전극쌍(112)은 유지 방전을 일으키기 위하여 전면기판(111)의 배면에 형성된 한 쌍의 유지전극들(131, 132)을 의미하고, 전면기판(111)에는 이러한 유지전 극쌍(112)들이 소정의 간격으로 평행하게 배열되어 있다. 이 유지전극쌍(112)들 중에서 한 유지전극은 X전극(131)이고, 다른 유지전극은 Y전극(132)이다. 본 실시예에서는, 유지전극쌍(112)들이 전면기판(111)의 배면에 배치되지만, 유지전극쌍의 배치 위치는 이에 한정되지 않는다. 예를 들면, 유지전극쌍들은 전면기판의 배면으로부터 소정의 간격으로 이격되어 배치될 수 있다. 다만, 유지전극쌍들은 전면기판으로부터 동일한 레벨(level)에 배치되는 것이 바람직하다. X전극(131) 및 Y전극(132)의 각각은 투명전극(131a, 132a) 및 버스전극(131b, 132b)을 구비한다.

쌍을 이루는 X전극(131)과 Y전극(132) 사이에는 중간전극(113)이 배치되어 있다. 중간전극(113)은 전면기판(111)의 배면 상에 형성되며, X전극(131) 및 Y전극(132)과 평행하도록 방전셀(170)들을 가로질러 일 방향으로 연장된다. 중간전극(113)도 투명전극(113a) 및 버스전극(113b)을 구비한다. 이러한 중간전극(131)은 X전극(131) 및 Y전극(132)과 레벨을 달리하여 배치될 수 있으나, 전극 형성 공정을 동일 공정에 수행하기 위하여 X전극(131) 및 Y전극(132)과 전면기판(111)으로부터 동일 레벨에 배치되는 것이 바람직하다.

각 전극의 투명전극(131a, 132a, 113a)은 방전을 일으킬 수 있는 도전체이면서 형광체(126)로부터 방출되는 빛이 전면기판(111)으로 나아가는 것을 방해하지 않는 투명한 재료로 형성되는데, 이와 같은 재료로서는 ITO(indium tin oxide) 등이 있다. 그러나 상기 ITO와 같은 투명한 도전체는 일반적으로 그 저항이 크고, 따라서 투명전극으로만 유지전극을 형성하면 그 길이방향으로의 전압강하가 커서 구동전력이 많이 소비되고 응답속도가 늦어지는바, 이를 개선하기 위하여 금속재질 로 이루어지고 좁은 폭으로 형성되는 버스전극(131b, 132b, 113b)이 배치된다.

이하에서 도 7 및 도 8을 참조하여, X전극(131), Y전극(132) 및 중간전극(113)의 형상 및 배치를 상세하게 살펴보도록 한다. 버스전극들(131b, 132b, 113b)은 표시영역에서 소정의 간격으로 이격되어 평행하게 배치된다. 각 버스전극(131b, 132b, 113b)에는 투명전극(131a, 132a, 113a)이 전기적으로 접속된다. 표시영역에서 각 투명전극(131a, 132a, 113a)은 그 너비만 달리 할 뿐 대응되는 버스전극(131b, 132b, 113b)과 동일 형태로 배치된다.

한편, 패널의 비표시 영역에는 각 전극(113, 131, 132)의 단자부(113d, 131d, 132d)가 형성되는 데, 이 단자부(113d, 131d, 132d)에는 FPC(미도시)가 접속되어 도 10에 도시한 바와 같은 구동부(224, 225, 226)의 전극 구동신호가 인가되도록 한다. 중간전극(113)의 단자부(113d)는 유지전극쌍(131, 132)의 단자부(131d, 132d)의 길이 보다 상대적으로 더 길게 형성되는 데, 이는 중간전극 단자부(113d)에서의 FPC 접속불량을 방지하기 위함이다. 즉, 유지전극쌍(131, 132)의 단자부(131d, 132d) 보다 그 접속 폭이 좁은 중간전극(113)의 단자부(113d)의 길이를 길게 함으로써 상대적으로 좁은 폭을 보상하게 한다.

보다 구체적으로, 도 7 및 도 8에 도시한 바와 같이 상기 FPC와 실질적으로 접속되는 단자부 길이를 B라 하고, 상기 B 단자부 길이를 형성하기 위한 공정 마진 단자부의 길이를 A라 할 때, 중간전극 단자부(113d)를 공식(2≤B/A≤4)에 만족하는 길이로 형성한다. 상기 공정 마진 단자부 길이 A는 일종의 작업 공정시 요구되는 버퍼 길이이다.

도 7 및 도 8에 도시한 본 발명의 일실시예의 플라즈마 디스플레이 패널은, 중간전극(113)의 단자부(113d) 길이를 길게 함으로써 유지전극쌍의 단자부에 비해 상대적으로 좁은 면적의 FPC 접속 면적을 크게 하지만, 다른 실시예로서 도 9에 도시한 바와 같이 단자부(113d')를 주름 형태로 하여 실질적인 FPC 접속 면적을 증가시킬 수 있다. 도 8의 실시예의 중간전극 단자부(113d)는 제조공정을 단순하게 하는 장점을 가지며, 도 9의 실시예의 중간전극 단자부(113d')는 비표시 영역의 사이즈를 적절하게 하는 장점을 가진다.

상기와 같이 중간전극(113)의 단자부(113d, 113d')의 길이를 길게 하여 FPC 접속 면적을 증가시키면, 중간전극(113) 단자부에서의 FPC 접속불량 문제가 해소되어 패널의 제조 불량이 해소된다.

참고로, 본 발명에 따라 중간전극의 단자부의 길이를 길게 했을 경우, FPC 접속불량이 어떻게 해소되었는지를 아래표에 나타내 보였다.

A(mm)	2	2	2	2	2	2	2	2
B(mm)	2	3	4	5	6	7	8	9
접속불량	6	6	0	0	0	0	0	9
B/A	1	1.5	2	2.5	3	3.5	4	5

상기 표에서, 단자부 A의 길이는 2mm로 고정하였음을 알 수 있다. 표를 참조하면, 중간전극(113)의 단자부 B의 길이는 4 ~ 8mm일 경우 접속불량이 0이므로, 단자부 B의 길이를 4 ~ 8mm로 하는 것이 가장 바람직함을 알 수 있다. 한편, 단자부 B의 길이를 10mm 이상으로 하는 경우 접속불량이 갑자기 상승하는 데, 이는 단자부 B의 길이가 10mm 이상인 경우 FPC와 하판(160; 도 5, 6 참조)이 거의 만나게 되어 FPC 부착시 FPC가 하판(160) 위를 타고 올라가 접속불량을 일으키기 때문이다. 따 라서, 중간전극 단자부 B의 길이는 10mm 이하로 하는 것이 바람직하다.

상기와 같은 결과에 의해 중간전극 단자부 A의 길이를 2mm로 한 경우, 공식 (2≤B/A≤4)가 도출될 수 있음을 알 수 있다.

한편, 본 발명 플라즈마 디스플레이 패널의 버스전극은 Ag, Al 또는 Cu와 같은 금속을 이용하여 단층 구조로 형성될 수 있지만, Cr/Al/Cr 등의 다층 구조를 가지도록 형성될 수도 있다. 이러한 투명전극 및 버스전극들은 포토에칭법, 포토리소그라피법 등을 이용하여 형성한다.

전면기판(111)에는 유지전극쌍(112)들 및 중간전극(113)들을 매립하도록 제1유전체층(115)이 형성되어 있다. 제1유전체층(115)은, 방전 시 인접한 유지전극들(131, 132) 및 중간전극(113) 간에 직접 통전되는 것과 양이온 또는 전자가 유지전극들(131, 132) 및 중간전극(113)들에 직접 충돌하여 전극들(131, 132, 113)을 손상시키는 것을 방지하면서도, 전하를 유도하여 벽전하를 축적할 수 있는 유전체로 형성되는데, 이와 같은 유전체로서는 PbO, B₂O₃, SiO₂ 등이 있다.

제1유전체층(115)을 덮도록 보호층(116)이 형성되어 있다. 보호층(116)은, 방전시 양이온과 전자가 제1유전체층(115)에 충돌하여 제1유전체층(115)이 손상되는 것을 방지한다. 또한, 보호층(116)은 방전시 2차전자를 다량으로 방출하여, 플라즈마 방전을 원활하게 한다. 이러한 기능을 수행하는 보호층(116)은 2차전자 방출 계수가 높고, 가시광 투과율이 높은 물질을 이용하여 형성된다.

보호층(116)으로는 제1유전체층 상에 MgO를 포함하는 물질을 박막으로 형성 한다. 이러한 보호층(116)은 상판(150)의 다른 공정이 완료된 후에, 주로 스퍼터링, 전자빔 증착법으로 형성된다.

배면기판(121)의 전면에는, 단위 방전셀(170)에서 X전극(131), Y전극(132) 및 중간전극(113)과 교차하는 어드레스전극(122)들이 배치되어 있다. 어드레스전극(122)들은 X전극(131)과 Y전극(132) 간의 유지-방전을 보다 용이하게 하기 위한 어드레스방전을 일으키기 위한 것으로서, 보다 구체적으로는 유지-방전이 일어나기 위한 전압을 낮추는 역할을 한다. 상기에서, 어드레스방전은 중간전극(132)과 어드레스전극(122) 간에 일어나는 방전이다.

이렇게 배치된 한 쌍의 X전극(131), Y전극(132) 및 중간전극(113)과, 이와 교차하는 어드레스전극(122)에 의하여 이루어지는 공간이 단위 방전셀(170)로서 하나의 방전부를 형성하게 된다.

배면기판(121) 상에는 어드레스전극(122)을 매립하도록 제2유전체층(125)이 형성되어 있다. 제2유전체층(125)은 방전시 양이온 또는 전자가 어드레스전극(122)에 충돌하여 어드레스전극(122)을 손상시키는 것을 방지하면서도 전하를 유도할 수 있는 유전체로서 형성되는데, 이와 같은 유전체로서는 PbO, B₂O₃, SiO₂ 등이 있다.

방전셀(170)을 구획하는 격벽(130) 사이의 제2유전체층(125) 전면에는 적색발광, 녹색발광, 청색발광 형광체층(126)이 형성되어 있다. 또한, 격벽(130)의 측면에도 각 방전셀에 해당하는 적색발광, 녹색발광, 청색발광 형광체층(126)이 형성되어 있다.

이러한 형광체층(126)은 자외선을 받아 가시광선을 발생하는 성분을 가지는데, 적색 방전셀에 형성된 적색발광 형광체층은 Y(V,P)O₄:Eu 등과 같은 형광체를 포함하고, 녹색 방전셀에 형성된 적색발광 형광체층은 Zn₂SiO₄:Mn 등과 같은 형광체를 포함하며, 청색 방전셀에 형성된 청색발광 형광체층은 BAM:Eu 등과 같은 형광체를 포함한다.

또한, 상기 방전셀(180)들에는 네온(Ne), 크세논(Xe) 등이 혼합된 방전 가스가 채워지며, 상기와 같이 방전 가스가 채워진 상태에서, 전면기판 및 배면기판(111, 121)의 가장 가장자리에 형성된 프릿트 글라스(frit glass)와 같은 밀봉 부재에 의해 전면기판 및 배면기판(111, 121)이 서로 봉합되어 결합되어진다.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널(100)을 구비하는 플라즈마 디스플레이 장치(200)는 도 10에 도시된 바와 같이, 전술한 플라즈마 디스플레이 패널(100), 영상 처리부(256), 논리 제어부(262), 어드레스 구동부(223), X 구동부(224), Y 구동부(225) 및 M 구동부(226)를 포함한다. 도 10에서는 다수개의 라인들을 형성하는 X전극(131)들, Y전극(132)들 및 중간전극(113)들이 도시되어 있다.

도면을 참조하면, Y전극(132)들은 전면기판(111)의 일 측으로 서로 이격되어 연장되다가, 가장 자리 부분에서 서로 연결된다. 플라즈마 디스플레이 패널(100)의 구동 시, Y전극(132)들에는 동일한 전기적 신호가 인가되기 때문에, Y전극(132)들은 전기적으로 공통으로 연결된다. X전극들(131)들도 Y전극(132)들과 유사하게, 공통된 신호들이 인가되기 때문에 전기적으로 공통으로 연결된다. 그러나, 중간전극들(113)들에는 각각 독립적인 신호들이 인가되기 때문에, 중간전극들(113)은 서로 이격되어 연장되다가, 중간전극 구동부(226)에 연결된다.

영상 처리부(256)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 논리 제어부(262)는 영상 처리부(256)로부터의 내부 영상 신호에 따라 구동 제어 신호들(S_A, S_X, S_Y, S_M)을 발생시킨다. 여기서 구동 제어 신호 S_A는 도 2의 [A₁ : A_m]에 대응되고, S_x는 도 2의 [X₁ : X_n]에 대응되고, S_Y는 도 2의 [Y₁ : Y_n]에 대응되고, M_x는 도 2의 [M₁ ...M_n]에 대응된다. 따라서, 도 10에서 참조부호 S_A는 어드레스전극(122)에 인가되는 구동 신호를, S_X은 X전극(131)에 인가되는 구동 신호를, S_Y는 Y전극(132)에 인가되는 구동 신호를, S_M은 중간전극(113)에 인가되는 구동 신호를 가리킨다.

어드레스 구동부(223)는, 논리 제어부(262)로부터의 구동 제어 신호들(S_A, S_X, S_Y, S_M) 중에서 어드레스 구동 신호(S _A)를 처리하여 디스플레이 데이터 신호들을 발생시키고, 발생된 디스플레이 데이터 신호들을 어드레스전극(122)들에 인가한다. X 구동부(224)는 논리 제어부(262)로부터의 구동 제어 신호들(S_A, S_X, S_Y, S_M) 중에서 X 구동 제어 신호(S_X)를 처리하여 X전극(131)들에 인가한다. 또한, Y 구동부(225) 는 논리 제어부(262)로부터의 구동 제어 신호들(S_A, S_X, S_Y , S_M) 중에서 Y 구동 제어 신호(S_Y)를 처리하여 Y전극(132)들에 인가하고, M 구동부(226)는 논리 제어부(262)로부터의 구동 제어 신호들(S_A, S_X, S_Y, S _M) 중에서 M 구동 제어 신호(S_M)를 처리하여 중간전극(113)들에 인가한다.

이로써, 본 발명은 중간전극(113)의 단자부(113d, 113d')의 길이를 길게 하여 FPC 접속 면적을 증가시킴으로써, 중간전극(113) 단자부에서의 FPC 접속불량 문제를 해소한다.

이상에서 살펴본 바와 같은 본 발명에 따른 플라즈마 디스플레이 패널은, 가용성 인쇄 회로(FPC; Flexible Printed Circuit)가 부착되는 중간전극(M전극)의 단자부 접속길이를 일정 길이 이상으로 하여 중간전극에서의 FPC 접속 불량이 발생하지 않도록 함으로써 제조품질을 향상시키는 이점을 제공한다.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

Claims (4)

1. 배면기판;

   상기 배면기판에 이격되어 평행하게 배치된 전면기판;

   상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽;

   상기 방전셀들을 가로질러 연장되고, X전극 및 Y전극을 각각 구비하는 유지전극쌍들;

   상기 쌍을 이루는 X전극 및 Y전극 사이에 배치되며, 상기 X전극 및 Y전극들과 평행하게 연장되는 중간전극들;

   상기 유지전극쌍들 및 상기 중간전극들을 덮도록 형성된 제1유전체층;

   상기 방전셀에서 상기 유지전극쌍 및 상기 중간전극과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들;

   상기 어드레스전극들을 덮도록 형성된 제2유전체층;

   상기 방전셀들 내에 배치된 형광체층; 및

   상기 방전셀 내에 있는 방전가스;를 포함하고,

   가용성 인쇄 회로(FPC)가 접속되는 상기 중간전극들 각각의 단자부 길이를 상기 유지전극쌍들 각각의 단자부 길이 보다 더 길게 형성한 것을 특징으로 하는 플라즈마 디스플레이 패널.
2. 제1항에 있어서,

   상기 FPC와 실질적으로 접속되는 상기 중간전극 단자부의 길이를 B라 하고, 상기 B 단자부 길이를 형성하기 위한 공정 마진 단자부의 길이를 A라 할 때, 상기 중간전극 단자부를 공식(2≤B/A≤4)에 적합하도록 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널
3. 제2항에 있어서,

   상기 B 단자부 길이는 10mm 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
4. 배면기판;

   상기 배면기판에 이격되어 평행하게 배치된 전면기판;

   상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽;

   상기 방전셀들을 가로질러 연장되고, X전극 및 Y전극을 각각 구비하는 유지전극쌍들;

   상기 쌍을 이루는 X전극 및 Y전극 사이에 배치되며, 상기 X전극 및 Y전극들과 평행하게 연장되는 중간전극들;

   상기 유지전극쌍들 및 상기 중간전극들을 덮도록 형성된 제1유전체층;

   상기 방전셀에서 상기 유지전극쌍 및 상기 중간전극과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들;

   상기 어드레스전극들을 덮도록 형성된 제2유전체층;

   상기 방전셀들 내에 배치된 형광체층; 및

   상기 방전셀 내에 있는 방전가스;를 포함하고,

   가용성 인쇄 회로(FPC)가 접속되는 상기 중간전극들 각각의 단자부는 굴곡이 있는 주름 형태로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.

Images