KR100590395B1 - Method of forming a gate electrode in a flash memory devices - Google Patents
Method of forming a gate electrode in a flash memory devices Download PDFInfo
- Publication number
- KR100590395B1 KR100590395B1 KR1020040008032A KR20040008032A KR100590395B1 KR 100590395 B1 KR100590395 B1 KR 100590395B1 KR 1020040008032 A KR1020040008032 A KR 1020040008032A KR 20040008032 A KR20040008032 A KR 20040008032A KR 100590395 B1 KR100590395 B1 KR 100590395B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- forming
- oxide film
- film
- hard mask
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 125000006850 spacer group Chemical group 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 23
- 230000003647 oxidation Effects 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims description 24
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 4
- -1 oxy nitride Chemical class 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 플래쉬 메모리소자의 게이트 전극 형성방법에 관한 것으로, 본 발명의 사상은 소자 분리막이 형성된 반도체 기판 상에 플로팅 게이트 전극용 폴리 실리콘막, 제1 산화막, 하드 마스크를 순차적으로 형성하는 단계, 상기 하드 마스크의 소정 영역에 포토레지스트 패턴을 형성하고 이를 식각 마스크로 상기 하드 마스크를 식각하여 패터닝하는 단계, 상기 패터닝된 하드 마스크의 측벽에 스페이서를 형성하는 단계, 상기 스페이서 및 상기 패터닝된 하드 마스크를 식각마스크로 상기 제1 산화막 및 상기 플로팅 게이트 전극용 폴리 실리콘막을 식각하여 패터닝하는 단계, 상기 패터닝된 플로팅 게이트 전극용 폴리실리콘막을 포함한 결과물 전면에 산화공정을 수행하여 상기 패터닝된 플로팅 게이트 전극용 폴리 실리콘막 측벽에 제2 산화막을 형성하는 단계, 상기 제2 산화막을 포함한 결과물의 상기 하드마스크 및 상기 스페이서를 제거하는 단계, 상기 스페이서 및 하드마스크가 제거된 결과물에 상기 제1 산화막 및 상기 제2 산화막을 제거하는 단계를 포함한다.
The present invention relates to a method of forming a gate electrode of a flash memory device, and the idea of the present invention is to sequentially form a polysilicon film, a first oxide film, and a hard mask for a floating gate electrode on a semiconductor substrate on which a device isolation film is formed. Forming a photoresist pattern on a predetermined area of the hard mask and etching the hard mask with an etch mask to pattern the photoresist pattern; forming a spacer on sidewalls of the patterned hard mask; etching the spacer and the patterned hard mask Etching and patterning the first oxide film and the polysilicon film for the floating gate electrode with a mask, and performing an oxidation process on the entire surface of the resultant including the patterned polysilicon film for the floating gate electrode to form the polysilicon film for the patterned floating gate electrode. Mold the second oxide film on the side wall The method comprising, a step, and removing the spacer and the first oxide film is removed resultant hard mask and the second oxide film to remove the hard mask and the spacer of the resultant including the second oxide film.
플로팅 게이트 전극Floating gate electrode
Description
도 1 내지 도 5는 본 발명에 따른 플래쉬 메모리소자의 게이트 전극 형성방법을 설명하기 위한 단면도들이다.
1 to 5 are cross-sectional views illustrating a method of forming a gate electrode of a flash memory device according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10: 반도체 기판 12: 소자분리막10: semiconductor substrate 12: device isolation film
14: 플로팅 게이트전극용 폴리실리콘막14: polysilicon film for floating gate electrode
16: 제1 산화막 18: 하드마스크16: first oxide film 18: hard mask
20: 스페이서 22: 제2 산화막20: spacer 22: second oxide film
24: ONO막 24: ONO membrane
26: 콘트롤 게이트전극용 폴리실리콘막
26: polysilicon film for control gate electrode
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 플래쉬 메모리 소자의 게이트 전극 형성방법에 관한 것이다. The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a gate electrode of a flash memory device.
일반적으로 플래쉬 메모리소자의 게이트 전극은 플로팅 게이트전극과 콘트롤 게이트 전극으로 이루어진 스택게이트구조인데, 상기 플로팅 게이트 전극과 활성영역간의 오버레이 마진이 중요한 변수이다. In general, the gate electrode of the flash memory device has a stack gate structure including a floating gate electrode and a control gate electrode, and an overlay margin between the floating gate electrode and the active region is an important variable.
기존은 플로팅 게이트와 액티브간의 오버레이 마진을 확보하기 위해 플로팅 게이트 전극 간의 스페이스를 좁게 하는 방법이 사용되었다. Conventionally, a method of narrowing the space between the floating gate electrodes has been used to secure the overlay margin between the floating gate and the active.
그러나, 소자가 점점 고집적화됨에 따라 리소그라피(Lithography)기술의 한계로 인해 더 이상 포토레지스트로는 좁은 스페이서를 형성할 수 없게 되었다. However, as devices become increasingly integrated, the limitations of lithography techniques no longer allow the formation of narrow spacers with photoresists.
따라서 이를 해결하기 위한 다양한 기술들이 개발되고 있는 데, 포토레지스트 대신 질화막 하드마스크와 질화막 옵셋 스페이서(offset spacer)를 게이트 전극 패턴 형성용 마스크로 사용하는 방법들이 사용되었다. Therefore, various techniques have been developed to solve this problem. Instead of using a photoresist, a method using a nitride hard mask and a nitride offset spacer as a mask for forming a gate electrode pattern has been used.
그러나 상기 하드마스크 및 옵셋 스페이서를 형성하는 질화막은 게이트 전극 패터닝후 핫(hot) 인산 등에 제거되어야 하는 데, 이 핫 인산에 의해 하부 막질의 물리적 화학적 손상이 발생하여 소자의 플로팅 게이트 전극과 ONO막질의 접착 특성을 악화시키는 문제점이 있다.
However, the nitride film forming the hard mask and the offset spacer should be removed after the gate electrode patterning, and the hot phosphoric acid may cause physical chemical damage of the lower layer to cause the floating gate electrode and the ONO layer of the device. There is a problem of deteriorating the adhesive properties.
상술한 문제점을 해결하기 위한 본 발명의 목적은 질화막 하드마스크 및 질화막 옵셋 스페이서(offset spacer)를 게이트 전극 패턴 형성용 마스크로 사용하여 게이트 전극 형성 공정시 발생하는 플로팅 게이트 전극과 ONO막질의 접착 특성 악화를 방지하는 플래쉬 메모리소자의 게이트 전극 형성방법을 제공함에 있다.
An object of the present invention to solve the above problems is to deteriorate the adhesion characteristics of the floating gate electrode and the ONO film generated during the gate electrode formation process using a nitride film hard mask and a nitride film offset spacer as a mask for forming a gate electrode pattern. The present invention provides a method of forming a gate electrode of a flash memory device.
상술한 목적을 달성하기 위한 본 발명의 사상은 소자 분리막이 형성된 반도체 기판 상에 플로팅 게이트 전극용 폴리 실리콘막, 제1 산화막, 하드 마스크를 순차적으로 형성하는 단계, 상기 하드 마스크의 소정 영역에 포토레지스트 패턴을 형성하고 이를 식각 마스크로 상기 하드 마스크를 식각하여 패터닝하는 단계, 상기 패터닝된 하드 마스크의 측벽에 스페이서를 형성하는 단계, 상기 스페이서 및 상기 패터닝된 하드 마스크를 식각마스크로 상기 제1 산화막 및 상기 플로팅 게이트 전극용 폴리 실리콘막을 식각하여 패터닝하는 단계, 상기 패터닝된 플로팅 게이트 전극용 폴리실리콘막을 포함한 결과물 전면에 산화공정을 수행하여 상기 패터닝된 플로팅 게이트 전극용 폴리 실리콘막 측벽에 제2 산화막을 형성하는 단계, 상기 제2 산화막을 포함한 결과물의 상기 하드마스크 및 상기 스페이서를 제거하는 단계, 상기 스페이서 및 하드마스크가 제거된 결과물에 상기 제1 산화막 및 상기 제2 산화막을 제거하는 단계를 포함한다. According to an aspect of the present invention, a polysilicon film for a floating gate electrode, a first oxide film, and a hard mask are sequentially formed on a semiconductor substrate on which a device isolation film is formed. Forming a pattern and etching the hard mask with an etch mask to form a pattern; forming a spacer on sidewalls of the patterned hard mask; forming the spacer and the patterned hard mask with an etch mask on the first oxide layer and the Etching and patterning the polysilicon film for the floating gate electrode and performing an oxidation process on the entire surface of the resultant including the patterned polysilicon film for the floating gate electrode to form a second oxide film on the sidewall of the polysilicon film for the patterned floating gate electrode. Step, the texture containing the second oxide film Removing the hard mask and the spacer of the fruit; and removing the first oxide film and the second oxide film to a result of removing the spacer and the hard mask.
상기 제1 산화막 및 제2 산화막을 제거하는 단계를 진행한 후 ONO막 및 콘트롤 게이트전극을 형성하는 단계를 더 포함하는 것이 바람직하다. The method may further include forming an ONO film and a control gate electrode after the step of removing the first oxide film and the second oxide film.
상기 제1 산화막은 50~ 200Å의 두께, PE-CVD 방식으로 형성하는 것이 바람직하다. The first oxide film is preferably formed by a thickness of 50 to 200 GPa and PE-CVD.
상기 하드마스크는 600~ 1500Å의 두께, 저온 PE CVD 방식으로 형성하는 것이 바람직하다. The hard mask is preferably formed by a low temperature PE CVD method of 600 ~ 1500Å thickness.
상기 하드마스크는 질화막 또는 옥시나이트라이드(Oxynitride)막으로 형성하는 것이 바람직하다. The hard mask is preferably formed of a nitride film or an oxynitride film.
상기 스페이서는 질화막 또는 옥시 나이트라이드막으로 형성하는 것이 바람직하다. The spacer is preferably formed of a nitride film or an oxy nitride film.
상기 스페이서는 저온 PE-CVD 방식으로 형성하고, 300~ 800Å 정도의 두께로 형성하는 것이 바람직하다. The spacer is formed by a low temperature PE-CVD method, it is preferable to form a thickness of about 300 ~ 800Å.
상기 제2 산화막을 형성하는 산화공정은 300℃이하의 온도를 가진, CF4가 소량 첨가된 O2 플라즈마 처리공정에서 수행하는 것이 바람직하다. The oxidation process of forming the second oxide film is preferably performed in an O 2 plasma treatment process in which a small amount of CF 4 is added, having a temperature of 300 ° C. or less.
상기 제1 산화막 또는 제2 산화막의 제거는 HF 용액을 이용한 식각공정을 통해 수행하는 것을 특징으로 하는 플래쉬 메모리소자의 게이트 전극 형성방법.Removing the first oxide film or the second oxide film is a gate electrode forming method of the flash memory device, characterized in that by performing an etching process using a HF solution.
상기 스페이서 및 하드마스크의 제거 공정은 핫(hot)인산을 식각액으로 구비한 식각공정을 통해 수행하는 것이 바람직하다.
The spacer and the hard mask may be removed through an etching process including hot phosphoric acid as an etching solution.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완 전하게 설명하기 위해 제공되어지는 것이다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다 라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, but the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. In addition, when a film is described as being on or in contact with another film or semiconductor substrate, the film may be in direct contact with the other film or semiconductor substrate, or a third film is interposed therebetween. It may be done.
도 1 내지 도 5는 본 발명에 따른 플래쉬 메모리소자의 게이트 전극 형성방법을 설명하기 위한 단면도들이다. 1 to 5 are cross-sectional views illustrating a method of forming a gate electrode of a flash memory device according to the present invention.
도 1을 참조하면, 소자 분리막(12)이 형성된 반도체 기판(10) 상에 플로팅 게이트 전극용 제1 폴리 실리콘막(14), 제1 산화막(16), 하드마스크인 질화막을 순차적으로 형성한다. 이어서, 상기 하드 마스크의 소정 영역에 포토레지스트 패턴을 형성하고 이를 식각 마스크로 질화막을 식각하여 패터닝(18)한다.Referring to FIG. 1, the
이어서, 상기 패터닝된 질화막(18)에 스페이서용 절연막을 형성하고 에치백 공정 등을 수행하여 패터닝된 질화막(18)의 측벽에 스페이서(20)를 형성한다. Subsequently, a spacer insulating film is formed on the patterned
상기 제1 산화막(16)은 비결정절 실리콘이 결정화되지 않도록 하는 온도인 500℃이하의 온도에서 증착되는 저온 산화막이고, 50~ 200Å 정도의 두께로 형성할 수 있고, PE-CVD 방식으로 형성할 수 있다. The
상기 질화막(18)은 600~ 1500Å 정도의 두께로 형성할 수 있고, 저온 PE 방식으로 형성할 수 있고, 질화막 대신 옥시나이트라이드(Oxynitride)막으로도 형성할 수 있다. The
상기 스페이서용 절연막은 질화막 또는 옥시 나이트라이드막으로 형성하고, 저온 PE-CVD 방식으로 형성하고, 300~ 800Å 정도의 두께로 형성할 수 있다. The spacer insulating film may be formed of a nitride film or an oxy nitride film, formed by a low temperature PE-CVD method, and formed to a thickness of about 300 to 800 kPa.
도 2를 참조하면, 상기 형성된 스페이서(20) 및 패터닝된 질화막(18)을 식각마스크로 제1 산화막(16) 및 플로팅 게이트 전극용 폴리 실리콘막(14)을 식각하여 패터닝한다. 상기 결과물 전면에 상기 식각 공정시 발생된 잔류물을 제거하는 세정공정을 수행한다. Referring to FIG. 2, the formed
도 3을 참조하면, 상기 결과물 전면에 산화공정을 수행하여 상기 플로팅 게이트 전극용 폴리실리콘막(14)의 측벽에 제2 산화막(22)을 형성한다. Referring to FIG. 3, a
상기 산화공정을 통해 형성되는 제2 산화막(22)은 상기 하드마스크인 질화막(18) 및 스페이서(20)에는 형성되지 않고, 상기 플로팅 게이트 전극용 폴리실리콘막(14)의 측벽에만 형성되는 선택적 산화막이다. The
상기 제2 산화막(22)을 형성하는 산화공정은 300℃이하의 온도를 가진, CF4가 소량 첨가된 O2 플라즈마 처리공정에서 수행한다. 다시 말해, CF4가 소량 첨가된 O2 플라즈마에 플로팅 게이트전극용 폴리실리콘막을 노출시키면 실리콘과 O2가 반응하여 산화막(SiO2)막을 형성한다. 이때, CF4는 상기 반응을 활성화하는 역할을 한다. The oxidation process for forming the
상기 제2 산화막(22)의 두께는 O2 플라즈마 처리공정의 시간에 따라 두께가 조절되는 데, 본 발명에서는 20~ 100Å 정도의 두께로 형성하도록 한다. The thickness of the
도 4를 참조하면, 상기 형성된 하드마스크인 질화막(18) 및 스페이서(20)를 제거하는 공정을 수행한다. Referring to FIG. 4, a process of removing the
상기 스페이서(20) 및 질화막(18)의 제거 공정인 식각 공정은 핫(hot)인산을 식각액으로 구비한 식각공정을 통해 수행하는 데, 이 식각 공정시 식각타겟은 상기 플로팅 게이트전극용 폴리 실리콘막(14)상부에 잔류한 질화막 두께의 150~ 200% 정도 되도록 한다. The etching process of removing the
상기 스페이서(20) 및 질화막(18)의 제거 공정시 플로팅 게이트전극용 폴리실리콘막에 가해지는 물리적 화학적 손상을 제1 산화막 및 제2 산화막의 형성으로 인해 방지할 수 있다. Physical chemical damage to the polysilicon film for the floating gate electrode during the removal process of the
도 5를 참조하면, 상기 제1 산화막(16) 및 제2 산화막(22)을 제거하는 식각공정을 수행하고, 상기 결과물 전면에 ONO막 증착전 세정공정을 수행한다. Referring to FIG. 5, an etching process of removing the
이어서, 상기 세정공정이 완료된 ONO막(24) 및 콘트롤 게이트전극용 폴리 실리콘막(26)을 형성하여, 플래쉬 메모리소자의 게이트 전극 형성을 완료한다. Subsequently, the
상기 제1 및 제2 산화막(16, 22)의 제거는 HF 용액을 이용한 식각공정을 통해 수행된다. Removal of the first and
본 발명에 의하면, 상기 스페이서 및 질화막의 제거 공정시 플로팅 게이트전극용 폴리실리콘막에 가해지는 물리적 화학적 손상을 제1 산화막 및 제2 산화막의 형성으로 인해 방지할 수 있어, 소자의 플로팅 게이트 전극과 ONO막질의 접착 특성 악화를 방지하게 된다.
According to the present invention, physical and chemical damage to the polysilicon film for the floating gate electrode during the removal process of the spacer and the nitride film can be prevented due to the formation of the first oxide film and the second oxide film, and thus the floating gate electrode and ONO of the device Deterioration of the adhesion properties of the film is prevented.
이상에서 살펴본 바와 같이 본 발명에 의하면, 상기 스페이서 및 질화막의 제거 공정시 플로팅 게이트전극용 폴리실리콘막에 가해지는 물리적 화학적 손상을 제1 산화막 및 제2 산화막의 형성으로 인해 방지할 수 있어, 소자의 플로팅 게이트 전극과 ONO막질의 접착 특성 악화를 방지하게 되는 효과가 있다. As described above, according to the present invention, physical and chemical damage to the polysilicon film for the floating gate electrode during the removal process of the spacer and the nitride film can be prevented due to the formation of the first oxide film and the second oxide film. There is an effect of preventing the deterioration of the adhesion characteristics of the floating gate electrode and the ONO film quality.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.Although the present invention has been described in detail only with respect to specific embodiments, it is apparent to those skilled in the art that modifications or changes can be made within the scope of the technical idea of the present invention, and such modifications or changes belong to the claims of the present invention. something to do.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040008032A KR100590395B1 (en) | 2004-02-06 | 2004-02-06 | Method of forming a gate electrode in a flash memory devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040008032A KR100590395B1 (en) | 2004-02-06 | 2004-02-06 | Method of forming a gate electrode in a flash memory devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050079544A KR20050079544A (en) | 2005-08-10 |
| KR100590395B1 true KR100590395B1 (en) | 2006-06-15 |
Family
ID=37266463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040008032A KR100590395B1 (en) | 2004-02-06 | 2004-02-06 | Method of forming a gate electrode in a flash memory devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100590395B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100948065B1 (en) * | 2007-12-24 | 2010-03-16 | 주식회사 하이닉스반도체 | Method for fabricating non-volatile random access memory |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010060552A (en) * | 1999-12-27 | 2001-07-07 | 박종섭 | Method of manufacturing a flash memory device |
| KR20050002086A (en) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | Method of manufacturing flash memory device |
-
2004
- 2004-02-06 KR KR1020040008032A patent/KR100590395B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010060552A (en) * | 1999-12-27 | 2001-07-07 | 박종섭 | Method of manufacturing a flash memory device |
| KR20050002086A (en) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | Method of manufacturing flash memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050079544A (en) | 2005-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100874433B1 (en) | Method for forming pattern in semiconductor device | |
| US7265013B2 (en) | Sidewall image transfer (SIT) technologies | |
| KR100268894B1 (en) | Method for forming of flash memory device | |
| KR101205066B1 (en) | Method for isolation in semiconductor device | |
| KR100507703B1 (en) | Method of manufacturing in a flash memory devices | |
| US7883950B2 (en) | Semiconductor device having reduced polysilicon pattern width and method of manufacturing the same | |
| KR100590395B1 (en) | Method of forming a gate electrode in a flash memory devices | |
| KR20070113604A (en) | Method for forming micro pattern of semiconductor device | |
| JPH10233392A (en) | Manufacture of semiconductor device | |
| JP4391354B2 (en) | Method of forming flash memory using sidewall method | |
| KR100719168B1 (en) | Method for manufacturing semiconductor device using amorphous carbon | |
| KR100832015B1 (en) | Method for forming contact hole in semiconductor device | |
| KR20080074486A (en) | Method of forming an isolation layer in semiconductor device | |
| JP2000100927A (en) | Manufacture of semiconductor element having trench element isolating region | |
| KR100639467B1 (en) | Method for forming STI in flash memory device | |
| KR100997789B1 (en) | Method of manufacturing semiconductor device | |
| KR20090122673A (en) | Method for manufacturing semiconductor device | |
| KR100598982B1 (en) | manufacturing method for capacitor in semiconductor device | |
| KR20050058637A (en) | Method for fabricating semiconductor device having salicide | |
| KR100987867B1 (en) | Method of manufacturing a flash memory device | |
| KR100472858B1 (en) | Method of manufacturing a semiconductor device | |
| KR101150756B1 (en) | method for manufacturing semiconductor device | |
| KR100745967B1 (en) | Method of manufacturing semiconductor device | |
| JP2008016852A (en) | Manufacturing method for flash memory element | |
| KR100465837B1 (en) | Method for fabricating capacitor with ruthenium bottom electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |