KR100948065B1 - Method for fabricating non-volatile random access memory - Google Patents
Method for fabricating non-volatile random access memory Download PDFInfo
- Publication number
- KR100948065B1 KR100948065B1 KR1020070136704A KR20070136704A KR100948065B1 KR 100948065 B1 KR100948065 B1 KR 100948065B1 KR 1020070136704 A KR1020070136704 A KR 1020070136704A KR 20070136704 A KR20070136704 A KR 20070136704A KR 100948065 B1 KR100948065 B1 KR 100948065B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- pattern
- etching
- hard mask
- amorphous carbon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 54
- 125000006850 spacer group Chemical group 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 229920005591 polysilicon Polymers 0.000 claims abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 150000004767 nitrides Chemical class 0.000 claims description 7
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 3
- XQMTUIZTZJXUFM-UHFFFAOYSA-N tetraethoxy silicate Chemical compound CCOO[Si](OOCC)(OOCC)OOCC XQMTUIZTZJXUFM-UHFFFAOYSA-N 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 150000001721 carbon Chemical class 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 SPT 공정에 적용되는 스페이서를 완전히 제거하여, 감광막패터닝시 감광막의 스컴을 방지할 수 있고, 안정된 하드마스크를 형성할 수 있으며, 공정 단가를 낮출 수 있는 비휘발성 메모리 소자의 제조방법을 제공하기 위한 것으로, 본 발명은 메모리 셀 영역과 선택 트랜지스터 영역이 구비된 도전막 상에 폴리실리콘막 및 하드마스크산화막을 형성하는 단계; 상기 메모리 셀 영역의 상기 하드마스크산화막 상에 스페이서패턴을 형성하는 단계; 상기 스페이서패턴을 식각배리어로 상기 하드마스크산화막을 식각하는 단계; 상기 스페이서패턴을 제거하는 단계; 상기 선택 트랜지스터 영역의 상기 폴리실리콘막 상에 감광막패턴을 형성하는 단계; 상기 하드마스크산화막 및 감광막패턴을 식각배리어로 상기 폴리실리콘막을 식각하는 단계; 상기 식각된 폴리실리콘을 식각배리어로 상기 도전막을 식각하는 단계를 포함하여, 도전막을 식각하기 위한 마스크패턴에 비정질카본막을 한번만 사용함으로써 공정단가를 낮추고, 인산에 녹지 않는 폴리실리콘막을 형성함으로써 스페이서패턴을 완전히 제거하여, 감광막의 스컴을 방지하고 이에 따른 패턴 간의 브릿지를 방지할 수 있는 효과가 있다.The present invention provides a method for manufacturing a nonvolatile memory device capable of completely removing a spacer applied to an SPT process to prevent scum of the photoresist film during patterning, to form a stable hard mask, and to reduce process cost. The present invention is to provide a polysilicon film and a hard mask oxide film on a conductive film having a memory cell region and a selection transistor region; Forming a spacer pattern on the hard mask oxide layer in the memory cell region; Etching the hard mask oxide layer using the spacer pattern as an etching barrier; Removing the spacer pattern; Forming a photoresist pattern on the polysilicon film in the selection transistor region; Etching the polysilicon film using the hard mask oxide film and the photoresist pattern as an etching barrier; Etching the conductive film using the etched polysilicon as an etching barrier, thereby lowering the process cost by using an amorphous carbon film only once in the mask pattern for etching the conductive film, and forming a polysilicon film insoluble in phosphoric acid to form a spacer pattern. By removing it completely, there is an effect of preventing scum of the photosensitive film and thus preventing bridges between patterns.
폴리실리콘, 감광막, 스컴 Polysilicon, photoresist, scum
Description
본 발명은 메모리 소자 제조기술에 관한 것으로, 특히 SPT(Spacer Patterning Technology) 공정을 이용한 비휘발성 메모리 소자의 제조방법에 관한 것이다.BACKGROUND OF THE
일반적으로, 정보 통신 분야에서 데이터 메모리 소자인 반도체 메모리 소자는 휘발성 메모리 소자(volatile memory device)와 비휘발성 메모리 소자(non-volatile memory device)로 분류된다. 먼저, 휘발성 메모리 소자는 전원을 끊으면 기억하고 있던 데이터(data)가 없어지는 특성을 갖는 메모리 소자로 RAM(Random Access Memory) 등이 있다. 이에 반해, 비휘발성 메모리 소자는 전원을 끊어도 기억하고 있는 데이터를 잃지 않는 특성을 갖는 메모리 소자로 ROM(Read Only Memory) 등이 있다. In general, semiconductor memory devices which are data memory devices in the information and communication field are classified into volatile memory devices and non-volatile memory devices. First, a volatile memory device is a memory device having a characteristic that data stored therein is lost when a power supply is cut off, such as RAM (Random Access Memory). On the other hand, nonvolatile memory devices include ROM (Read Only Memory) and the like that have a characteristic of not losing data stored even when the power supply is turned off.
비휘발성 메모리 소자는 메모리 셀과 선택 트랜지스터로 구성된다. 메모리 셀과 선택 트랜지스터의 경우 서로 다른 선폭을 갖고 있으며, 따라서 각각의 패터닝이 필요하다. 소자의 고집적화에 따라 메모리 셀 및 선택 트랜지스터 역시 선폭이 좁아지고 있으며, 특히 좁은 선폭을 갖는 메모리 셀의 경우 감광막패턴으로는 패터닝하기가 어려워 스페이서를 이용한 SPT(Spacer Patterning Technology) 공정을 이용하여 패터닝하고 있다.The nonvolatile memory device is composed of a memory cell and a selection transistor. Memory cells and select transistors have different line widths, and therefore, each patterning is required. Due to the high integration of devices, memory cells and select transistors also have narrow line widths, and in particular, memory cells having narrow line widths are difficult to pattern with photoresist patterns, and are patterned using a spacer patterning technology (SPT) process using spacers. .
도 1a 및 도 1b는 종래 기술에 따른 SPT 공정을 설명하기 위한 공정 단면도이다.1A and 1B are cross-sectional views illustrating a SPT process according to the prior art.
도 1a에 도시된 바와 같이, 도전막(11) 상에 하드마스크층(12)을 형성한다. 하드마스크층(12)은 도전막(11)을 식각하기 위한 것으로, 제1실리콘산화질화막, TEOS, 비정질카본막 및 제2실리콘산화질화막의 적층구조로 형성하거나, 실리콘산화질화막, 제1TEOS, 비정질카본막 및 제2TEOS의 적층구조로 형성할 수 있다.As shown in FIG. 1A, a
이어서, 하드마스크층(12) 상에 하드마스크산화막(13)을 형성하고, 하드마스크산화막(13) 상에 스페이서패턴(14)을 형성한 후, 스페이서패턴(14)을 식각배리어로 하드마스크산화막(13)을 식각한다. 스페이서패턴(14)을 형성하기 위해 먼저 하드마스크산화막(13) 상에 비정질카본막을 형성하고, 비정질카본막 상에 감광막패턴을 형성한 후, 비정질카본막을 식각하여 비정질카본패턴을 형성한다. 그리고, 비정질카본패턴을 포함하는 전체 구조 상에 질화막을 형성한 후, 전면식각을 실시하여 비정질카본패턴의 측벽에 질화막을 잔류시켜 스페이서패턴(14)을 형성하고, 비정질카본패턴을 제거한다.Subsequently, the hard
도 1b에 도시된 바와 같이, 스페이서패턴(14)을 제거하고, 하드마스크층(12) 상에 선택 트랜지스터 영역을 정의하는 감광막패턴(15)을 형성한다. 감광막패턴(15)을 형성하기 위해, 하드마스크산화막(13)을 포함하는 전체 구조 상에 감광막을 코팅하고 노광 및 현상으로 선택 트랜지스터 영역이 정의되도록 패터닝할 수 있다.As shown in FIG. 1B, the
위와 같이, 종래 기술은 하드마스크층(12)을 제1실리콘산화질화막, TEOS, 비정질카본막 및 제2실리콘산화질화막의 적층구조로 형성하거나, 실리콘산화질화막, 제1TEOS, 비정질카본막 및 제2TEOS의 적층구조로 형성하고, 스페이서패턴(14)으로 하드마스크산화막(13)을 식각한 후, 선택 트랜지스터를 위한 감광막패턴(15)을 형성하고 있다.As described above, the prior art forms the
그러나, 종래 기술은 스페이서패턴(14)이 완전히 제거되지 않아 감광막패턴(15) 형성시 스컴(Scum, 100)이 발생하는 문제점이 있다. 이는 질화막질의 스페이서패턴(14)은 인산으로 제거하는데, 이때 하드마스크층(12)에 포함된 실리콘산화질화막이 인산에 녹아서, 스페이서패턴(14)을 완벽하게 제거하지 못하기 때문이다. 따라서, 후속 패터닝 공정을 진행하는 경우 스컴에 의해 완전한 패터닝이 이루어지지 못해 패턴 간에 브릿지(Bridge)가 발생하는 문제점이 있다.However, the prior art has a problem in that the
또한, 실리콘산화질화막 대신 제2TEOS를 사용하는 경우, 비정질카본막과 제2TEOS의 접착력이 나빠서 서로간의 리프팅이 발생하기 때문에 적용하기 어렵다. In addition, when the second TEOS is used instead of the silicon oxynitride film, the adhesion between the amorphous carbon film and the second TEOS is poor, and thus it is difficult to apply the lifting.
더욱이, 단가가 높은 비정질카본막이 공정에 2회 사용됨으로써 제조단가가 높아지는 문제점이 있다.Furthermore, there is a problem that the manufacturing cost increases because the amorphous carbon film having a high unit cost is used twice in the process.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, SPT 공정에 적용되는 스페이서를 완전히 제거할 수 있는 비휘발성 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a method of manufacturing a nonvolatile memory device capable of completely removing a spacer applied to an SPT process.
또 다른 목적으로는, 감광막패터닝시 감광막의 스컴을 방지할 수 있는 비휘발성 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.Another object of the present invention is to provide a method of manufacturing a nonvolatile memory device capable of preventing scum of a photoresist film during photoresist patterning.
또 다른 목적으로는, 공정 단가를 낮출 수 있는 비휘발성 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.Another object of the present invention is to provide a method of manufacturing a nonvolatile memory device capable of reducing the process cost.
또 다른 목적으로는, 도전막을 식각하기 위한 하드마스크 형성시 안정된 하드마스크를 형성할 수 있는 비휘발성 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.Another object of the present invention is to provide a method of manufacturing a nonvolatile memory device capable of forming a stable hard mask when forming a hard mask for etching a conductive film.
상기 목적을 달성하기 위한 본 발명의 비휘발성 메모리 소자의 제조방법은 메모리 셀 영역과 선택 트랜지스터 영역이 구비된 도전막 상에 폴리실리콘막 및 하드마스크산화막을 형성하는 단계; 상기 메모리 셀 영역의 상기 하드마스크산화막 상에 스페이서패턴을 형성하는 단계; 상기 스페이서패턴을 식각배리어로 상기 하드마스크산화막을 식각하는 단계; 상기 스페이서패턴을 제거하는 단계; 상기 선택 트랜지스터 영역의 상기 폴리실리콘막 상에 감광막패턴을 형성하는 단계; 상기 하드마스크산화막 및 감광막패턴을 식각배리어로 상기 폴리실리콘막을 식각하는 단계; 상기 식각된 폴리실리콘을 식각배리어로 상기 도전막을 식각하는 단계를 포함하는 것을 특징으로 한다.A method of manufacturing a nonvolatile memory device of the present invention for achieving the above object comprises the steps of forming a polysilicon film and a hard mask oxide film on a conductive film having a memory cell region and a selection transistor region; Forming a spacer pattern on the hard mask oxide layer in the memory cell region; Etching the hard mask oxide layer using the spacer pattern as an etching barrier; Removing the spacer pattern; Forming a photoresist pattern on the polysilicon film in the selection transistor region; Etching the polysilicon film using the hard mask oxide film and the photoresist pattern as an etching barrier; And etching the conductive layer using the etched polysilicon as an etching barrier.
특히, 상기 스페이서패턴을 형성하는 단계는, 상기 하드마스크산화막 상에 비정질카본패턴을 형성하는 단계; 상기 비정질카본패턴을 포함하는 전체구조 상에 절연막을 형성하는 단계; 상기 절연막을 식각하여 상기 비정질카본패턴의 측벽에 잔류하는 스페이서패턴을 형성하는 단계; 상기 비정질카본패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.In particular, the forming of the spacer pattern may include forming an amorphous carbon pattern on the hard mask oxide film; Forming an insulating film on the entire structure including the amorphous carbon pattern; Etching the insulating layer to form a spacer pattern remaining on sidewalls of the amorphous carbon pattern; It characterized in that it comprises the step of removing the amorphous carbon pattern.
또한, 절연막은 질화막이고, 스페이서패턴을 제거하는 단계는, 인산(H2PO4)을 사용하여 진행하는 것을 특징으로 한다.The insulating film may be a nitride film, and the removing of the spacer pattern may be performed using phosphoric acid (H 2 PO 4 ).
또한, 스페이서패턴의 선폭은 상기 비정질카본패턴의 선폭과 동일한 것을 특징으로 한다.In addition, the line width of the spacer pattern is the same as the line width of the amorphous carbon pattern.
또한, 도전막과 폴리실리콘막 사이에, 실리콘산화질화막 및 TEOS(Tetra Ethyle Ortho Silicate)산화막을 더 포함하고, 상기 도전막을 식각하는 단계에서, 상기 도전막을 식각하기 전에 상기 실리콘산화질화막 및 TEOS(Tetra Ethyle Ortho Silicate)산화막을 식각하는 단계를 더 포함하는 것을 특징으로 한다.In addition, a silicon oxynitride layer and a TEOS (Tetra Ethyle Ortho Silicate) oxide layer may be further included between the conductive layer and the polysilicon layer, and in the etching of the conductive layer, the silicon oxynitride layer and TEOS (Tetra) are etched before etching the conductive layer. Ethyle Ortho Silicate) is characterized in that it further comprises the step of etching the oxide film.
또한, 비정질카본패턴을 제거하는 단계는, 산소플라즈마를 사용하여 진행하고, 비정질카본패턴을 제거하는 단계와 상기 하드마스크산화막을 식각하는 단계는 인시튜(In-Situ)로 진행하는 것을 특징으로 한다.The removing of the amorphous carbon pattern may be performed using oxygen plasma, and the removing of the amorphous carbon pattern and the etching of the hard mask oxide layer may be performed in-situ. .
상술한 본 발명의 비휘발성 메모리 소자의 제조방법은 도전막을 식각하기 위한 마스크패턴에 비정질카본막을 한번만 사용함으로써 공정단가를 낮출 수 있는 효과가 있다. The manufacturing method of the nonvolatile memory device of the present invention described above has the effect of lowering the process cost by using the amorphous carbon film only once in the mask pattern for etching the conductive film.
또한, 실리콘산화질화막 대신에 인산에 녹지 않는 폴리실리콘막을 형성함으로써 스페이서패턴을 완전히 제거할 수 있는 효과가 있다. 따라서, 감광막의 스컴을 방지하고 이에 따른 패턴 간의 브릿지를 방지할 수 있는 효과가 있다.In addition, by forming a polysilicon film that is insoluble in phosphoric acid instead of the silicon oxynitride film, there is an effect that the spacer pattern can be completely removed. Therefore, there is an effect that can prevent the scum of the photosensitive film and thereby prevent the bridge between the patterns.
또한, 비정질카본 및 실리콘산화질화막의 적층구조 또는 비정질카본 및 TEOS산화막의 적층구조를 폴리실리콘막으로 대체함으로써 안정된 마스크층을 형성할 수 있는 효과가 있다.In addition, there is an effect that a stable mask layer can be formed by replacing the laminated structure of the amorphous carbon and the silicon oxynitride film or the laminated structure of the amorphous carbon and the TEOS oxide film with a polysilicon film.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .
도 2a 내지도 2g는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조방법을 설명하기 위한 공정 단면도이다.2A to 2G are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with an embodiment of the present invention.
도 2a에 도시된 바와 같이, 메모리 셀 영역과 선택 트랜지스터 영역이 구비된 도전막(21)을 형성한다. 도전막(21)은 비휘발성 메모리 소자의 메모리 셀(Memory Cell) 및 선택 트랜지스터를 형성하기 위한 것으로, 텅스텐 또는 텅스텐 실리사이드로 형성할 수 있다.As shown in FIG. 2A, a
이어서, 도전막(21) 상에 실리콘산화질화막(22) 및 TEOS(Tetra Ethyle Ortho Silicate)산화막(23)을 적층한다. Subsequently, a
이어서, TEOS산화막(23) 상에 폴리실리콘막(24)을 형성한다. 폴리실리콘막(24)은 TEOS산화막(23)을 식각하기 위한 것이다. 이때, TEOS산화막(23) 상에 통상 사용되는 비정질카본 및 실리콘산화질화막의 적층구조 또는 비정질카본 및 TEOS산화막의 적층구조 대신에 폴리실리콘막(24)을 형성함으로써 안정된 마스크층을 형성할 수 있다. 즉, 비정질카본 및 실리콘산화질화막의 적층구조의 경우 후속 스페이서패턴 제거시 인산에 실리콘산화질화막이 녹아서 스페이서패턴의 충분한 제거가 어렵고, 비정질카본 및 TEOS산화막의 적층구조의 경우 접착력이 나빠서 리프팅이 발생하는 것을 방지할 수 있기 때문에 안정된 마스크층을 형성할 수 있다.Next, a
또한, 비정질카본 및 실리콘산화질화막의 적층구조 또는 비정질카본 및 TEOS산화막의 적층구조를 사용하는 경우 후속 적용되는 비정질카본패턴까지 총 2번의 비정질카본 공정이 적용되지만, 폴리실리콘막(24)을 적용하는 경우 1번의 비정질카본 공정만이 적용되기 때문에 공정 단가를 감소시킬 수 있다.In addition, when the amorphous carbon and silicon oxynitride layered structure or the amorphous carbon and TEOS oxide layered structure are used, a total of two amorphous carbon processes are applied up to the subsequent amorphous carbon pattern, but the
이어서, 폴리실리콘막(24) 상에 하드마스크산화막(25)을 형성한다.Next, a hard
이어서, 메모리 셀 영역의 하드마스크산화막(25) 상에 비정질카본패턴(26) 및 제1감광막패턴(27)을 형성한다. 비정질카본패턴(26)은 하드마스크산화막(25) 상에 비정질카본막을 형성하고, 비정질카본막 상에 감광막을 코팅한 후 노광 및 현상으로 패터닝하여 제1감광막패턴(27)을 형성하고, 제1감광막패턴(27)을 식각배리어 로 식각하여 형성할 수 있다. 비정질카본패턴(26)은 SPT(Spacer Patterning Technology) 공정에서 스페이서패턴을 형성하기 위한 것으로, 비정질카본패턴(26) 간의 간격이 넓기 때문에 감광막으로 충분한 패터닝이 가능하다.Subsequently, an
도 2b에 도시된 바와 같이, 제1감광막패턴(27)을 제거한다.As shown in FIG. 2B, the first
이어서, 비정질카본패턴(26)의 측벽에 스페이서패턴(28)을 형성한다. 스페이서패턴(28)은 비정질카본패턴(26)을 포함하는 전체 구조 상에 절연막을 형성하고, 전면식각으로 비정질카본패턴(26)의 측벽에만 절연막이 잔류하도록 식각하여 형성할 수 있으며, 스페이서패턴(28)에 의해 메모리 셀의 선폭이 정의된다.Subsequently, a
이때, 절연막은 질화막일 수 있으며, 스페이서패턴(28)의 선폭은 비정질카본패턴(26)의 선폭과 동일할 수 있다. 즉, 비정질카본패턴(26)의 선폭(W1), 스페이서패턴(28)의 선폭(W2) 및 스페이서패턴(28) 사이의 공간폭(W3)이 동일할 수 있다. In this case, the insulating film may be a nitride film, and the line width of the
도 2c에 도시된 바와 같이, 비정질카본패턴(26)을 제거한다. 비정질카본패턴(26)은 산소플라즈마를 사용하여 제거할 수 있다. 비정질카본패턴(26)을 제거함으로써 하드마스크산화막(25) 상에는 스페이서패턴(28)만 잔류한다.As shown in FIG. 2C, the
이어서, 스페이서패턴(28)을 식각배리어로 하드마스크산화막(25)을 식각하여 하드마스크산화막패턴(25A)을 형성한다. 특히, 하드마스크산화막(25)의 식각은 비정질카본패턴(26)의 제거와 인시튜(In-Situ)로 진행할 수 있다.Subsequently, the hard
도 2d에 도시된 바와 같이, 스페이서패턴(28)을 제거한다. 스페이서패턴(28)이 질화막인 경우 인산(H2PO4)으로 제거할 수 있으며, 이때 하부층에 폴리실리콘 막(24)이 존재하기 때문에 하부층의 손실없이 스페이서패턴(28)을 모두 제거할 수 있다.As shown in FIG. 2D, the
이어서, 선택 트랜지스터 영역의 폴리실리콘막(24) 상에 제2감광막패턴(29)을 형성한다. 제2감광막패턴(29)은 선택 트랜지스터의 선폭을을 정의하기 위한 것으로, 하드마스크산화막패턴(25A)을 포함하는 전체 구조 상에 감광막을 코팅하고 노광 및 현상으로 선택 트랜지스터 영역에 선택 트랜지스터의 선폭이 정의되도록 패터닝하여 형성할 수 있다. 제2감광막패턴(29)의 형성시 스페이서패턴(28)이 모두 제거되고 하드마스크산화막패턴(25A)만 잔류하기 때문에 스컴(Scum)없이 패터닝이 가능하다. 즉, 스페이서패턴(28)이 잔류하게 되면 미세패턴 및 스페이서패턴(28)의 높이에 의한 종횡비 증가로 노광시 빛이 부족하여 제거되지 못하고 잔류하게 되나, 하드마스크산화막패턴(25A)만 잔류하는 경우 충분한 노광마진이 확보되어 스컴의 발생을 방지할 수 있다.Subsequently, a second
도 2e에 도시된 바와 같이, 하드마스크산화막패턴(25A) 및 제2감광막패턴(29)을 식각배리어로 폴리실리콘막(24)을 식각한다. As illustrated in FIG. 2E, the
따라서, 하드마스크산화막패턴(25A)을 식각배리어로 식각된 부분은 메모리 셀을 위한 제1폴리실리콘패턴(24A)이 형성되고, 제2감광막패턴(29)을 식각배리어로 식각된 부분은 선택 트랜지스터를 위한 제2폴리실리콘패턴(24B)이 형성된다.Accordingly, a portion of the hard mask
이어서, 제2감광막패턴(29)을 제거한다. 제2감광막패턴(29)의 제거는 건식식각으로 제거할 수 있고, 건식식각은 산소스트립으로 진행할 수 있다. 이어서, 세정공정을 진행할 수 있다.Next, the second
도 2f에 도시된 바와 같이, 제1 및 제2폴리실리콘패턴(24A, 24B)을 식각배리어로 TEOS산화막(23) 및 실리콘산화질화막(22)을 식각하여 제1 및 제2TEOS산화막패턴(23A, 23B)과 제1 및 제2실리콘산화질화막패턴(22A, 22B)을 형성한다.As shown in FIG. 2F, the
제1 및 제2폴리실리콘패턴(24, 24B)과 마찬가지로 제1TEOS산화막패턴(23A) 및 제1실리콘산화질화막패턴(22A)은 메모리 셀의 선폭을 정의하고 있고, 제2TEOS산화막패턴(23B) 및 제2실리콘산화질화막패턴(22B)은 선택 트랜지스터의 선폭을 정의하고 있다.Like the first and
TEOS산화막(23) 및 실리콘산화질화막(22)의 식각이 완료되는 시점에서 하드마스크산화막패턴(25A)은 모두 제거될 수 있다.When the etching of the
도 2g에 도시된 바와 같이, 도전막(31)을 식각하여 메모리 셀 영역 및 선택 트랜지스터 영역에 메모리 셀(21A) 및 선택 트랜지스터(21B)를 형성한다. 특히, 본 발명에서는 메모리 셀(21A) 및 선택 트랜지스터(21B)를 형성하기 위한 텅스텐전극만 잔류하고 있으나, 실리콘산화질화막(22) 및 TEOS산화막(23)의 적층구조가 텅스텐전극 상에 잔류할 수 있다.As shown in FIG. 2G, the conductive film 31 is etched to form the
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
도 1a 및 도 1b는 종래 기술에 따른 SPT 공정을 설명하기 위한 공정 단면도,Figure 1a and 1b is a cross-sectional view for explaining the SPT process according to the prior art,
도 2a 내지도 2g는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조방법을 설명하기 위한 공정 단면도.2A to 2G are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
21 : 도전막 22 : 실리콘산화질화막21
23 : TEOS산화막 24 : 폴리실리콘막23
25 : 하드마스크산화막 26 : 비정질카본패턴25 hard
27 : 제1감광막패턴 28 : 스페이서패턴27: first photosensitive film pattern 28: spacer pattern
29 : 제2감광막패턴29: second photosensitive film pattern
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070136704A KR100948065B1 (en) | 2007-12-24 | 2007-12-24 | Method for fabricating non-volatile random access memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070136704A KR100948065B1 (en) | 2007-12-24 | 2007-12-24 | Method for fabricating non-volatile random access memory |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090068901A KR20090068901A (en) | 2009-06-29 |
KR100948065B1 true KR100948065B1 (en) | 2010-03-16 |
Family
ID=40996228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070136704A KR100948065B1 (en) | 2007-12-24 | 2007-12-24 | Method for fabricating non-volatile random access memory |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100948065B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101867503B1 (en) * | 2010-11-19 | 2018-06-15 | 에스케이하이닉스 주식회사 | Method of forming fine pattern for semiconductor device |
CN110854123B (en) * | 2019-10-21 | 2021-03-26 | 长江存储科技有限责任公司 | Preparation method of three-dimensional memory |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030002382A (en) * | 2001-06-29 | 2003-01-09 | 삼성전자 주식회사 | Method of forming the gate electrode in semiconductor device and Method of manufacturing the non-volatile memory device comprising the same |
KR20050079544A (en) * | 2004-02-06 | 2005-08-10 | 주식회사 하이닉스반도체 | Method of forming a gate electrode in a flash memory devices |
KR20070064759A (en) * | 2005-12-19 | 2007-06-22 | 삼성전자주식회사 | Method of manufacturing a non-volatile semiconductor device |
KR20070099176A (en) * | 2006-04-03 | 2007-10-09 | 주식회사 하이닉스반도체 | Method for fabricating flash memory device |
-
2007
- 2007-12-24 KR KR1020070136704A patent/KR100948065B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030002382A (en) * | 2001-06-29 | 2003-01-09 | 삼성전자 주식회사 | Method of forming the gate electrode in semiconductor device and Method of manufacturing the non-volatile memory device comprising the same |
KR20050079544A (en) * | 2004-02-06 | 2005-08-10 | 주식회사 하이닉스반도체 | Method of forming a gate electrode in a flash memory devices |
KR20070064759A (en) * | 2005-12-19 | 2007-06-22 | 삼성전자주식회사 | Method of manufacturing a non-volatile semiconductor device |
KR20070099176A (en) * | 2006-04-03 | 2007-10-09 | 주식회사 하이닉스반도체 | Method for fabricating flash memory device |
Also Published As
Publication number | Publication date |
---|---|
KR20090068901A (en) | 2009-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7994056B2 (en) | Method for forming pattern in semiconductor device | |
US8835314B2 (en) | Method for fabricating semiconductor memory device | |
KR100953049B1 (en) | Flash memory device and manufacturing method thereof | |
JP4664132B2 (en) | Method for manufacturing flash memory device | |
KR100192521B1 (en) | Method of manufacturing semiconductor device | |
US20060205158A1 (en) | Method of forming floating gate electrode in flash memory device | |
KR100948065B1 (en) | Method for fabricating non-volatile random access memory | |
JP2005197708A (en) | Method for manufacturing split gate flash memory device | |
KR20060134596A (en) | Method for manufacturing semiconductor device | |
KR20080089029A (en) | Method for forming contact hole in semiconductor device | |
KR101053987B1 (en) | How to Form a Flash Device | |
KR100732272B1 (en) | Method for fabricating semiconductor device | |
KR100941861B1 (en) | Patterning method of semiconductor device | |
KR100635193B1 (en) | Method of manufacturing and erasing a flash memory device | |
KR100997435B1 (en) | Method for manufacturing semiconductor device with saddle type transistor | |
KR100323717B1 (en) | Method for manufacturing of semiconductor device | |
KR100997301B1 (en) | Method for manufacturing semiconductor device | |
KR20050031299A (en) | Method for manufacturing control gate of the flash memory device | |
KR100609130B1 (en) | Method for fabricating meel device | |
KR100859222B1 (en) | Method of manufacturing a semiconductor device | |
KR100592771B1 (en) | Method for fabricating epprom device | |
KR20060072962A (en) | Method of manufacturing semiconductor device | |
KR20080038917A (en) | Method of manufacturing a flash memory device | |
KR20060074138A (en) | Method for manufacturing semiconductor device | |
KR20050033697A (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |