KR100832015B1 - Method for forming contact hole in semiconductor device - Google Patents

Method for forming contact hole in semiconductor device Download PDF

Info

Publication number
KR100832015B1
KR100832015B1 KR1020050096117A KR20050096117A KR100832015B1 KR 100832015 B1 KR100832015 B1 KR 100832015B1 KR 1020050096117 A KR1020050096117 A KR 1020050096117A KR 20050096117 A KR20050096117 A KR 20050096117A KR 100832015 B1 KR100832015 B1 KR 100832015B1
Authority
KR
South Korea
Prior art keywords
film
forming
method
amorphous carbon
semiconductor device
Prior art date
Application number
KR1020050096117A
Other languages
Korean (ko)
Other versions
KR20070040596A (en
Inventor
이성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050096117A priority Critical patent/KR100832015B1/en
Priority claimed from TW95120888A external-priority patent/TWI322485B/en
Publication of KR20070040596A publication Critical patent/KR20070040596A/en
Application granted granted Critical
Publication of KR100832015B1 publication Critical patent/KR100832015B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

본 발명은 비정질 카본 하드마스크와 SiON막을 베리어로 하여 반도체 소자의 콘택홀 형성시 발생되는 공정 불량을 방지하는데 적합한 반도체 소자의 콘택홀 형성 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자의 콘택홀 형성 방법은 반도체 기판 상부에 도전 패턴을 형성하는 단계; The present invention contact the semiconductor device of the present invention as to provide a contact hole forming method of the appropriate semiconductor element to the film an amorphous carbon hardmask and SiON as a barrier to prevent processing defects generated during forming contact holes of a semiconductor device, it the method of forming the hole comprises forming a conductive pattern on a semiconductor substrate; 상기 도전 패턴을 포함하는 반도체 기판 전면에 스페이서막을 형성하는 단계; Forming a spacer film of the semiconductor substrate including the conductive pattern; 상기 스페이서막을 포함하는 결과물의 전면에 절연막을 형성하는 단계; Forming an insulating film on the entire surface of the resultant including the spacer film; 상기 스페이서막이 드러나는 타겟으로 상기 절연막을 평탄화하는 단계; Planarizing the insulating film by the spacer film is a target revealed; 상기 절연막의 소정 영역 상에 비정질 카본 및 산화막이 적층 형성된 마스크를 형성하는 단계; The method comprising the amorphous carbon and the oxide film form a stacked mask formed on a predetermined region of the insulating film; 상기 마스크를 사용하여 콘택홀 예정 지역의 상기 절연막을 식각하여 콘택홀을 형성하는 단계; A step of using said mask, etching the insulation film in the contact hole area will form the contact holes; 상기 스페이서막 및 콘택홀 형성시 발생한 폴리머를 식각하여 상기 콘택홀 아래의 반도체 기판을 노출시키는 단계를 포함하고, 이에 따라 본 발명은 비정질 카본 하드마스크 상에 산화막 하드마스크를 적용하여 비정질 카본과 SiON막을 자기 정렬 콘택 마스크로 사용하였을 때, 발생하는 리프팅 현상을 방지하는 효과를 얻을 수 있다. Etching the polymer generated during the formation of the spacer layer and the contact holes exposing the semiconductor substrate below the contact holes, and thus the present invention is applied to the oxide film hard mask on the amorphous carbon hard mask, the amorphous carbon and the SiON film when used as a self-aligned contact mask, it is possible to obtain the effect of preventing the lifting phenomenon occurring.
자기 정렬 콘택, 산화막 마스크, 폴리머 Self-aligned contact, an oxide film mask, polymers

Description

반도체 소자의 콘택홀 형성 방법{METHOD FOR FORMING CONTACT HOLE IN SEMICONDUCTOR DEVICE} The method of forming contact holes of a semiconductor device {METHOD FOR FORMING CONTACT HOLE IN SEMICONDUCTOR DEVICE}

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 콘택홀 형성 방법을 도시한 공정 단면도, Figure 1a to 1d are cross-sectional views showing a contact hole formed in a semiconductor device according to the prior art,

도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체 소자의 콘택홀 형성 방법을 도시한 공정 단면도. Figures 2a-2e are sectional views illustrating a method of forming contact holes of a semiconductor device according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 * Description of the Related Art

31 : 반도체 기판 32 : 게이트 전도막 31: Semiconductor substrate 32: gate conductive film

33 : 게이트 하드마스크 34 : 게이트 스페이서막 33: the gate hard mask 34: the gate spacer film

35 : 층간절연막 36 : 비정질 카본 35: interlayer insulating film 36: amorphous carbon

37 : 산화막 38 : SiON막 37: oxide film 38: SiON film

39 : 포토레지스트 패턴 40 : 콘택홀 39: photoresist pattern 40: contact hole

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 자기 정렬 콘택(Self Align Contact) 형성 방법에 관한 것이다. The present invention relates to that, in particular self-aligned contact in a semiconductor device (Self Align Contact) forming method of the semiconductor manufacturing technology.

반도체 소자의 집적도가 증대됨에 따라 하드마스크의 필요성이 증대되고 있다. There is a need of the hard mask is increased as the increase in the degree of integration of semiconductor devices. 일반적으로 하드마스크 물질로 폴리실리콘막, 텅스텐막, 질화막과 같은 도전성 또는 절연성의 물질막을 단독 또는 복수의 층으로 사용한다. In general, a polysilicon film as a hard mask material, a tungsten film, is used as a conductive material or film alone, or a plurality of layers of insulation, such as a nitride film.

그러나, 이러한 물질들은 그 증착 온도가 높기 때문에 피식각층에 대해 물성 변형을 유발하며, 노광 단계에서 하부층과의 오버랩을 위한 정렬(Alignment)시 하드마스크층의 간섭으로 인해 키 형성 공정을 반드시 필요로 한다. However, such materials are also cause property variations on the etching layer because of the high the evaporation temperature, because the exposure stage to the interference of the hard mask layer when alignment (Alignment) for overlapping with the lower layer a key step of forming a necessary . (이 때 키 오픈을 위한 마스크, 식각 공정이 필요함) (Requires a mask, etching processes for the keys when open)

이러한, 문제점을 개선하기 위하여 최근에 도입된 하드마스크용 물질로써 비정질 카본(amorphous Carbon; aC)을 사용한다. This, as the amorphous carbon material for the hard mask introduced recently in order to improve the problem; uses (amorphous Carbon aC). 한편, 비정질 카본은 단독으로 사용할 수 없기 때문에 그 상부에 비정질 카본을 식각하기 위한 하드마스크로서, 통상적으로 SiON막을 사용한다. On the other hand, the amorphous carbon is used as a hard mask for etching the amorphous carbon thereon because they can be used alone, typically SiON film.

한편, 비정질 카본은 증착 온도가 낮은 장점 뿐만 아니라, k 값이 낮아 포토 노광 공정시 키 오픈 공정을 필요로 하지 않는다. On the other hand, amorphous carbon, as well as a low deposition temperature benefits, and does not require a photo-exposure process when the process is open-key k value low. 이러한, 특성을 갖는 비정질 카본을 하드마스크로 사용함에 따라 100㎚ 이하급의 반도체 소자 공정 개발에 있어서, 일련의 연구가 활발하게 진행중에 있다. This, in the development process of the semiconductor device 100㎚ below grade in accordance with the use of the amorphous carbon having properties as a hard mask, a series of studies in progress actively.

일반적으로 비정질 카본을 하드마스크로 사용하여 깊은 콘택홀(Deep Contact Hole 형성 공정을 살펴보면, 반도체 기판 상부에 층간절연막을 증착한 후 층간절연막 상에 비정질 카본, SiON막 및 반사방지막을 차례로 증착하고 반사방지막 상에 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 식각 마스크로, 반사방지막 및 SiON막을 패터닝한 후, 패터닝한 반사방지막과 SiON막을 식각 마스크로 비정질 카본을 식각한다. In general a deep contact hole by using amorphous carbon as a hard mask as (Deep Contact Hole Looking at the forming process, the film was deposited an interlayer insulating film on the semiconductor substrate depositing an amorphous carbon, SiON film and the anti-reflection film on the interlayer insulating film, and then reflected after forming the photoresist patterns on, the photoresist pattern as an etching mask, the reflective film and the SiON film is patterned, and etching the amorphous carbon anti-reflective film by a patterned etch mask, and SiON film.

계속해서, 비정질 카본 마스크로 층간절연막을 선택적으로 식각하여 반도체 기판이 노출되는 콘택홀을 형성한다. Subsequently, by selectively etching the interlayer insulating film of an amorphous carbon mask to form a contact hole exposing the semiconductor substrate.

상기와 같은 공정을 진행하면 비정질 카본 하드마스크 상부의 SiON막과 유기 반사방지막이 층간절연막 식각 중에 제거 가능하다. Continuing the process, such as the SiON film and the reflection film of the organic upper amorphous carbon hardmask can be removed during the etching the interlayer insulating film.

이에 반하여, 얕은 깊이를 갖는(피식각층의 깊이가 5000Å 이하) 자기 정렬 콘택홀 식각 공정인 경우에는 식각 균일도 및 식각 마진 증대를 위해 도전층 상부의 하드마스크까지 만을 식각하는 터치 CMP(Chemical Mechanical Polishing; CMP)를 진행을 필요로 하는데, 이 경우에 있어서, 비정질 카본 하드마스크를 증착하고 일련의 자기 정렬 콘택 형성을 위한 식각 과정 중 잔류하는 SiON막이 공정 진행 단계 중에 남아 소자의 불량 현상을 유발하는 문제점이 있는데, 이를 도 1a 내지 도 1d를 통해 알아본다. On the other hand, it has a shallow depth when the self-aligned contact hole etching process (the depth of the etching layer below 5000Å), the touch of etching only to the conductive layer on the hard mask to increase etch uniformity and the etching margin CMP (Chemical Mechanical Polishing; is a problem that requires a forward CMP), in this case, the deposition of an amorphous carbon hardmask and SiON remaining during the etching process for a set of self-aligned contact formed film remains in the phase, the process leads to poor development of the device There, looks out through this FIG. 1a to 1d.

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 콘택홀 형성 방법을 도시한 공정 단면도이다. Figure 1a to 1d is a cross-sectional views showing a contact hole formed in a semiconductor device according to the prior art.

도 1a에 도시된 바와 같이, 반도체 기판(11) 상에 게이트 산화막(도시하지 않음), 게이트 전도막(12) 및 게이트 하드마스크(13)가 적층 형성된 다수의 게이트 패턴을 형성한다. As shown in Figure 1a, a gate oxide film on a semiconductor substrate 11 (not shown), the gate conductive film 12 and the gate hard mask 13 is formed a plurality of gate patterns formed laminate.

이어서, 게이트 패턴이 형성된 결과물의 표면을 따라 게이트 스페이서막(14)을 증착한다. Then, depositing a gate spacer film 14 along the surface of the resultant a gate pattern is formed.

계속해서, 게이트 패턴을 포함하는 전면에 층간절연막(15)을 증착하고, 게이트 하드마스크(13) 상의 게이트 스페이서막(14)이 노출되는 타겟으로 평탄화 식각한다. Subsequently, the entire surface including the gate pattern deposited an interlayer insulating film 15 and is flattened by etching the gate spacer layer targets 14 are exposed on the gate hard mask (13).

다음으로, 평탄화된 층간절연막(15) 상에 비정질 카본(16), SiON막(17), 반사방지막(18)을 차례로 증착한다. Next, in order to deposit the amorphous carbon (16), SiON film 17, the anti-reflection film (18) on the planarized interlayer insulating film 15. 이어서, 반사방지막(18) 상에 포토레지스트 패턴(19)을 형성하고, 포토레지스트 패턴(19)을 식각 마스크로 하여 반사방지막(18) 및 SiON막(17)을 식각한다. Then, the reflection film to form a photoresist pattern (19) on (18), with the photoresist pattern 19 as an etch mask to etch the anti-reflection film 18 and the SiON film 17.

도 1b에 도시된 바와 같이, 포토레지스트 패턴(19)을 스트립하고 반사방지막(18) 및 SiON막(17)을 마스크로 하여 비정질 카본(16)을 식각한다. As it is shown in Figure 1b, the strip the photo-resist pattern 19 and the anti-reflection film 18 and the SiON film 17 as a mask to etch the amorphous carbon (16). 한편, 식각 중 반사방지막(18)은 제거된다. On the other hand, the anti-reflection film 18 in the etching is removed.

한편, 이후의 공정에서부터 비정질 카본(16)은 식각된 비정질 카본 하드마스크(16a)라고 약칭한다. On the other hand, from the following process amorphous carbon 16 is abbreviated as the etching amorphous carbon hard mask (16a).

도 1c에 도시된 바와 같이, SiON막(17)과 식각된 비정질 카본 하드마스크(16a)를 마스크로 사용하여 층간절연막(15)을 식각하여 콘택홀(20)을 형성한다. As it is shown in Figure 1c, by using the SiON film 17 and the etched amorphous carbon hard mask (16a) as a mask, etching the interlayer insulating film 15 to form a contact hole 20. 이 때, 층간절연막을 식각하면서 콘택홀(20)의 내측벽에 폴리머(P)가 발생한다. At this time, there arises such that the polymer (P) on the inner wall of the contact hole 20, and etching the interlayer insulating film.

도 1d에 도시된 바와 같이, O 2 플라즈마를 실시하여 콘택홀(20) 내부에 형성된 폴리머(P)를 제거한다. As shown in Figure 1d, by performing the O 2 plasma to remove the polymer (P) formed in the contact holes 20. O 2 플라즈마를 실시함에 따라 폴리머(P)는 제거되지만, 비정질 카본 하드마스크(16a)도 손상되는 문제가 발생한다. As the conducting O 2 plasma polymer (P) is removed, but the amorphous carbon hard mask (16a) caused a problem that also damaged.

상술한 바와 같이, 비정질 카본과 SiON막이 적층된 마스크를 사용하여 층간절연막을 식각하여 콘택홀을 형성하는 과정에서 폴리머가 발생하고, 폴리머를 제거하기 위한 O 2 플라즈마 공정시 비정질 카본 하드마스크가 손상되어 후속 공정 진행이 어려운 문제(예컨대, 리프팅 현상)가 있다. As described above, by using the film is amorphous carbon and SiON layered mask are etched to the interlayer insulating film with the polymer occurs in the process of forming the contact hole, and, O 2 plasma damage the amorphous carbon hard mask during the process to remove the polymer it is difficult to proceed a subsequent process problems (e.g., a lifting phenomenon).

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 비정질 카본 하드마스크와 SiON막을 베리어로 하여 반도체 소자의 콘택홀 형성시 발생되는 공정 불량을 방지하는데 적합한 반도체 소자의 콘택홀 형성 방법을 제공하는데 그 목적이 있다. The present invention is a contact-hole forming method for a semiconductor device adapted to be proposed in order to solve the problems of the prior art, and an amorphous carbon hard mask and SiON barrier film preventing process defects generated during forming contact holes of a semiconductor device its purpose is to provide this.

상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자의 콘택홀 형성 방법은 반도체 기판 상부에 도전 패턴을 형성하는 단계; Characteristic contact hole forming method for a semiconductor device of the present invention for achieving the above object comprises the steps of forming a conductive pattern on a semiconductor substrate; 상기 도전 패턴을 포함하는 반도체 기판 전면에 스페이서막을 형성하는 단계; Forming a spacer film of the semiconductor substrate including the conductive pattern; 상기 스페이서막을 포함하는 결과물의 전면에 절연막을 형성하는 단계; Forming an insulating film on the entire surface of the resultant including the spacer film; 상기 스페이서막이 드러나는 타겟으로 상기 절연막을 평탄화하는 단계; Planarizing the insulating film by the spacer film is a target revealed; 상기 절연막의 소정 영역 상에 비정질 카본 및 산화막이 적층 형성된 마스크를 형성하는 단계; The method comprising the amorphous carbon and the oxide film form a stacked mask formed on a predetermined region of the insulating film; 상기 마스크를 사용하여 콘택홀 예정 지역의 상기 절연막을 식각하여 콘택홀을 형성하는 단계; A step of using said mask, etching the insulation film in the contact hole area will form the contact holes; 상기 스페이서막 및 콘택홀 형성시 발생한 폴리머를 식각하여 상기 콘택홀 아래의 반도체 기판을 노출시키는 단계를 포함한다. Etching the polymer generated during the formation of the spacer layer and the contact hole includes the step of exposing the semiconductor substrate below the contact holes.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. Hereinafter to be described in detail enough to easily carry out self technical features of the present invention one of ordinary skill in the art, with reference to the accompanying drawings, the preferred embodiment of the present invention will be described .

도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체 소자의 콘택홀 형성 방법을 도시한 공정 단면도이다. Figures 2a-2e are sectional views showing a method for forming contact holes of a semiconductor device according to an embodiment of the present invention.

도 2a에 도시된 바와 같이, 소자분리 공정을 진행한 반도체 기판(31) 상에 게이트 산화막(도시하지 않음), 게이트 전도막(32) 및 게이트 하드마스크(33)가 적층 형성된 다수의 게이트 패턴을 형성한다. As shown in Figure 2a, (not shown) the gate oxide film for element isolation process on a semiconductor substrate (31) proceeds, a plurality of gate pattern gate conductive film 32 and the gate hard mask 33 is formed laminate forms.

이어서, 게이트 패턴을 포함하는 반도체 기판(31) 전면에 게이트 스페이서막(34)을 증착한다. Then, the front semiconductor substrate 31 including the gate pattern depositing a gate spacer film 34.

계속해서, 게이트 스페이서막(34)을 증착한 결과물의 전면에 층간절연막(35)을 증착하고, 게이트 패턴 상의 게이트 스페이서막(34)이 노출되는 타겟으로 터치 CMP를 실시하여 평탄화 식각한다. Subsequently, the deposited interlayer insulating film 35 on the entire surface of the resultant deposit a gate spacer film 34 and the film gate spacers on the gate pattern (34) etch planarization by performing a CMP touch a target which is exposed.

도 2b에 도시된 바와 같이, 평탄화된 층간절연막(35) 상에 비정질 카본(36), 산화막 하드마스크(37) 및 반사방지막(38)을 차례로 형성하고, 반사방지막(38)의 소정 영역 상에 포토레지스트 패턴(39)을 형성한다. As shown in Figure 2b, in a predetermined region of an amorphous carbon (36), the oxide film hard mask 37 and the reflection film 38 on the flattened interlayer insulating film 35 in turn, and the anti-reflection film (38) to form a photoresist pattern (39).
비정질 카본(36)은 400∼2000Å의 두께로 형성할 수 있고, 산화막 하드마스크(37)는 HDP, PECVD 또는 ALD 방법으로 200∼1000Å의 두께로 형성할 수 있다. Amorphous carbon 36 may be formed to a thickness of 400~2000Å, oxide hard mask 37 may be formed to a thickness of 200~1000Å as HDP, ALD or PECVD method. 또한, 반사방지막(38)은 200∼1000Å의 두께로 SiON막 또는 SiN막으로 형성할 수 있다. In addition, the anti-reflection film 38 may be formed of a SiON film or a SiN film with a thickness of 200~1000Å.

도 2c에 도시된 바와 같이, 포토레지스트 패턴(39)을 식각 베리어로 반사방지막(38) 및 산화막 하드마스크(37)를 식각한 후, 포토레지스트 패턴(39)을 스트립한다. To strip the photoresist pattern anti-reflection film 38 and then etching the oxide film hard mask 37, the photoresist pattern 39 as an etching barrier (39) as shown in Figure 2c.

한편, 식각된 산화막 하드마스크(37a) 및 식각된 비정질 카본(36a)은 산화막 하드마스크(37a) 및 비정질 카본(36a)으로 약칭한다. On the other hand, the etched oxide hard mask (37a) and etching the amorphous carbon (36a) will be abbreviated as an oxide film hard mask (37a) and amorphous carbon (36a).

계속해서, 식각된 산화막 하드마스크(37a)와 반사방지막(38)을 사용하여 비정질 카본(36)을 식각하여 비정질 카본 하드마스크(36a)를 형성한다. Subsequently, using the etched oxide hard mask (37a) and the anti-reflection film 38 by etching the amorphous carbon (36) to form the amorphous carbon hard mask (36a). 식각시 반사방지막(38)은 모두 제거된다. When etching the anti-reflection film 38 are removed.

도 2d에 도시된 바와 같이, 산화막 하드마스크(37a)와 비정질 카본 하드마스크(36a)를 식각 마스크로 사용하여 게이트 패턴 사이의 층간절연막(35)을 자기 정렬 콘택 식각하여 반도체 기판(31) 상의 게이트 스페이서(34)가 드러나는 타겟으로 콘택홀(40)을 형성한다. As it is shown in Figure 2d, an oxide film gate on the hard mask (37a) and amorphous carbon hard mask (36a) of the interlayer insulating film 35 between the gate pattern is used as an etching mask, the semiconductor substrate 31 by a self-aligned contact etch to target the spacer 34 is revealed to form the contact hole 40. the

한편, 자기 정렬 콘택 공정시 콘택홀(40)의 측벽에 폴리머(P)가 다량의 폴리머가 발생한다. On the other hand, a large amount of the polymer such that the polymer (P) to the side wall of the self-aligned contact process, when the contact hole 40 occurs. 이어서 불소계 플라즈마를 사용하여 산화막 하드마스크(37a)를 제거한다. Then by using the fluorine-containing plasma to remove the oxide film hard mask (37a).

도 2e에 도시된 바와 같이, 자기 정렬 콘택 공정 중에 발생된 다량의 폴리머(P) 및 게이트 스페이서(34)를 선택적으로 식각하여 콘택홀 아래의 반도체 기판을 노출시킨다. As shown in Figure 2e, thereby selectively etching a large amount of the polymer (P) and the gate spacer 34 generated during the self-aligned contact process by exposing the semiconductor substrate below the contact holes.

폴리머 제거 및 게이트 스페이서 식각은 건식 식각 또는 습식 식각 진행한다. Polymer removal, and the gate spacer etch proceeds dry etching process or a wet etching.

상술한 바와 같이, 비정질 카본 하드마스크 상에 산화막 하드마스크를 적용하여 종래에 문제가 되었던 소자의 리프팅 현상 없이 후속 공정을 진행할 수 있다. As described above, the process can go to the subsequent step without lifting phenomenon of the device was a problem with the prior art by applying the oxide film hard mask on the amorphous carbon hard mask.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. Although the teachings of the present invention is specifically described in accordance with the preferred embodiment, the above-described embodiment is for a description thereof should be noted that not for the limitation. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. In addition, if an ordinary specialist in the art of the present invention will be understood by example various embodiments are possible within the scope of the technical idea of ​​the present invention.

상술한 본 발명은 비정질 카본 하드마스크 상에 산화막 하드마스크를 적용하여 비정질 카본과 SiON막을 자기 정렬 콘택 마스크로 사용하였을 때, 발생하는 리프팅 현상을 방지하는 효과를 얻을 수 있다. The above-described present invention can achieve the effect of preventing the lifting phenomenon in which when used by applying the oxide film hard mask on the amorphous carbon and amorphous carbon hard mask SiON film with a self-aligned contact mask, occurs.

Claims (10)

  1. 반도체 기판 상부에 도전 패턴을 형성하는 단계; Forming a conductive pattern on a semiconductor substrate;
    상기 도전 패턴을 포함하는 반도체 기판 전면에 스페이서막을 형성하는 단계; Forming a spacer film of the semiconductor substrate including the conductive pattern;
    상기 스페이서막을 포함하는 결과물의 전면에 절연막을 형성하는 단계; Forming an insulating film on the entire surface of the resultant including the spacer film;
    상기 스페이서막이 드러나는 타겟으로 상기 절연막을 평탄화하는 단계; Planarizing the insulating film by the spacer film is a target revealed;
    상기 절연막의 소정 영역 상에 비정질 카본 및 산화막이 적층 형성된 마스크를 형성하는 단계; The method comprising the amorphous carbon and the oxide film form a stacked mask formed on a predetermined region of the insulating film;
    상기 마스크를 사용하여 콘택홀 예정 지역의 상기 절연막을 식각하여 콘택홀을 형성하는 단계; A step of using said mask, etching the insulation film in the contact hole area will form the contact holes; And
    상기 스페이서막 및 콘택홀 형성시 발생한 폴리머를 식각하여 상기 콘택홀 아래의 반도체 기판을 노출시키는 단계 Exposing the semiconductor substrate below the contact holes by etching the polymer generated during the formation of the spacer layer and the contact hole,
    를 포함하는 반도체 소자의 콘택홀 형성 방법. The method of forming contact holes of a semiconductor device comprising a.
  2. 제 1 항에 있어서, According to claim 1,
    상기 절연막 소정 영역 상에 비정질 카본막 및 산화막이 적층 형성된 마스크를 형성하는 단계는, The method comprising the amorphous carbon film and the oxide film form a stacked mask is formed on the insulating layer a predetermined area,
    상기 절연막 상에 비정질 카본막, 산화막 및 반사방지막을 차례로 형성하는 단계; Forming an amorphous carbon film on the insulating film, the oxide film and in turn the anti-reflection film;
    상기 반사방지막의 소정 영역 상에 포토레지스트 패턴을 형성하는 단계; Forming a photoresist pattern on the predetermined area of ​​the reflection prevention film;
    상기 포토레지스트 패턴을 식각 베리어로 상기 반사방지막 및 상기 산화막을 식각하는 단계; Etching the anti-reflection film and the oxide film to the photoresist pattern as an etch barrier;
    상기 포토레지스트 패턴을 스트립하는 단계; The step of stripping the photoresist pattern;
    상기 반사방지막 및 산화막을 사용하여 상기 비정질 카본막을 식각하는 단계; Etching using the anti-reflection film and the oxide film of the amorphous carbon film; And
    상기 반사방지막을 제거하는 단계를 포함하는 반도체 소자의 콘택홀 형성 방법. The method of forming contact holes of a semiconductor device, comprising the step of removing the anti-reflection film.
  3. 제 1 항에 있어서, According to claim 1,
    상기 마스크를 사용하여 콘택홀 예정 지역의 상기 절연막을 식각하여 콘택홀을 형성하는 단계는, A step of using said mask, etching the insulation film in the expected contact hole region forming a contact hole is,
    상기 불소계 가스를 사용하여 상기 산화막을 제거하는 단계를 더 포함하는 반도체 소자의 콘택홀 형성 방법. The method of forming contact holes of a semiconductor device further comprising the step of removing the oxide film by using the fluorine-based gas.
  4. 삭제 delete
  5. 제 1 항에 있어서, According to claim 1,
    상기 산화막은 HDP, PECVD 또는 ALD 방법으로 형성하는 반도체 소자의 콘택홀 형성 방법. The oxide film forming method is a contact hole of a semiconductor element formed by HDP, ALD or PECVD method.
  6. 제 1 항에 있어서, According to claim 1,
    상기 산화막은 200∼1000Å의 두께로 형성하는 반도체 소자의 콘택홀 형성 방법. The oxide film forming method is a contact hole of a semiconductor element formed with a thickness of 200~1000Å.
  7. 제 1 항에 있어서, According to claim 1,
    상기 비정질 카본막은 400∼2000Å의 두께로 형성하는 반도체 소자의 콘택홀 형성 방법. The method of forming contact holes of a semiconductor device for forming a thickness of the amorphous carbon film 400~2000Å.
  8. 제 2 항에 있어서, 3. The method of claim 2,
    상기 반사방지막은 200∼1000Å으로 형성하는 반도체 소자의 콘택홀 형성 방법. The method of forming contact holes of a semiconductor device in which the anti-reflection film is formed in a 200~1000Å.
  9. 제 2 항 내지 제 8 항 중 어느 한 항에 있어서, The method according to any one of claims 2 to 8,
    상기 반사방지막은 SiON막 또는 SiN막을 사용하는 반도체 소자의 콘택홀 형성 방법. The anti-reflection film forming method is a contact hole of a semiconductor device using an SiON film or an SiN film.
  10. 제 1 항에 있어서, According to claim 1,
    상기 평탄화는 터치 CMP로 진행하는 반도체 소자의 콘택홀 형성 방법. The flattening method to form contact holes in a semiconductor device advances to touch CMP.
KR1020050096117A 2005-10-12 2005-10-12 Method for forming contact hole in semiconductor device KR100832015B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050096117A KR100832015B1 (en) 2005-10-12 2005-10-12 Method for forming contact hole in semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020050096117A KR100832015B1 (en) 2005-10-12 2005-10-12 Method for forming contact hole in semiconductor device
TW95120888A TWI322485B (en) 2005-10-12 2006-06-13 Method for forming contact hole of semiconductor device
US11/455,126 US7575997B2 (en) 2005-10-12 2006-06-15 Method for forming contact hole of semiconductor device
JP2006176144A JP5094055B2 (en) 2005-10-12 2006-06-27 Contact hole forming method for semiconductor device

Publications (2)

Publication Number Publication Date
KR20070040596A KR20070040596A (en) 2007-04-17
KR100832015B1 true KR100832015B1 (en) 2008-05-26

Family

ID=38176280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096117A KR100832015B1 (en) 2005-10-12 2005-10-12 Method for forming contact hole in semiconductor device

Country Status (1)

Country Link
KR (1) KR100832015B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806606B1 (en) 2006-06-30 2008-02-25 주식회사 하이닉스반도체 Method for fabricating the same of semiconductor device in contact hole
KR100807114B1 (en) 2006-06-30 2008-02-27 주식회사 하이닉스반도체 Method for forming contact hole in semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059535A (en) * 2002-12-27 2004-07-06 주식회사 하이닉스반도체 Method of fabricating Hf02 capacitor in semiconductor device
KR20050058205A (en) * 2003-12-11 2005-06-16 지이 메디컬 시스템즈 글로발 테크놀러지 캄파니 엘엘씨 Ultrasonic diagnostic apparatus
KR20050074081A (en) 2004-01-13 2005-07-18 주식회사 하이닉스반도체 Method for fabricating contact of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059535A (en) * 2002-12-27 2004-07-06 주식회사 하이닉스반도체 Method of fabricating Hf02 capacitor in semiconductor device
KR20050058205A (en) * 2003-12-11 2005-06-16 지이 메디컬 시스템즈 글로발 테크놀러지 캄파니 엘엘씨 Ultrasonic diagnostic apparatus
KR20050074081A (en) 2004-01-13 2005-07-18 주식회사 하이닉스반도체 Method for fabricating contact of semiconductor device

Also Published As

Publication number Publication date
KR20070040596A (en) 2007-04-17

Similar Documents

Publication Publication Date Title
US6387765B2 (en) Method for forming an extended metal gate using a damascene process
KR100322536B1 (en) Forming method of a polysilicon contact plug using etch-back and manufacturing method of a semiconductor device using the same
KR100401040B1 (en) Manufacturing method of semiconductor devices by using dry etching technology
US8298954B1 (en) Sidewall image transfer process employing a cap material layer for a metal nitride layer
US6627557B2 (en) Semiconductor device and method for manufacturing the same
CN101013653A (en) Method for forming micro pattern in semiconductor device
KR20030034501A (en) Method for forming metal line using damascene process
KR20030000821A (en) Method for forming dual-damascene interconnect structures
US6680252B2 (en) Method for planarizing barc layer in dual damascene process
CN100549820C (en) Method for forming dual damascene with improved etch profiles
CN1976001A (en) Method for forming storagenonode contact plug in semiconductor device
KR20030025174A (en) Method for manufacturing semiconductor device including two-step ashing process of N2 plasma gas and N2/H2 plasma gas
KR100451513B1 (en) Method of manufacture contact hole in semiconduct device
US6649489B1 (en) Poly etching solution to improve silicon trench for low STI profile
US7943498B2 (en) Method of forming micro pattern in semiconductor device
US20070066047A1 (en) Method of forming opening and contact
KR100822621B1 (en) Method of forming a micro pattern in a semiconductor device
KR20010003671A (en) method for forming multi-level metal interconnection
TW200303599A (en) Manufacturing method of semiconductor device
KR20050052646A (en) Method for fabrication of semiconductor device
US6987322B2 (en) Contact etching utilizing multi-layer hard mask
US8637406B1 (en) Image transfer process employing a hard mask layer
JPH09312336A (en) Connection hole formation method
KR100942078B1 (en) Method for a micro pattern in a semiconductor device
KR100652791B1 (en) Method for fabrication of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee