KR100589814B1 - 디지털 데이터의 에러정정 방법 - Google Patents

디지털 데이터의 에러정정 방법 Download PDF

Info

Publication number
KR100589814B1
KR100589814B1 KR1019990056280A KR19990056280A KR100589814B1 KR 100589814 B1 KR100589814 B1 KR 100589814B1 KR 1019990056280 A KR1019990056280 A KR 1019990056280A KR 19990056280 A KR19990056280 A KR 19990056280A KR 100589814 B1 KR100589814 B1 KR 100589814B1
Authority
KR
South Korea
Prior art keywords
syndrome
error correction
digital data
error
parity
Prior art date
Application number
KR1019990056280A
Other languages
English (en)
Other versions
KR20010083258A (ko
Inventor
김진욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019990056280A priority Critical patent/KR100589814B1/ko
Publication of KR20010083258A publication Critical patent/KR20010083258A/ko
Application granted granted Critical
Publication of KR100589814B1 publication Critical patent/KR100589814B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2921—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1575—Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

본 발명은 디지털 데이터의 에러정정 방법에 관한 것으로, 에러정정 단위블록을 구성하는 다수의 프레임 중 일부 프레임을 수신하여 아우터 신드롬을 산출하는 1단계; 다음에 수신되는 일부 프레임의 아우터 신드롬을 산출하고, 이에 근거하여 상기 산출된 아우터 신드롬을 정정하는 2단계; 에러정정 단위블록의 전체 수신시까지, 상기 2단계를 반복 수행하는 3단계; 및 상기 정정된 아우터 신드롬을 사용하여 아우터 에러정정을 수행하는 4단계를 포함하여 이루어져, 디브이디(DVD)와 같은 디스크 기록매체로부터 독출 복조되어, 수신되는 디지털 데이터에 포함된 이너(Inner) 패리티와 아우터(Outer) 패리티를 구분하여, 각각에 해당하는 신드롬(Syndrome)을 계산함으로써, 디지털 데이터의 에러정정을 위해 사용되는 아우터 패리티 저장용 버퍼의 사용을 배제시킬 수 있게 되어, 에러정정의 고배속 처리를 위한 집적회로(IC) 설계를 가능하게 하는 매우 유용한 발명인 것이다.
에러정정, 신드롬, 패리티, ECC 버퍼, 집적회로 설계

Description

디지털 데이터의 에러정정 방법{Method for correcting errors of digital data}
도 1은 에러정정(ECC) 블록의 구성을 도시한 것이고,
도 2는 종래의 제안된 에러정정 방법이 적용되는 광디스크 장치의 일부 구성을 도시한 것이고,
도 3은 에러정정 블록단위의 디지털 데이터를 도시한 것이고,
도 4는 본 발명에 따른 에러정정 방법이 적용되는 광디스크 장치의 일부 구성을 도시한 것이고,
도 5는 단위섹터에 해당하는 이너(Inner) 데이터 및 아우터(Outer) 데이터를 도시한 것이고,
도 6은 본 발명에 따른 플랙션널 아우터 신드롬을 계산하기 위한 일부 하드웨어의 일부 구성을 도시한 것이다.
※ 도면의 주요부분에 대한 부호의 설명
1,11 : RAM 제어부 2,12 : 에러정정부
3,13 : ECC 버퍼 4 : 아우터 패리티 버퍼
5,15 : 에러정정부 21,121 : 신드롬 계산부
22,122 : 에러 값/위치 계산부 23,124 : ECC 부
본 발명은, 디브이디(DVD: Digital Versatile Disc)와 같은 디스크 기록매체에 기록된 신호를 독출하여, 원래의 디지털 데이터로 복조하는 경우, 상기 복조된 디지털 데이터에 존재하는 에러를 정정하여 에러가 존재하지 않는 정상적인 디지털 데이터가 출력되도록 하는 디지털 데이터의 에러정정 방법에 관한 것이다.
우선, 디지털 데이터의 에러정정 단위인 ECC(Error Correction Code) 블록, 특히 디브이디 포맷에 따른 ECC 블록은, 도 1에 도시한 바와 같이, 172 바이트의 이너 데이터와 10 바이트의 이너 패리티(PI: Parity Inner)가 연속되는 182 바이트의 수평 RS(Reed Solomon) 코드와, 192 바이트의 아우터 데이터와 16 바이트의 아우터 패리티(PO: Parity Outer)가 연속되는 208 바이트의 수직 RS 코드의 곱에 해당하는 총 37,586 바이트의 크기를 갖는다.
따라서, 하나의 ECC 블록을 임시 저장하기 위해서는, ECC 블록의 크기에 해당하는 37,586 바이트의 메모리가 필요하게 되며, 또한 연속적으로 복조 출력되는 디지털 데이터를 수신하여, ECC 블록 단위로 에러정정하기 위해서는, 적어도 2 개의 ECC 블록을 임시 저장할 수 있어야 하므로, 상기 37,586 바이트의 메모리 두 개 즉. 75,172 바이트에 해당하는 대용량의 메모리가 필요하게 된다.
이에 따라, 최근에는 에러정정에 필요한 메모리의 크기를 줄일 수 있는 다양 한 에러정정 방법들이 관련업체들로부터 속속 제안되고 있는 데, 이와 같이 제안된 에러정정 방법에 대해, 이하 첨부된 도면을 참조로 상세히 설명한다.
먼저, 도 2는 전술한 바와 같이 최근에 제안된 디지털 데이터의 에러정정 방법이 적용되는 광디스크 장치의 일부 구성을 도시한 것으로, 상기 광디스크 장치는, 디브이디와 같은 디스크 기록매체로부터 독출되어 복조 출력되는 디지털 데이터의 에러를 정정하는 에러정정부(2); 상기 복조된 디지털 데이터를 임시 저장하는 ECC 버퍼(3); 상기 디지털 데이터에 포함된 아우터 패리티(PO)를 임시 저장하는 PO 버퍼(4); 상기 복조된 디지털 데이터를 수신함과 아울러 상기 에러정정부(2), ECC 버퍼(3) 및 PO 버퍼(4)들간에 데이터 입출력을 제어하여, 에러정정된 정상적인 디지털 데이터를 출력하는 RAM 제어부(1)를 포함하여 구성되는 데, 상기 에러정정부(2)는, 상기 디지털 데이터에 포함 전송되는 패리티를 분리 검출하여, 디지털 데이터의 에러여부 및 그 에러정보를 제공하는 신드롬(Syndrome)을 계산하는 신드롬 계산부(21); 상기 신드롬 계산부(21)로부터 계산 출력되는 신드롬에 근거하여, 에러 값 및 그 에러 위치를 계산하는 에러 값/위치 계산부(22); 상기 에러 값/위치 계산부(22)에 의해 계산 출력되는 에러 값 및 에러 위치에 따라, 상기 ECC 버퍼(3)에 임시 저장된 디지털 데이터의 에러를 정정하는 ECC 부(23); 그리고 상기 신드롬 계산부(21)에서 계산되는 신드롬 값을 임시 저장하는 신드롬 버퍼(24)를 포함하여 구성된다.
상기와 같이, 구성되는 광디스크 장치에서의 에러정정 방법은, 우선 디브이디와 같은 디스크 기록매체로부터 독출되어 복조 출력되는 디지털 데이터가, 상기 RAM 제어부(1)로 입력되면, 상기 RAM 제어부(1)에서는, 상기 ECC 버퍼(3)와 PO 버퍼(4)를 제어하여, 입력 수신되는 디지털 데이터와, 아우터 패리티를 각각 분리 저장하게 되는 데, 예를 들어, 상기 ECC 버퍼(3)는 각각 2,236 바이트의 크기를 갖는 두 개의 SRAM(31,32)으로 구성되어, 아우터 패리티를 제외한 디지털 데이터를 임시 저장하게 되며, 상기 PO 버퍼(4)는 각각 2,752 바이트의 크기를 갖는 두 개의 SRAM(41,42)으로 구성되어, 상기 아우터 패리티를 임시 저장하게 된다.
한편, 상기 에러정정부(2)에 포함된 신드롬 계산부(21)에서는, 상기 RAM 제어부(1)를 통해 수신되는 디지털 데이터에 포함된 패리티를 분리 검출하여, 디지털 데이터의 에러여부 및 에러정보를 제공하는 신드롬을 계산하게 되며, 상기 계산된 신드롬 값은, 각각 2,752 바이트의 크기를 갖는 두 개의 SRAM(241,242)으로 구성되는 신드롬 버퍼(24)에 임시 저장된 후, 상기 에러 값/위치 계산부(22)로 전송된다.
상기 에러 값/위치 계산부(22)에서는, 수신되는 신드롬 값에 근거하여, 디지털 데이터의 에러 값 및 그 에러위치를 계산한 후, 계산된 에러 값 및 에러 위치를 상기 ECC 부(23)로 전송하게 되는 데, 상기와 같이 계산된 에러 값 및 에러위치는, 상기 ECC 버퍼(3)에 임시 저장된 디지털 데이터의 에러 값 및 에러위치가 되므로, 상기 ECC 부(23)에서는, 상기 RAM 제어부(1)를 통해 ECC 버퍼(2)에 임시 저장된 디지털 데이터를 독출한 후, 상기 에러 값 및 에러 위치에 근거하여, 디지털 데이터에 존재하는 에러를 정정하게 되므로, 상기 RAM 제어부(1)에서는, 에러정정된 정상 적인 디지털 데이터를 출력하게 된다.
따라서, 전술한 바와 같이, 각각 2,236 바이트의 크기를 갖는 두 개의 SRAM(31,32)으로 구성되는 ECC 버퍼(3)와, 각각 2,752 바이트의 크기를 갖는 두 개의 SRAM(41,42)으로 구성되는 PO 버퍼(4), 그리고 각각 2,752 바이트의 크기를 갖는 두 개의 SRAM(241,242)으로 구성되는 신드롬 버퍼(24)의 메모리 용량, 즉 15,480 바이트의 메모리만을 사용하여 에러정정을 수행할 수 있게 되므로, 에러정정을 위한 메모리 용량을 크게 줄일 수 있게 된다.
그러나, 상기와 같이 복조 출력되는 디지털 데이터, 특히 ECC 블록에 해당되는 디지털 데이터는, 도 3에 도시한 바와 같이, 총 16 개의 단위 섹터로 구성되는 것으로, 하나의 단위 섹터에는 하나의 이너 패리티를 포함하는 12 개의 데이터 프레임마다 1 프레임의 아우터 패리티가 인터리브(Interleave)되어 수신되기 때문에, 상기 아우터 패리티를 구분 저장하기 위한 PO 버퍼(4)가 반드시 필요하게 되므로, 에러정정의 고배속 처리를 위한 집적회로(IC) 설계를 크게 제한시키게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로서, 디브이디(DVD)와 같은 디스크 기록매체로부터 독출 복조되는 디지털 데이터의 에러정정을 위해 사용되는 아우터 패리티 저장용 버퍼의 사용을 배제시킬 수 있도록 하 는 디지털 데이터의 에러정정 방법을 제공하는 데, 그 목적이 있는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 데이터의 에러정정 방법은, 아우터 패리티가 인터리빙된 에러정정 단위블록을 에러정정하는 방법에 있어서, 에러정정 단위블록을 구성하는 다수의 프레임 중 일부 프레임을 수신하여 아우터 신드롬을 산출하는 1단계; 다음에 수신되는 일부 프레임의 아우터 신드롬을 산출하고, 이에 근거하여 상기 산출된 아우터 신드롬을 정정하는 2단계; 에러정정 단위블록의 전체 수신시까지, 상기 2단계를 반복 수행하는 3단계; 및 상기 정정된 아우터 신드롬을 사용하여 아우터 에어정정을 수행하는 4단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명에 따른 디지털 데이터의 에러정정 방법에 대해, 첨부된 도면을 참조로 상세히 설명한다.
우선, 도 4는 본 발명에 따른 디지털 데이터의 에러정정 방법이 적용되는 광디스크 장치의 일부 구성을 도시한 것으로, 도 2를 참조로 전술한 바와 같이, 디브이디와 같은 디스크 기록매체로부터 독출되어 복조 출력되는 디지털 데이터의 에러를 정정하는 에러정정부(12); 상기 복조된 디지털 데이터를 임시 저장하는 ECC 버퍼(13); 상기 복조된 디지털 데이터를 수신함과 아울러 상기 에러정정부(12) 및 ECC 버퍼(13)간에 데이터 입출력을 제어하여, 에러정정된 정상적인 디지털 데이터 를 출력하는 RAM 제어부(11)를 포함하여 구성되는 데, 상기 에러정정부(12)는, 상기 디지털 데이터에 포함 전송되는 패리티를 분리 검출하여, 디지털 데이터의 에러여부 및 그 에러정보를 제공하는 신드롬(Syndrome)을 계산하는 신드롬 계산부(121); 상기 신드롬 계산부(121)로부터 계산 출력되는 신드롬에 근거하여, 에러 값 및 그 에러 위치를 계산하는 에러 값/위치 계산부(122); 상기 에러 값/위치 계산부(122)에 의해 계산 출력되는 에러 값 및 에러 위치에 따라, 상기 ECC 버퍼(13)에 임시 저장된 디지털 데이터의 에러를 정정하는 ECC 부(123); 그리고 상기 신드롬 계산부(21)에서 계산되는 신드롬 값을 임시 저장하는 신드롬 버퍼(124)를 포함하여 구성된다.
한편, 상기 신드롬 계산부(121)는, 상기 RAM 제어부(11)를 통해 수신되는 디지털 데이터 중 이너 데이터, 특히 이너 패리티(PI)에 대한 신드롬을 계산하는 이너 신드롬 계산부(1211); 상기 RAM 제어부(11)를 통해 수신되는 디지털 데이터 중 아우터 데이터, 특히 아우터 패리티(PO)에 대한 신드롬을 계산하는 아우터 신드롬 계산부(1212); 상기 계산된 이너 신드롬 및 아우터 신드롬을 단위섹터별로 선택 출력시키는 먹스(1213); 및 상기 계산된 아우터 신드롬을 임시 저장하는 신드롬 버퍼(124)를 포함하여 구성되는 데, 상기와 같이, 구성되는 본 발명에 따른 광디스크 장치에서의 에러정정 방법, 특히 상기 RAM 제어부(11)를 통해 수신되는 디지털 데이터에 포함된 이너 패리티와 아우터 패리티를 구분하여, 각각에 해당하는 신드롬을 계산함으로써, 도 2를 참조로 전술한 바 있는 PO 버퍼(4)의 사용을 배제시킬 수 있도록 하는 에러정정 방법에 대해 상세히 설명하면 다음과 같다.
먼저, 상기 이너 신드롬 계산부(1211)에서는, 상기 RAM 제어부(11)를 통해 ECC 블록의 이너 데이터 및 이너 패리티를 수신하여, 상기 이너 패리티에 대한 신드롬을 계산하고, 계산된 이너 신드롬을 상기 에러 값/위치 계산부(122)로 출력하여, 상기 ECC 부(123)에 의한 에러정정 즉, 이너 데이터에 대한 에러정정 동작이 수행되도록 하는 데, 상기와 같이 에러정정된 이너 데이터는, 도 5의 (a)에 도시한 바와 같이, 상기 RAM 제어부(11)에 내장된 내부 메모리에 13 개의 이너 프레임, 즉 하나의 단위 섹터로 임시 저장된다. 참고로, 상기 RAM 제어부(11)에는 하나의 단위섹터에 해당하는 2,236 바이트의 크기를 갖는 두 개의 내부 메모리가 내장되어 있다.
한편, 상기 RAM 제어부(11)에서는, 상기와 같이 13 개의 이너 프레임으로 구성되는 단위섹터에 해당하는 아우터 데이터 및 아우터 패리티를, 다음 단위섹터가 또다시 입력완료 되기 전에 상기 아우터 신드롬 계산부(1212)로 전송 출력하게 된다.
이에 따라, 상기 아우터 신드롬 계산부(121)에서는, 상기 아우터 패리티에 대한 신드롬을 계산하게 되는 데, 이때 계산되는 아우터 신드롬은 부분적으로 연속 계산되는 플랙션널(Fractional) 아우터 신드롬으로 계산되어, 상기 신드롬 버퍼(124)에 구성된 SRAM(1241)에 순차적으로 갱신 저장된다.
즉, 도 5의 (b)에 도시한 바와 같이, 13개의 심볼이 각각 존재하는 172개의 아우터 프레임에 대한 플랙션널 아우터 신드롬을 계산하고, 계산된 플랙션널 아우 터 신드롬을 상기 신드롬 버퍼의 SRAM(1241)에 순차적으로 갱신 저장하는 동작을 반복 수행함으로써, 하나의 ECC 블록인 16개 단위섹터에 해당하는 완전한 아우터 신드롬을 계산 출력하게 되는 데, 상기 신드롬 버퍼(124)를 구성하는 또다른 SRAM(1242)에는, 상기와 같은 동작을 반복 수행하여 이미 계산된 완전한 아우터 신드롬이 저장되어 있으므로, 이를 상기 에러 값/위치 계산부(122)로 출력하여, 상기 ECC 부(123)에 의한 에러정정 즉, 아우터 데이터에 대한 에러정정 동작이 수행되도록 한다.
한편, 상기 아우터 신드롬 계산부(1211)로 수신되는 아우터 데이터를 다항식으로 표현하면 다음과 같다.
Figure 111999016739398-pat00001
Figure 111999016739398-pat00002
Figure 111999016739398-pat00003
Figure 111999016739398-pat00004
Figure 111999016739398-pat00005
Figure 111999016739398-pat00006
Figure 111999016739398-pat00007
Figure 111999016739398-pat00008
Figure 111999016739398-pat00009
Figure 111999016739398-pat00010
Figure 111999016739398-pat00011
Figure 111999016739398-pat00012
Figure 111999016739398-pat00013
Figure 111999016739398-pat00014
Figure 111999016739398-pat00015
Figure 111999016739398-pat00016
즉, 상기 다항식들을 산술식으로 간단히 표현하면 다음 식 1과 같이 된다.
Figure 111999016739398-pat00017
----------------------------- 식 1
Figure 111999016739398-pat00018
{ R}_{k } : k 번째 심볼(Symbol)
{ x}^{i } : i 번째 위치
상기와 같은 산술식으로 표현되는 아우터 데이터에 대한 각각의 아우터 신드롬 즉, 16 개의 플랙션널 아우터 신드롬은, 도 6에 도시한 바와 같이, 구성되는 16 개의 하드웨어 구성에 의해 계산될 수 있는 데, 상기 각각의 하드웨어에 의한 계산되는 플랙션널 아우터 신드롬에 대해 설명하면, 다음과 같다.
먼저, 1 번째 단위섹터에 해당하는 데이터의 입력이 완료되면, 13 개의 심볼 로 구성된 172 개의 아우터 프레임으로부터, 다음 식 2와 같이, 각 프레임에 대한 16개의 플랙션널 아우터 신드롬이 구해지고, 이와 같이 구해진 플랙션널 아우터 신드롬은, 상기 신드롬 버퍼(124)에 구성된 SRAM(1241)에 저장된다.
Figure 111999016739398-pat00019
------------------------------ 식 2
m = 0,1,2 ... 15
Figure 111999016739398-pat00020
: 1 번째 섹터에 대한 m 번째 신드롬 값
a : GF(28)의 원시원
GF(28) : 갈루아(Galoa) 필드
이후, 2 번째 단위섹터에 해당하는 데이터의 입력이 완료되면, 전술한 바와 같이, 13 개의 심볼로 구성된 172 개의 아우터 프레임으로부터, 다음 식 3과 같이, 각 프레임에 대한 16개의 플랙션널 아우터 신드롬이 구해지고, 이와 같이 구해진 플랙션널 아우터 신드롬은, 다음 식 4와 같이, 이전에 계산 저장된 1 번째 단위섹터에 대한 플랙션널 아우터 신드롬과 같이 계산되어 갱신 저장된다.
Figure 111999016739398-pat00021
------------------------------ 식 3
Figure 111999016739398-pat00022
------------------------ 식 4
m = 0,1,2 ... 15
이후, 상기와 같은 동작을 반복 수행하게 되는 데, 마지막 16 번째 단위섹터에 해당하는 데이터의 입력 완료에 의해 계산되는 마지막 플랙션널 아우터 신드롬 을 이전에 저장된 아우터 신드롬과 같이 계산하여 갱신하게 되면, 다음 식 5와 같은 완전한 아우터 신드롬이 계산된다.
Figure 111999016739398-pat00023
----------- 식 5
결국, 상기와 같이 계산 및 갱신된 완전한 아우터 신드롬이, 상기 에러 값/위치 계산부(122)로 출력되므로, 상기 에러 값/위치 계산부(122)에서는, 상기 아우터 신드롬 값에 근거하여 에러 값 및 그 에러 위치를 계산하고, 상기 ECC 부(123)에서는, 상기 에러 값 및 에러 위치에 따라, ECC 버퍼(13)에 임시 저장된 디지털 데이터의 에러를 정정하게 되어, 상기 RAM 제어부(11)에서는, 에러정정된 정상적인 디지털 데이터를 출력하게 된다.
상기와 같이 이루어지는 본 발명에 따른 디지털 데이터의 에러정정 방법은, 디브이디(DVD)와 같은 디스크 기록매체로부터 독출 복조되어, 수신되는 디지털 데이터에 포함된 이너 패리티와 아우터 패리티를 구분하여, 각각에 해당하는 신드롬을 계산함으로써, 디지털 데이터의 에러정정을 위해 사용되는 아우터 패리티 저장용 버퍼의 사용을 배제시킬 수 있게 되어, 에러정정의 고배속 처리를 위한 집적회로(IC) 설계를 가능하게 하는 매우 유용한 발명인 것이다.

Claims (2)

  1. 아우터 패리티가 인터리빙된 에러정정 단위블록을 에러정정하는 방법에 있어서,
    에러정정 단위블록을 구성하는 다수의 프레임 중 일부 프레임을 수신하여 아우터 신드롬을 산출하는 1단계;
    다음에 수신되는 일부 프레임의 아우터 신드롬을 산출하고, 이에 근거하여 상기 산출된 아우터 신드롬을 정정하는 2단계;
    에러정정 단위블록의 전체 수신시까지, 상기 2단계를 반복 수행하는 3단계; 및
    상기 정정된 아우터 신드롬을 사용하여 아우터 에어정정을 수행하는 4단계를 포함하여 이루어지는 것을 특징으로 하는 디지털 데이터의 에러정정 방법.
  2. 제 1항에 있어서,
    상기 일부 프레임의 개수는, 인터리빙된 아우터 패리티가 적어도 하나이상 포함되는 만큼의 개수인 것을 특징으로 하는 디지털 데이터의 에러정정 방법.
KR1019990056280A 1999-12-09 1999-12-09 디지털 데이터의 에러정정 방법 KR100589814B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990056280A KR100589814B1 (ko) 1999-12-09 1999-12-09 디지털 데이터의 에러정정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990056280A KR100589814B1 (ko) 1999-12-09 1999-12-09 디지털 데이터의 에러정정 방법

Publications (2)

Publication Number Publication Date
KR20010083258A KR20010083258A (ko) 2001-09-01
KR100589814B1 true KR100589814B1 (ko) 2006-06-14

Family

ID=19624648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990056280A KR100589814B1 (ko) 1999-12-09 1999-12-09 디지털 데이터의 에러정정 방법

Country Status (1)

Country Link
KR (1) KR100589814B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649019A (zh) * 2004-01-31 2005-08-03 三星电子株式会社 使用选择性奇偶外部码校正的dvd解码方法和装置
US7543218B2 (en) 2004-01-31 2009-06-02 Samsung Electronics Co., Ltd. DVD decoding method and apparatus using selective po-correction

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990049147A (ko) * 1997-12-12 1999-07-05 구자홍 에러정정방법
JPH11225080A (ja) * 1997-10-21 1999-08-17 Deutsche Thomson Brandt Gmbh 共用メモリ方式によるリード・ソロモン誤り訂正装置
KR19990085529A (ko) * 1998-05-19 1999-12-06 윤종용 광 디스크 시스템에서의 에러 정정 장치 및 그 에러 정정 방법
KR100415136B1 (ko) * 1996-11-15 2004-04-29 후지쯔 가부시끼가이샤 에러정정방법,에러정정장치,데이터판독장치,및데이터맵핑방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415136B1 (ko) * 1996-11-15 2004-04-29 후지쯔 가부시끼가이샤 에러정정방법,에러정정장치,데이터판독장치,및데이터맵핑방법
JPH11225080A (ja) * 1997-10-21 1999-08-17 Deutsche Thomson Brandt Gmbh 共用メモリ方式によるリード・ソロモン誤り訂正装置
KR19990049147A (ko) * 1997-12-12 1999-07-05 구자홍 에러정정방법
KR19990085529A (ko) * 1998-05-19 1999-12-06 윤종용 광 디스크 시스템에서의 에러 정정 장치 및 그 에러 정정 방법

Also Published As

Publication number Publication date
KR20010083258A (ko) 2001-09-01

Similar Documents

Publication Publication Date Title
KR101433620B1 (ko) 처리량을 높이기 위하여 더블 버퍼링 구조와 파이프라이닝기법을 이용하는 디코더 및 그 디코딩 방법
KR100415136B1 (ko) 에러정정방법,에러정정장치,데이터판독장치,및데이터맵핑방법
US6639865B2 (en) Memory device, method of accessing the memory device, and reed-solomon decoder including the memory device
US6041431A (en) Method and apparatus for performing error correction code operations
JPH10117148A (ja) 縦及び横のパリティコードを有するデータフレームにおけるエラーを修正するシステム
US20010014960A1 (en) Error-correcting device and decoder enabling fast error correction with reduced circuit scale
JPH0831806B2 (ja) エラー訂正方法
JP2000004170A (ja) 訂正検査方法及び訂正検査装置
KR100738170B1 (ko) 오류 정정 장치
JP2000195193A (ja) 誤り訂正復号装置
US7509558B2 (en) Error correction method for reed-solomon product code
US8181075B2 (en) Error correction device and recording and reproducing device
KR100589814B1 (ko) 디지털 데이터의 에러정정 방법
JP4039227B2 (ja) 復号方法及びプログラム並びにこれを用いた復号回路
US20040030985A1 (en) Cross interleave reed-solomon code correction
US20040078746A1 (en) Error correction method and reproduction apparatus
JP2001292066A (ja) 誤り訂正装置および誤り訂正方法
US7213190B2 (en) Data processing apparatus and method
JPH05218883A (ja) 復号回路
KR19980065723A (ko) 디지탈 비디오 디스크 시스템의 데이타 처리 방법 및 장치
KR100691065B1 (ko) 고밀도 광 기록매체에서의 데이터 에러정정 코드생성방법과 이에 의한 에러 정정 방법, 그리고 그 장치
KR100207492B1 (ko) 에러 정정 검사 방법 및 장치
JP3583905B2 (ja) 誤り訂正装置
KR100200810B1 (ko) 오류 정정부호화 방법 및 장치
EP1388946A1 (en) Cross interleave reed-solomon code correction

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee