KR100584327B1

KR100584327B1 - 통합형 변조기 및 복조기

Info

Publication number: KR100584327B1
Application number: KR1020030058543A
Authority: KR
Inventors: 에드윈 덕슨 테렌스; 티벤드라나 찰스
Original assignee: 삼성전자주식회사
Priority date: 2002-08-23
Filing date: 2003-08-23
Publication date: 2006-05-26
Also published as: GB2392354A; EP1392030A2; KR20040018230A; GB0219740D0; US20040091031A1; US7912144B2; GB2392354B; EP1392030A3; CN100586139C; CN1491023A

Abstract

제1 장치로부터 제2 장치로의 전송을 위해 데이터를 변조 및/또는 복조하는 변조수단으로서, 적어도 제1 및 제2 변조기술에 따라 데이터를 변조 및/또는 복조하는 것이 가능하다.

변조, 복조, 디지털 변조, CCK, DQPSK, GFSK, 룩업테이블, 정합필터

Description

통합형 변조기 및 복조기{INTEGRATED MODULATORS AND DEMODULATORS}

도 1은 통신시스템에서 디지털데이터의 통신을 위해 이용되는 구성요소들을 나타낸 개략도,

도 2는 본 발명이 구현될 수 있는 모뎀의 블록도,

도 3은 종래기술에 따른 모뎀의 블록도,

도 4는 CCK 코드워드 생성을 설명하기 위한 도면,

도 5는 종래기술에 따른 CCK+DQPSK 변조기를 나타낸 블록도,

도 6은 도 5의 변조기를 위한 직병렬변환기를 나타낸 블록도,

도 7은 도 5의 직병렬변환기의 입출력데이터의 예를 나타낸 도면,

도 8은 도 5의 변조기에서 사용되는 코드워드 도출을 위한 다른 수단을 나타낸 도면,

도 9는 도 5의 차동변조기(130)를 나타낸 블록도,

도 10은 종래기술에 따른 CCK+DQPSK 복조기를 나타낸 블록도,

도 11은 도 10의 복소 상관기(210)를 나타낸 블록도,

도 12는 종래기술에 따른 GFSK 변조기를 나타낸 블록도,

도 13은 GFSK 변조기술에 따른 가우시안 출력을 나타낸 도면,

도 14는 종래기술에 따른 GFSK 복조기를 나타낸 블록도,

도 15는 FIR 구조에서 구현되는 정합필터를 나타낸 블록도,

도 16은 본 발명의 일실시예에 따른 통합형 변조기를 나타낸 블록도,

도 17은 본 발명의 일실시예에 따른 통합형 복조기를 나타낸 블록도.

- 도면의 주요부분에 대한 부호설명 -

500: 통합형 변조기 510: 직병렬 변조기

520: 룩업테이블 522: 동위상 출력라인

524: 직교 출력라인 530: 차동변조기

540: 전압제어 발진기 550: 스위치

600: 통합형 복조기 604: 논리회로

605: 스위칭수단 602: 정합필터

606: 시프트레지스터 608: 연산수단

610: 상관기 614: 결정부

618: 논리회로

본 발명은 데이터전송 분야에 관한 것으로, 특히, 이것에 한정되는 것은 아 니나, 다중 변조기술을 이용하여 데이터를 변조 또는 복조할 수 있는 데이터전송용 모뎀에 관한 것이다.

통신라인 혹은 무선링크를 통해서, 정보 또는 데이터를 한 지점에서 다른 지점으로 혹은 한 장치로부터 제2의 장치로 전송하기 위해서, 통상적으로 데이터를 반송파(carrier)에 싣음으로써 전송되기에 적합한 형태로 데이터가 변환되는데, 이를 "변조(modulation)"라 한다. 변조된 데이터는 제2의 장치에 의해 수신된 후에 "복조", 즉, 반송파로부터 제거되어 제2의 장치에서 차후 사용되기에 적절한 형태로 복원된다.

점점 더 많은 장치들이 예를 들어 랜(LAN: Local Area Network)을 통해 서로 통신하도록 설계되고 있다. 무선랜의 경우에, 호환성을 보장하기 위하여 IEEE 802.11 표준과 같이 여러가지의 변조 표준들이 제안되고 있다. PAN(personal area networking)의 경우 더욱 그러하지만, 데이터전송을 위한 이와 유사한 개념을 Bluetooth^TM (블루투스) 표준에서 볼 수 있다.

소정의 변조기술을 통해 다른 장치들과 통신을 할 수 있는 장치들은 각각 그 소정의 변조기술에 따라 데이터를 변조/복조하도록 특별히 설계되어 있는 변조기 및/또는 복조기를 포함하고 있다. 도 2에는 변조기(32)와 복조기(34)를 포함하고 있는 모뎀(30)이 도시되어 있다. 변조기 및 복조기는 서로 다른 변조기술에 대해 서로 상당히 다를 수 있다.

하나의 특정 장치가 두 가지 다른 표준, 예를 들어, IEEE802.11과 블루투스 표준을 이용하여 통신이 가능하도록 설계되어 있을 경우, 종래기술에서 채택한 방법은 각각 한가지 변조기술에 따라 동작하는 두 개의 별개의 모뎀으로 구성된 통합모뎀을 사용하는 것이다. 이러한 모뎀을 도 3에 나타내었다. 도 3의 모뎀(40)은 두 개의 별도의 모뎀(41,47)을 포함하고 있다. 모뎀(41)은 제1 변조기(42)와 제1 복조기(44)로 구성되어 있고, 모뎀(47)은 제2 변조기(43)와 제2 복조기(45)로 구성되어 있다. 제1 변조기(42)와 제1 복조기(44)는 IEEE 802.11b 기술에 특정적인 것이고, 제2 변조기(43)와 제2 복조기(45)는 블루투스표준에 특정적인 것이다. 특정 어플리케이션을 위해 원하는 표준에 따라 데이터를 변조하고, 수신되는 변조데이터를 올바로 복조하는 것을 보장하기 위해서는, 이들 두 모뎀 이외에 스위칭 및 상호연동 요소(46)가 필요하다. 이 스위칭 및 상호연동소자(46)는 모뎀 사이에 어떠한 절환이 있어도 올바른 타이밍 정렬을 갖게 되고 동시에 제어처리가 올바로 수행될 수 있도록 하는 제어정보로 각 모뎀 쌍이 올바로 업데이트되도록 하는 것을 보장한다.

본 발명은 상술한 시스템을 향상시키는 것을 목적으로 한다.

본 발명의 제1 측면에 의하면, 전송을 위하여 데이터를 변조 및/또는 복조하기 위한 수단으로서, 공통의 디지털 변조 구성요소들을 이용하여 적어도 제1 및 제2 변조기술에 따라 데이터를 변조 및/또는 복조하는 것이 가능한 수단을 포함하 는 것을 특징으로 하는 변조장치가 제공된다.

바람직하게는, 상기 변조수단은 복수의 빌딩블록을 포함하고, 상기 빌딩블록 중 적어도 하나가 상기 제1 및 제2 변조기술에 따라 데이터를 변조하는데 이용되도록 한다.

제1 변조기술은 직교변조(quadrature modulation)를 포함할 수 있고, 제2 기술은 주파수변조를 포함할 수 있다.

이러한 방식으로 변조 및/또는 복조 모듈들의 중복(duplication)을 피함으로써 모뎀 모듈들의 좀더 효과적인 사용을 보장하게 된다. 이러한 통합형 모뎀은 하나의 변조기와 하나의 복조기를 포함한다. 그 통합 구조는 단순히 두 개의 별도의 모뎀을 포함하고 그 두 모뎀 사이에 필요에 따라 절환/상호연동을 하는 기존방식에 비해 더욱 깊이 있는 수준으로 통합을 수행한 것이다. 둘 이상의 통신표준의 호환성을 보장하면서 더욱 가볍고 작은 크기로 장치들을 설계하는 것이 가능하게 된다. 모뎀이 차지하는 공간이 작아진다면, 예를 들어 추가 메모리와 같은 다른 기능 소자들을 삽입할 수 있을 것이다.

바람직하게는, 상기 변조수단이 제1 및 제2 변조모드 사이에서 자동으로 절환된다.

이러한 방식에 의하면, 추가적인 절환/상호연동 소자가 필요하지 않게 된다. 다중 모뎀 기능을 제공하기 위해 필요한 코드(code) 및 하드웨어가 감소하게 되며, 종래의 방법들에 비해 시스템의 복잡성이 줄어들게 된다.

도 1은 두 장치 사이에서 디지털데이터의 통신을 위해 통상적으로 사용되는 구성요소들을 나타내고 있다.

전송라인(10)은 소스코더(source coder)(12)와, 채널코더(13)와, 변조기(14)와, 업 컨버터(up-converter)(15)와, 전력증폭기(16)를 포함하고 있다. 수신라인(20)은 저잡음 증폭기(low noise amplifier)(26)와, 다운 컨버터(down-converter)(25)와, 복조기(24)와, 채널디코더(23)와, 소스디코더(22)를 포함하고 있다.

전송될 데이터는 적절한 디지털형태로 소스코더(12)(예를 들어, LPC 코더 등의 보이스코덱, 혹은 JPEG 또는 MPEG 코더 등의 이미지코덱)에 제공되는데, 소스 코더(12)는 정보 중복성(redundancy)을 제거하게 된다. 소스코더(12)의 출력은 이상적으로는 비상관 데이터 스트림(uncorrelated data stream)이 되고, 이것은 원래 제공된 데이터스트림보다 적은 비트로 표현된다. 채널코더(13)(예를 들어, 비터비 혹은 터보 코더)에서 데이터는 수신기에서 채널 에러가 검출 및/또는 정정될 수 있도록 가공된다. 이를 위하여, 채널코더(13)는 수신기가 가능한 에러들을 검출 및/또는 정정할 수 있도록 하는 리던던시를 추가한다.

변조기(14)는 이 데이터를 전송에 적합한 형태로 변환시킨다. 디지털 변조는 일반적으로 두 부분으로 나누어질 수 있는데, 첫째 부분은 입력되는 비트스트림을 디지털 처리하는 것을 포함하며, 둘째 부분은 디지털 처리된 결과 데이터를 예를 들어 무선으로 전송하기 위해 아날로그 형태로 변환하는 것을 포함한다.

업 컨버터(15)는 그 데이터를 전송용으로 할당된 대역의 주파수로 번역하게 되고, 이어서 전력증폭기(16)는 원래의 출력 강도를 강화시켜 수신장치까지 데이터 를 전송하기에 충분한 파워가 되도록 한다.

수신라인(20)에서는, 우선 수신된 데이터가 저잡음 증폭기(26)에서 증폭되게 된다. 한 장치에서 다른 장치로 전송되는 과정에서 데이터가 감쇠되었기 때문에, 수신라인(20)의 그 다음 소자들이 추가적인 처리를 할 수 있도록 저잡음 증폭기(26)에서 데이터를 적절한 수준으로 강화시키는 것이다. 이 증폭기(26)는 수신된 데이터에 더 이상의 심각한 잡음을 추가하지는 않는다.

이어서, 다운 컨버터(25)는 그 데이터 신호들을 할당된 전송대역으로부터 소정의 대역으로 이동시키게 된다. 복조기(24)에서는, 송신기에서 변조처리된 데이터가 원래의 디지털형태로 변환되게 된다.

채널디코더(23)에서는, 전송채널을 통한 데이터의 전송 중에 발생한 에러들이 검출되고 정정된다. 그리고, 소스디코더(22)에 의해 채널디코더(23)의 출력이 수신측에서 요구하는 형태를 갖게 된다.

도 2에 나타낸 바와 같이, 특정 변조기술을 이용하여 통신을 할 수 있는 장치는 그 특정변조기술에 따른 변조 및 복조를 위해 특별히 설계된 변조기(32) 및 복조기(34), 즉, 모뎀(30)을 포함하고 있다.

디지털 변조/복조에는 여러 가지 다른 방식들이 있다.

차동직교위상편이변조-이용 보충코드변조(Complementary Code Keying (CCK) with Differential Quadrature Phase Shift Keying (DQPSK))(이하 "CCK+DQPSK"라고 칭함)는 예를 들어 IEEE802.11b 표준에서 이용된다. 가우시안 주파수 편이 변조(Gaussian Frequency Shift Keying(GFSK))는 예를 들어 Bluetooth^TM 표준에서 이용된다.

이하 "CCK+DQPSK"의 원리에 대해서 설명한다.

DQPSK-이용 보충코드변조(CCK with DQPSK)에 대한 설명

보충코드변조는 사용자 대역을 유지시키면서 기본적인 사용자 데이터 전송율을 증가시키기 위해 고안되었다.

이에 대한 더욱 상세한 내용은, 예를 들어, IEEE 802.11 b-1999 표준, 혹은 1998년 M. Webster, C. Anderson, J Boer 및 R. Van Nee의 "Introducing the Harris-Lucent Compromise Proposal for TGb", 혹은 문헌 "IEEE P02. 11-98/246 & 232, 1998", 혹은 C. Andren, M. Webster 및 Halford의 "CCK, the New IEEE 802.11 Standard for 2.4 GHz Wireless LANs:", 혹은 2002년 C. Andren and M. Webster의 "A 2.4 GHz 11 Mbps Baseband Processor for 802.11 Application"을 참조한다.

CCK 변조에서 이용되는 코드워드들은 "보충 코드(complementary code)"라고 불린다. 보충 코드는 낮은 교차상관(crosscorrelation) 특성과 양호한 자기상관(autocorrelation) 특성을 지니고 있다.

여기에서 기술하고 있는 CCK는 단일 코드워드 내에 8bit의 정보를 인코드하고, 출력 칩들의 개수에 대한 인코드된 정보 비트들의 비율은 1:1이다. CCK는 변조기 입력단에서의 정보 비트들에 기초하여 한 세트의 M개의 고유한 코드워드들 중 하나를 전송을 위해 선택하는 M-어레이 직교 키잉 변조(M-ary orthogonal keying modulation) 형태를 취하고 있다. 하나의 CCK 코드워드의 길이는 8개의 복소칩들(8 complex chips)에 해당하고, 전송될 코드워드는 다음 사항에 따라 선택된다:

(a) 변조기 입력단에서의 8개의 정보 비트

(b) 이전에 인코드된 코드워드

(c) 심벌(8개의 칩)이 출력 데이터 스트림에서 짝수(even) 혹은 홀수(odd) (데이터비트) 위치를 차지하고 있는지 여부

이하 8비트 워드 d₀d₁d₂d₃d₄d₅d₆d₇의 인코딩에 대해서 설명한다.

첫 번째 디비트(dibit) d₀d₁은 DQPSK를 이용하여 인코드된다. 이 방식에서는 위상변화(Δθ)(즉, 실제 위상값(θ)과 이전 코드워드의 위상값(θ') 사이의 위상변화)가 존재한다. 출력 데이터 스트림에서의 위치에 따라, 즉, 데이터가 짝수 혹은 홀수 위치를 차지하는지 여부에 따라, 위상변화(Δθ)에 대한 서로 다른 값들이 디비트(d₀d₁)와 관련되어진다. 아래 표 1은 첫 번째 디비트를 인코드하기 위해 이용되는 DQPSK 인코딩 테이블을 나타낸다.

디비트 패턴 (d₀d₁)	θ₁에서의 짝수심벌 위상변화 (즉, Δθ₁)	θ₁에서의 홀수심벌 위상변화 (즉, Δθ₁)
00	0	π
01	π/2	-π/2
11	π	0
10	-π/2	π/2

(표 1: DQPSK 인코딩 테이블)

나머지 디비트들은 QPSK를 이용하여 인코드된다. 위상 θ₂, θ₃및 θ₄은 각각 아래 표 2에 나타낸 QPSK 인코딩 테이블에 따라 디비트들 d₂d₃, d₄d ₅ 및 d₆d₇과 관련되어진다.

디비트패턴 (d_id_i+1)	위상 (θ_x)
00	0
01	π/2
10	π
11	-π/2

(표 2: QPSK 인코딩 테이블)

그리고, CCK 코드워드 C₀C₁C₂C₃C₄C₅C ₆C₇는 상술한 QPSK 디비트 인코딩으로부터 구해진 바와 같은 위상 θ₁~θ₄을 이용하여, 복소 심벌(complex symbol) exp(j(θ₁), exp(j(θ₂)), exp(j(θ₃)) 및 exp(j(θ₄))에 의해 아래 표 3에 따라 구성되어진다.

CCK 코드워드를 결정하는 것에 대해서는 도 4에 나타내었다.

제1 디비트 d₀d₁는 DQPSK-변조되어 위상(θ)이 된다. 제2 내지 제3 디비트 d₂d₃, d₄d₅및 d₆d₇는 QPSK-인코드된다. 위상 θ₂, θ₃,및 θ₄으로 QPSK-인코딩을 이용하여 구성되는 CCK 코드워드는, 표 3 및 도 4를 보면 알 수 있듯이, 모든 홀수 칩, 모든 홀수 쌍 칩(odd pair of chips), 모든 홀수 4중 칩(odd quadruple of chips)을 각각 변조하여 해석될 수 있다.

코드워드 요소	값
C₀	exp(j(θ₁+θ₂+θ₃+θ₄))
C₁	exp(j(θ₁+θ₃+θ₄))
C₂	exp(j(θ₁+θ₂+θ₄))
C₃	-exp(j(θ₁+θ₄))
C₄	exp(j(θ₁+θ₂+θ₃))
C₅	exp(j(θ₁+θ₃))
C₆	-exp(j(θ₁+θ₂))
C₇	exp(j(θ₁))

(표 3: CCK 코드 워드)

입력 데이터 워드 d₂d₃d₄d₅d₆d₇	출력 코드 워드 c₀c₁c₂c₃c₄c₅c₆c₇
0 0 0 0 0 0	+1+1+1-1+1+1-1+1
1 0 0 0 0 0	-1+1-1-1-1+1+1+1
: : :	: : :
1 1 1 1 1 1	+j-1-1+j-1-j+j+1

(표 4: CCK 코드워드 룩업테이블)

이와는 대조적으로, 위상(θ₁)은 모든 칩을 변조한다. 즉, 모든 코드워드 요소(C₀~C₇)는 인수(factor)(exp(j(θ₁))을 포함한다. 따라서, 제1 디비트의 정보를 포함하는 것은 QPSK 인코딩을 이용하여 구성되어진 복소칩 워드가 위상 회전(phase rotation)되는 효과를 가져온다.

CCK+DQPSK 변조기

이하 도 5를 참조하여 CCK변조기를 설명한다.

CCK 변조기(100)는 직병렬 변환기(serial-to-parallel converter)와, 룩업테이블(120)과, 차동변조기(130)로 구성된다.

첫 단계로서, 입력되는 데이터는 8개의 병렬 데이터 라인들로 직병렬 변환된다. 예를 들어, 입력데이터의 속도는 11MHz이고, 반면에 출력 클럭속도는 1.375MHz이다.

도 6은 7개의 지연라인(111)을 포함하는 시프트레지스터를 포함하고 있는 직병렬 변환기(110)를 나타내고 있다. 변환기(110)의 출력은 라인(112~119) 위에서 각각 비트(d₀~d₇)이다.

도 7은 직병렬 변환기(110)로 입력되는 입력데이터와, 출력데이터(라인 0 ~ 라인 7)의 일례를 나타내고 있다. 8비트의 주기 후에, 출력라인들의 상태는 입력데이터의 마지막 8비트를 반영하게 된다.

각 8비트 주기의 처음 두 비트(d₀,d₁)는 후술하는 바와 같이 차동증폭기(130)로의 입력으로서 직접 이용된다.

8비트주기 중 나머지 비트(d₂~d₇)(즉, 비트 3~8)는 병렬로 룩업테이블(120)에 전송된다. 룩업테이블(120)은 입력되는 6비트를 관련되는 코드워드로 매핑하기 위한 64개의 고유한 8칩 코드워드를 포함하고 있다.

코드워드들은 표 2 및 표 3을 참조하여 설명한 바와 같이 구성되어진다. 하지만, 첫 번째 두 비트(d₀,d₁)는 직병렬변환기(110)에서 차동변조기(130)로 직접 전 송됨에 따라 룩업테이블(120)에서는 사용하지 않는다. 도 8은 인코딩 비트(d₂~d₇)를 위해 이용되는 코드워드의 도출에 대해 나타낸 것이다. 표 4는 몇 가지 예에 대해서 룩업테이블(120)의 내용을 나타낸 것이다. 좌측 열(column)에는 입력 데이터워드가 주어지고, 우측 열에는 그와 관련되는 출력코드워드가 도 8에 나타낸 표 3의 규칙을 이용하여 구해진 대로 리스트되어 있다.

룩업테이블은 읽기전용 메모리(ROM) 안에 구현된다. 소정의 6비트 입력데이터워드(d₂d₃d₄d₅d₆d₇)에 대해서, 복소 8칩 코드워드(C₀C₁C₂C₃C₄C₅C₆C ₇)를 도출할 수 있다.

코드워드들이 복소(complex)이므로, 두 개의 출력라인(122,124)이 제공된다. 그 실수부는 동위상 라인(inphase line)(122)에 위치하게 되고, 반면 허수부는 별도의 직교 라인(quadrature line)(124)에 위치하게 된다.

룩업테이블(120)의 출력 및 두 개의 비트(d₀,d₁)는 차동 변조기(130)로 제공된다.

도 9는 차동변조기(130)를 나타낸 것으로, 룩업테이블(135)과, 계산부(136)와, 메모리(131)와, 계산부(136)에 의해 결정된 각도만큼 복소칩을 회전시키는 위상회전부(137)로 구성되어 있다.

첫 단계로서, 차동 변조기(130)는 메모리(131)에 위상(θ')(즉, 이전 8칩 코드워드의 θ₁)을 저장한다. 이어서, 차동 변조기(130)는 표 1에 나타낸 DQPSK 인코 딩에 따라 입력데이터 비트(d₀,d₁)에 기초하여 현재의 8칩 코드워드의 위상(θ₁)을 결정한다. 이어서, 계산부(136)는 메모리(131)에 저장된 이전 8칩 코드워드의 위상(θ')과 현재 코드워드의 위상(θ₁) 사이의 위상차(Δθ₁)를 계산한다. 위상회전부(137)는 입력라인(122,124)으로 수신된 복소칩 워드를 회전시킨다.

이에 따라, 차동변조기(130)는 상술한 DQPSK 변조에 따라 첫 번째 두 비트(d₀,d₁)를 인코드하고, 그 정보를 룩업테이블(120)로부터 얻어진 8칩 코드워드에 추가한다. 비트(d₀,d₁)를 CCK-변조하는 것은 위상차(Δθ₁)에 대해서 코드워드를 회전시키는 효과를 가져온다.

차동변조기(130)의 출력은 각각 출력라인(132,134) 위에 있는 8칩 코드워드의 실수부 및 허수부에 해당한다.

CCK+DQPSK 복조기

이하 도 10을 참조하여 CCK+DQPSK 복조기에 대해 설명한다.

복조기(200)는 정합필터(matched filter)(202)와, 논리회로(204)와, 시프트레지스터(206)와, 연산수단(208)과, 64-상관기 뱅크(a bank of 64 correlators)(210)와, DQPSK 복조기(212)와, 결정부(214)로 이루어진다.

CCK+DQPSK 복조기(200)에서는, 수신된 신호가 정합필터(202)에 전달되어 변화하는 채널 특성에 대한 보상을 하게 된다. 정합필터(202)는 대역 제한 필터와 결합될 수 있다.

논리회로(204)는 복소 코드워드의 마지막 칩을 검사하여 코드워드의 전역적(global) 위상회전(θ₁)을 결정한다.

도 10을 참조하면 이 복조기에서 이용되는 상관기는 64개밖에 없지만, 수신될 수 있는 256(2⁸)개의 가능한 코드워드들이 있음을 알 수 있다. 그 이유는 변조기 룩업테이블로부터의 64개의 초기 코드워드에게 0, π/2, π, 또는 3π/2 라디안의 초기 회전이 주어질 수 있기 때문이다. 따라서 복조기는 가능한 추가 위상편이(phase shift)에 각각 대응하는 서로 다른 4세트의 8칩 코드워드(Z_i)를 저장할 수 있다. 상술한 논리회로는 어느 세트의 저장된 8칩 코드워드를 상관기에서 사용해야 할지를 결정하는데 이용된다.

시프트레지스터(206)는 상관기 뱅크 이전에 7칩 지연을 도입하기 위해서도 이용된다.

DQPSK 복조기(212)는 현재 칩열(chip sequence)과 이전 칩열 사이의 위상변화를 계산한다. 이어서, 디코드된 비트(b₀,b₁)를 얻기 위해서 DQPSK 배열맵(constellation map)을 이용하여 그 정보를 디코드한다.

도 10의 복조기 블록도에 나타낸 바와 같이, 64-복소상관기 뱅크는 CCK신호를 복조하는데 이용된다.

수신된 8칩열은 각각 64개의 가능한 8칩 코드워드에 대응하는 64개의 저장된 신호와 상호 연관되어진다. 전송된 칩열을 디코드하여 원래의 정보를 복구시키기 위해서, 수신된 8칩열과 저장된 8칩 코드워드 사이에서 서로 가장 일치하고 있음을 나타내는 최대 상관도를 갖는 코드워드를 선택한다.

다음으로 도 11을 참조하여 도 10의 복조기에서 이용되는 상관기(210)에 대해서 설명한다. 복소 상관기(210)는 두 가지의 단순 상관기들을 포함하고 있는데, 그중 하나는 동위상 암(arm)을 위한 것이고, 다른 하나는 직교 암을 위한 것으로, 이것들은 수신된 칩열의 실수부 및 허수부 각각에 대한 상호연관처리를 행하기 위해 이용되며, 그 결과 얻은 상관도들은 각각 가산기(229)내에서 서로 더해지게 된다.

입력된 신호의 실수부 및 허수부는 각각 입력라인(222,224) 상에 있는 상관기로 전달된다. 상관기(210)는 어느 세트의 코드워드(결정된 위상(θ₁)에 대응함)를 상관도의 결정에 이용해야하는지에 대한 정보를 담고 있는 라인(223,225) 상의 데이터(Z_i)를 수신한다. 16개의 상관기(216)는 저장된 신호와 수신된 신호 사이의 상호관련 처리를 시프트레지스터(227) 및 연산수단(228,229)과 함께 수행한다.

도 10에 나타낸 바와 같이, 결정부(214)는 64 상관기 뱅크로부터의 출력들을 수신한다. 결정부(214)는 샘플러, 비교기 및 결정회로를 포함한다.

샘플러는 각 상관기의 출력으로부터 수신된 신호의 진폭을 추산하며, 비교기는 그중 진폭이 최대인 샘플을 결정한다. 결정부(214)는 비트(b₂~b₇)를 포함하는 가능한 6비트 데이터를 모두 저장한다. 비교기로부터의 결과에 기초하여, 결정회로는 수신된 데이터와 관련된 데이터워드를 출력한다. 이 6비트 워드는 DQPSK 복조기(212)에 의해 복구된 2비트 워드(b₀b₁)와 함께 CCK+DQPSK 복조기(200)로부터 출력되는 것으로서, 복조된 전송데이터에 해당하게 된다.

이어서, 통신기간 동안 진행되는 연속 처리중인 그 다음의 후속 8칩열들 모두에 대해서 상술한 복조처리 전체를 반복한다.

GFSK 변조

이하 GFSK 변조에 대해서 설명한다. 이에 대해서는, 예를 들어, Steele 및 Hanzo의 ["Mobile Radio Communications", wiley, 1992]와, Watson의 ["FSK Signals and Demodulation", 1980]을 참조하면 더욱 상세히 알 수 있다.

이진 GFSK는 BFSK(Binary Frequency Shift Keying)을 변형한 것이다. BFSK에서는, 이진비트 "1"이 기저대역 펄스 "+1"에 매핑되고, 이진비트 "0"이 기저대역 펄스 "-1"에 매핑된다. 기저대역 펄스는 다음의 수학식 1a에 따라 주파수변조되며, 이때 "b"는 기저대역 펄스를 나타낸다. 이에 따라, 수학식 1b 및 1c에 나타낸 것처럼 톤(tones) S₁(t) 및 S₂(t)는 비트 "1" 및 "0"을 각각 신호로서 나타내게 된다.

S(t) = A Cos(2π(f_c + bΔf)t + θ)

S₁(t) = A Cos(2π(f_c + Δf)t + θ)

S₂(t) = A Cos(2π(f_c - Δf)t + θ)

GFSK 변조기

도 12는 GFSK 변조기를 나타낸 블록도이다. 변조기(300)는 단일 비트 시프트레지스터(302)와, 룩업테이블(304)과, 전압제어발진기(VCO: Voltage Controlled Oscillator)(306)로 구성되어 있다.

룩업테이블(304)은 전송된 신호에 대한 대역제한(bandlimit)을 위하여 한쪽의 기저대역 펄스로부터 다른 한쪽의 기저대역펄스로 유연한 전이가 되도록 하기 위한 것이다. GFSK를 위해서는, 가우시안 전이(Gaussian transitions)가 사용된다.

BFSK 또는 이진 GFSK의 경우에, 신호가 양극성(bipolar)이라면, 네 가지의 가능한 전이가 존재할 것이다. 룩업테이블은 모든 경우에 있어서 유연한 전이를 보장하기 위해 네 가지의 가능한 디비트 조합에 대해서 가우시안 출력을 부여한다. 도 13은 이러한 네 가지의 가능한 GFSK 출력을 나타낸 것이다. 표 5는 룩업테이블에 저장되어 있는 실제 값들의 예를 보여주고 있다.

데이터 입력 ( d_t-1, d_t )	GFSK 테이블 출력
00	-1.0000, -1.0000, -1.0000, -1.0000, -1.0000, -1.0000, -1.0000, -1.0000, -1.0000, -1.0000, -1.0000,
10	1.0000, 0.9490, 0.5852, 0.0486, -0.4358, -0.7531, -0.9121, -0.9746, -0.9940, -0.9989, -0.9998
01	-1.0000, -0.9998, -0.9989, -0.9940, -0.9746, -0.9121, -0.7531, -0.4358, 0.0486, 0.5852, 0.9490
11	1.0000, 1.0000, 1.0000, 1.0000, 1.0000, 1.0000, 1.0000, 1.0000, 1.0000, 1.0000, 1.0000,

(표 5: GFSK 변조기를 위한 룩업테이블)

GFSK 변조기는 입력라인(301) 상의 데이터를 수신한다. 단일 비트 시프트레 지스터(302)는 한 비트를 지연시켜서, 두 개의 비트가 전이 룩업테이블(304)로 동시에 전달될 수 있도록 한다. 표 5를 보면 GFSK 인코딩이 디비트(d_t-1, d_t)를 기초로 하고 있음을 알 수 있다.

이어서, 룩업테이블(304)의 출력은 전압제어발진기(306)로 전송된다. 전압제어발진기(306)는 수학식 1a에 따른 주파수변조에 의해 입력되는 신호를 변형시킨다. 전송된 톤의 주파수 편이(deviation)는 기저대역 신호(b)의 진폭에 비례한다. 가우시안 필터링에 의해, b가 +1 또는 -1을 기준으로 가우시안 분포를 갖게 되고, 이에 따라 주파수도 주파수(f₁,f₂)를 기준으로 가우시안 분포를 갖게 된다.

GFSK 복조기

이하 도 14를 참조하여 GFSK 복조기에 대해서 설명한다. GFSK변조기(400)는 입력단(402) 상의 신호를 수신하여 이것을 두 개의 정합필터(410)로 전송한다. 이어서, 이들 정합필터(410)의 출력은 디코딩을 위하여 결정부(406)로 전송된다.

결정부(406)는 샘플러와, 비교기와, 결정회로로 구성된다. 첫 단계로서, 결정부(406)는 정합필터(410) 각각의 출력으로부터 신호의 진폭을 추산한다. 비교기는 어느 출력의 진폭이 최대인지를 결정하고, 결정회로는 그와 관련된 디비트를 선택한다. 출력라인(404)은 복조된 데이터를 전달한다.

정합필터(406)들 중 하나는 주파수(f₁)에 정합되어 비트 "1"이 수신될 때 최대출력을 생성하며, 나머지 하나는 주파수(f₂)에 정합되어 비트 "0"이 수신될 때 최 대출력을 생성한다.

정합필터(406)들은 캐스케이드 및 혼합 구조(cascaded and mixed architectures)로 되어 있는 유한 임펄스 응답 필터들(FIR: Finite Impulse Response filter) 또는 무한 임펄스 응답 필터들(IIR: Infinite Impulse Response filter) 등의 서로 다른 여러 구조들을 이용하여 구현할 수 있다.

FIR 구조로 구현된 정합필터를 도 15에 나타내었다. 필터(410)는 시프트레지스터(412)와, 계산부(414)와, 가산기(416)로 구성되어 있다.

FIR의 기본 구조는 여러 가지 서로 다른 형태의 필터들, 예를 들면, 버터워스(Butterworth), 체비체프(Chebychev), 타원(Elliptical), 제곱 코사인(Raised Cosine), 제곱근(Root Raised) 코사인 필터를 구현하는데 이용될 수 있다. 이들 모두는 통과대역(pass-band) 및 저지대역(stop band) 내의 리플(ripples) 및 컷오프 기울기(cut-off gradient) 등에 있어서 서로 다른 성능을 지니고 있다. 이들은 기본적인 FIR 구조를 이용하여 구현할 수 있으나, 각각은 캐스케이드 필터 단(stage)들을 이용하는 것을 포함하여, 전체적으로 서로 다른 복잡성(overall complexity)을 가질 가능성이 있다. 도 15에 나타낸 기본 형태에 있어서, 적절한 필터 설계를 하면 FIR필터의 계수 혹은 웨이트(weight) (b₀~b₇)가 결정되게 될 것이다. 이때, 8개 이상의 많은 수의 웨이트를 가질 가능성이 매우 크다.

유한 임펄스 형태로 입력된 파형 타임 샘플(wave form time sample)은 필터의 입력단으로 제공된다. 필터의 초기조건으로는 지연유닛으로부터의 출력이 모두 0으로 설정될 것이 될 것이다. 이에 따라, 필터의 입력단으로 첫 번째 임펄스(i₀)가 도달한 후에 필터의 출력은 "i₀b₀"이 될 것이다. 필터의 입력단으로 두 번째 임펄스(i₁)가 도달한 후에 필터의 두 번째 출력은 "i₀b₁+i₁b ₀"이 될 것이다. 필터의 입력단으로 세 번째 임펄스(i₂)가 도달한 후에는 필터의 세 번째 출력이 "i₀b₂+i₁b₁+i₂b₀" 될 것이고, 이러한 방식으로 계속하면 필터의 입력단으로 n번째 임펄스(i_n)가 도달한 후의 n번째 필터 출력은 "i₀b_(n-1)+i₁b _(n-2)+i₂b_(n-3)+.....+i_(n-3)b₂+i_(n-2)b₁+i_(n-1)b₀"이 될 것이다. 이러한 방식으로 얻어진 출력파형은 입력파형의 대역제한 형태(bandlimited version)가 될 것이다. 즉, 그렇게 얻어진 출력파형은 복구되어야 할 관심대상인 파형에 정합(match)될 것이다.

이상 공지된 2가지 변조방식, 즉, CCK+DQPSK 및 GFSK 변조에 대해서 가능한 구현방법(즉, 이들 방식을 적용한 변조기 및 복조기)들과 함께 설명하였다.

이하, 본 발명의 실시예에 대해서 설명할 것이다. 본 실시예는 상기한 두 변조방식(즉, CCK+DQPSK 및 GFSK)에 따라 데이터를 변조할 수 있는 통합형 변조기를 포함하고, 또한 이들 두 변조방식에 따라 변조된 데이터를 복조할 수 있는 복조기를 포함한다.

제1 실시예

통합형 변조기(Integrated Modulator)

이하 도 16을 참조하여 통합형 변조기(500)에 대해서 설명한다. 도 5의 CCK+DQPSK 변조기와 유사하게, 통합형 변조기(500)는 직병렬변환기(510)와, 룩업테이블(520)과, 차동변조기(530)를 포함하고 있다. 또한, 변조기(500)는 스위치(550) 및 전압제어발진기(VCO)(540)도 포함하고 있다.

도 5의 변조기(100)와 도 16의 변조기(500)가 서로 유사하기 때문에, 이후의 설명에서는 도 5의 CCK+DQPSK 변조기(100)와 비교하여 변조기(500)의 변경된 부분들에 대해서 기술한다. 변경된 부분들에 의해, 통합형 변조기(500)는 CCK+DQPSK 기술 뿐만 아니라 GFSK 변조방식에 따라서도 데이터를 변조할 수 있게 된다.

직병렬변환기(510)는 변조기가 CCK+DQPSK 모드 혹은 GFSK 모드로 이용되는지 여부에 따라 서로 다른 타이밍에 맞추어 조정(혹은 적응)가능하도록 되어 있다.

룩업테이블(520)은 GFSK 인코딩데이터도 QPSK 테이블에 포함될 수 있도록 확장되어 있다.

이하 상술한 변경사항에 대해서 더욱 상세히 설명한다.

직병렬변환기

도 5 및 도 12를 보면 CCK+DQPSK 및 GFSK가 모두 직병렬 변환 동작을 필요로 함을 알 수 있다. CCK+DQPSK는 입력되는 데이터 비트들을 8비트 데이터워드들로 그룹화하기 위해 직병렬변환 동작을 필요로 하는 반면에, GFSK는 2비트, 즉 현재 및 이전 데이터비트가 룩업테이블로 동시에 전송될 수 있도록 직병렬변환 동작을 필요로 하는 것이다. 직병렬변환기(510)는 클럭속도가 그에 따라 조정되기만 한다면 이들 동작 모두를 수행할 수 있다. 따라서, 도 6에 나타낸 변환기(110) 구조를 갖는 직병렬변환기를 사용하고, 상술한 타이밍관련 요구사항들을 조정하기 위한 수단들을 추가로 구성한다.

CCK+DQPSK에 있어서는, 데이터가 예를 들어 11MHz의 속도로 변환기(510)에 입력되는 반면에, 예를 들어 1.375MHz의 속도로 변환기(510)에서 출력되어 룩업데이터(520)로 보내진다. 이러한 방식으로, 직병렬변환기(510)의 출력이 룩업테이블(520)로 전송될 때마다, 8개의 병렬 출력라인은 마지막 8개의 데이터 비트를 반영하게 된다.

GFSK 모드에서는, 직병렬변환기(510)가 예를 들어 11MHz의 속도로, 즉 CCK+DQPSK 모드에서보다 8배 빠른 속도로 그 출력을 룩업테이블로 전송한다.

따라서 직병렬변환기(510)는 11MHz의 속도로 데이터를 처리할 수 있어야 한다. CCK+DQPSK 모드에서는, 클럭킹 속도가 GFSK 방식의 클럭킹 속도에 비해서 1/8 만큼 감소해야할 필요가 있다. 이를 가능하게 하기 위해서는 부수적인 드라이버 회로를 이용하면 되며, 추가적인 클럭은 불필요하다.

하지만, GFSK 모드에서 두 개의 데이터비트만 동시에 처리될 수 있기 때문에, GFSK 인코딩을 위해서는 라인(118,119)(도 6참조)의 데이터비트(d₆,d₇)만을 이용한다. 이를 가능하게 하기 위해서는 나머지 비트(d₂~d₅)를 모두 0으로 세팅하거나, 혹은 확장된 룩업테이블(520)에서 수행되는 인코딩에 있어서 이들 비트를 단순히 무시하면 된다(아래의 내용을 참조).

CCK+DQPSK 인코딩을 위해서는, 직병렬변환기의 출력라인(114~119)을 이용한 다.

룩업테이블

CCK+DQPSK 및 GFSK는 모두 변조처리의 일부로서 룩업테이블을 이용한다. 상술한 통합형 변조기는 통합 룩업테이블을 이용한다. CCK+DQPSK 인코딩을 위해 사용되는 룩업테이블과 비교해 볼 때, GFSK 모드를 위해서는 하나의 열(column)이 추가로 제공된다. 표 6은 그러한 통합 룩업테이블을 나타내고 있다.

(표 6: 통합형 변조기 룩업테이블)

통합 룩업테이블은 3개의 열을 가지고 있다. 첫 번째 열은 입력데이터 코드워드를 위한 것으로, 000000~111111까지 모두 64개의 입력항을 가지고 있다. 두 번째 열은 CCK 코드워드들을 리스트로 나타내고 있으며, 이들 코드워드는 길이가 8 복소칩에 해당하며, 첫 번째 열에서의 데이터워드들에 각각 대응한다.

상술한 바와 같이, GFSK 모드는 단지 4개의 가능한 디비트만을 이용하기 때문에, GFSK 룩업테이블이 단지 4개의 라인만을 가지고 있다. 따라서, 통합 룩업테이블의 마지막 열은 단지 4개의 GFSK 코드워드만을 필요로 한다. 하지만, 이들 코드워드의 배치에는 신중을 기해야 한다.

상술한 바와 같이, 직병렬변환기(510)는 비트위치(d₆,d₇) 상의 GFSK 모드에서의 GFSK 출력을 전달한다. 따라서, GFSK 모드 도중에 나머지 입력라인들이 0으로 되어 버린다면, GFSK 모드에서 이용되는 룩업테이블의 가능한 입력은 단지 000000, 000010, 000001 및 000011만 있게 된다. 따라서, 3번째 열에서 GFSK 코드워드 값들만이 이들 4개의 입력워드를 위해 제공되게 된다.

만약 나머지 비트(d₂~d₅)가 변환기(510)에서 0으로 설정되지 않는다면, 마지막 2 비트(d₆,d₇)만을 제외하고, GFSK 모드에서 모든 룩업테이블 비트를 무시함으로써 동일한 방법을 적용할 수 있게 된다.

그 입력에 대한 응답으로서, 룩업테이블은 진폭레벨을 -1에서 +1로, +1에서 -1로, -1에서 +1로, +1에서 +1로 각각 유연한 전이(또는 가우시안 전이)를 부여하는 역할을 한다.

본 실시예에서는, GFSK 코드워드의 길이가 11칩이므로 클럭킹 속도가 11MHz이면 데이터전송률이 1Mbps가 될 것이다. 이 전송률은 블루투스에 있어서 최대 데이터전송률에 해당한다.

전압제어발진기(VCO)

GFSK 모드에서는, 동위상 출력라인(522)이 스위치(550)에 의해 VCO(540)에 연결된다. 이러한 방식으로, 룩업테이블(520)로부터 수신된 가우시안 분포로 되어 있는 값들은 주파수변조되어 GFSK 출력라인(570)으로 전송된다.

CCK+DQPSK 모드에서는, VCO가 스위치(550)에 의해 연결이 차단된다. 룩업테이블(520)로부터의 데이터는 CCK+DQPSK 변조기를 위한 상술한 바와 같은 차동변조기(530)에서 추가로 처리된 뒤에, 2개의 CCK+DQPSK 출력라인(580,590)으로 전송된다.

통합형 복조기

다음으로 도 17을 참조하여 통합형 복조기(600)에 대해서 설명한다.

도 10의 CCK+DQPSK 복조기와 유사하게, 복조기(600)는 정합필터(602)와, 논리회로(604)와, 시프트레지스터(606)와, 연산수단(608)과, 64개의 상관기(610)와, DQPSK 복조기(612)와, 결정부(614)를 포함하고 있다.

또한, 복조기(600)는 스위칭수단(605)과 논리회로(618)를 포함한다.

통합 복조기(600)의 구조도 도 10의 CCK+DQPSK 복조기의 구조를 기초로 한다. 따라서, 이후의 설명에서는, 도 10의 CCK+DQPSK 복조기와 비교하여 복조기(600)의 변경된 부분만을 설명한다.

스위치

스위치(605)는 GFSK 모드와 CCK+DQPSK 모드 사이에서 복조기(600)를 절환하는데 이용된다.

CCK+DQPSK 복조에는 채널 정합필터(602)가 필요하고, 상관처리를 시작하기 전에 7비트 지연이 필요하다. 이 정합필터(602)와 지연라인(606)은 GFSK 복조를 위해서는 필요치 않다. 따라서, 스위치(605)는 복조기(600)가 GFSK 모드에 있을 때 이들 구성요소들을 스위치 오프시키기 위해서 제공된 것이다. 이와 유사하게, 복조 회로의 다른 부분들은 어느 변조 기능이 필요한지에 따라 스위치 온/오프될 수 있다(아래의 설명을 참조).

도 10의 CCK+DQPSK 복조기는 수신된 코드워드와 저장된 원형 코드워드를 비교하기 위해 64-상관기 뱅크를 이용한다. 반면에, 도 14의 GFSK 복조기는 주파수(f₁,f₂)에 정합된 2개의 필터를 이용한다.

FIR은 그 탭 지연라인(tap delay line)의 웨이트들이 조정 가능하도록 되어 있다면, 두 개의 기능, 즉, CCK+DQPSK 디코딩을 위한 상관기의 기능과, GFSK 디코딩을 위한 정합필터의 기능을 수행할 수 있다.

만약 그 FIR필터가 CCK+DQPSK 모드에서 상관기로서 이용된다면, 상관기에 의해 수신된 신호가 "원형 심벌"로서 상관기에 저장되어 있는 적절한 신호에 대응하도록 그 웨이트들을 조정할 필요가 있다.

한편, FIR 필터가 GFSK 모드에서 정합필터로 이용된다면, 그 필터들 중 2개가 주파수(f₁,f₂)에 정합되도록 그 2개 필터의 웨이트들이 적절한 임펄스 응답들로 설정될 수 있고, 나머지 필터들은 적절한 스위치(도시하지 않음)를 이용하여 스위치 오프시킬 수 있다.

하지만, 그 여분의 필터들로부터의 출력이 GFSK 모드에서 0이 될 것이기 때문에, 나머지 필터들을 스위치 오프하지 않고도 GFSK 모드를 역시 동작될 수 있다.

이러한 방식으로, 도 15를 참조하여 설명했던 FIR 구조의 정합필터는 그 필터들의 웨이트에 따라 상관기 및 정합필터의 양쪽 모두로서 이용될 수 있다. 이에 따라 통합형 복조기를 위한 통합된 상관기들/필터들(610)의 웨이트들은 프로그램가능하다.

실수부 및 허수부를 위한 상관기 모듈들의 양쪽 모두의 출력들을 가산하는 도 11을 참조하여 상술했던 상관기(210)의 모듈들과 유사하게, 도 15에 나타낸 바와 같은 FIR 구조는 복소 상관기(610)의 하나의 모듈로서 이용되기에 적합하다. 이러한 방식으로, CCK+DQPSK 모드를 위한 복소 상관기가 제공되는 것이다.

일례로서, 복소 상관기가 64-상관기 뱅크의 마지막 상관기라고 가정한다. 그러면, 동위상 및 직교 브랜치 위의 웨이트는 Z₆₄ = +j-1-1+j-1-j+j+1로 설정된다. 그리고 만약 64번째 CCK+DQPSK 심벌(S₆₄)이 수신되면, 상관기의 출력은 아래의 수학식 2와 같이 표현된다. 다른 상관기는 어느 것도 그보다 더 큰 출력을 갖지 않을 것이다.

출력 = (0x0 + (-1)x(-1) + (-1)x(-1) + 0x0 + (-1)x(-1) + 0x0 + 0x0 + 1x1) + (1x1 + 0x0 + 0x0 + 1x1 + 0x0 + (-1)x(-1) + 1x1 + 0x0) =8

GFSK 모드에서는, 64개의 상관기 중 62개의 복소 상관기(610)의 웨이트가 모두 0으로 설정되고, 이에 따라 그 출력들이 항상 0이 될 것이다. 혹은, 이들 62개의 상관기(610)를 적절한 스위치(도시하지 않음)를 이용하여 스위치 오프시킬 수도 있다.

나머지 2개의 상관기(610)는 각각 그 암들(arms) 중 하나(예를 들어 직교암)에 0으로 설정된 웨이트를 가짐으로써, 단순한 FIR 필터로 되게 된다. 이들 상관기 중 하나의 나머지 암의 웨이트들은 그것을 단일 주파수(f₁)에 정합시키게 할 적절한 임펄스응답으로 설정된다. 이와 유사하게, 두 번째 복소 상관기로 동일한 처리과정을 반복하여 이것을 주파수(f₂)에 정합시키게 한다.

상관기(610)의 출력들은 라인(621~626) 상의 결정부(614)로 제공된다. 이어서, 결정부(614)의 출력은 6개의 병렬라인(621~626) 상에 있는 논리회로(618)로 전송된다.

신호가 결정부(614)에 도달하면, 결정부(614)는 상관기들(610) 중 어느 상관기가 최대 출력을 생성하는지를 샘플러 및 비교기와 함께 결정하고, 그 상관기와 관련되어 있는 출력라인 상에 비트 "1"을 출력시킨다. 논리회로(618)는 복조기(600)의 출력이 GFSK 및 CCK+DQPSK 모드 모두에게 적합하도록 보장한다. 논리회로(618)는 CCK+DQPSK 모드를 위한 데이터워드와 GFSK 모드를 위한 데이터비트를 적절한 형태로 출력한다. CCK+DQPSK 모드에서는 64개의 출력이 가능하며, GFSK 모드에서는 단지 2개의 출력만 가능하다.

이 모뎀은 이들 두 변조 기술, 즉 CCK+DQPSK 및 GFSK 모드 사이에서 절환되도록 제어된다. 그리고, 통합형 변조기는 스위치(550,605) 등의 적절한 스위치를 모두 자동으로 설정하고 그에 따른 기능들(예를 들어 직병렬변환기(510), FIR 소자(610) 및 논리회로(618))을 선택함으로써, 모뎀이 선택된 변조기술에 따라 데이터를 올바르게 변조 또는 복조하도록 한다.

본 발명의 실시예에 따른 모뎀은 상술한 종래기술에서와 같은 별도의 2개의 모뎀이 아니고 하나의 통합형 모뎀으로서, 상호연동 소자를 필요로 하지 않는다. 그 이유는 통합형 모뎀(즉, 통합 변조기 및 통합 복조기)은 변조 또는 복조 기술 양쪽 모두를 위한 빌딩블록(building blocks)들 및 그 각각의 소자들을 대부분 이용하기 때문이다.

다른 실시예들

이상 CCK+DQPSK 및 GFSK 변조기술에 따라 신호를 변조 및 복조할 수 있는 통합형 모뎀 구조에 대해서 설명하였다.

물론, 상기한 모뎀 기술들 대신에, 예를 들어 GFSK와 QPSK, CCK+DQPSK와 QPSK, GFSK와 QAM, QPSK와 QAM, 또는 CCK+DQPSK와 QAM 등과 같은 서로 다른 변조기 술들에 따라 변조 및 복조할 수 있는 통합형 모뎀을 이용할 수도 있을 것이다.

또한, 2가지 이상의 변조기술에 따라 변조/복조를 할 수 있는 통합형 모뎀들을 이용할 수도 있다.

예를 들어, 상술한 실시예의 개념을 확장시켜 모뎀이 3가지 변조기술, 즉, CCK+DQPSK, GFSK 및 QPSK에 따라 변조/복조할 수 있도록 할 수도 있다.

이를 구현하기 위해서는 QPSK 모드를 위한 DQPSK 복조기와 차동복조기를 스위치 오프시키기 위한 추가적인 스위치들을 사용하고 다시 타이밍을 조정하면 된다.

상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정해져야 할 것이다.

본 발명에 따른 통합형 모뎀은 상기한 방식으로 변조 및/또는 복조 모듈들의 중복(duplication)을 피함으로써 모뎀 모듈들의 좀더 효과적인 사용을 보장하게 된다. 그 통합 구조는 단순히 두 개의 별도의 모뎀을 포함하고 그 두 모뎀 사이에 필요에 따라 절환/상호연동을 하는 기존방식에 비해 더욱 깊이 있는 수준으로 통합을 수행함으로써, 둘 이상의 통신표준의 호환성을 보장하면서 더욱 가볍고 작은 크기로 장치들을 설계하는 것이 가능하게 된다. 모뎀이 차지하는 공간이 작아진다면, 예를 들어 추가 메모리와 같은 다른 기능 소자들을 삽입할 수 있을 것이다. 또한, 이러한 방식에 의하면, 추가적인 절환/상호연동 소자가 필요하지 않게 되어, 다중 모뎀 기능을 제공하기 위해 필요한 코드(code) 및 하드웨어가 감소하게 되며, 종래의 방법들에 비해 시스템의 복잡성이 줄어들게 된다.

Claims

삭제
삭제
삭제
제1 장치로부터 제2 장치로의 전송을 위해 데이터를 변조 및/또는 복조하기 위한 변조장치에 있어서,

공통의 디지털 변조 구성요소들을 이용하여 적어도 제1 및 제2 변조기술에 따라 데이터를 변조 및/또는 복조할 수 있는 복수의 빌딩블록들을 포함하는 변조수단을 포함하고,

상기 복수의 빌딩블록들 중 적어도 하나가 상기 제1 및 제2 변조기술에 따라 데이터를 변조 및/또는 복조하기 위해 이용되도록 조정되고, 상기 제1 및 제2 변조기술의 각각을 위한 제1 및 제2 모드로 프로그램가능한 유한 임펄스 응답 필터와, 룩업 테이블과, 직병렬변환기를 포함하는 것을 특징으로 하는 변조장치.
제4항에 있어서,

상기 유한 임펄스 응답 필터들은 상기 제1 모드에서 상관기들로서 이용되도록 조정되어지는 것을 특징으로 하는 변조장치.
제4항 또는 제5항에 있어서,

상기 유한 임펄스 응답 필터들은 상기 제2 모드에서 정합필터들로서 이용되도록 조정되어지는 것을 특징으로 하는 변조장치.
제4항, 제5항 중 어느 한 항에 있어서,

상기 유한 임펄스 응답 필터들은 그들의 웨이트를 변경함으로써 조정될 수 있는 것을 특징으로 하는 변조장치.
제4항에 있어서,

상기 룩업테이블은 상기 제1 및 제2 변조기술과 관련된 데이터를 포함하는 것을 특징으로 하는 변조장치.
제8항에 있어서,

상기 룩업테이블은 n개의 입력워드와, 상기 제1 변조기술과 관련되는 m개의 출력워드와, 상기 제2 변조기술과 관련되는 p개의 출력워드를 포함하며, n≥m이고, n≥p인 것을 특징으로 하는 변조장치.
제9항에 있어서,

n>p이고, p개의 입력만이 상기 제2 변조기술에 관련된 출력워드를 결정하기 위해 이용되는 것을 특징으로 하는 변조장치.
제4항, 5항, 8항, 9항, 10항 중 어느 한 항에 있어서,

상기 제1 변조기술에 따라 데이터를 변조/복조하기 위해 이용되는 제1 클럭킹시간 및 상기 제2 변조기술에 따라 데이터를 변조/복조하기 위해 이용되는 제2 클럭킹시간으로 조정될 수 있는 타이밍수단을 포함하는 것을 특징으로 하는 변조장치.
제11항에 있어서,

상기 타이밍수단은 직병렬변환기를 포함하는 것을 특징으로 하는 변조장치.
제4항, 5항, 8항, 9항, 10항 중 어느 한 항에 있어서,

상기 변조수단은 상기 제1 및 제2모드 사이에서 자동으로 절환되도록 조정되어지는 것을 특징으로 하는 변조장치.
제4항, 5항, 8항, 9항, 10항 중 어느 한 항에 있어서,

상기 제1 및 제2 변조기술은 CCK+DQPSK 및 GFSK 변조기술인 것을 특징으로 하는 변조장치.
제4항, 5항, 8항, 9항, 10항 중 어느 한 항에 있어서,

상기 제1 및 제2 변조기술은 QPSK 및 GFSK 변조기술인 것을 특징으로 하는 변조장치.
제4항, 5항, 8항, 9항, 10항 중 어느 한 항에 있어서,

상기 제1 및 제2 변조기술은 주파수 변조기술 및 직교(quadrature) 변조기술인 것을 특징으로 하는 변조장치.
삭제
삭제
삭제