KR100581898B1 - 유전층에 홈들이 형성된 방전 표시 패널 - Google Patents

유전층에 홈들이 형성된 방전 표시 패널 Download PDF

Info

Publication number
KR100581898B1
KR100581898B1 KR1020030086072A KR20030086072A KR100581898B1 KR 100581898 B1 KR100581898 B1 KR 100581898B1 KR 1020030086072 A KR1020030086072 A KR 1020030086072A KR 20030086072 A KR20030086072 A KR 20030086072A KR 100581898 B1 KR100581898 B1 KR 100581898B1
Authority
KR
South Korea
Prior art keywords
discharge
electrode lines
display
display panel
dielectric layer
Prior art date
Application number
KR1020030086072A
Other languages
English (en)
Other versions
KR20050052208A (ko
Inventor
안정철
정은영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030086072A priority Critical patent/KR100581898B1/ko
Publication of KR20050052208A publication Critical patent/KR20050052208A/ko
Application granted granted Critical
Publication of KR100581898B1 publication Critical patent/KR100581898B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/50—Filling, e.g. selection of gas mixture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 방전 표시 패널에는, 제1 기판에 표시-유지 전극 라인쌍들이 나란하게 배열되고, 표시-유지 전극 라인쌍들을 덮어싸는 유전층이 형성되며, 제1 기판과 대향되는 제2 기판에 어드레싱 전극 라인들이 표시-유지 전극 라인쌍들과 이격 및 교차되게 배열된다. 여기서, 표시-유지 전극 라인쌍들 각각이 서로 나란한 X 및 Y 전극 라인들을 포함한다. 또한, X 및 Y 전극 라인들 사이에 유전층의 홈이 형성된다. 아울러, 제1 및 제2 기판들 사이에 네온-제논의 방전 가스가 봉입된다.

Description

유전층에 홈들이 형성된 방전 표시 패널{Discharge display panel wherein slots are formed at dielectric layer}
도 1은 통상적인 방전 표시 패널로서의 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 패널의 단위 셀의 구성을 보여주는 단면도이다.
도 3은 도 1의 플라즈마 표시 패널의 방전 공간에 네온-제논(Ne-Xe) 방전 가스가 봉입된 경우, 방전 가스의 압력 및 성분 비율에 대한 어느 한 표시-유지 전극 라인쌍의 방전 개시 전압을 보여주는 그래프이다.
도 4는 본 발명의 일 실시예의 방전 표시 패널로서의 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여주는 내부 사시도이다.
도 5는 도 4의 패널의 단위 셀의 구성을 보여주는 단면도이다.
도 6은 도 4의 플라즈마 표시 패널의 방전 공간에 봉입된 네온-제논(Ne-Xe) 방전 가스의 압력 및 성분 비율에 대한 어느 한 표시-유지 전극 라인쌍의 방전 개시 전압을 보여주는 그래프이다.
도 7은 도 4의 플라즈마 표시 패널의 Y 전극 라인들에 대한 구동 방식을 보여주는 타이밍도이다.
도 8은 도 4의 플라즈마 표시 패널의 구동 장치를 보여주는 블록도이다.
도 9는 도 7의 단위 서브-필드에서 도 4의 플라즈마 표시 패널의 전극 라인들에 인가되는 신호들의 파형도이다.
<도면의 주요 부분에 대한 부호의 설명>
1...플라즈마 표시 패널, 10...앞쪽 글라스 기판,
11, 15...유전체층, 12...보호층,
13...뒤쪽 글라스 기판, 14...방전 공간,
16...형광체, 17...격벽,
X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,
AR1, ..., ABm...어드레스 전극 라인, Xna, Yna...투명 전극 라인,
Xnb, Ynb...금속 전극 라인,
SF1, ...SF8...서브-필드,
52...논리 제어부, 53...어드레스 구동부,
54...X 구동부, 55...Y 구동부,
56...영상 처리부.
본 발명은, 방전 표시 패널에 관한 것으로서, 보다 상세하게는, 제1 기판에 표시-유지 전극 라인쌍들이 나란하게 배열되고, 표시-유지 전극 라인쌍들을 덮어싸 는 유전층이 형성되며, 제1 기판과 대향되는 제2 기판에 어드레싱 전극 라인들이 표시-유지 전극 라인쌍들과 이격 및 교차되게 배열된 방전 표시 패널에 관한 것이다.
도 1은 통상적인 방전 표시 패널로서의 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여준다. 도 2는 도 1의 패널의 한 셀의 예를 보여준다. 도 1 및 2를 참조하면, 통상적인 면방전 플라즈마 표시 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, ..., ABm), 유전체층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광체(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1, ..., ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극 라인들(AR1, ..., ABm )의 앞쪽에서 전면(全面) 도포된다. 하부 유전체층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, ..., ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 셀의 방전 영역을 구획하고 각 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광체(16)는, 격벽(17)들 사이에 도포된다.
X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, ..., ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 셀을 설정한다. 각 X 전극 라인(X1, ..., Xn ) 과 각 Y 전극 라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(도 2의 Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(도 2의 Xnb, Ynb)이 결합되어 형성된다. 앞쪽 유전체층(11)은 X 전극 라인들(X 1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전체층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 방전 가스가 봉입된다.
상기와 같은 방전 표시 패널에 있어서, 방전 공간(14)에 봉입되는 방전 가스로는 네온-제논(Ne-Xe) 방전 가스가 우수하다. 방전 가스와 관련된 선행 기술 자료로서, 1996년 일본 특허공개 제62,588호, 2001년 일본 특허공개 제236,884호, 및 2001년 일본 특허공개 제135,241호를 들 수 있다. 잘 알려진 페닝 효과(Penning Effect)에 의하면, 방전에 의한 진공 자외선들의 발생량은 준안정 상태(Metastable state)의 에너지가 매우 적은 제논 가스의 함량에 비례한다. 하지만, 제논 가스의 함량이 많아질수록 방전 개시 전압이 높아지는 문제점이 있다.
도 3은 도 1의 플라즈마 표시 패널(1)의 방전 공간(14)에 네온-제논(Ne-Xe) 방전 가스가 봉입된 경우, 방전 가스의 압력 및 성분 비율에 대한 어느 한 표시-유지 전극 라인쌍의 방전 개시 전압을 보여준다. 여기서, 표시-유지 전극 라인쌍의 X 투명 전극 라인(도 2의 Xna)과 Y 투명 전극 라인(도 2의 Yna) 사이의 거리가 110 마이크로-미터(
Figure 112003045613387-pat00001
)이다. 참고로, 방전 가스의 단위 압력이 0.7 토르-센티미터(Torr-cm)인 경우에 총 압력은 77 토르(Torr)이다. 방전 가스의 단위 압력이 1.35 토르-센티미터(Torr-cm)인 경우에 총 압력은 150 토르(Torr)이다. 방전 가스의 단위 압력이 4.5 토르-센티미터(Torr-cm)인 경우에 총 압력은 500 토르(Torr)이다.
도 3을 참조하면, 제논 가스의 함량이 많아질수록 방전 개시 전압이 높아짐을 확인할 수 있다. 방전 가스의 단위 압력이 1.35 토르-센티미터(Torr-cm)인 경우, 각 성분 비율의 네온-제논(Ne-Xe) 방전 가스들은 각각 가장 낮은 방전 개시 전압을 가진다. 하지만, 이 방전 개시 전압이 240 볼트(V) 이상의 전압이므로, 방전 효율이 높은 네온-제논(Ne-Xe) 방전 가스를 사용하는 데에 어려움이 따른다.
본 발명의 목적은, 방전 개시 전압이 낮아지고, 방전 개시 전압이 낮아짐에 부응하여 방전 효율이 높은 방전 가스를 가지는 방전 표시 패널을 제공하는 것이다.
상기 목적을 이루기 위한 본 발명의 방전 표시 패널에는, 제1 기판에 표시-유지 전극 라인쌍들이 나란하게 배열되고, 상기 표시-유지 전극 라인쌍들을 덮어싸는 유전층이 형성되며, 상기 제1 기판과 대향되는 제2 기판에 어드레싱 전극 라인들이 상기 표시-유지 전극 라인쌍들과 이격 및 교차되게 배열된다. 여기서, 상기 표시-유지 전극 라인쌍들 각각이 서로 나란한 X 및 Y 전극 라인들을 포함한다. 또한, 상기 X 및 Y 전극 라인들 사이에 상기 유전층의 홈이 형성된다. 아울러, 상기 제1 및 제2 기판들 사이에 네온-제논(Ne-Xe)의 방전 가스가 봉입된다.
본 발명의 상기 방전 표시 패널에 의하면, 상기 X 및 Y 전극 라인들 사이에 상기 유전층의 홈이 형성됨으로 인하여, 상기 X 및 Y 전극 라인들 사이의 평균 방전 거리가 실질적으로 가까워진다. 이에 따라, 상기 X 및 Y 전극 라인들 사이의 방전 개시 전압이 낮아질 수 있고, 이로 인하여 상기 네온-제논(Ne-Xe)의 방전 가스가 용이하게 사용될 수 있으며, 상기 네온-제논(Ne-Xe)의 방전 가스의 사용으로 인하여 방전 효율이 높아질 수 있다.
이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.
도 4는 본 발명의 일 실시예의 방전 표시 패널(1)로서의 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여준다. 도 5는 도 4의 패널(1)의 단위 셀의 구성을 보여준다. 도 4 및 5에서 도 1 및 2와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 따라서, 도 4의 방전 표시 패널(1)의 도 1의 방전 표시 패널(1)에 대한 차이점만을 설명하면 다음과 같다.
표시-유지 전극 라인쌍들(X1Y1, ..., XnYn) 각각은 서로 나란한 X 및 Y 전극 라인들을 포함한다. 여기서, X 및 Y 전극 라인들(도 5의 경우, Xn 및 Yn) 사이에 유전층의 계단형 홈이 형성된다. 또한, X 및 Y 전극 라인들(Xn 및 Yn) 사이에 형성된 유전층(11)의 홈과 연결되어 앞쪽 기판(10)의 일부에도 홈이 형성된다. 방전 공간(14)에는 네온-제논(Ne-Xe)의 방전 가스가 봉입된다.
X 및 Y 전극 라인들(Xn 및 Yn) 사이에 유전층(11)의 계단형 홈이 형성됨에 따라 X 및 Y 전극 라인들(도 5의 경우, Xn 및 Yn) 사이의 평균 방전 거리가 실질적으로 가까워진다. 이에 따라, 상기 X 및 Y 전극 라인들 사이의 방전 개시 전압이 낮아질 수 있고, 이로 인하여 상기 네온-제논(Ne-Xe)의 방전 가스가 용이하게 사용될 수 있으며, 상기 네온-제논(Ne-Xe)의 방전 가스의 사용으로 인하여 방전 효율이 높아질 수 있다. 잘 알려진 페닝 효과(Penning Effect)에서 입증된 바와 같이, 방전에 의한 진공 자외선들의 발생량은 준안정 상태(Metastable state)의 에너지가 매우 적은 제논 가스의 함량에 비례하기 때문이다. 참고로, 두 전극들 사이의 방전 개시 전압은 잘 알려진 아래의 수학식 1에 의하여 결정된다.
Figure 112003045613387-pat00002
위 수학식 1에서, A와 B는 방전 가스의 성분에 의하여 결정지어지는 상수들이고, Pd는 방전 가스의 압력과 방전 거리에 따른 파센 파라메터(Paschen Parameter)이며,
Figure 112003045613387-pat00003
는 방전 가스의 이차전자 방출 계수이다. 여기서, 파센 파라메터(Paschen Parameter)는 두 전극들 사이의 평균 방전 거리에 반비례하므로, X 및 Y 전극 라인들(Xn 및 Yn) 사이의 방전 개시 전압이 낮아진다.
실험에 의하면, 네온-제논(He-Ne-Xe)의 방전 가스에 있어서, 제논이 차지하는 비율은 4 내지 80 퍼센트(%)이고, 방전 가스의 압력이 150 내지 750 토르(Torr)인 것이 바람직하다.
도 6은 도 4의 플라즈마 표시 패널(1)의 방전 공간(14)에 봉입된 네온-제논(Ne-Xe) 방전 가스의 압력 및 성분 비율에 대한 어느 한 표시-유지 전극 라인쌍의 방전 개시 전압을 보여준다. 도 6의 그래프의 실험 조건은 도 3의 것과 동일하다. 도 3의 그래프와 도 6의 그래프를 비교하여 보면, 종래의 플라즈마 표시 패널의 방전 개시 전압들에 비하여 본 발명에 따른 플라즈마 표시 패널의 방전 개시 전압들이 훨씬 더 낮아짐을 알 수 있다. 예를 들어, 제논이 차지하는 비율이 10 퍼센트(%)인 경우, 종래의 기술에 의하면 최저 방전 개시 전압이 260 볼트(V) 이상이지만, 본 발명의 경우에 최저 방전 개시 전압이 190 볼트(V) 이하이다.
이에 따라, 본 발명에 따른 플라즈마 표시 패널에 의하면, 상대적으로 방전 효율이 높은 네온-제논(Ne-Xe) 방전 가스를 사용할 수 있다.
도 7은 도 4의 플라즈마 표시 패널(1)의 Y 전극 라인들(Y1, ..., Yn)에 대한 구동 방식을 보여준다. 도 7을 참조하면, 모든 단위 프레임들 각각은 시분할 계조 표시를 실현하기 위하여 8 개의 서브-필드들(SF1, ..., SF8)로 분할된다. 또한, 각 서브-필드(SF1, ..., SF8)는 리셋팅 시간(R1, ..., R8), 어드레싱 시간(A1, ..., A8), 및 표시-유지 시간(S1, ..., S8)로 분할된다.
모든 표시 셀들의 방전 조건들은 각 리셋팅 시간(R1, ..., R8)에서 균일해지면서 동시에 다음 단계에서 수행될 어드레싱에 적합해지도록 된다.
각 어드레싱 시간(A1, ..., A8)에서는, 어드레스 전극 라인들(도 1의 AR1, ..., ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Y n)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레싱 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다.
각 표시-유지 시간(S1, ..., S8)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)과 모든 X 전극 라인들(X1, ..., Xn)에 표시-유지 펄스가 교호하게 인가되어, 상응하는 어드레싱 시간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 표시 방전을 일으킨다. 따라서 플라즈마 표시 패널의 휘도는 단위 프레임에서 차지하는 표시-유지 시간(S1, ..., S8)의 길이에 비례한다. 단위 프레임에서 차지하는 표시-유지 시간(S1, ..., S8)의 길이는 255T(T는 단위 시간)이다. 따라서 단위 프레임에서 한 번도 표시되지 않은 경우를 포함하여 256 계조로써 표시할 수 있다.
여기서, 제1 서브-필드(SF1)의 표시-유지 시간(S1)에는 20에 상응하는 시간(1T)이, 제2 서브-필드(SF2)의 표시-유지 시간(S2)에는 21에 상응하는 시간(2T)이, 제3 서브-필드(SF3)의 표시-유지 시간(S3)에는 22에 상응하는 시간(4T)이, 제4 서브-필드(SF4)의 표시-유지 시간(S4)에는 23에 상응하는 시간(8T)이, 제5 서브-필드(SF5)의 표시-유지 시간(S5)에는 24에 상응하는 시간(16T)이, 제6 서브-필드(SF6)의 표시-유지 시간(S6)에는 25에 상응하는 시간(32T)이, 제7 서브-필드(SF7)의 표시-유지 시간(S7)에는 26에 상응하는 시간(64T)이, 그리고 제8 서브-필드(SF8)의 표시-유지 시간(S8)에는 27에 상응하는 시간(128T)이 각각 설정된다.
이에 따라, 8 개의 서브-필드들중에서 표시될 서브-필드를 적절히 선택하면, 어느 서브-필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 표시가 수행될 수 있다.
도 3 및 6을 참조하여 설명된 바와 같이, 본 발명에 따른 플라즈마 표시 패널(도 4의 1)에 의하면 방전 개시 전압(Vf)이 낮아진다. 따라서, 상기 각 표시-유지 시간(S1, ..., S8)에 있어서, 모든 Y 전극 라인들(Y1, ..., Yn)과 모든 X 전극 라인들(X1, ..., Xn)에 교호하게 인가되는 표시-유지 펄스의 전위가 낮게 설정될 수 있다.
도 8을 참조하면, 도 4의 플라즈마 표시 패널(1)의 구동 장치는 영상 처리부(56), 논리 제어부(52), 어드레스 구동부(53), X 구동부(54) 및 Y 구동부(55)를 포함한다. 영상 처리부(56)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청 색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 논리 제어부(52)는 영상 처리부(56)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 어드레스 구동부(53)는, 논리 제어부(52)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호들을 발생시키고, 발생된 표시 데이터 신호들을 어드레스 전극 라인들(도 4의 AR1, ..., ABm)에 인가한다. X 구동부(54)는 논리 제어부(52)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들(도 4의 X1, ..., Xn)에 인가한다. Y 구동부(55)는 논리 제어부(52)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들(도 4의 Y1, ..., Yn)에 인가한다.
도 9는 도 7의 단위 서브-필드(SF)에서 도 4의 플라즈마 표시 패널(1)의 전극 라인들에 인가되는 신호들을 보여준다. 도 9에서 참조부호 SAR1..ABm은 각 어드레스 전극 라인(도 1의 AR1, AG1, ..., AGm, ABm)에 인가되는 구동 신호를, SX1..Xn은 X 전극 라인들(도 1의 X1, ...Xn)에 인가되는 구동 신호를, 그리고 SY1, ..., SYn은 각 Y 전극 라인(도 1의 Y1, ...Yn)에 인가되는 구동 신호를 가리킨다.
도 9를 참조하면, 단위 서브-필드(SF)의 리셋팅 시간(R)의 제1 시간(t1 ~ t2)에서는, 먼저 X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 접지 전압(V G)으로부터 제2 전압(VS)까지 지속적으로 상승된다. 여기서, Y 전극 라인들(Y1, ..., Y n)과 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn ) 사이, 및 X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(A1, ..., Am) 사이에 약한 방전이 일어나면서 X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성된다.
벽전하 축적 시간으로서의 제2 시간(t2 ~ t3)에서는, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS)으로부터 제2 전압(VS)보다 제4 전압(VSET)만큼 더 높은 제1 전압(VSET+VS)까지 지속적으로 상승된다. 여기서, X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(AR1, ..., ABm )에는 접지 전압(VG)이 인가된다. 이에 따라, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이에 약한 방전이 일어나는 한편, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm) 사이에 더욱 약한 방전이 일어난다. 여기서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm ) 사이의 방전보다 Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이의 방전이 더 강해지는 이유 는, X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성되어 있었기 때문이다. 이에 따라, Y 전극 라인들(Y1, ..., Yn) 주위에는 부극성 벽전하들이 많이 형성되고, X 전극 라인들(X1, ..., Xn) 주위에는 정극성의 벽전하들이 형성되며, 어드레스 전극 라인들(AR1, ..., ABm) 주위에는 정극성의 벽전하들이 적게 형성된다.
벽전하 배분 시간으로서의 제3 시간(t3 ~ t4)에서는, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제2 전압(VS)으로 유지된 상태에서, Y 전극 라인들(Y 1, ..., Yn)에 인가되는 전압이 제2 전압(VS)으로부터 제3 전압으로서의 접지 전압(V G)까지 지속적으로 하강된다. 여기서, 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이의 약한 방전으로 인하여, Y 전극 라인들(Y1, ..., Yn) 주위의 부극성의 벽전하들의 일부가 X 전극 라인들(X1, ..., Xn) 주위로 이동한다. 이에 따라, X 전극 라인들(X1, ..., Xn)의 벽전위(wall electric-potential)가 어드레스 전극 라인들(AR1, ..., ABm)의 벽전위보다 낮고 Y 전극 라인들(Y1, ..., Y n)의 벽전위보다 높아진다. 이에 따라, 이어지는 어드레싱 시간(A)에서 선택된 어드레스 전극 라인들과 Y 전극 라인 사이의 대향 방전에 요구되는 어드레싱 전압(VA-VG)이 낮아질 수 있다. 한편, 모든 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG )이 인가되 므로, 어드레스 전극 라인들(AR1, ..., ABm)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)에 대하여 방전을 수행하고, 이 방전으로 인하여 어드레스 전극 라인들(AR1, ..., ABm) 주위의 정극성의 벽전하들이 소멸한다.
이어지는 어드레싱 시간(A)에서, 어드레스 전극 라인들에 표시 데이터 신호가 인가되고, 제2 전압(VS)보다 낮은 제5 전압(VSCAN)으로 바이어싱된 Y 전극 라인들(Y1, ..., Yn)에 접지 전압(VG)의 주사 신호가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다. 각 어드레스 전극 라인(AR1, ..., ABm)에 인가되는 표시 데이터 신호는 표시 셀을 선택할 경우에 정극성 어드레싱 전압(VA)이, 그렇지 않을 경우에 접지 전압(VG)이 인가된다. 이에 따라 접지 전압(VG)의 주사 펄스가 인가되는 동안에 정극성 어드레싱 전압(VA)의 표시 데이터 신호가 인가되면 상응하는 표시 셀에서 어드레싱 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 표시 셀에서는 벽전하들이 형성되지 않는다. 여기서, 보다 정확하고 효율적인 어드레싱 방전을 위하여, X 전극 라인들(X1, ...Xn)에 제2 전압(VS)이 유지된다.
이어지는 표시-유지 시간(S)에서는, 모든 Y 전극 라인들(Y1, ...Yn)과 X 전극 라인들(X1, ...Xn)에 제2 전압(VS)의 표시-유지 펄스들이 교호하게 인가되어, 상응하는 어드레싱 시간(A)에서 벽전하들이 형성된 표시 셀들에서 표시-유지를 위한 방전을 일으킨다. 도 3 및 6을 참조하여 설명된 바와 같이, 본 발명에 따른 플라즈마 표시 패널(도 4의 1)에 의하면 방전 개시 전압(Vf)이 낮아진다. 따라서, 표시-유지 시간(S)에 있어서, 모든 Y 전극 라인들(Y1, ..., Yn)과 모든 X 전극 라인들(X1, ..., Xn)에 교호하게 인가되는 표시-유지 펄스의 전위(VS)를 낮출 수 있다.
이상 설명된 바와 같이, 본 발명에 따른 방전 표시 패널에 의하면, X 및 Y 전극 라인들 사이에 유전층의 홈이 형성됨으로 인하여, X 및 Y 전극 라인들 사이의 평균 방전 거리가 실질적으로 가까워진다. 이에 따라, X 및 Y 전극 라인들 사이의 방전 개시 전압이 낮아질 수 있고, 이로 인하여 네온-제논(Ne-Xe)의 방전 가스가 용이하게 사용될 수 있으며, 네온-제논(Ne-Xe)의 방전 가스의 사용으로 인하여 방전 효율이 높아질 수 있다. 잘 알려진 페닝 효과(Penning Effect)에서 입증된 바와 같이, 방전에 의한 진공 자외선들의 발생량은 준안정 상태(Metastable state)의 에너지가 매우 적은 제논 가스의 함량에 비례하기 때문이다.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.

Claims (5)

  1. 제1 기판에 표시-유지 전극 라인쌍들이 나란하게 배열되고, 상기 표시-유지 전극 라인쌍들을 덮어싸는 유전층이 형성되며, 상기 제1 기판과 대향되는 제2 기판에 어드레싱 전극 라인들이 상기 표시-유지 전극 라인쌍들과 이격 및 교차되게 배열된 방전 표시 패널에 있어서,
    상기 표시-유지 전극 라인쌍들 각각이 서로 나란한 X 및 Y 전극 라인들을 포함하고,
    상기 X 및 Y 전극 라인들 사이에 상기 유전층의 홈이 형성되며,
    상기 제1 및 제2 기판들 사이에 네온-제논(Ne-Xe)의 방전 가스가 봉입되는 방전 표시 패널.
  2. 제1항에 있어서,
    상기 X 및 Y 전극 라인들 사이에 형성된 상기 유전층의 홈이 계단 형상을 가진 방전 표시 패널.
  3. 제1항에 있어서,
    상기 X 및 Y 전극 라인들 사이에 형성된 상기 유전층의 홈과 연결되어 상기 제1 기판의 일부에도 홈이 형성된 방전 표시 패널.
  4. 제1항에 있어서,
    상기 방전 가스에서 제논이 차지하는 비율이 4 내지 80 퍼센트(%)인 방전 표시 패널.
  5. 제1항에 있어서,
    상기 방전 가스의 압력이 150 내지 750 토르(Torr)인 방전 표시 패널.
KR1020030086072A 2003-11-29 2003-11-29 유전층에 홈들이 형성된 방전 표시 패널 KR100581898B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030086072A KR100581898B1 (ko) 2003-11-29 2003-11-29 유전층에 홈들이 형성된 방전 표시 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030086072A KR100581898B1 (ko) 2003-11-29 2003-11-29 유전층에 홈들이 형성된 방전 표시 패널

Publications (2)

Publication Number Publication Date
KR20050052208A KR20050052208A (ko) 2005-06-02
KR100581898B1 true KR100581898B1 (ko) 2006-05-23

Family

ID=37248313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030086072A KR100581898B1 (ko) 2003-11-29 2003-11-29 유전층에 홈들이 형성된 방전 표시 패널

Country Status (1)

Country Link
KR (1) KR100581898B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833873B1 (ko) * 2007-04-11 2008-06-02 엘지전자 주식회사 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
KR20050052208A (ko) 2005-06-02

Similar Documents

Publication Publication Date Title
KR100467692B1 (ko) 디스플레이 유지 펄스의 폭이 변하는 플라즈마 디스플레이패널의 구동 방법
KR100388912B1 (ko) 콘트라스트 향상을 위한 플라즈마 디스플레이 패널의리셋팅 방법
KR100502355B1 (ko) 어드레스 전극 라인들이 전기적으로 플로팅되는 플라즈마디스플레이 패널의 리셋팅 방법, 및 이 리셋팅 방법을사용한 플라즈마 디스플레이 패널의 구동 방법
KR100581898B1 (ko) 유전층에 홈들이 형성된 방전 표시 패널
KR100467694B1 (ko) 효과적으로 초기화 단계들이 수행되는 플라즈마디스플레이 패널의 구동 방법
KR100615177B1 (ko) 효율적으로 계조 데이터가 표시되는 평판 표시 패널의구동 방법
KR20050052210A (ko) 유전층에 홈들이 형성된 방전 표시 패널
KR100603371B1 (ko) 어드레스 전극라인별로 상승시간이 다른 펄스를 인가하는플라즈마 디스플레이 패널의 구동 방법
KR100573125B1 (ko) 안정된 표시-유지 방전을 위한 방전 표시 패널의 구동 방법
KR100544124B1 (ko) 바이어스 전압이 어드레스 전극 라인들에 인가되는플라즈마 디스플레이 패널의 리셋팅 방법, 및 이 리셋팅방법을 사용한 플라즈마 디스플레이 패널의 구동 방법
KR100573113B1 (ko) 효율적인 리셋팅이 수행되는 플라즈마 디스플레이 패널의구동 방법
KR100467691B1 (ko) 어드레스 전압의 여유도를 넓히기 위한 플라즈마디스플레이 패널의 어드레스-디스플레이 동시 구동 방법
KR100424264B1 (ko) 초기 상태의 개선을 위한 플라즈마 디스플레이 패널의구동 방법
KR100537610B1 (ko) 디스플레이-유지 펄스들의 주파수가 변하는 플라즈마디스플레이 패널의 구동 방법
KR100708728B1 (ko) 정확한 어드레싱 방전을 위한 방전 디스플레이 패널의 구동방법
KR100581892B1 (ko) 효율적으로 낮은 계조 데이터가 표시되는 방전 표시패널의 구동 방법
KR100647676B1 (ko) 설정 계조가 확장된 방전 디스플레이 패널의 구동 방법
KR100730160B1 (ko) 효과적인 초기화가 수행되는 방전 디스플레이 패널의 구동방법
KR100349922B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20070094093A (ko) 유지 펄스가 전기적인 플로팅의 영역을 포함하는 방전디스플레이 패널의 구동 방법
KR100445028B1 (ko) 낮은 계조에서의 방전 약화를 방지하기 위한 플라즈마디스플레이 패널의 구동 방법
KR100553773B1 (ko) 소비 전력을 저감하는 방전 디스플레이 장치의 구동 방법
KR100647674B1 (ko) 중간 전극 라인들에 의해 어드레싱되는 플라즈마디스플레이 장치의 구동 방법
KR100637248B1 (ko) 어드레싱 전력의 효율적 절감을 위한 방전 디스플레이패널의 구동 방법
KR20050106550A (ko) 효율적인 리셋팅이 수행되는 방전 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee