KR100579441B1 - microstrip transmission line upon porous silicon substrate using surface MEMS technique - Google Patents

microstrip transmission line upon porous silicon substrate using surface MEMS technique Download PDF

Info

Publication number
KR100579441B1
KR100579441B1 KR1020030082841A KR20030082841A KR100579441B1 KR 100579441 B1 KR100579441 B1 KR 100579441B1 KR 1020030082841 A KR1020030082841 A KR 1020030082841A KR 20030082841 A KR20030082841 A KR 20030082841A KR 100579441 B1 KR100579441 B1 KR 100579441B1
Authority
KR
South Korea
Prior art keywords
dielectric
transmission line
porous silicon
microstrip transmission
silicon substrate
Prior art date
Application number
KR1020030082841A
Other languages
Korean (ko)
Other versions
KR20050049581A (en
Inventor
이한신
김성찬
임병옥
신동훈
김순구
이진구
Original Assignee
학교법인 동국대학교
이진구
김순구
임병옥
이한신
신동훈
김성찬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 동국대학교, 이진구, 김순구, 임병옥, 이한신, 신동훈, 김성찬 filed Critical 학교법인 동국대학교
Priority to KR1020030082841A priority Critical patent/KR100579441B1/en
Publication of KR20050049581A publication Critical patent/KR20050049581A/en
Application granted granted Critical
Publication of KR100579441B1 publication Critical patent/KR100579441B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines

Landscapes

  • Waveguides (AREA)

Abstract

본 발명은 표면 MEMS 기술을 이용하여 산화된 다공성 실리콘 기판 표면에 유전체 기둥을 제작하고 그 기둥 위에 신호선을 올려놓은 형태의 저손실 마이크로스트립 전송선에 관한 것으로, 전송선로 구현시 산화된 다공성 실리콘 기판 표면상부에 전송선과 접지면 사이에 있는 유전체에서 발생하는 유전체 손실을 줄이기 위한 최소 체적의 다수개의 유전체 단일 기둥을 구비하고 상기 유전체 기둥 상부에 신호선을 제작함으로써, MEMS 기술을 이용한 종래의 밀리미터파 집적회로의 저손실 전송 선로에 비하여 제작 공정이 비교적 간단하고, 전송선로와 접지면 사이에 있는 유전체에서 발생하는 유전체 손실과 기판에 의한 유전체 손실이 줄어들며 기존의 집적회로 소자와 서로 호환이 가능한 밀리미터파 집적회로의 저손실 전송 선로에 대한 것이다.The present invention relates to a low loss microstrip transmission line in which a dielectric pillar is fabricated on the surface of an oxidized porous silicon substrate using surface MEMS technology and a signal line is placed on the pillar. Low loss transmission of conventional millimeter wave integrated circuits using MEMS technology by having a single volume of multiple dielectric single pillars with a minimum volume to reduce the dielectric losses occurring in the dielectric between the transmission line and the ground plane and fabricating signal lines on top of the dielectric pillars. Compared to the line, the manufacturing process is relatively simple, and the loss of the dielectric loss generated by the dielectric between the transmission line and the ground plane and the dielectric loss by the substrate are reduced, and the low loss transmission line of the millimeter wave integrated circuit is compatible with the existing integrated circuit device. It is about.

다공성 실리콘, MEMS, 유전체 기둥, 밀리미터파, 집적회로Porous silicon, MEMS, dielectric pillar, millimeter wave, integrated circuit

Description

표면 멤스 기술을 이용한 다공성 실리콘 기반 마이크로스트립 전송선로{ microstrip transmission line upon porous silicon substrate using surface MEMS technique} Microstrip transmission line upon porous silicon substrate using surface MEMS technique}             

도 1은 본 발명의 표면 MEMS 기술을 이용한 다공성 실리콘 기반 마이크로스트립 전송선로의 다공성 실리콘 기판의 사시도, 1 is a perspective view of a porous silicon substrate of a porous silicon-based microstrip transmission line using the surface MEMS technology of the present invention;

도 2는 본 발명에 따른 표면 MEMS 기술을 이용한 다공성 실리콘 기반 마이크로스트립 전송선로의 사시도,2 is a perspective view of a porous silicon-based microstrip transmission line using surface MEMS technology according to the present invention;

도 3은 본 발명에 따른 표면 MEMS 기술을 이용한 다공성 실리콘 기반 마이크로스트립 전송선로의 공정순서도로, 도 3(a)은 접지면 공정단계의 단면도이고 도 3(b)은 유전체 기둥 공정단계의 단면도이고 도 3(c)은 희생층 공정단계의 단면도이며 도 3(d)은 도금 공정 단계의 단면도이고 도 3(e)은 마이크로스트립 전송선 공정단계의 단면도이다.Figure 3 is a process flow diagram of a porous silicon-based microstrip transmission line using the surface MEMS technology according to the present invention, Figure 3 (a) is a cross-sectional view of the ground plane processing step and Figure 3 (b) is a cross-sectional view of the dielectric pillar processing step 3 (c) is a cross-sectional view of the sacrificial layer process step, FIG. 3 (d) is a cross-sectional view of the plating process step, and FIG. 3 (e) is a cross-sectional view of the microstrip transmission line process step.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 산화된 다공성 실리콘 기판10: Oxidized Porous Silicon Substrate

11 : 홀11: hall

20 : 접지면20: ground plane

21, 22 : 패드21, 22: pad

30 : 유전체 기둥30: dielectric pillar

40 : 마이크로스트립 전송선40: microstrip transmission line

50 : 희생층50: sacrificial layer

60 : 시드금속60 seed metal

70 : 도금용 패턴70: pattern for plating

본 발명은 표면 MEMS 기술을 이용한 다공성 실리콘 기반 마이크로스트립 전송선로에 관한 것으로, 다공성 실리콘 기반의 유전체로 지지되는 마이크로스트립 전송선로를 구성함으로써 MEMS 기술을 이용한 종래의 밀리미터파 집적회로의 저손실 전송 선로에 비하여 제작 공정이 비교적 간단하고, 전송선로와 접지면 사이에 있는 유전체에서 발생하는 유전체 손실과 기판에 의한 유전체 손실이 줄어들며 기존의 집적회로 소자와 서로 호환이 가능한 밀리미터파 집적회로의 저손실 전송 선로에 대한 것이다.The present invention relates to a porous silicon-based microstrip transmission line using surface MEMS technology, and comprises a microstrip transmission line supported by a porous silicon-based dielectric, compared to the low-loss transmission line of a conventional millimeter wave integrated circuit using MEMS technology. It is a low loss transmission line of millimeter wave integrated circuit which is relatively simple to manufacture and is compatible with the existing integrated circuit device, and the dielectric loss caused by the dielectric between the transmission line and the ground plane is reduced. .

집적회로에서는 전송선로의 선폭이 가늘고, 선로를 구성하는 금속의 두께가 얇기 때문에 전송손실이 크게 되며, 기판으로 사용하는 반도체의 유전특성에 의하 여 그 손실이 더욱 커지게 된다. In integrated circuits, the transmission line is thin because the line width of the transmission line is thin and the thickness of the metal constituting the line is large, and the loss is further increased due to the dielectric properties of the semiconductor used as the substrate.

특히 밀리미터파 대역에서 전송선로는 짧은 거리에서도 상당한 손실이 발생하게 되며, 이러한 손실은 신호의 크기를 크게 감쇄시키게 된다. 기존의 집적회로 제작 기법으로는 반도체 기판의 표면, 유전체 표면, 유전체 사이 등에 전송선로를 구현함으로써 유전 손실이 크게 발생하는 것을 피할 수 없으며 따라서 전송선로의 특성을 개선하기 위한 여러 시도가 있었다. Especially in the millimeter-wave band, transmission lines have significant losses over short distances, and these losses greatly reduce the size of the signal. Existing integrated circuit fabrication techniques inevitably introduce a large amount of dielectric loss by implementing a transmission line on the surface of a semiconductor substrate, a dielectric surface, and between dielectrics. Therefore, various attempts have been made to improve the characteristics of a transmission line.

그 중에서도 MEMS 기술을 이용하여 공기 중에 전송선로를 구현하는 최근의 일련의 고안들을 통해 저손실 전송선로를 제작할 수 있었으나, 기판의 벌크 식각 및 멤브레인의 제작과 같은 공정상의 어려움, 기존의 집적회로와 호환성 등의 문제를 가지고 있었다. In particular, low-loss transmission lines could be manufactured through the recent series of designs that implement transmission lines in the air using MEMS technology.However, process difficulties such as bulk etching of substrates and fabrication of membranes, compatibility with existing integrated circuits, etc. Had a problem.

상기의 문제점을 해소하기 위해 본 출원인이 출원한 2003년 특허 제77569호 표면 멤스(MEMS) 기술을 이용한 유전체 지지형 마이크로스트립 전송선로 및 그 제작방법은 전송선과 반도체 기판과의 유전손실을 줄일 수는 있었으나 반도체 기판 의 유전손실을 감소하지 못하여 개선할 점이 있었다.Dielectric-supported microstrip transmission line and its fabrication method using 2003 Patent No. 77569 Surface MEMS technology filed by the present applicant to solve the above problems can reduce the dielectric loss between the transmission line and the semiconductor substrate. However, the dielectric loss of the semiconductor substrate could not be reduced and there was an improvement.

본 발명은 상기의 문제점을 해소하기 위한 것으로, 유전체 기둥을 사용하여 전송선을 기판과 격리하여 공기 중에 띄워 놓고 반도체 기판을 표면이 산화된 다공성 실리콘 기판을 사용함으로서, 비교적 간단한 공정으로 유전체에 의한 유전 손실과 반도체 기판에 의한 유전손실을 줄이는 저손실 전송선을 제공하는 것을 그 목적 으로 한다. The present invention is to solve the above problems, by using a dielectric pillar to separate the transmission line from the substrate to float in the air and use the porous silicon substrate oxidized surface of the semiconductor substrate, dielectric loss due to the dielectric in a relatively simple process To provide a low loss transmission line that reduces the dielectric loss caused by the semiconductor substrate.

이를 위해 본 발명에서는 반도체 기판을 산화된 다공성 실리콘 표면을 가진 실리콘으로 하고 유전체 기둥을 이용하여 전송선을 접지면과 분리하였다. To this end, in the present invention, the semiconductor substrate is made of silicon having an oxidized porous silicon surface, and the transmission line is separated from the ground plane by using a dielectric pillar.

신호선(전송선)을 유전체 기둥으로 지지하기 위하여 유전체 기둥을 산화된 다공성 실리콘 표면에 제작하였으며, 신호선과 접지 면의 높이 차를 10㎛ 이상으로 하는 공정을 개발하였다. In order to support the signal line (transmission line) with the dielectric pillar, a dielectric pillar was fabricated on the oxidized porous silicon surface, and a process was developed in which the height difference between the signal line and the ground plane was 10 µm or more.

그리고 신호선에서 발생하는 도전성 손실을 줄이고 신호선 자체 물리적 강도를 강하게 함으로서 유전체 기둥의 간격을 1㎜까지 넓힐 수 있도록 하기 위하여 신호선의 두께를 7㎛로 하는 금도금 공정을 이용하였다.
In addition, a gold plating process having a thickness of 7 μm was used in order to reduce the conductive loss occurring in the signal line and to increase the physical strength of the signal line to increase the thickness of the dielectric pillar to 1 mm.

본 발명의 표면 MEMS 기술을 이용한 다공성 실리콘 기반 마이크로스트립 전송선로는 마이크로스트립 전송선로에 있어서, In the porous silicon-based microstrip transmission line using the surface MEMS technology of the present invention,

산화되어 다수개의 홀이 구비된 다공성 실리콘 기판과; 상기 산화된 다공성 실리콘 기판 표면에 형성되는 접지면과 두개 이상의 패드와; 상기 접지면에 구비되되 접지면에 수직으로 형성된 다수개의 유전체 기둥 및; 상기 반도체 기판 표면의 두개 이상의 패드를 서로 연결하기 위해 상기 유전체 기둥으로 지지되어 상기 접지면과의 사이에 공기층이 형성되는 마이크로스트립 전송선으로 구성된다. A porous silicon substrate oxidized and provided with a plurality of holes; A ground plane and two or more pads formed on a surface of the oxidized porous silicon substrate; A plurality of dielectric pillars provided on the ground plane and formed perpendicular to the ground plane; It consists of a microstrip transmission line supported by the dielectric pillar to connect two or more pads on the surface of the semiconductor substrate to form an air layer between the ground plane.

또한, 상기 실리콘 기판의 산화된 다공층의 두께가 1㎛인 것을 특징으로 한다.In addition, the thickness of the oxidized porous layer of the silicon substrate is characterized in that 1㎛.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 표면 MEMS 기술을 이용한 다공성 실리콘 기반 마이크로스트립 전송선로의 다공성 실리콘 기판의 사시도로, 실리콘 기판(10)의 표면에 홀(11)이 구비된다. 상기 홀(11)들은 표면에만 구비되며 상기 실리콘 기판(10)을 관통하지 않는다. 1 is a perspective view of a porous silicon substrate of a porous silicon-based microstrip transmission line using the surface MEMS technique of the present invention, and the hole 11 is provided on the surface of the silicon substrate 10. The holes 11 are provided only on a surface thereof and do not penetrate the silicon substrate 10.

상기 다공성 실리콘 기판은 실리콘 결정을 산(acid) 용액에 넣고 전류를 가하면 만들어진다. 이 때 전기화학적 작용으로 실리콘 결정의 식각(에칭)이 일어나면서, 불과 수 나노미터(nm) 크기의 작은 결정성 입자들과 마이크로미터 이하의 기공들이 생성되는 것이다. The porous silicon substrate is made by placing a silicon crystal in an acid solution and applying a current. At this time, the etching (etching) of the silicon crystals occurs by electrochemical action, and small crystalline particles of only a few nanometers (nm) in size and microscopic pores are generated.

또한, 상기 실리콘 기판(10)의 기공 형성에는 100나노미터의 폭을 갖는 Si++ 이온빔을 좁은 선을 따라 표면에 충격시켜 여분의 실리콘 원자들을 실리콘 격자속에 박아 넣고 실리콘이 박힌 부분에 작은 전압을 걸어주어 이온빔이 가해지지 않은 부분은 아무런 변화가 일어나지 않게 하면서 이온빔을 받은 부분에서만 전기화학적 에칭반응이 일어나는 다공성 실리콘 기판을 만들 수도 있다. In addition, in forming the pores of the silicon substrate 10, an Si ++ ion beam having a width of 100 nanometers is bombarded to the surface along a narrow line to inject extra silicon atoms into the silicon lattice, and a small voltage is applied to the silicon-embedded portion. It is also possible to create porous silicon substrates in which the ion beam is not subjected to any change while the electrochemical etching reaction occurs only in the area where the ion beam is received.

본 실시예에서 상기 홀(11)의 길이, 즉 다공층의 두께(w)는 1㎛이다.In the present embodiment, the length of the hole 11, that is, the thickness w of the porous layer is 1 μm.

도 2는 본 발명에 따른 표면 MEMS 기술을 이용한 다공성 실리콘 기반 마이크로스트립 전송선로의 사시도, 본 발명에 따른 표면 MEMS 기술을 이용한 다공성 실리콘 기반 마이크로스트립 전송선로는 반도체 기판(10)의 표면 상부에 접지면(20)과 패드(21, 22)를 구비하며 상기 접지면(20)에 수직으로 형성되는 유전체 기둥(30)과 상기 패드(21, 22)를 연결하기 위해 상기 유전체 기둥(30)으로 지지되어 공기층을 형성하는 마이크로스트립 전송선(40)으로 구성된다. 2 is a perspective view of a porous silicon-based microstrip transmission line using the surface MEMS technology according to the present invention, and a porous silicon-based microstrip transmission line using the surface MEMS technology according to the present invention is a ground plane on the upper surface of the semiconductor substrate 10. 20 and pads 21 and 22 and supported by the dielectric pillars 30 to connect the pads 21 and 22 with the dielectric pillars 30 formed perpendicular to the ground plane 20. It consists of the microstrip transmission line 40 which forms an air layer.

도 3은 본 발명에 따른 표면 MEMS 기술을 이용한 다공성 실리콘 기반 마이크로스트립 전송선로의 공정순서도이다. 3 is a process flowchart of the porous silicon-based microstrip transmission line using the surface MEMS technology according to the present invention.

도 3(a)은 접지면 공정단계의 단면도이고, 반도체 기판 위에 금속(Ti/Au)을 열적 증착기를 이용하여 각각 열 증착하여 접지면(20)과 패드(21, 22)를 형성한다. 3A is a cross-sectional view of a ground plane process step, and thermally deposits a metal (Ti / Au) on a semiconductor substrate using a thermal evaporator to form a ground plane 20 and pads 21 and 22, respectively.

도 3(b)은 유전체 기둥 공정단계의 단면도로, 폴리미드 유전체를 사용하여 면적 20×20 ㎛2, 높이 10㎛ 의 유전체 기둥(30)을 형성한다. FIG. 3 (b) is a cross sectional view of the dielectric pillar process step, wherein a polyimide dielectric is used to form a dielectric pillar 30 having an area of 20 × 20 μm 2 and a height of 10 μm.

도 3(c)은 희생층(50)의 공정단계를 보여주는 단면도로, 상기 도 3(a)에서 공정제작된 상기 유전체 기둥(30)보다 더 높이 AZ4903 레지스트를 사용하여 사진 식각 공정을 통한 패턴닝 과정을 수행하였으며 신호선 금속을 증착 시킬 때 수직적인 레지스트의 구조로 인한 신호선이 단락되는 현상과 후속 공정시의 열적 안정화를 위하여 대류 오븐에서 열처리하여 곡선 모양의 희생층(50) 레지스트를 공정한다. 3 (c) is a cross-sectional view showing a process step of the sacrificial layer 50, and is patterned through a photolithography process using an AZ4903 resist higher than the dielectric pillar 30 fabricated in FIG. 3 (a). When the signal line metal is deposited, the curvature sacrificial layer 50 resist is processed by heat treatment in a convection oven to short the signal lines due to the vertical resist structure and thermal stabilization during subsequent processes.

도 3(d)은 도금단계를 보여주는 단면도로, 시드(sead) 금속(60)을 증착한 뒤 도금이 될 곳을 남기고 도금용 패턴(70)을 형성하고, 원하는 금속 두께만큼 도금을 한다.3 (d) is a cross-sectional view showing a plating step, after depositing a seed metal 60, leaving a place to be plated to form a plating pattern 70, and plating the desired metal thickness.

본 발명의 실시예에서는 전송선 도금 기반 층으로 Ti/Au를 각각 열 증착 방법을 사용하여 연속적으로 증착하였다. 그 위에 신호선 영역의 패터닝 과정을 수행 하기 위하여 다시 한번 AZ 4903 resist를 patterning 과정을 수행하여 도금 패턴(70)을 형성하였다. 다음 공정으로 Au plating 장비를 이용하여 7 ㎛ 높이의 Au를 증착하였다. 이 때 도금액의 온도는 60 0C를 유지하였으며 전류밀도는 0.3 A/dm2의 조건을 사용하였다. In the embodiment of the present invention, Ti / Au was continuously deposited as a transmission line plating layer using thermal deposition. In order to perform the patterning process of the signal line region, the plating pattern 70 was formed by patterning the AZ 4903 resist once again. In the following process, Au was deposited using Au plating equipment. At this time, the temperature of the plating liquid was maintained at 60 0 C, and the current density was 0.3 A / dm 2 .

도 3(d)은 마이크로스트립 전송선(40)의 공정단계를 보여주는 단면도로, 아세톤으로 도금용 패턴(70)을, 금속 식각제(Au etchant)로 노출된 시드 금속(60)을 제거하고, 다시 한번 아세톤으로 희생층(50)영역을 제거하면 공기층이 마이크로스트립 전송선(40)과 접지면(20)사이에 형성되고 패드(21, 22)를 이용해 마이크로스트립 선로를 시험할 수 있는 구조가 만들어진다.3 (d) is a cross-sectional view illustrating a process step of the microstrip transmission line 40. The plating pattern 70 is removed with acetone, and the seed metal 60 exposed with a metal etchant (Au etchant) is removed. Once the sacrificial layer 50 region is removed with acetone, an air layer is formed between the microstrip transmission line 40 and the ground plane 20, and a structure for testing the microstrip line using the pads 21 and 22 is made.

상세하게 말하자면, 상기 도 3(d)에서 Au를 증착 시킨 후 도금 패턴(70)을 아세톤을 이용하여 제거하였고 다음으로 시드 금속(60)을 제거하기 위하여 Au 아세톤을 이용하여 노출된 Au층을 제거하였고, Ti 층은 BOE (Buffered Oxide Etchant)를 사용하여 제거하였다. 마지막 과정으로 희생층(50) 영역을 제거하기 위하여 다시 한번 아세톤을 이용하여 희생층 영역을 제거하여 공기 중에 떠 있는 전송선을 형성하였다. In detail, after depositing Au in FIG. 3 (d), the plating pattern 70 was removed using acetone, and then, the Au layer exposed using Au acetone was removed to remove the seed metal 60. The Ti layer was removed using BOE (Buffered Oxide Etchant). Finally, in order to remove the sacrificial layer 50 region, the sacrificial layer region was once again removed using acetone to form a transmission line floating in the air.

본 발명의 표면 MEMS 기술을 이용한 다공성 실리콘 기반 마이크로스트립 전송선로는 다공성 실리콘 기판을 열 산화하여 생긴 1㎛ 두께의 다공성 실리콘 표면 에 MEMS 기술을 이용하여 유전체 기둥을 제작하고 그 기둥 위에 폭 50㎛ , 두께 7㎛의 신호선을 올려놓음으로써 MEMS 기술을 이용한 종래의 밀리미터파 집적회로의 저손실 전송 선로에 비하여 제작 공정이 비교적 간단하고, 신호선이 산화된 다공성 실리콘 표면을 가진 실리콘 기판 위의 공기 중에 떠 있음으로써 기판 및 전송선과 접지면 사이에 있는 유전체에서 발생하는 유전체 손실뿐만 아니라 기판 자체의 유전손실을 줄일수 있고, 기존의 집적회로 소자와 서로 호환이 가능하다는 장점이 있다. The porous silicon-based microstrip transmission line using the surface MEMS technology of the present invention fabricates a dielectric column using MEMS technology on a porous silicon surface having a thickness of 1 μm formed by thermal oxidation of a porous silicon substrate, and has a width of 50 μm and a thickness on the column. By placing a 7 μm signal line, the fabrication process is relatively simple compared to the low loss transmission line of a conventional millimeter wave integrated circuit using MEMS technology, and the signal line floats in air on a silicon substrate with an oxidized porous silicon surface. And dielectric loss in the substrate itself as well as dielectric loss occurring in the dielectric between the transmission line and the ground plane, and can be compatible with existing integrated circuit devices.

Claims (2)

마이크로스트립 전송선로에 있어서, In the microstrip transmission line, 양극 산화 기법에 의하여 깊이와 단위 면적당 개수가 조절되는 홀(11)이 구비된 다공성 실리콘 기판(10)과;A porous silicon substrate 10 having holes 11 whose depth and number per unit area are controlled by anodization; 상기 다공성 실리콘 기판(10) 표면에 구비되 접지면(20)에 수직으로 세워진 유전체로 이루어진 다수개의 유전체 기둥(30) 및;A plurality of dielectric pillars 30 formed on the surface of the porous silicon substrate 10 and made of a dielectric perpendicular to the ground plane 20; 상기 유전체 기둥(30)으로 지지되어 접지면(20)과의 사이에 공기층이 형성되는 마이크로스트립 전송선(40);으로 구성된 것을 특징으로 하는 표면 MEMS 기술을 이용한 다공성 실리콘 기반 마이크로스트립 전송선로.Porous silicon-based microstrip transmission line using the surface MEMS technology, characterized in that consisting of; microstrip transmission line (40) is supported by the dielectric pillar (30) and the air layer is formed between the ground plane (20). 제 1항에 있어서, 상기 실리콘 기판(10)의 다공층의 두께(w)가 1㎛인 것을 특징으로 하여 이루어진 표면 MEMS 기술을 이용한 다공성 실리콘 기반 마이크로스트립 전송선로.The porous silicon-based microstrip transmission line according to claim 1, wherein the thickness (w) of the porous layer of the silicon substrate (10) is 1 µm.
KR1020030082841A 2003-11-21 2003-11-21 microstrip transmission line upon porous silicon substrate using surface MEMS technique KR100579441B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030082841A KR100579441B1 (en) 2003-11-21 2003-11-21 microstrip transmission line upon porous silicon substrate using surface MEMS technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030082841A KR100579441B1 (en) 2003-11-21 2003-11-21 microstrip transmission line upon porous silicon substrate using surface MEMS technique

Publications (2)

Publication Number Publication Date
KR20050049581A KR20050049581A (en) 2005-05-27
KR100579441B1 true KR100579441B1 (en) 2006-05-12

Family

ID=38665273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030082841A KR100579441B1 (en) 2003-11-21 2003-11-21 microstrip transmission line upon porous silicon substrate using surface MEMS technique

Country Status (1)

Country Link
KR (1) KR100579441B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706211B1 (en) * 2005-12-19 2007-04-12 삼성전자주식회사 Apparatus for conversion transmission structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100467U (en) * 1987-12-25 1989-07-05
JPH04257287A (en) * 1991-02-08 1992-09-11 Gurafuiko:Kk Printed wiring board
JPH04368003A (en) * 1991-06-14 1992-12-21 Nippon Telegr & Teleph Corp <Ntt> Microwave transmission line
JPH06224604A (en) * 1993-01-22 1994-08-12 Shinko Electric Ind Co Ltd High frequency signal line
JPH1117467A (en) * 1997-06-20 1999-01-22 Nec Corp Monolithic microwave integrated circuit
KR20010060255A (en) * 1999-12-30 2001-07-06 윤종용 Circuit board and method for manufacturing thereof
JP2002100906A (en) * 2000-09-21 2002-04-05 Toshiba Corp Microwave circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100467U (en) * 1987-12-25 1989-07-05
JPH04257287A (en) * 1991-02-08 1992-09-11 Gurafuiko:Kk Printed wiring board
JPH04368003A (en) * 1991-06-14 1992-12-21 Nippon Telegr & Teleph Corp <Ntt> Microwave transmission line
JPH06224604A (en) * 1993-01-22 1994-08-12 Shinko Electric Ind Co Ltd High frequency signal line
JPH1117467A (en) * 1997-06-20 1999-01-22 Nec Corp Monolithic microwave integrated circuit
KR20010060255A (en) * 1999-12-30 2001-07-06 윤종용 Circuit board and method for manufacturing thereof
JP2002100906A (en) * 2000-09-21 2002-04-05 Toshiba Corp Microwave circuit

Also Published As

Publication number Publication date
KR20050049581A (en) 2005-05-27

Similar Documents

Publication Publication Date Title
DE69935495T2 (en) Manufacturing process for buried channels and cavities in semiconductor wafers
EP2165362B1 (en) Low resistance through-wafer via
DE69333551T2 (en) Single mask process for making microstructures, single crystal fabrication process
CN112758888A (en) Processing technology of silicon MEMS microstructure with through silicon via
KR100579441B1 (en) microstrip transmission line upon porous silicon substrate using surface MEMS technique
DE10326555B4 (en) A method of manufacturing an integrated circuit and an integrated circuit fabricated by the method
US20220393329A1 (en) Adhesion layer for forming nanowires in anodic aluminum oxide layer
US6986838B2 (en) Nanomachined and micromachined electrodes for electrochemical devices
JP4286733B2 (en) Interposer and manufacturing method of interposer
JP5708762B2 (en) Method for manufacturing through electrode substrate
KR100632500B1 (en) Dielectric-supported microstrip transmission line using surface MEMS technology and its manufacturing method
JP5453763B2 (en) Method for manufacturing through electrode substrate
JP3770871B2 (en) MEMS structure and manufacturing method thereof
KR100581387B1 (en) multi-layer microstrip transmission line upon dielectric post using surface MEMS technique and method thereof
US20220393328A1 (en) Nanowire-based integrated via in anodic aluminum oxide layer for cmos applications
US6429034B1 (en) Method of making high aspect ratio features during surface micromachining
CN113184800B (en) Method for manufacturing micro-electromechanical system device and micro-electromechanical system device
KR101093718B1 (en) High Quality Passive Element Module Having Air-Cavity and Process of The Same
CN115697029B (en) Superconducting quantum chip and preparation method thereof
CN114583424B (en) Suspended strip line filter and preparation method thereof
US8021167B2 (en) ‘All in one’ spring process for cost-effective spring manufacturing and spring self-alignment
CN211088464U (en) Microstrip transmission device
KR200431624Y1 (en) Frequency-variable type millimeter wave filter
JP3306889B2 (en) Method for manufacturing semiconductor device
EP0646954A2 (en) Low-defect one-step etching process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130509

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150504

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 14