KR100576424B1 - Method for formating trench in semiconductor device - Google Patents

Method for formating trench in semiconductor device Download PDF

Info

Publication number
KR100576424B1
KR100576424B1 KR1020040046578A KR20040046578A KR100576424B1 KR 100576424 B1 KR100576424 B1 KR 100576424B1 KR 1020040046578 A KR1020040046578 A KR 1020040046578A KR 20040046578 A KR20040046578 A KR 20040046578A KR 100576424 B1 KR100576424 B1 KR 100576424B1
Authority
KR
South Korea
Prior art keywords
trench
hdp
cmp
deposition
sti
Prior art date
Application number
KR1020040046578A
Other languages
Korean (ko)
Other versions
KR20050121446A (en
Inventor
임비오
서보민
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040046578A priority Critical patent/KR100576424B1/en
Publication of KR20050121446A publication Critical patent/KR20050121446A/en
Application granted granted Critical
Publication of KR100576424B1 publication Critical patent/KR100576424B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Abstract

본 발명은 반도체 소자의 HDP 공정에서 산화막 필름을 1차 증착한 후, 식각 가스의 공급을 중단하여 증착 공정만 이루어지는 2차 산화막 필름 증착으로 트렌치 갭필을 진행함으로서, 후속 STI CMP 공정을 진행하여 트랜치를 형성하기 위한 것으로, 이를 위한 작용은 트렌치가 형성된 반도체 기판을 옥사이데이션하여 트렌치 내벽에 라이너 산화막을 형성하는 단계와, 식각 가스와 증착 가스를 이용하는 HDP에 의해 트렌치에 절연막을 1차 갭필하는 단계와, 식각 가스의 공급을 중단하고, 증착 가스만을 이용하는 HDP에 의해 트렌치에 절연막을 2차 갭필하는 단계와, 1차 및 2차 갭필된 절연막을 CMP를 통해 평탄화하는 단계를 포함한다. 따라서, CMP시의 압력에 의한 데미지를 방지할 수 있으며, HDP STI 공정에서의 멀티 단계의 CMP를 진행하여 패턴에 의한 STI CMP 마진을 최대한으로 확보할 수 있어 소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Figure 112004026971542-pat00001

HDP, PECVD, 산화막 필름, STI CMP, 트렌치

According to the present invention, after the first deposition of the oxide film in the HDP process of the semiconductor device, the trench gap fill is performed by the deposition of the secondary oxide film formed only by the deposition process by stopping the supply of the etching gas. Its operation is to form a liner oxide film on the inner wall of the trench by oxidizing the trench-formed semiconductor substrate, and firstly gap-filling the insulating film in the trench by HDP using an etching gas and a deposition gas; Discontinuing the supply of the etching gas, secondary gap-filling the insulating film into the trench by the HDP using only the deposition gas, and planarizing the primary and secondary gap-filled insulating films through the CMP. Therefore, it is possible to prevent damage due to pressure at the time of CMP, and to maximize the STI CMP margin by pattern by performing multi-step CMP in the HDP STI process, thereby improving the characteristics and reliability of the device. It works.

Figure 112004026971542-pat00001

HDP, PECVD, Oxide Films, STI CMP, Trench

Description

반도체 소자의 트렌치 형성방법{METHOD FOR FORMATING TRENCH IN SEMICONDUCTOR DEVICE}Trench Formation Method for Semiconductor Device {METHOD FOR FORMATING TRENCH IN SEMICONDUCTOR DEVICE}

도 1은 종래 반도체 소자의 트렌치 형성에 따른 데미지를 도시한 도면이고,1 is a view showing the damage caused by the trench formation of a conventional semiconductor device,

도 2는 도 1의 HDP 산의 모양을 도시한 일 관점의 도면이며,FIG. 2 is a view of one view showing the shape of the HDP mountain of FIG. 1,

도 3은 도 1의 HDP 산의 모양을 도시한 다른 관점의 도면이며,3 is a view of another perspective showing the shape of the HDP mountain of FIG.

도 4는 도 1의 데미지 모양을 확대한 도면이며,4 is an enlarged view of the damage shape of FIG. 1;

도 5는 본 발명에 따른 반도체 소자의 트렌치 형성방법을 도시한 도면이다.5 is a view showing a trench forming method of a semiconductor device according to the present invention.

본 발명은 반도체 소자의 트렌치 형성방법에 관한 것으로, 특히 에스티아이(Shallow Trench Isolation, STI) 고밀도 플라즈마(High Density Plasma, HDP) 공정에서 CVD 방식으로 챔버에서 연속적으로 높은 증착 비율을 갖는 산화막 필름의 연속 공정으로 트렌치 갭필을 진행함으로서, 후속 STI CMP 공정을 진행하여 트랜치를 형성할 수 있는 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a trench in a semiconductor device, and in particular, a continuous process of an oxide film having a high deposition rate continuously in a chamber by CVD in a Shallow Trench Isolation (STI) High Density Plasma (HDP) process. The present invention relates to a method of forming a trench by proceeding with a trench gap fill, followed by a subsequent STI CMP process.

통상적으로, STI 공정에서 디자인 룰의 감소는 O3 TEOS 대신에 고종횡비와 높은 식각속도를 갖는 HDP를 사용한다. 이러한 HDP의 증착 특성상 갭-필(Gap-Fill) 되어지는 부분 외의 평탄한 패턴 위에서는 도 2 및 도 3에 도시된 바와 같이, HDP 산 모양의 구조가 발생한다. Typically, the reduction of design rules in the STI process uses HDP with high aspect ratio and high etch rate instead of O3 TEOS. Due to the deposition characteristics of the HDP, as shown in FIGS. 2 and 3, the HDP acid-like structure occurs on a flat pattern other than the gap-filled portion.

도 2는 STI HDP 공정에서 HDP 산의 모양을 도시한 일 관점의 도면으로서, 일반적인 STI HDP 증착 타겟으로 증착할 경우, 패턴에 따른 HDP 산(205㎚)의 모양이며, 도 3은 STI HDP 공정에서 HDP 산의 모양을 도시한 다른 관점의 도면으로서, 두꺼운 타겟으로 증착할 경우, 패턴에 따른 HDP 산(197㎚)의 모양이다. Figure 2 is a view showing the shape of the HDP acid in the STI HDP process, when deposited with a typical STI HDP deposition target, the shape of the HDP acid (205 nm) according to the pattern, Figure 3 is the STI HDP process It is a figure of another viewpoint which shows the shape of HDP acid, and when depositing with a thick target, it is a shape of HDP acid (197 nm) according to a pattern.

즉, STI HDP 갭-필 공정은 HDP 갭을 증착하므로, 그 특성에 따라 HDP 산 모양이 형성된다. 이때, HDP 증착 깊이는 STI를 커버할 정도 보다 약간 두껍게 증착하고, 증착된 HDP를 STI 씨엠피(chemical mechanical polishing, CMP)를 통해 HDP 산모양의 구조와 STI 필름을 제거하는 과정으로 진행한다. That is, the STI HDP gap-fill process deposits the HDP gap, so that the HDP acid shape is formed according to its characteristics. At this time, the HDP deposition depth is slightly thicker than the STI to cover, and proceeds to the process of removing the HDP acid-like structure and STI film through STI CMP (chemical mechanical polishing, CMP).

상술한 바와 같은 과정 중, STI CMP에서 HDP 산모양의 구조와 STI 필름을 제거할 때, 메커니컬(mechanical)한 파워에 의하여 도 1의 STI HDP 공정의 디바이스 엑티브 데미지를 도시한 도면과 같이, HDP 산모양이 부러지거나, 압력(stress)의 집중 현상이 발생하게 되어 후속 게이트(gate) 공정의 디바이스 액티브 부분의 데미지(S1)(도 4는 도 1에서의 데미지를 받은 모양을 확대한 도면이다), 혹은 디펙트 현상, 디바이스의 불량 등을 발생하게 되는 문제점이 있다. During the process as described above, when removing the HDP acid structure and the STI film in the STI CMP, as shown in the figure showing the device active damage of the STI HDP process by the mechanical power, the HDP acid The shape is broken or a concentration of stress occurs, so that damage S1 of the device active portion of the subsequent gate process (FIG. 4 is an enlarged view of the damaged shape in FIG. 1), Alternatively, there is a problem that a defect phenomenon or a device defect occurs.

이에, 본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 그 목적은 반도체 소자의 HDP 공정에서 산화막 필름을 1차 증착한 후, 식각 가스의 공급을 중단하여 증착 공정만 이루어지는 2차 산화막 필름 증착으로 트렌치 갭필을 진행함으 로서, 후속 STI CMP 공정을 진행하여 트랜치를 형성할 수 있는 반도체 소자의 트렌치 형성방법을 제공함에 있다. Accordingly, the present invention has been made to solve the above-described problems, the object of the present invention is to deposit the secondary oxide film is formed only by the deposition process after the deposition of the oxide film in the HDP process of the semiconductor device, the supply of the etching gas By providing a trench gap fill, a trench forming method of a semiconductor device capable of forming a trench by performing a subsequent STI CMP process is provided.

이러한 목적을 달성하기 위한 본 발명에서 반도체 소자의 트렌치 형성방법은 트렌치가 형성된 반도체 기판을 옥사이데이션하여 트렌치 내벽에 라이너 산화막을 형성하는 단계와, 식각 가스와 증착 가스를 이용하는 HDP에 의해 트렌치에 절연막을 1차 갭필하는 단계와, 식각 가스의 공급을 중단하고, 증착 가스만을 이용하는 HDP에 의해 트렌치에 절연막을 2차 갭필하는 단계와, 1차 및 2차 갭필된 절연막을 CMP를 통해 평탄화하는 단계를 포함하는 것을 특징으로 한다.In the present invention, a method of forming a trench in a semiconductor device includes oxidizing a trench formed semiconductor substrate to form a liner oxide film on the inner wall of the trench, and forming an insulating film in the trench by HDP using an etching gas and a deposition gas. Gap-filling the insulating film in the trench by the HDP using only the deposition gas, stopping supply of the etching gas, and planarizing the primary and secondary gap-filled insulating films through the CMP. Characterized in that.

이하, 본 발명의 실시예는 다수개가 존재할 수 있으며, 이하에서 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명하기로 한다. 이 기술 분야의 숙련자라면 이 실시 예를 통해 본 발명의 목적, 특징 및 이점들을 잘 이해하게 될 것이다. Hereinafter, a plurality of embodiments of the present invention may exist, and a preferred embodiment will be described in detail with reference to the accompanying drawings. Those skilled in the art will appreciate the objects, features and advantages of the present invention through this embodiment.

본 발명의 핵심 기술요지를 살펴보면, STI 옥사이데이션(30)을 진행한 상태에서, 디자인 룰이나, 혹은 디바이스에 따라 변동이 있는 보통의 타겟 두께(target thickness) 보다 약간 얇은 500Å∼8000Å 정도의 STI HDP를 증착하여 HDP 산 모양(S2)의 구조를 형성한다. Looking at the core technical gist of the present invention, STI HDP of about 500 ~ 8000 얇은 slightly thinner than the usual target thickness that varies depending on the design rule or device, with the STI oxidation 30 in progress Deposited to form the structure of the HDP acid shape (S2).

이후, HDP 산 모양(S2)의 구조에 화학 기상 증착(Chemical Vapor Deposition, CVD) 방식을 사용하여 동일 챔버에서 연속적으로 높은 증착 비율을 갖는 1차 산화막 필름(40)을 증착하고, 이어서, 1차 산화막 필름(40)에 대하여 식각 가스의 공급을 중단하여 증착 공정만 이루어지는 2차 산화막 필름(40) 증착에 의해 트렌치 갭필을 진행함으로서, STI CMP 공정(50)을 진행하여 트렌치를 형성할 수 있는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.Subsequently, a first oxide film 40 having a continuously high deposition rate is deposited in the same chamber using a chemical vapor deposition (CVD) method in the structure of the HDP acid shape (S2). It is possible to form a trench by performing the trench gap fill by depositing the secondary oxide film 40 which is formed only by the deposition process by stopping the supply of the etching gas to the oxide film 40, and then proceeding with the STI CMP process 50. Through these technical means, it is possible to easily achieve the purpose of the present invention.

도 5는 본 발명에 따른 반도체 소자의 트렌치 형성방법을 도시한 도면이다.5 is a view showing a trench forming method of a semiconductor device according to the present invention.

즉, 도 5a를 참조하면, 실리콘 기판(Si-substrate)(10)에서 패드 TEOS/질화막 필름(20)을 증착하고, STI PEP/RIE를 진행하여 STI 옥사이데이션(30)을 진행한다. 이후, 디자인 룰이나, 혹은 디바이스에 따라 변동이 있는 보통의 타겟 두께(target thickness) 보다 약간 얇은 정도의 STI HDP를 원하는 타겟(target) 까지 증착하므로, HDP의 증착 특성상 HDP 산 모양(S2)의 구조가 형성된다. 여기서, STI HDP의 두께는 500Å∼8000Å이다.That is, referring to FIG. 5A, a pad TEOS / nitride film 20 is deposited on a silicon substrate 10, and STI PEP / RIE is performed to proceed with STI oxidation 30. Afterwards, since the STI HDP is deposited to a desired target, which is slightly thinner than the usual target thickness, which varies depending on the design rule or device, the structure of the HDP acid shape (S2) due to the deposition characteristics of the HDP. Is formed. Here, the thickness of the STI HDP is 500 mW to 8000 mW.

이후, 도 5b에 도시된 바와 같이, 형성된 HDP 산 모양의 구조에서 일반적인 CVD 방식으로 챔버에서 연속적으로 높은 증착 비율을 갖는 산화막 필름(40)의 연속 공정을 진행하는데, 그 연속 공정 방식은 산화막 필름(40)을 1차 증착한 후, 식각 가스의 공급을 중단하여 증착 공정만 이루어지는 2차 산화막 필름(40)을 500Å∼2000Å의 두께로 증착하여 트렌치 갭필을 진행하므로, HDP 산이 최소한의 높이로 성장하지 않으면서 CVD 박막의 빠른 증착 비율로 인하여 뾰족한 산 모양이 아닌 둥근 산 모양(S3)으로 성장한다. 여기서, HDP 산이 더 이상 성장하지 않으면서 둥근 산 모양(S3)으로 성장함에 따라 도 5c와 같이, CMP시의 압력에 의한 데미지를 최소화할 수 있다. Subsequently, as shown in FIG. 5B, in the formed HDP acid-like structure, a continuous process of the oxide film 40 having a continuously high deposition rate in the chamber is performed by a general CVD method. After the first deposition of 40), the supply of the etching gas is stopped and the second oxide film 40, which is formed only in the deposition process, is deposited to a thickness of 500 to 2000 mm to form a trench gap fill, so that HDP acid does not grow to a minimum height. At the same time, due to the rapid deposition rate of the CVD thin film, it grows into a rounded acid shape (S3) rather than a sharp acid shape. Here, as HDP acid grows in a rounded acid shape (S3) without growing any more, as shown in FIG. 5C, damage due to pressure during CMP may be minimized.

이어서, 도 5c를 참조하면, 연속 공정으로 산화막 필름(40)이 증착되어 트렌치 갭필을 진행함으로서, 후속 낮은 압력에서 높은 압력으로 옮겨갈 수 있는 멀티 단계의 STI CMP 공정(50)을 진행하여 불필요한 타겟 만큼을 제거시키고 평탄화를 수행함에 따라 최종적인 트렌치를 형성할 수 있다. Subsequently, referring to FIG. 5C, an oxide film 40 is deposited in a continuous process to proceed with a trench gap fill, thereby performing a multi-step STI CMP process 50 that can be moved from a subsequent low pressure to a high pressure, thereby eliminating unnecessary targets. The final trench can be formed by removing as much and performing planarization.

여기서, 멀티 단계의 CMP를 사용하여 CMP에서의 마진을 더욱 확보할 수도 있어 소자를 보호할 수 있으며, 이 멀티 단계의 CMP의 조건은 최소 2psi의 압력에서 최대 8psi의 압력과, 100rpm 내지 400rpm의 속도로 웨이퍼 및 테이블을 회전(rotation)하는 것이다. Here, the multi-step CMP can be used to further secure the margin in the CMP to protect the device, the conditions of the multi-step CMP is a pressure of at least 8 psi at a pressure of at least 2 psi, and a speed of 100 rpm to 400 rpm By rotating the wafer and the table.

따라서, HDP를 이용한 트렌치 갭-필(gap-fill)시, HDP의 증착 특성으로 인하여 발생되는 HDP 산 모양이 더 이상 성장하지 않으면서 둥근 산 모양(S3)으로 성장함에 따라 CMP시의 압력에 의한 데미지를 방지할 수 있다. 그리고, HDP STI 공정에서의 멀티 단계의 CMP를 진행하여 패턴에 의한 STI CMP 마진을 최대한으로 확보할 수 있어 소자의 특성 및 신뢰성을 향상시킬 수 있다. Therefore, during trench gap-fill using HDP, the HDP acid shape generated by the deposition characteristics of HDP does not grow anymore and grows into a rounded acid shape (S3). Damage can be prevented. In addition, the multi-step CMP in the HDP STI process may be performed to maximize the STI CMP margin due to the pattern, thereby improving device characteristics and reliability.

상기에서 설명한 바와 같이, 본 발명은 반도체 소자의 트랜치 갭필을 위해 HDP 공정에서 1차 산화막 필름을 증착한 후, 식각 가스의 공급을 중단하여 증착 공정만 이루어지는 2차 산화막 필름 증착에 의해 트렌치 갭필을 진행하여 후속 STI CMP 공정을 진행하여 트랜치를 형성함으로써, CMP시의 압력에 의한 데미지를 방지할 수 있으며, HDP STI 공정에서의 멀티 단계의 CMP를 진행하여 패턴에 의한 STI CMP 마진을 최대한으로 확보할 수 있어 소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.As described above, in the present invention, after the deposition of the primary oxide film in the HDP process for the trench gap fill of the semiconductor device, the trench gap fill is progressed by the deposition of the secondary oxide film formed only by the deposition process by stopping the supply of the etching gas. By forming a trench by proceeding with the subsequent STI CMP process, it is possible to prevent damage due to pressure during CMP, and to maximize the STI CMP margin by pattern by performing multi-step CMP in the HDP STI process. There is an effect that can improve the characteristics and reliability of the device.

또한, 본 발명의 사상 및 특허청구범위 내에서 권리로서 개시하고 있으므로, 본원 발명은 일반적인 원리들을 이용한 임의의 변형, 이용 및/또는 개작을 포함할 수도 있으며, 본 명세서의 설명으로부터 벗어나는 사항으로서 본 발명이 속하는 업계에서 공지 또는 관습적 실시의 범위에 해당하고 또한 첨부된 특허청구범위의 제한 범위내에 포함되는 모든 사항을 포함한다. In addition, since the present invention is disclosed as a right within the spirit and claims of the present invention, the present invention may include any modification, use and / or adaptation using general principles, and the present invention as a matter deviating from the description of the present specification. It includes all matter falling within the scope of known or customary practice in the art to which it belongs and falling within the scope of the appended claims.

Claims (4)

반도체 소자의 트렌치 형성방법으로서, As a trench forming method of a semiconductor device, 상기 트렌치가 형성된 반도체 기판을 옥사이데이션하여 상기 트렌치 내벽에 라이너 산화막을 형성하는 단계와, Oxidizing the semiconductor substrate on which the trench is formed to form a liner oxide layer on the inner wall of the trench; 식각 가스와 증착 가스를 이용하는 HDP에 의해 상기 트렌치에 절연막을 1차 갭필하는 단계와, Firstly gap-filling an insulating film in the trench by HDP using an etching gas and a deposition gas; 상기 식각 가스의 공급을 중단하고, 상기 증착 가스만을 이용하는 HDP에 의해 상기 트렌치에 절연막을 2차 갭필하는 단계와, Discontinuing supply of the etching gas, and secondary insulating layer filling the insulating film in the trench by HDP using only the deposition gas; 상기 1차 및 2차 갭필된 절연막을 CMP를 통해 평탄화하는 단계Planarizing the first and second gap-filled insulating layers through CMP 를 포함하는 반도체 소자의 트렌치 형성방법.Trench formation method of a semiconductor device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 1차 갭필에 의한 절연막은, 500Å∼8000Å의 두께로 증착하며, 상기 2차 갭필에 의한 절연막은, 500Å∼2000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.The insulating film by the primary gap fill is deposited to a thickness of 500 kPa to 8000 kPa, and the insulating film by the secondary gap fill is deposited to a thickness of 500 kPa to 2000 kPa. 제 1 항에 있어서, The method of claim 1, 상기 절연막의 CMP 공정은, 2psi의 압력에서 8psi의 압력으로 증가시키며 진행하는 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.The CMP process of the insulating film, the trench forming method of the semiconductor device, characterized in that the progress of increasing to a pressure of 8psi. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, The method according to any one of claims 1 to 3, 상기 CMP 공정은, 100rpm 내지 400rpm의 속도로 웨이퍼 및 테이블을 회전하는 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.The CMP process is a trench forming method of a semiconductor device, characterized in that for rotating the wafer and the table at a speed of 100rpm to 400rpm.
KR1020040046578A 2004-06-22 2004-06-22 Method for formating trench in semiconductor device KR100576424B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040046578A KR100576424B1 (en) 2004-06-22 2004-06-22 Method for formating trench in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046578A KR100576424B1 (en) 2004-06-22 2004-06-22 Method for formating trench in semiconductor device

Publications (2)

Publication Number Publication Date
KR20050121446A KR20050121446A (en) 2005-12-27
KR100576424B1 true KR100576424B1 (en) 2006-05-08

Family

ID=37293598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046578A KR100576424B1 (en) 2004-06-22 2004-06-22 Method for formating trench in semiconductor device

Country Status (1)

Country Link
KR (1) KR100576424B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057948A (en) * 1997-12-30 1999-07-15 김영환 Trench type isolation layer formation method for semiconductor devices having different trench widths
KR20000075305A (en) * 1999-05-31 2000-12-15 김영환 method for forming trench type isolation layer using polishing sacrificial layer
KR20010091086A (en) * 2000-03-13 2001-10-23 윤종용 Planarizing method for semiconductor device using ceria slurry
KR20020017588A (en) * 2000-08-31 2002-03-07 박종섭 Method for forming insulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057948A (en) * 1997-12-30 1999-07-15 김영환 Trench type isolation layer formation method for semiconductor devices having different trench widths
KR20000075305A (en) * 1999-05-31 2000-12-15 김영환 method for forming trench type isolation layer using polishing sacrificial layer
KR20010091086A (en) * 2000-03-13 2001-10-23 윤종용 Planarizing method for semiconductor device using ceria slurry
KR20020017588A (en) * 2000-08-31 2002-03-07 박종섭 Method for forming insulator

Also Published As

Publication number Publication date
KR20050121446A (en) 2005-12-27

Similar Documents

Publication Publication Date Title
US6191004B1 (en) Method of fabricating shallow trench isolation using high density plasma CVD
US20090189246A1 (en) Method of forming trench isolation structures and semiconductor device produced thereby
US6949447B2 (en) Method for fabricating isolation layer in semiconductor device
US9111773B2 (en) Forming three dimensional isolation structures
US6653203B1 (en) Thin sidewall multi-step HDP deposition method to achieve completely filled high aspect ratio trenches
TW540135B (en) Method of forming shallow trench isolation region
US6780731B1 (en) HDP gap-filling process for structures with extra step at side-wall
US20090004839A1 (en) Method for fabricating an interlayer dielectric in a semiconductor device
US6197660B1 (en) Integration of CMP and wet or dry etching for STI
KR100576424B1 (en) Method for formating trench in semiconductor device
KR20070070967A (en) Method for forming isolation layer of semiconductor device
US20120220130A1 (en) Method for fabricating semiconductor device
KR100476372B1 (en) Trench type isolation layer formation method for semiconductor devices with different trench widths
KR100787762B1 (en) Semiconductor device producing method to prevent divot
KR20070102271A (en) Method for fabricating trench isolation in semiconductor device
KR100517351B1 (en) Method for manufacturing device isolation barrier of semiconductor device
KR100509846B1 (en) Method For Isolating Semiconductor Device
KR100531122B1 (en) Shallow Trench Isolation Method For Semiconductor Devices
TWI538097B (en) Fabricating method for semiconductor device
KR20100116042A (en) Method for forming isolation layer in semiconductor memory device
KR100514530B1 (en) Method For Shallow Trench Isolation Of Semiconductor Devices
KR100619395B1 (en) Method for fabricating the semiconductor device
KR100538809B1 (en) Fabricating method of isolation layer adopting nf3 high density plasma oxide layer
KR100716664B1 (en) Semiconductor and method for fabricating the same
KR20060011611A (en) Method for isolation in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110322

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee