KR100570113B1

KR100570113B1 - 고체상태 과부하 릴레이

Info

Publication number: KR100570113B1
Application number: KR1019997012612A
Authority: KR
Inventors: 다니엘 즈즐리
Original assignee: 지멘스 에너지 앤드 오토메이션 인코포레이티드
Priority date: 1997-07-10
Filing date: 1998-07-07
Publication date: 2006-04-12
Also published as: JP4250333B2; US5818674A; DE69812361D1; WO1999003185A1; ES2195360T3; EP0995251B1; KR20010020604A; JP2001510319A; EP0995251A1; DE69812361T2

Abstract

본 발명은 서로 병렬접속되며 연관된 위상으로 흐르는 전류를 나타내는 신호를 제공하기 위한 다중 위상 부하 중 한 위상과 연관된 복수의 전류 변환기를 포함하는 자체전력공급식 다중 위상 회로 보호장치이다. 스위치는 다중 위상 부하로의 전력을 차단하기 위해 작동될 수 있으며, 고장 검출 회로는 전류 신호의 적어도 하나의 소정 상태 동안 스위치를 동작시키기 위해 스위치에 그리고 전류 변환기에 연결된다. 고장 검출 회로는 전류 신호를 DC 신호로 변환하기 위한 디지털 펄스 연장 회로, 및 스위치의 작동을 지연시키기 위한 디지털 타이머를 가진다.

Description

고체상태 과부하 릴레이{SOLID STATE OVERLOAD RELAY}

본 발명은 전기 과부하 릴레이에 관한 것으로, 특히 고체상태(solid state) 다중 위상 과부하 릴레이에 관한 것이다.

과부하 릴레이는 과도한 전류 흐름에 의해 차례로 초래된 과열로 인한 손상으로부터 전기장치를 보호하기 위한 산업 환경에 사용되는 전기 스위치이다. 일반적인 경우, 전기장치는 접촉기로서 일반적으로 언급되는 다른 릴레이를 통해 전원에 접속된 3상 모터이다. 접촉기는 원격에 위치된 다른 스위치에 의해 제어된다.

통상적인 셋업시에, 과부하 릴레이는 차례로 접촉기의 제어를 위해 제어 스위치와 직렬로 접속되어 있다. 과부하 상태가 과부하 릴레이에 의해 검출되면, 과부하 릴레이는 차례로 전기장치에 대한 전력을 차단하는 접촉기를 비통전 (de-energize) 시키는 스위치를 동작시키며, 그것에 의해 전기장치의 손상이 방지된다.

종래, 과부하 릴레이는 차례로 스위치를 제어하는 바이메탈 소자와 열 전달관계에 있는 각 상에 대한 저항성 히터를 사용하였다. 과부하가 감지되면, 저항성 히터로부터 바이메탈 소자로 열 입력이 충분할 경우, 바이메탈 소자는 접촉기 코일을 비통전시키기 위하여 관련 스위치를 개방하고 관련된 전기장치를 전원으로부터 차단한다.

최근에, 저항성 히터-바이메탈 소자형 릴레이는 전기 과부하 릴레이로 대체되었다. 예를 들어, 참조로 여기에 개시된 미국특허 제 5,179,495호(1993.1.12, Zuzuly)를 참조한다. 이 회로의 출력은 비교적 낮은 전력이며, 그 결과, 접촉기 코일 전류를 제어하기 위한 출력을 위하여, 전기 메카니즘 스위치가 요구될 수 있다.

하나의 경우에 있어서, 과부하 릴레이는 트립되면 개방 위치로 남아있어 접촉기로의 전류의 흐름을 방지하고, 수동으로 리셋되어야 한다. 일반적으로, 조작자가 푸시버튼을 누름으로써 시스템을 리셋시키고, 과부하 릴레이의 접점을 폐쇄함으로써 접촉기 코일로 전류가 흘러서 접촉기 접점이 폐쇄되고 전기장치에 전류가 공급된다.

과부하 기간 동안, 종래의 과부하 릴레이는 과부하가 일정 기간동안 발생된 후에 트립된다. 이 지연된 트립은 신호에서의 잡음이나 미미한 변동 동안에 불필요한 트립핑을 방지하는 것을 돕는다. 그러나, 이들 릴레이는 과부하의 초기 검출 및 릴레이의 트립핑 사이의 중간기간 동안 경고나 알람을 발생하지 않는다. 그 결과, 사용자는 과부하가 발생하는 것을 알지 못하여 트립핑을 방지하기 위한 수정 동작을 취할 수 없게 된다.

위상 손실기간 동안, 종래 릴레이는 비교적 짧은 기간동안 위상 손실된 후에 트립된다. 그러나, 종래의 릴레이는 이 지연 간격을 결정하기 위하여 RC 타이밍 회로를 사용한다. RC 타이밍 회로가 열 및 습도 변화에 민감하기 때문에, RC 시상수는 이들 변화에 따라 변동될 수 있으며, 모터를 손상시킬 수 있는 불필요하거나 잘못된 릴레이 트립을 초래할 수 있게 된다.

트립된 후에 자동적으로 리셋되는 과부하 릴레이를 제공하는 것이 바람직하다. 이 경우, 자동 리셋 회로는 리셋 푸시버튼이나 유사한 메카니즘의 조작없이 릴레이를 자동적으로 리셋시키기 위하여 트립 메카니즘에 리셋 신호를 주기적으로 전송한다.

과부하 릴레이는 릴레이의 트립핑 전에 과부하 경고 신호 또는 위상 손실 경고 신호를 제공하는 것이 바람직하다. 이 경고는 과부하 또는 위상 손실이 발생되어 모터가 정지되기 전에 수정 동작을 취하라고 사용자에게 알리는 것이다.

이외에도, 과부하 릴레이는 온도 및 습도의 변화에 덜 민감한 정확한 타이밍 회로를 사용하는 것이 바람직하다.

또한, 경제적으로 제조될 수 있는 작은 패키지로 신뢰가능하고 정확한 과부하 릴레이를 제공하는 것이 바람직하다.

더욱이, 선택된 과부하 값으로 트립하기 위하여 정확히 설정될 수 있는 과부하 릴레이를 제공하는 것이 바람직하다.

본 발명은 새롭고 개선된 고체상태 과부하 릴레이를 제공한다. 바람직한 실시예에서, 릴레이는 3상 부하, 일반적으로 모터를 모니터링한다. 과부하 릴레이는 각 위상 입력에 전류를 나타내는 신호를 제공하기 위하여 부하에 대한 위상 입력과 연관된 다수의 전류 감지 회로를 포함한다. 이들 신호를 수신하고 평균 전류에 관한 신호를 위상 입력에 제공하기 위하여 합산수단이 제공된다. 파워 서플라이는 전력 기준 신호를 제공하도록 동작하며 RC회로는 합산수단에 접속된다. 비교기는 기준신호와 RC회로에 연결되어 RC회로로부터의 신호와 기준신호를 비교하고 평균전류신호가 과부하를 나타낼 경우 과부하 신호를 제공한다. 스위치는 괴부하 신호에 응답하며 과부하 릴레이와 연관된 부하로의 전력 흐름을 차단하는데 사용되도록 적응된다.

바람직하게는, 파워 서플라이는 전류 센서에 접속되어 센서로부터 전기 전력을 수신한다. 바람직하게는, 전류 센서는 전류 변환기이며 서로 병렬로 접속되어 있으며 파워 서플라이와 그 입력에 직렬로 접속되어 있다.

바람직하게는, 전압 클램핑 장치는 전류 변환기와 파워 서플라이 사이에 접속된다. 바람직한 실시예에서, 클램핑 장치는 제너 다이오드이다. 일 실시예에서, 전력 덤프 회로는 전력 소모(dissipation)를 감소시키기 위하여 전압 클램핑 장치에 접속된다.

바람직하게는, 본 발명의 과부하 릴레이는 전류 감지 장치, 구체적으로 전류 변환기 및 위상 입력중 하나에 위상의 손실을 감지하기 위한 합산수단에 접속된 고장 검출 회로를 포함한다. 바람직하게는, 고장 검출 회로는 부하의 각 위상에 대하여 하나씩인 다수의 비교기를 포함하며, 각 비교기에 대하여 입력회로가 제공된다. 각 입력회로는 관련 위상에 대한 전류신호를 수신하는 대응 전류 감지 회로 및 평균 전류신호를 수신하고 대응 비교기에 그 합과 관련된 신호를 제공하는 합산수단에 접속된다.

바람직한 실시예에서, 디지털 펄스 연장 회로는 비교기와 스위치 사이에 제공되며, 전류가 대응 구간에 존재하는 경우를 지시하기 위하여 비교기로부터의 펄스 트레인을 DC 신호로 변환시킨다. 디지털 펄스 연장 회로는 위상 손실이 소정 기간동안 검출된 후에 위상 손실 신호를 발생하는 디지털 위상 손실 타이머에 접속된다. 이것은 릴레이가 신호에서의 미미한 변동이나 잡음 동안에 트립핑되는 것을 방지한다.

본 발명의 다른 특징에 따르면, 과부하 및 위상 손실 경고 회로는 과부하나 위상 손실 상태가 검출된 경우 경고 신호를 발생하기 위해 제공된다. 대부분의 경우, 초기 과부하나 위상 손실 상태와 릴레이의 트립핑(불필요한 트립을 방지하기 위함) 사이의 지연 때문에, 이들 경고신호는 릴레이의 트립핑 전에 발생되며, 그러므로 과부하나 위상 손실이 발생된 것을 조작자에게 경고함으로써, 사용자가 트립핑전에 수정 동작을 취할 수 있도록 한다.
본 발명의 다른 특징에 따르면, 모터에 전력을 공급하는 3상 전도체에 연결된 모니터링 장치가 제공되고, 본 발명의 모니터링 장치는 적어도 하나의 위상 전도체에 연결된 적어도 하나의 변환기; 적어도 하나의 상기 변환기에 연결되며, 적어도 하나의 디지털 펄스 연장 회로와, 적어도 하나의 상기 변환기로부터 신호의 값이 소정기간동안 허용되지 않을 경우 고장 신호를 발생하는 디지털 타이밍 회로를 포함하는 고장 검출 회로; 및 상기 디지털 타이밍 회로에 연결되어 모터에 전력을 인가하는 것을 차단하기 위하여 상기 고장 신호에 응답하여 동작되는 스위치를 포함한다. 상기 디지털 타이밍 회로는 적어도 하나의 상기 펄스 연장 회로에 연결될 수 있다. 상기 모니터링 장치는 적어도 하나의 상기 변환기에 연결되어 상기 위상 전도체에서의 평균전류에 관련된 신호를 제공하는 합산 수단; 및 적어도 하나의 상기 변환기와 상기 합산 수단에 연결된 적어도 하나의 비교기를 더 포함할 수 있다. 또한, 상기 모니터링 장치는 적어도 하나의 상기 디지털 펄스 연장 회로 및 상기 디지털 타이밍 회로에 클록신호를 제공하는 클록회로를 더 포함할 수 있다. 상기 클록회로는 테스트 신호를 수신하고 상기 테스트 신호를 상기 클록신호로서 출력한다. 상기 모니터링 장치는 적어도 하나의 상기 변환기에 연결된 적어도 하나의 정류기; 적어도 하나의 상기 정류기에 연결되어 위상 전도체에서의 평균전류에 관련된 신호를 제공하는 합산 수단; 적어도 하나의 상기 변환기와 상기 합산 수단에 연결된 적어도 하나의 비교기; 및 적어도 하나의 상기 펄스 연장 회로와 상기 디지털 타이밍 회로에 연결된 AND 수단을 더 포함할 수 있다. 상기 고장 검출 회로는 위상이 적어도 하나의 상기 위상 전도체에서 손실되었는지를 결정한다. 상기 기간은 바람직하게, 1 내지 4초이고, 보다 바람직하게는 2 내지 3초이다.

다른 이점들은 첨부도면을 참조로 상세하게 설명될 것이다.

도 1은 본 발명에 따른 과부하 릴레이의 개략도.

도 2는 본 발명에 따른 집적회로의 블록도.

도 3은 본 발명에 따른 전위차계의 저항 대 전위차계 노브 회전의 그래프.

본 발명에 따른 과부하 릴레이의 예시적인 실시예가 도 1에 개략적인 형태로 도시되어 있다. 과부하 릴레이는 그 용도가 그것에 제한되지 않는다 하더라도, 일반적으로 3상 부하에 결합되도록 되어 있다. 위상 전도체는 10,12 및 14로 지시되며 부하(도시하지 않음)에 접속되어 있다. 개별 전류 변환기(16,18 및 20)는 전도체(10,12 및 14)와 각각 연동되며 라인(22)을 통하여 병렬로 접속되어 있다.

전류 감지 저항(24)은 각 전류 변환기(16,18 및 20)와 연동된다. 각 전류 변환기(16,18 및 20)와 그것과 연관된 전류 감지 저항(24) 사이에는 접속부(26,28 또는 30)가 위치되어 있으며, 이 접속부로부터 연관된 위상을 통해 흐르는 전류를 나타내는 신호가 취해진다. 다이오드(31, 32)는 직류신호가 제1파워 서플라이 회로에 접속된 라인(22)상에 존재하도록 각 위상에 대한 신호용 정류기로서 작용한다. 제너 다이오드(36) 형태의 전기 클램프는 공통 모드와 제1 파워 서플라이(34), 구체적으로는 다이오드(31,32)에 의해 한정된 정류기와 제 1 파워 서플라이 사이에 위치된다.

제1 파워 서플라이(34)는 전압을 저장하기 위하여 부하 저항(38)과 커패시터(44)를 포함한다. 48로 지시된 제2 파워 서플라이는 고장 동안에 전력 고장회로에 제2 전원을 제공한다(이하에서 더 상세히 언급됨). 제2 파워 서플라이는 에너지를 저장하기 위하여 다이오드(40)와 커패시터(42)를 포함한다. 제1 파워 서플라이(34)의 커패시터(44)는 다이오드(41)를 통해 제2 파워 서플라이(42)로부터 절연된다. 하기에 상세하게 기술되는 바와 같이, 이것은 커패시터(44)에 저장된 전압이 고장동안 너무 빠르게 감쇠(decay)되는 것을 방지한다.

바람직한 실시예에서, 릴레이는 집적 회로(50)를 포함한다. 도 2에 도시된 바와 같이, 집적 회로(50)는 위상 손실 검출 회로(100); 부족전압 잠금(under voltage lockout) 회로(130); 과부하 경고 회로(140); 발진 회로(150); 자동 리셋 회로(160); 3상 비교회로(180); 및 출력 구동회로(190)를 포함한다.

부족전압 잠금 회로(130)는 기준전압 V+을 제공하는 제1 섹션(132)을 포함한다. 이 전압은 지정값 V+를 가지는 도 1 및 도 2에서의 여러가지 성분에 대한 기준전압으로서 사용된다. 잠금 회로(130)는 비교기(134) 및 전압 분배 저항기(136, 138)을 포함하는 제 2 섹션을 포함한다. 저항기(136,138)는 제 1 파워 서플라이(34)로부터 전력을 수신하고 참조부호 139인 비례전압 신호를 유도하기 위하여 접속된다. 전압 신호(139)는 기준전압신호 V+와의 비교를 위해 비교기(134)에 제공된다. 비교기(134)는 전압 신호(139)가 소정값이거나 그 이상일 때마다 "전력 양호" 신호를 제공하며 기준전압 신호 V+는 안정하다. 부족전압 잠금 회로(130)는 기준신호가 안정하지 않을 때 과부하 릴레이의 오류 트립핑을 방지하는데 사용된다. 부족전압 잠금 회로(130)는 커패시터(42)가 솔레노이드를 트립하기에 충분한 에너지를 갖도록 보장한다.

반전 연산증폭기(172)를 포함하는 집적회로(50)의 3상 증폭기(170)는 참조부호 80으로 도 1에 도시된 이산(discret) 증폭회로와 결합하여 작동한다. 이들 장치들은 접속부(26,28, 30)로부터의 신호들을 합산하고 증폭하기 위해 배치된다. 특히, 접속부(26,28, 30)로부터의 (-)신호는 집적회로의 반전 연산증폭기(172)에 대한 입력으로서 접속되는 합산 접속부(46)로 공급된다. 증폭기(172)로부터의 (+)출력은 컨덕터(10,12,14)의 각각에 흐르는 평균 전류에 비례할 것이다. 전위차계(82)를 포함하는 조절가능한 피드백은 합산 접속부(46)와 증폭기(172)에 대한 출력 사이에 접속된다. 이것은 선택된 모터 과부하 전류량으로 릴레이를 트립하기 위하여 사용자가 회로를 조절하도록 한다.

당업자는 증폭기(172)의 피드백 배치로 인해, 과부하 전류량 설정값은 전위차계 저항의 역함수임을 이해할 것이다. 그러므로, 전위차계의 저항이 감소할 때, 설정 전류량이 증가한다. 그러나, 전류량이 저항의 역함수이기 때문에, 전위차계의 저항이 비교적 낮으면(그리고 전류량 정격이 비교적 높으면), 저항의 작은 변화는 전류량 설정에 대해 큰 영향을 미친다. 한편, 전위차계의 저항이 비교적 높으면(그리고 전류량 정격이 비교적 낮으면), 저항의 변화는 전류량 설정에 대해 적은 영향을 미친다. 그 결과, 저항의 작은 변화가 전류량 설정의 실제 변화를 초래하기 때문에 더 높은 전류량 설정에서 전위차계를 정확하게 설정하는 것이 어렵다. 이것은 고체상태 과부하 릴레이가 일반적으로 작고 소형이라서, 작은 전위차계를 갖기 때문에 특히 그러하다.

이 문제를 완화하기 위하여, 전위차계(82)는 전류량 설정에 대하여 더욱 선형 효과를 가지도록 조절될 때 그 저항을 변화시킨다. 이것은 사용자가 소정의 전류량 설정, 특히 비교적 높은 전류량 설정으로 전위차계(82)를 보다 정확하게 설정할 수 있도록 한다. 도 3은 전위차계 노브 회전의 함수로서 전위차계(82)의 바람직한 저항을 설명한다. 이 예에서, 노브는 0도의 위치로부터 280도의 위치까지 회전될 수 있으며, 전위차계(82)의 저항은 노브 회전의 함수로서 증가한다. 그러나, 일반적인 전위차계와는 달리, 노브가 회전되면, 전위차계(82)의 저항은 제1 비율(rate)로 회전되고 이어서 노브 회전의 소정 위치에서 제2 비율로 변화한다.

특히, 도 3에서 설명되는 바와 같이, 전위차계(82)의 저항은 노브 회전의 약 140도(최대 회전의 약 50 퍼센트임)까지 노브 회전에 대한 하나의 비율로 그리고 노브 회전의 약 140도 내지 280도 까지의 다른 비율로 증가한다. 그 결과, 전위차계(82)의 노브가 그 최대 회전의 50 퍼센트 회전되면, 전위차계의 저항은 그 최대치의 50퍼센트 이하만큼 증가된다. 그 시점에서, 노브가 50퍼센트 이상 회전되면, 저항은 그 저항치의 100퍼센트까지 높은 비율로 증가한다. 그와는 대조적으로, 일반적인 전위차계는 전체 노브 회전동안 저항의 단일 선형 비율을 가진다. 2배율(two-rate) 전위차계(82)는 사용자로 하여금 특히 전위차계의 최소 저항 설정(릴레이의 최대 과부하 정격에 상응함)쪽으로, 전위차계 노브의 설정을 통해 특정 과부하 비율을 보다 용이하게 설정할 수 있도록 한다.

물론, 당업자들은 전위차계(82)는 실질적으로 동일한 효과, 예를 들면, 지수율, 비선형비율, 다중 선형 비율(2이상) 등을 달성하기 위하여 노브 회전에 대한 다른 비율의 저항 변화를 가지도록 배열될 수 있다는 것을 인식할 수 있을 것이다. 개시된 2선형비율 전위차계는 단지 예일 뿐이다. 이와 유사하게, 0 내지 280도의 노브 회전을 가지는 개시된 전위차계는 마찬가지로 어떤 형태의 가변 저항이 사용될 수 있을 때 단지 예일 뿐이다.

증폭기(172)로부터의 출력은 저항(54,56)과 커패시터(58)로 이루어진 RC회로에 연결되며, 집적회로에서 위상 손실 비교 회로(180)에 입력된다. 특히, 이 신호는 전압 기준 신호 V+과 비교되는 과부하 비교기(182)에 입력된다. 비교기(182)는 진동을 방지하기 위하여 내장된 히스테리시스(hysteresis)를 가진다. 이 장치는 평균 전류를 나타내는 신호가 소정량 만큼 기준전압신호 V+를 초과할 때, 과부하 신호는 과부하 비교기(182)의 출력(184)상에 송출된다. 출력(184)은 차례로 출력 구동회로(190), 특히 OR 게이트(192)의 입력에 연결되며, OR 게이트(192)의 출력은 파워 레벨이 양호할 때를 나타내는 부족전압 잠금 회로(130)로부터의 입력과 함께 AND 게이트(194)의 입력에 차례로 연결되어 있다. 두 조건이 존재할 경우, AND 게이트(194)는 MOSFET를 포함하는 출력 구동기(196)를 턴온하기 위하여 과부하 신호를 제공한다. 출력 구동기(196)는 고장 코일(94) 및 제2 전압 서플라이와 직렬로 차례로 놓여있는 트랜지스터 스위치(92)에 연결되어 있으며 스위치를 동작시킨다.

결론적으로, 평균 전류를 나타내는 신호가 소정량 만큼 기준전압신호 V+를 초과하고 파워 레벨이 양호하면, 고장 코일은 종래의 방법으로 릴레이를 기계적으로 트립하기 위해 통전된다. MOSFET 출력 구동기(196)는 고장 코일(94)의 동작을 가능하게 하기에 충분한 길이의 트랜지스터 스위치(92)에 펄스를 제공하는데 사용된다. 비교기(182,134)의 히스테리시스는 릴레이의 트립핑을 보장하기에 충분한 길이의 펄스 폭을 위해 제공된다.

저항(54,56) 및 커패시터(58)로 이루어진 RC회로는 소정 기간내에 트립된 경우를 결정하고 이런 경우 회로가 좀 더 신속하게 트립하도록 하기 위한 메모리를 제공한다는 것을 알 수 있다. 부하가 과도한 전력을 취할 때 스타트업 동안과 같이 짧은 과부하 상태가 발생하는 것을 허용하기 위하여 지연을 제공한다. 저항(54,56)과 커패시터(58)를 포함하는 RC회로의 시상수는 커패시터(58)의 비교적 느린 방전을 제공하기 위하여 비교적 크다. 그 결과, 평균 전류의 또다른 증가에 의해 결정된 이전의 트립이 존재하는 경우, 커패시터(58)는 완전히 방전되지 않을 것이며 MOSFET 출력 구동기(196)를 트리거하는 레벨로 보다 신속하게 충전할 것이다. 명백하게, 반복 스타팅 동안과 같이 현재 트립과 선행 트립 사이의 경과된 시간이 적을수록, 현재 트립은 좀더 빠르게 발생할 것이다. 이 특성은 잔여 트립 시간이 모든 환경에서 일정할 경우에 부하의 과열을 방지하도록 설계되어있다. 이 경우, 서로의 짧은 시간내에 발생하는 트립은 부하를 충분하게 냉각할 수 없으며 그로인해 손상이 초래된다.

고장 코일이 통전되면, 제1 및 제2 파워 서플라이는 다이오드(40), 커패시터(42) 및 고장 코일(94)의 솔레노이드를 통해 단락된다. 그 결과, 제1 파워 서플라이의 전압은 고장 코일이 통전되는 기간동안 시간내내 감쇠된다. 제1 파워 서플라이 전압이 기준전압 V+보다 작게 되도록 감쇠되면, 잠금 회로(130)의 비교기(134)는 전력 양호 신호를 낮춘다. 이 상태는 AND 게이트(194)에 입력되어 출력 구동기(196)를 리셋시켜서, 트랜지스터 스위치(92)를 리셋하고 고장 코일(94)을 비통전시킨다. 이것은 제1 파워 서플라이가 단락되는 원인이 되는 부족전압 상태 동안 출력 구동기(196)가 래칭되는 것을 방지하고, 제1 파워 서플라이가 공칭 동작 전압에 이르는 것을 방지하게 된다.

또한, 상기 과부하 릴레이는 하나 이상의 위상이 손실될 때 트립하기 위한 수단을 제공한다. 즉, 전도체(10,12 또는 14)중 하나에 대한 전력이 소실되면, 그 상태는 감지되며 두 개의 남아있는 동작 위상에서 어떤 상응하는 증가에 관계없이 트립을 초래할 것이다.

특히, 위상 손실 검출 회로(100)에서 일련의 세 개의 비교기(101,102 및 103)는 도 1 및 도 2에 도시된 바와 같이, 관련 위상을 통하는 전류와 모든 위상들을 통하는 전류의 합을 나타내는 신호를 수신하기 위하여 각각 연결된다. 도 2로부터 알 수 있는 바와 같이, 비교기(103)에 대한 입력은 두개의 저항(110,112)의 접합부(108)에 연결된 전도체(106)이다. 저항기(112)는 연산증폭기(172)의 출력에 연결되어 증폭기로부터의 평균 전류 신호를 수신하며, 저항기(110)는 접합부(30)에 연결되어 그것으로부터 관련 위상의 전류를 나타내는 신호를 수신한다. 유사하게 연결된 전도체와 저항기들은 비교기(101,102)에 대한 입력을 제공한다.

비교기(101,102,103)로부터의 출력은 각각의 펄스 연장 회로(114,116,118)에 연결된다. 바람직하게, 펄스 연장 회로(114,116,118)는 디지털 타이머로 이루어진다. 비교기(101,102,103)로부터의 출력은 디지털 타이머로 구성된 펄스 연장 회로(114,116,118)의 리셋 입력에 입력된다. 디지털 타이머는 리셋 입력이 로우가 될 때, 타이머가 타임 아웃 시퀀스를 시작하여 소정 기간 후에 특히 소정수의 클록 신호를 수신한 후에 비반전된 입력을 상승시키도록(그리고 반전된 출력은 저하시킴) 배열된다. 이 간격동안 타이머가 리셋 신호를 수신할 경우, 타이머는 리셋되고 타임 아웃 시퀀스를 재시작한다. 타이머의 반전된 출력은 미러이다. 그 결과, 위상이 전도체(10,12,14)에 존재할 때, 위상 신호는 비교기(101,102,103)로부터 출력된다. 이들 펄스 신호는 타이머가 타임 아웃 시퀀스를 종료하는 것을 방지하는 디지털 타이머로 구성된 펄스 연장 회로(114,116,118)를 리셋한다. 그 결과, 디지털 타이머로 구성된 펄스 연장 회로(114,116,118)의 반전된 출력은 하이로 된다.

AND 수단에 속하는 NAND 게이트(120 및 122)는 펄스 연장 회로(114,116,118) 다음에 제공된다.
디지털 펄스 연장 회로(114,116,118)의 반전된 출력은 NAND 게이트(120)의 입력에 연결되고, NAND 게이트는 전력이 양호한 경우를 나타내는 부족전압 잠금 회로(130)로부터의 신호를 수신하는 NAND 게이트(122)에 연결된다. 도 2에는 선택적 위상 손실 인에이블 신호(123)가 도시되어 있다. 이 선택적 신호는 NAND 게이트(122)내로 입력되고 제어신호로서 동작한다.

NAND 게이트(122)로부터의 출력은 위상 손실 타이머(124)의 리셋에 입력된다. 바람직하게, 위상 손실 타이머(124)는 디지털 타이머이다.

그러므로, NAND 게이트(122)로 입력된 신호의 일부가 로우이면, 하이 신호는 타이머(124)의 리셋 입력으로 입력되어, 타이머가 타임 아웃되는 것을 방지하고, 타이머(124)의 비반전 출력(126)이 로우로 된다. 그러므로, 선택적 위상 손실 인에이블 신호(123)가 로우일 경우, 타이머(124)는 하이 리셋 신호를 수신하고 그것의 비반전 출력을 상승시킬 수 없게 된다. 동일한 것은 전력 양호 신호가 로우일 경우 그러하다. 유사하게, 위상이 전도체(10,12,14) 상에 존재할 경우, NAND 게이트(120)의 출력은 로우로 되며, NAND 게이트(122)의 출력은 하이로 되어, 타이머가 타임 아웃되는 것을 방지한다.

그러나, 전도체(10,12,14)중 하나에 대한 위상이 손실될 경우, NAND 게이트(120)로부터의 출력은 하이가 될 것이다. 파워 양호 신호 및 선택적 위상 손실 인에이블 신호(123)가 하이이면, 로우 리셋 신호가 타이머(124)에 입력된다. 이것은 타이머가 그것의 타임 아웃 시퀀스를 개시하도록 하며, 소정수의 클록 신호 후에는 비반전 출력(126)을 상승시킬 것이다. 디지털 타이머(124)는 리셋 신호가 로우로 갈 때 타이머의 비반전 출력(126)이 소정 간격의 클록 사이클후 바람직하게는 리셋 신호가 로우로 간 후 약 2 내지 2.9초 후에 하이로 되도록 배열된다. 이러한 기간 지연은 방해 트립핑을 방지한다.

타이머(124)의 비반전 출력(126)은 출력 구동기 회로(190), 특히 OR 게이트(192)의 입력에 입력된다. 상기한 바와 같이, OR 게이트(192)의 출력은 전력 레벨이 양호한 경우를 나타내는 부족전압 잠금 회로(130)로부터의 입력과 함께 AND 게이트(194)에 입력된다. 두 상태가 존재하면, AND 게이트(194)는 MOSFET 출력 구동기(196)에 과부하 신호를 제공하며, MOSFET 출력 구동기(196)는 고장 코일(94)과 직렬로 놓이는 트랜지스터 스위치(92)를 동작시킨다.

그 결과, 위상이 전도체(10,12,14)중 적어도 하나에서 손실되고 위상이 일정 기간동안 바람직하게는 약 1 내지 4초 동안, 보다 바람직하게는 2 내지 3초동안, 가장 바람직하게는 약 2 내지 2.9초 동안 손실되면, 고장 코일은 종래의 방법으로 릴레이를 자기적으로 트립시키기 위해 통전된다. 다시, MOSFET 출력 구동기(196)는 고장 코일(94)의 동작을 인에이블 하기에 충분한 길이의 트랜지스터 스위치(92)에 펄스를 제공하는데 사용된다. 비교기(134)의 히스테리시스는 릴레이의 트립핑을 보장하기에 충분한 길이의 펄스폭을 제공한다.

바람직한 실시예에서, 펄스 연장 회로(114,116,118)와 위상 손실 타이머(124)는 이산 RC회로 타이머보다는 집적회로의 디지털 타이머로 이루어진다. 일반적으로, 디지털 타이머는 RC 타이머보다 더 정확하며, 온도 및 습도의 변화에 덜 민감하고, 구성 또는 사용 동안 잘 오염되지 않는다. 그외에도, 디지털 타이머는 집적회로에서 구현될 수 있으며, 공간을 절약하고 효율적이고 일관된 구성을 용이하게 한다. 그 결과, 집적회로(50)에서 디지털 타이머로 구성된 펄스 연장 회로(114,116,118)는 작고 값비싼 패키지에서 신뢰가능한 회로를 제공한다.

발진회로(150)에서의 발진기(152)는 클록 신호(154)를 발생한다. 클록 신호(154)는 통상적인 방법으로 타이머를 클록하기 위하여 각각의 디지털 타이머로 구성된 펄스 연장 회로(114,116,118) 및 위상 손실 타이머(124))에 입력된다.

바람직한 실시예에서, 과부하 릴레이는 릴레이의 트립핑전에 경고 신호를 제공하는 참조 부호 140으로 지시된 과부하 경고 회로를 포함한다. 특히, 전도체(10,12,14)의 각각에 흐르는 평균전류를 나타내는 증폭기(172)로부터의 출력은 비교기(142)에 입력된다. 이 신호는 역시 비교기(142)에 입력되는 기준신호V+와 비교된다. 이러한 배열은 평균전류를 나타내는 신호가 소정량 만큼 기준신호 V+를 초과할 때, AND 게이트(146)의 입력에 연결된 비교기(142)로부터 신호가 출력되도록 한 것이다. 비교기는 발진을 방지하기 위하여 히스테리시스를 포함한다. 전력 레벨이 양호한 경우를 나타내는 잠금 회로(130)로부터의 신호는 역시 AND 게이트(146)의 입력에 연결된다. 두 상태가 존재할 경우, AND 게이트(146)는 경고 신호 경로가 공통으로 완료하는 MOSFET 구동기(148)의 게이트에 신호를 송출한다. 이 경고신호 경로는 통상적인 방법으로 오디오 또는 시각 알람(도시하지 않음)을 위한 신호 경로를 완료하는데 사용될 수 있다. 이것은 사용자에게 릴레이의 트립핑전에 과부하 상태가 발생되었다는 신속한 경고를 제공하여, 수정 동작이 취해질 수 있도록 한다.

위상 손실 동안 별도의 경고 회로는 참조부호 210으로 도 2에 도시되어 있다. 특히, 상기한 바와 같이, 전도체(10,12,14)중 임의의 것에 대한 위상 손실 동안 로우인 NAND 게이트(122)의 출력은 인버터(212)에 연결되어 있다. 인버터(212)는 NAND(122)로부터의 신호를 반전시키고 위상 손실 출력 신호 경로를 공통으로 완료하는 MOSFET 구동기(214)의 게이트에 이 신호를 입력한다. 이 공통으로의 경로는 통상적인 방법으로 오디오 또는 시각 정보 알람(도시하지 않음)을 위한 신호 경로를 완료하는데 사용될 수 있다. 그 결과, 전도체(10,12,14)중 어떤 것에 대한 위상이 손실된 경우, 위상 손실 출력 신호가 송출될 수 있다. 이 신호는 위상 손실 타이머(124)에 의해 개재되는 지연 전에 송출된다. 이것은 위상이 릴레이의 트립전에 손실된 다는 경고를 신속하게 사용자에게 제공하며, 수정동작을 취할 수 있도록 한다.

일 실시예에서, 과부하 릴레이는 발진회로(150)의 스위치 모드 구동기(157), 듀티사이클 스위치(158) 및 M0SFET(159)로 이루어지는 파워 덤프 회로를 포함한다. 스위치 모드 구동기(157)는 발진기(152)로부터 듀티사이클 신호(156)를 유도한다. 이 듀티사이클 신호(156)는 제1 파워 서플라이(34)와 공통부 사이에 직렬로 연결되는 MOSFET(159)의 게이트에 연결되어 있다. 그 결과, 듀티사이클 신호가 하이일 경우, MOSFET는 통전되고 제1 파워 서플라이는 공통으로 단락된다. 이것은 릴레이의 전체 전력 소모를 저하시키고 릴레이에 의해 발생된 열을 감소시키는 제너 다이오드(36)에서 전력 손실을 낮춘다. 스위치 모드 구동기(157)의 듀티사이클 신호는 듀티사이클 스위치(158)를 폐쇄함으로써 선택적으로 변화될 수 있다. 예를 들면, 스위치 모드 구동기(157)는 듀티 사이클 스위치(158)가 개방될 때 제1 듀티사이클을 제공하고 듀티사이클 스위치(158)가 폐쇄될 때 제2 듀티사이클을 제공하도록 배열될 수 있다.

그외에도, 집적회로내로의 듀티사이클 핀은 도 2에 도시된 바와 같이 발진기(152)에 연결되어 있다. 발진기(152)는 테스트동안 테스트 입력(153)이 표준 클록 신호(154)를 디스에이블하는 공통부에 연결될 수 있도록 배열될 수 있다. 별도의 미리선택된 클록신호는 듀티사이클 핀을 통해 발진기(152)내로 입력되고 이 별도의 신호는 테스트 클록 신호로서 클록 라인(154)상에 출력된다.

본 발명의 전력 덤프 회로 및 테스트 클록 회로는 제일 먼저 집적회로 내에 포함된다는 것을 알 수 있을 것이다. 이것은 이러한 장치들의 디지털 구현을 허용하여, 공간을 절약하고, 구성부품 수를 감소시키며, 효율적이고 신뢰가능한 구성을 용이하게 한다.

바람직한 실시예에서, 릴레이는 참조부호 160 및 200으로 지시된 자동 리셋 회로를 포함한다. 도 1에 도시된 바와 같이, 제1 파워 서플라이는 커패시터(202) 및 저항기(204)에 의해 지시된 RC 타이밍 회로에 연결되어 있다. 정상 동작 동안, 커패시터(202)는 제1 서플라이 전압에 비례하는 전압을 저장한다. 과부하 트립 상태후에, 커패시터(202)상에 형성된 전압은 저항기(204)를 통해 감쇠된다. 다이오드(206)는 자동 리셋 회로에 대한 별도의 공통부를 형성한다. 이것은 자동 리셋 회로(160,200)가 다른 릴레이 회로, 예를 들면 제1 서플라이 전압과 공통부 사이에 연결된 회로에 관계없이 동작하도록 한다.

참조부호 160으로 지시된 회로는 커패시터(202)에 의해 형성된 전압이 기준전압 이하로 감쇠될 때 펄스를 공급한다. 이 펄스는 리셋 코일(208)을 래치하는데 사용된다. 특히, 커패시터(202)상의 전압은 저항기(161,162)에 의해 분할된 전압이다. 이것은 커패시터(202)에 걸리는 전압에 비례하는 접합부(163)에서 전압 신호를 형성한다. 접합부(163)에 형성된 전압은 비교기(164)에 입력된다. 또한, 자동 리셋 기준 전압은 기준회로(165)에 의해 형성되며, 이 기준전압은 접합부(163)에 형성된 전압과의 비교를 위해 비교기(164)에 입력된다. 접합부(163)에서의 전압이 기준전압 이하로 감쇠되면, 비교기(164)는 펄스발생기(166)로 신호를 출력하고, 이어 펄스발생기는 리셋 코일(208)과 직렬로 놓여진 트랜지스터 스위치(210)로 펄스 신호를 출력한다. 그 결과, 트랜지스터 스위치(210)가 펄스발생기(166)로부터 펄스를 수신하면, 커패시터(202)로부터 리셋 코일(208)을 통해 Vsss로 신호 경로를 완성한다. 이것은 릴레이를 리셋 시키는 리셋 코일(208)을 래치한다. 따라서, 고장 동안, 커패시터(202)에 걸리는 전압은 릴레이의 재설정을 초래하는 기간동안 감쇠된다.

이상과 같이, 본 발명에 따라 행해진 과부하 릴레이는 히터, 그것을 하우징하기 위한 용적 또는 그것으로부터 열을 소산하기 위한 어떤 수단의 필요성을 제거한다. 더욱이, 본 발명에 따른 과부하 릴레이는 부하의 어떤 부분이 과열되기 전에 신속한 차단을 하기 위하여 나머지 동작 위상에 대한 전류 레벨의 어떤 증가에 관계없이 위상 손실의 경우에 트립핑을 제공한다.

디지털 타이머로 구성된 펄스 연장 회로(114,116,118) 및 위상 손실 타이머(124)는 아주 정확한 타이밍 기능을 제공하며 따라서 열 및 습도의 변화를 덜 받는 신뢰가능하고 소형인 전기 릴레이를 제공한다는 것을 알 수 있을 것이다. 과부하 손실 경고회로(140)는 릴레이의 트립핑전에 경고 신호를 제공한다. 이 경고 신호는 카운터 측정이 원할 경우 행해질 수 있도록 부하의 일시 정지전에 사용자에게 경고하는데 사용될 수 있다. 이외에도, 참조부호 160과 200으로 지시된 자동 리셋 회로는 트립후에 릴레이의 자동 재설정을 제공한다. 이것은 사용자에 의한 릴레이의 수동 재설정에 대한 필요성을 제거할 수 있다.

어떤 예에서는, 고온 환경에서와 같이, 엄격한 환경에서 본 발명을 시용하는 것이 바람직하다. 그러므로, 본 발명에 사용되는 커패시터는 고온에서 잘 견디고 정확하게 동작하도록 구성되어야 한다. 이것은 또한 본 발명의 릴레이가 고온에서 규정된 커패시터를 가지는 어떤 온도 범위에서 사용될 경우, 커패시터는 저온에서규정된 커패시터보다 더 긴 수명을 가진다는 이점을 제공한다. 이것은 커패시터 수명 정격이 일반적으로 정격 전압 및 온도의 함수이며, 정격값보다 낮은 전압 및 온도에서 동작되는 커패시터가 그 수명이 크게 증가하기 때문이다.

실제로, 바람직한 실시예에서, 본 발명의 과부하 릴레이는 섭씨 105도에서 규정된 커패시터를 사용한다. 이것은 고온환경(예를 들면, 약 섭씨 85도)에서도 정확한 동작을 제공하며, 커패시터의 보다 긴 수명을 제공한다. 이와 유사하게, 본 발명에 사용된 커패시터는 본 발명의 커패시터에 인가된 전압이 14.5 볼트 DC의 범위에 있다 하더라도 25볼트 DC전압에서 규정된다. 이것은 고장율을 감소시키고 커패시터의 수명을 연장시킨다.

과부하 릴레이에 사용된 회로기판 및 전기 컴포넌트의 내구성 및 수명을 증가시키기 위하여, 기판 및 컴포넌트는 실리콘이나 폴리우레탄과 같은 보호 코팅으로 코팅되거나 딥핑(dip)될 수 있다.

최종적으로, 본 발명이 다중 위상 부하에 대한 과부하 보호기로서 기술되었지만, 당업자들은 단일 위상 부하 보호에 있어서 유용성을 발견할 수 있을 것이다. 이러한 경우, 과부하 보호가 관련되는 한 본 발명의 이점을 달성하기 위하여 세개의 전류 변환기(16,18 및 20)를 통해 단일 위상 전도체를 통과할 필요가 있다.

Claims

자체전력공급식 고체상태 과부하 릴레이에 있어서,

다중 위상 부하의 위상 전도체와 각각 연동되며, 상기 연동된 위상 전도체에 흐르는 전류를 나타내는 신호를 각각 제공하는 복수의 전류 변환기;

상기 다중 위상 부하로의 전력을 차단하는 스위치;

상기 각 전류 변환기에 각각 연동되며, 상기 연동된 위상 전도체에 흐르는 전류를 나타내는 상기 신호를 각각 수신하는 복수의 디지털 펄스 연장 회로;

상기 펄스 연장 회로로부터 신호를 수신하며, 상기 위상 전도체에 흐르는 전류를 나타내는 적어도 하나의 상기 신호가 허용되지 않을 경우 고장 신호를 송출하는 AND 수단;

상기 AND 수단에 연결되어 상기 신호 중 적어도 하나가 소정기간 동안 허용되지 않을 때 상기 스위치를 동작시키는 디지털 타이머; 및

상기 다중 위상 부하로의 전력 차단 이후에 상기 스위치를 자동으로 리셋하기 위한 자동 리셋 회로;

를 포함하는 과부하 릴레이.
제 1항에 있어서,

상기 AND 수단은 위상이 적어도 하나의 상기 위상전도체에서 손실되는 경우 고장 신호를 송출하는 것을 특징으로 하는 과부하 릴레이.
제 2항에 있어서,

상기 AND 수단은 전류가 적어도 하나의 상기 위상 전도체에서 과도하게 증가되는 경우 고장 신호를 송출하는 것을 특징으로 하는 과부하 릴레이.
제 2항에 있어서,

상기 부하는 모터인 것을 특징으로 하는 과부하 릴레이.
제 1항에 있어서,

상기 기간은 1 내지 4초인 것을 특징으로 하는 과부하 릴레이.
제 1항에 있어서,

상기 기간은 2 내지 3초인 것을 특징으로 하는 과부하 릴레이.
제 1항에 있어서,

상기 위상 전도체에서 평균전류에 관련된 신호를 제공하는 적어도 하나의 상기 변환기에 연결된 합산 접속부; 및

상기 합산 접속부 및 적어도 하나의 상기 변환기에 연결된 입력과 상기 적어도 하나의 디지털 펄스 연장 회로에 연결된 출력을 가지는 적어도 하나의 비교기를 더 포함하는 것을 특징으로 하는 과부하 릴레이.
제 1항에 있어서,

상기 적어도 하나의 디지털 펄스 연장 회로와 상기 디지털 타이밍 회로에 클록 신호를 제공하는 클록회로를 더 포함하는 것을 특징으로 하는 과부하 릴레이.
제 8항에 있어서,

상기 클록 회로는 테스트 신호를 수신하고 상기 테스트 신호를 상기 클록 신호로서 제공하는 것을 특징으로 하는 과부하 릴레이.
제 1항에 있어서,

적어도 하나의 상기 변환기에 연결된 적어도 하나의 정류기;

상기 위상 전도체에서의 평균전류에 관련된 신호를 제공하는 적어도 하나의 상기 정류기에 연결된 합산 수단;

적어도 하나의 상기 변환기와 상기 합산 수단에 연결된 적어도 하나의 비교기;

적어도 하나의 상기 비교기에 연결된 적어도 하나의 상기 디지털 펄스 연장 회로; 및

적어도 하나의 상기 디지털 펄스 연장 회로와 상기 디지털 타이밍 회로에 연결된 AND 수단을 더 포함하는 것을 특징으로 하는 과부하 릴레이.
제 10항에 있어서,

상기 AND 수단은 위상이 적어도 하나의 상기 위상 전도체에서 손실되었는지를 결정하는 것을 특징으로 하는 과부하 릴레이.
모터에 전력을 공급하는 3상 전도체에 연결된 모니터링 장치에 있어서,

적어도 하나의 위상 전도체에 연결된 적어도 하나의 변환기;

적어도 하나의 상기 변환기에 연결되며, 적어도 하나의 디지털 펄스 연장 회로와, 적어도 하나의 상기 변환기로부터의 신호의 값이 소정기간 동안 허용되지 않을 경우 고장 신호를 발생하는 디지털 타이밍 회로를 포함하는 고장 검출 회로;

상기 디지털 타이밍 회로에 연결되어 모터에 전력을 인가하는 것을 차단하기 위하여 상기 고장 신호에 응답하여 동작되는 스위치; 및

상기 모터로의 전력 차단 이후에 상기 스위치를 자동으로 리셋하기 위한 자동 리셋 회로;

를 포함하는 모니터링 장치.
제 12항에 있어서,

상기 디지털 타이밍 회로는 적어도 하나의 상기 펄스 연장 회로에 연결되는 것을 특징으로 하는 모니터링 장치.
제 12항에 있어서,

적어도 하나의 상기 변환기에 연결되어 상기 위상 전도체에서의 평균전류에 관련된 신호를 제공하는 합산 수단; 및

적어도 하나의 상기 변환기와 상기 합산 수단에 연결된 적어도 하나의 비교기를 더 포함하는 것을 특징으로 하는 모니터링 장치.
제 12항에 있어서,

적어도 하나의 상기 디지털 펄스 연장 회로 및 상기 디지털 타이밍 회로에 클록신호를 제공하는 클록회로를 더 포함하는 것을 특징으로 하는 모니터링 장치.
제 15항에 있어서,

상기 클록회로는 테스트 신호를 수신하고 상기 테스트 신호를 상기 클록신호로서 출력하는 것을 특징으로 하는 모니터링 장치.
제 12항에 있어서,

적어도 하나의 상기 변환기에 연결된 적어도 하나의 정류기;

적어도 하나의 상기 정류기에 연결되어 위상 전도체에서의 평균전류에 관련된 신호를 제공하는 합산 수단;

적어도 하나의 상기 변환기와 상기 합산 수단에 연결된 적어도 하나의 비교기; 및

적어도 하나의 상기 펄스 연장 회로와 상기 디지털 타이밍 회로에 연결된 AND 수단을 더 포함하는 것을 특징으로 하는 모니터링 장치.
제 17항에 있어서,

상기 고장 검출 회로는 위상이 적어도 하나의 상기 위상 전도체에서 손실되었는지를 결정하는 것을 특징으로 하는 모니터링 장치.
제 18항에 있어서,

상기 기간은 1 내지 4초인 것을 특징으로 하는 모니터링 장치.
제 18항에 있어서,

상기 기간은 2 내지 3초인 것을 특징으로 하는 모니터링 장치.
부하에 대한 각 위상 입력에 각각 연동되며, 상기 각 위상 입력에 전류를 나타내는 신호를 각각 제공하는 복수의 전류 감지 회로;

상기 부하에 대한 위상 입력을 연결해제하는 스위치;

상기 전류 감지 회로에 연결되어 적어도 하나의 소정 상태의 발생에 응답하여 상기 스위치를 작동시키는 고장 검출 회로;

상기 복수의 전류 감지 회로 중 적어도 하나에 연결되어 상기 고장 검출 회로에 전력을 제공하는 파워 서플라이;

상기 파워 서플라이에 연결된 전기 클램프;

상기 전기 클램프에서의 전력 소모를 감소시키기 위해 상기 전기 클램프에 연결된 전력 덤프 회로; 및

상기 부하에 대한 전력 차단 이후에 상기 스위치를 자동으로 리셋하기 위한 자동 리셋 회로;

를 포함하는 고체상태 과부하 릴레이.
제 21항에 있어서,

상기 전기 클램프는 제너 다이오드를 포함하는 것을 특징으로 하는 과부하 릴레이.
제 21항에 있어서,

상기 전력 덤프 회로는 전기 클램프와 병렬로 접속된 트랜지스터 스위치를 포함하는 것을 특징으로 하는 과부하 릴레이.
제 23항에 있어서,

상기 트랜지스터 스위치는 듀티 사이클 신호에 의해 동작되는 것을 특징으로 하는 과부하 릴레이.
제 21항에 있어서,

상기 고장 검출 회로는 스위치의 동작을 지연시키는 디지털 타이머를 포함하는 것을 특징으로 하는 과부하 릴레이.
제 25항에 있어서,

상기 디지털 타이머에 클록신호를 제공하는 발진기를 더 포함하는 것을 특징으로 하는 과부하 릴레이.
제 26항에 있어서,

상기 트랜지스터 스위치는 상기 발진기로부터 타이밍 신호에 의해 동작되는 것을 특징으로 하는 과부하 릴레이.
제 27항에 있어서,

상기 타이밍 신호는 선택적으로 변화될 수 있는 것을 특징으로 하는 과부하 릴레이.
제 26항에 있어서,

상기 발진기는 테스트 클록신호를 수신하며 상기 테스트 클록신호를 클록신호로서 상기 디지털 타이머에 제공하는 것을 특징으로 하는 과부하 릴레이.
제 21항에 있어서,

상기 고장 검출 회로는 상기 각 위상 입력에 대한 전류를 나타내는 신호를 DC 신호로 변환시키는 적어도 하나의 디지털 펄스 연장 회로를 포함하는 것을 특징으로 하는 과부하 릴레이.
제 30항에 있어서,

상기 고장 검출 회로는 상기 디지털 펄스 연장 회로에 연결된 디지털 타이머를 포함하는 것을 특징으로 하는 과부하 릴레이.
제 31항에 있어서,

상기 디지털 타이머 및 상기 디지털 펄스 연장 회로에 클록신호를 제공하는 발진기를 더 포함하는 것을 특징으로 하는 과부하 릴레이.
제 32항에 있어서,

상기 트랜지스터 스위치는 상기 발진기에 의해 제공된 듀티 사이클 신호에 의해 동작되는 것을 특징으로 하는 과부하 릴레이.
제 33항에 있어서,

상기 듀티 사이클 신호는 선택적으로 변화될 수 있는 것을 특징으로 하는 과부하 릴레이.
다중 위상 부하의 위상 입력들을 모니터링하는 방법에 있어서,

위상 입력의 전류를 각각 나타내는 복수의 신호를 발생시키는 단계;

상기 신호를 디지털 펄스 연장 회로에 입력시키는 단계;

적어도 하나의 상기 위상 입력에서 위상 손실이 발생되었는지를 결정하기 위하여 상기 디지털 펄스 연장 회로로부터의 출력을 처리하는 단계;

적어도 하나의 상기 위상 입력에서 위상 손실이 발생되었을 때 디지털 타이머를 시그날링하는 단계;

상기 입력 중 하나가 소정 기간 동안 손실된 위상을 가질 때 상기 위상 입력의 전류를 차단하는 단계; 및

상기 다중 위상 부하로의 전력 차단 이후에 스위치를 자동으로 리셋하는 단계;

를 포함하는 모니터링 방법.
제 35항에 있어서,

전력 기준 신호를 발생시키는 단계; 및

전기 클램프를 상기 전력 기준 신호에 연결시킴으로써 전력 기준 신호를 클램핑하는 단계를 더 포함하는 것을 특징으로 하는 모니터링 방법.
제 36항에 있어서,

상기 클램프에 평행하게 전력 덤프 회로를 배치함으로써 상기 전기 클램프에서의 전력 손실을 감소시키는 단계를 더 포함하는 것을 특징으로 하는 모니터링 방법.