KR100567346B1 - Etchant for wet etching AlGaAs epitaxial layer and method for manufacturing semiconductor device using the etchant - Google Patents

Etchant for wet etching AlGaAs epitaxial layer and method for manufacturing semiconductor device using the etchant Download PDF

Info

Publication number
KR100567346B1
KR100567346B1 KR1020040019641A KR20040019641A KR100567346B1 KR 100567346 B1 KR100567346 B1 KR 100567346B1 KR 1020040019641 A KR1020040019641 A KR 1020040019641A KR 20040019641 A KR20040019641 A KR 20040019641A KR 100567346 B1 KR100567346 B1 KR 100567346B1
Authority
KR
South Korea
Prior art keywords
etching
etchant
mesa
layer
present
Prior art date
Application number
KR1020040019641A
Other languages
Korean (ko)
Other versions
KR20050094510A (en
Inventor
권오대
김무진
김동권
Original Assignee
학교법인 포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 포항공과대학교 filed Critical 학교법인 포항공과대학교
Priority to KR1020040019641A priority Critical patent/KR100567346B1/en
Priority to PCT/KR2005/000836 priority patent/WO2006004255A1/en
Publication of KR20050094510A publication Critical patent/KR20050094510A/en
Application granted granted Critical
Publication of KR100567346B1 publication Critical patent/KR100567346B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B67OPENING, CLOSING OR CLEANING BOTTLES, JARS OR SIMILAR CONTAINERS; LIQUID HANDLING
    • B67DDISPENSING, DELIVERING OR TRANSFERRING LIQUIDS, NOT OTHERWISE PROVIDED FOR
    • B67D7/00Apparatus or devices for transferring liquids from bulk storage containers or reservoirs into vehicles or into portable containers, e.g. for retail sale purposes
    • B67D7/04Apparatus or devices for transferring liquids from bulk storage containers or reservoirs into vehicles or into portable containers, e.g. for retail sale purposes for transferring fuels, lubricants or mixed fuels and lubricants
    • B67D7/0476Vapour recovery systems
    • B67D7/0478Vapour recovery systems constructional features or components
    • B67D7/048Vapour flow control means, e.g. valves, pumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B65CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65DCONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D90/00Component parts, details or accessories for large containers
    • B65D90/22Safety features
    • B65D90/30Recovery of escaped vapours
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B67OPENING, CLOSING OR CLEANING BOTTLES, JARS OR SIMILAR CONTAINERS; LIQUID HANDLING
    • B67DDISPENSING, DELIVERING OR TRANSFERRING LIQUIDS, NOT OTHERWISE PROVIDED FOR
    • B67D7/00Apparatus or devices for transferring liquids from bulk storage containers or reservoirs into vehicles or into portable containers, e.g. for retail sale purposes
    • B67D7/06Details or accessories
    • B67D7/78Arrangements of storage tanks, reservoirs or pipe-lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Abstract

AlxGa1-xAs 에피층 식각액 및 이를 이용한 반도체 소자의 제조 방법에 관하여 개시한다. 본 발명에 따른 식각액은 H3PO4, H2O2 및 CH 3OH의 혼합액으로 이루어진다. 본 발명에 따른 식각액을 사용하여 AlxGa1-xAs (0≤x≤1) 에피층을 식각하면 등방성 식각 특성이 얻어져 수직 프로파일을 가지는 측면을 가지는 메사를 형성할 수 있으며, GaAs층과 AlGaAs층과의 식각 선택비가 1에 가까워 메사의 측면에서 매끄러운 표면 형상이 얻어진다. An Al x Ga 1-x As epi layer etchant and a method of manufacturing a semiconductor device using the same are disclosed. The etchant according to the present invention consists of a mixture of H 3 PO 4 , H 2 O 2 and CH 3 OH. When the Al x Ga 1-x As (0 ≦ x ≦ 1) epitaxial layer is etched using the etchant according to the present invention, an isotropic etching characteristic is obtained to form a mesa having a side surface having a vertical profile, and a GaAs layer. The etching selectivity with the AlGaAs layer is close to 1, so that a smooth surface shape is obtained from the side of the mesa.

AlGaAs 에피층, 습식 식각, 수직 메사, DBRAlGaAs Epilayer, Wet Etch, Vertical Mesa, DBR

Description

AlGaAs 에피층 식각액 및 이를 이용한 반도체 소자의 제조 방법 {Etchant for wet etching AlGaAs epitaxial layer and method for manufacturing semiconductor device using the etchant} Etching AlGaAs epitaxial layer and method for manufacturing semiconductor device using the etchant}

도 1은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 플로차트이다. 1 is a flowchart illustrating a method of manufacturing a semiconductor device in accordance with a preferred embodiment of the present invention.

도 2a 내지 도 2e는 도 1에서 설명하는 본 발명의 바람직한 실시예에 따른 제조 방법이 적용되는 일 예를 보여주기 위하여 공정 순서에 따라 도시한 단면도들이다. 2A through 2E are cross-sectional views illustrating a process sequence in order to show an example in which a manufacturing method according to a preferred embodiment of the present invention described in FIG. 1 is applied.

도 3은 본 발명에 따른 반도체 소자를 제조하는 데 있어서 습식 식각 장치로 사용하기 적합한 물 중탕 장치의 개략적인 구성을 도시한 것이다. Figure 3 shows a schematic configuration of a water bath apparatus suitable for use as a wet etching apparatus in manufacturing a semiconductor device according to the present invention.

도 4는 본 발명의 실험예에서 사용된 식각 대상의 에피층 샘플 구조를 설명하는 테이블이다. 4 is a table for explaining the epilayer sample structure of the etching target used in the experimental example of the present invention.

도 5a 내지 도 5c는 각각 본 발명에 따른 식각액을 사용한 습식 식각 공정에 의하여 형성된 메사의 측면 및 상면을 보여주는 사진들이다. 5A to 5C are photographs showing side and top surfaces of mesas formed by a wet etching process using an etchant according to the present invention, respectively.

도 6a 각각 및 도 6b는 종래 기술에 따른 식각액을 사용한 습식 식각 공정에 의하여 형성된 메사의 측면 및 상면 사진이다. 6A and 6B are side and top images of mesas formed by a wet etching process using an etchant according to the prior art.

도 7a는 종래 기술에 따라 건식 식각 방법으로 메사를 형성하였을 때의 기판 의 표면 거칠기를 보여주는 사진이다. Figure 7a is a photograph showing the surface roughness of the substrate when the mesa is formed by a dry etching method according to the prior art.

도 7b 내지 도 7f는 각각 본 발명에 따른 반도체 소자의 제조 방법에 의하여 메사를 형성하였을 때 식각액의 다양한 온도에 따른 기판 표면의 거칠기를 보여주는 사진이다. 7B to 7F are photographs showing roughness of a substrate surface according to various temperatures of an etchant when mesas are formed by a method of manufacturing a semiconductor device according to the present invention, respectively.

<도면의 주요 부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>

100: 기판, 110: n형 DBR, 120: 활성층, 130: p형 DBR, 140: 마스크 패턴, 150: 순수, 200: 메사, 300: 습식 식각 장치, 310: 웨이퍼 샘플, 320: 마그네틱 스핀 바, 322: 온도계, 324: 캐리어, 330: 식각액, 332: 용기, 340: 물. 100: substrate, 110: n-type DBR, 120: active layer, 130: p-type DBR, 140: mask pattern, 150: pure, 200: mesa, 300: wet etching device, 310: wafer sample, 320: magnetic spin bar, 322: thermometer, 324 carrier, 330 etchant, 332 container, 340 water.

본 발명은 에피층을 식각하기 위한 식각액 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 특히 AlGaAs 에피층을 습식 식각하기 위한 식각액과, 이를 이용하여 메사(mesa)를 형성하는 단계를 포함하는 광 스위치 소자 또는 레이저 단위 소자와 같은 반도체 소자를 제조하는 방법에 관한 것이다. The present invention relates to an etchant for etching an epi layer and a method of manufacturing a semiconductor device using the same, and in particular, an etchant for wet etching an AlGaAs epi layer, and an optical switch including forming a mesa using the same. A method of manufacturing a semiconductor device, such as a device or a laser unit device.

HBTs (heterojunction bipolar transistors), HEMTs (high electron mobility transistors), 반도체 레이저 등과 같은 소자를 제작하는 데 있어서 화학 반응을 이용하는 습식 식각 공정이 이용되고 있다. 그러나, 현재까지 이용되고 있는 습식 식각 공정은 대부분 선택적 식각 특성을 이용한 경우로서, 수직면을 가지는 메사가 소자 특성에 영향을 미치지 않는 공정에서만 제한적으로 사용되고 있다. In the manufacture of devices such as heterojunction bipolar transistors (HEBTs), high electron mobility transistors (HEMTs), and semiconductor lasers, wet etching processes using chemical reactions have been used. However, most of the wet etching processes used up to now have selective etching characteristics, and are limitedly used only in processes in which mesas having vertical surfaces do not affect device characteristics.

지금까지는, 수직면 메사가 필요한 소자의 제작을 위해서는 건식 식각 공정이 절대적으로 요구되었다. 건식 식각 공정을 이용한 수직면 식각에 관한 자세한 사항이 이미 공지되어 있다 (예를 들면, Mats Hagberg et al., J. Vac. Sci. Technol. B 12(2), Mar/Apr 1994; 및 Jun-Youn Kim et al., J. Vac. Sci. Technol. B 19(4), Jul/Aug 2001 참조). 이미 공지된 문헌에 기재되어 있는 바와 같이, 건식 식각 공정은 고가의 장비 및 높은 진공도를 유지하기 위해서 많은 유지비가 필요하며, 또한 식각 공정을 행하기 위해 진공을 잡는 시간이 요구되어 전체적인 공정 기간이 길어진다. Until now, a dry etching process was absolutely required to fabricate a device requiring vertical mesas. Details of vertical etching using dry etching processes are already known (eg, Mats Hagberg et al., J. Vac. Sci. Technol. B 12 (2), Mar / Apr 1994; and Jun-Youn Kim et al., J. Vac. Sci. Technol.B 19 (4), Jul / Aug 2001). As already described in the literature, the dry etching process requires a large maintenance cost to maintain expensive equipment and high vacuum degree, and also requires a long time to hold the vacuum to perform the etching process, resulting in a long overall process period. Lose.

상기와 같은 건식 식각 공정에서의 문제를 해결하기 위해 습식 식각 공정을 이용한 방법이 연구되고 있다. 습식 식각은 건식 식각과는 달리 등방성 에칭, 낮은 아스펙트비 (aspect ratio), 언더컷(undercut) 등과 같은 특성을 가진다. In order to solve the problems in the dry etching process as described above, a method using a wet etching process has been studied. Wet etching, unlike dry etching, has properties such as isotropic etching, low aspect ratio, undercut, and the like.

예를 들면, 반도체 광 스위치 (semiconductor optical switch: SOS) 소자 또는 광양자테 (photonic quantum ring: PQR) 레이저 단위 소자와 같은 반도체 소자를 제조하는 데 있어서, 통상적으로 복수의 GaAs/AlGaAs 에피층으로 이루어지는 다층 구조의 반도체층을 형성한 후, 이를 메사 식각하는 단계를 포함한다. 특히, PQR 레이저 단위 소자를 제조하는 데 있어서, GaAs/AlGaAs 에피층으로 이루어지는 다층 구조의 p형 DBR (distributed Bragg reflector) 및 n형 DBR과, 이들 사이에 개재되고 1개 이상의 양자 우물 (quantum well)을 가지는 GaAs 활성층을 포함하는 광양자테 레이저 다이오드를 제조하는 데 있어서, GaAs/AlGaAs 에피층으로 이루어지는 다층 구조의 반도체층을 식각하여 상기 활성층까지 수직이며 매끈한 측면을 가지는 수직 메사를 형성하는 공정이 수반된다. For example, in manufacturing a semiconductor device such as a semiconductor optical switch (SOS) device or a photonic quantum ring (PQR) laser unit device, a multilayer comprising a plurality of GaAs / AlGaAs epilayers is typically used. Forming a semiconductor layer of the structure, and then mesa etching it. In particular, in manufacturing a PQR laser unit device, a p-type distributed Bragg reflector (DBR) and an n-type DBR having a multi-layered GaAs / AlGaAs epilayer, interposed therebetween, and at least one quantum well In the fabrication of a photon-type laser diode including a GaAs active layer having a metal layer, a process of forming a vertical mesa having a vertical and smooth side by etching a semiconductor layer having a multi-layered structure composed of a GaAs / AlGaAs epi layer is performed to the active layer. .

지금까지는 GaAs 및 AlGaAs의 다층 구조를 갖는 에피층을 습식 식각하여 그 측면이 수직이고 매끈한 형상을 가지는 메사를 얻는 것은 쉽지 않았다. 또한, 다층 구조의 반도체층에서 각 층의 에피 방향에 따라 식각 비율이 다르기 때문에 원하는 패턴 형상의 메사를 형성하는 것도 매우 어려웠다. Until now, it was not easy to wet-etch an epi layer having a multilayer structure of GaAs and AlGaAs to obtain a mesa having a vertical and smooth shape on its side. In addition, in the semiconductor layer of the multi-layered structure, since the etching ratio is different depending on the epi direction of each layer, it was also very difficult to form a mesa having a desired pattern shape.

지금까지, 습식 식각 공정을 이용하여 수직 메사를 얻기 위한 노력이 있어 왔다 (예를 들면, J. Y. Lee et al., J. Vac. Sci. Technol. B 17(6), Dec/1999 참조). 그러나, 지금까지 발표된 기술에서는 다층 구조로 성장된 에피층을 습식 식각할 때 에피 방향에 따라 식각 비율이 다름으로 인해 원하는 패턴 형상을 얻을 수 없었으며, 습식 식각을 위한 시간이 장기화됨에 따라 식각 후 얻어진 패턴에서는 표면 거칠기가 저하되고, 얻어진 메사에서는 활성층 영역 부근에서 메사의 수직성이 없었다. 그 결과, 습식 식각을 이용하여 메사를 형성하는 경우에는 원하는 특성를 가지는 소자를 얻기가 어려웠다. To date, efforts have been made to obtain vertical mesas using wet etching processes (see, eg, J. Y. Lee et al., J. Vac. Sci. Technol. B 17 (6), Dec / 1999). However, in the technique published so far, when wet etching an epitaxial layer grown in a multilayer structure, a desired pattern shape cannot be obtained due to the difference in the etching rate depending on the epi direction, and after etching as the time for wet etching is prolonged, In the obtained pattern, surface roughness fell, and in the obtained mesa, there was no perpendicularity of mesa near the active layer area | region. As a result, in the case of forming mesa by wet etching, it was difficult to obtain a device having desired characteristics.

본 발명의 목적은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 건식 식각 공정에 비하여 공정 단가가 낮은 습식 식각 공정을 이용하여 다층 구조로 성장된 에피층을 식각하여 수직 메사를 형성할 수 있는 AlxGa1-xAs 에피층 식각액을 제공하는 것이다. An object of the present invention is to solve the problems in the prior art, it is possible to form a vertical mesa by etching the epi-layer grown in a multi-layer structure using a wet etching process, the process cost is lower than the dry etching process It is to provide an Al x Ga 1-x As epi layer etching solution.

본 발명의 다른 목적은 상기 식각액을 사용하여 AlxGa1-xAs 에피층을 식각하 여, 원하는 패턴 형상을 가지며 매끈한 수직 측면을 가지는 메사를 형성하는 반도체 소자의 제조 방법을 제공하는 것이다. Another object of the present invention is to provide a method for manufacturing a semiconductor device by etching the Al x Ga 1-x As epitaxial layer using the etchant, to form a mesa having a desired pattern shape and a smooth vertical side.

상기 목적을 달성하기 위하여, AlxGa1-xAs (0≤x≤1) 에피층을 식각하기 위한 본 발명에 따른 식각액은 H3PO4, H2O2 및 CH3OH의 혼합액으로 이루어진다. 바람직하게는, 상기 혼합액은 H3PO4: H2O2: CH3OH = 3:1:1의 부피비를 가진다. 또한, 바람직하게는, 상기 혼합액의 온도는 적어도 40℃이다. In order to achieve the above object, the etchant according to the present invention for etching the Al x Ga 1-x As (0≤x≤1) epilayer consists of a mixture of H 3 PO 4 , H 2 O 2 and CH 3 OH. . Preferably, the mixed solution has a volume ratio of H 3 PO 4 : H 2 O 2 : CH 3 OH = 3: 1: 1. Also preferably, the temperature of the mixed liquid is at least 40 ° C.

상기 다른 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 제조 방법에서는 AlxGa1-xAs (0≤x≤1) 에피층을 포함하는 구조물을 형성한다. 상기 구조물 위에 마스크 패턴을 형성한다. 상기 마스크 패턴을 식각 마스크로 사용하여, H3PO4 , H2O2 및 CH3OH의 혼합액으로 상기 AlxGa1-xAs 에피층을 식각하여 메사(mesa)를 형성한다. In order to achieve the above another object, in the method for manufacturing a semiconductor device according to the present invention, a structure including an Al x Ga 1-x As (0 ≦ x ≦ 1) epi layer is formed. A mask pattern is formed on the structure. Using the mask pattern as an etching mask, the Al x Ga 1-x As epi layer is etched with a mixture of H 3 PO 4 , H 2 O 2, and CH 3 OH to form mesas.

바람직하게는, 상기 AlxGa1-xAs 에피층을 식각하는 단계는 상기 혼합액을 교반하면서 행해진다. 여기서, 상기 AlxGa1-xAs 에피층을 식각하는 단계는 물중탕 장치를 이용하여 행해질 수 있다. Preferably, the etching of the Al x Ga 1-x As epi layer is performed while stirring the mixed solution. The etching of the Al x Ga 1-x As epitaxial layer may be performed using a water bath apparatus.

상기 마스크 패턴은 포토레지스트로 이루어지는 것이 바람직하다. It is preferable that the said mask pattern consists of photoresists.

상기 AlxGa1-xAs 에피층을 식각한 후, 상기 메사를 순수 (de-ionized water) 로 세척하는 단계를 더 포함할 수 있다. 이 때, 상기 세척은 1 ∼ 5분 동안 행해질 수 있다. After etching the Al x Ga 1-x As epi layer, the method may further include washing the mesa with de-ionized water. At this time, the washing may be performed for 1 to 5 minutes.

본 발명에 의하면, H3PO4, H2O2 및 CH3OH의 혼합액으로 이루어지는 식각액을 사용하여 AlxGa1-xAs (0≤x≤1) 에피층을 습식 식각함으로써 등방성 식각 특성이 얻어져 수직 프로파일의 측면을 가지는 메사를 형성할 수 있으며, GaAs층과 AlGaAs층과의 식각 선택비가 1에 가까워 메사의 측면에서 매끄러운 표면 형상이 얻어질 수 있다. 또한, 마스크 패턴의 형상에 따라 원하는 형상, 예를 들면 원형의 메사를 형성할 수 있다. 따라서, 본 발명에 의하면 건식 식각과는 달리 저렴한 공정 단가로 대면적 어레이 수직 메사를 형성하는 것이 가능하다. According to the present invention, an isotropic etching characteristic is obtained by wet etching an Al x Ga 1-x As (0≤x≤1) epi layer using an etchant comprising a mixture of H 3 PO 4 , H 2 O 2, and CH 3 OH. It can be obtained to form a mesa having the side of the vertical profile, the etch selectivity of the GaAs layer and AlGaAs layer is close to 1 can be obtained smooth surface shape on the side of the mesa. Moreover, according to the shape of a mask pattern, a desired shape, for example, circular mesa can be formed. Therefore, according to the present invention, it is possible to form a large area array vertical mesa at a low process cost, unlike dry etching.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다. Next, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 식각액은 H3PO4, H2O2 및 CH3OH의 혼합액으로 이루어진다. The etchant according to the present invention consists of a mixture of H 3 PO 4 , H 2 O 2 and CH 3 OH.

바람직하게는, 상기 혼합액은 H3PO4: H2O2: CH3 OH = 3:1:1의 부피비를 가진다. Preferably, the mixed solution has a volume ratio of H 3 PO 4 : H 2 O 2 : CH 3 OH = 3: 1: 1.

본 발명에 따른 식각액은 다층 구조의 AlxGa1-xAs (0≤x≤1) 에피층을 식각하는 데 있어서 특히 유효하다. 본 발명에 따른 식각액을 사용하여 다층 구조의 AlxGa1-xAs (0≤x≤1) 에피층을 식각하면, 비등방성 식각 특성에 가까운 약 0.88 까지의 바이어스 [1-(수평방향 식각율/수직방향 식각율)를 갖는 수직면 메사를 얻을 수 있다. 또한, 원하는 형상, 예를 들면 원형의 메사를 형성하는 것이 가능하다. The etchant according to the present invention is particularly effective for etching an Al x Ga 1-x As (0 ≦ x ≦ 1) epilayer having a multilayer structure. When etching the multi-layered Al x Ga 1-x As (0≤x≤1) epilayer using the etchant according to the present invention, a bias of up to about 0.88 close to the anisotropic etching characteristic [1- (horizontal etching rate) Vertical mesa with vertical etch rate). It is also possible to form a desired shape, for example a circular mesa.

본 발명에 따른 식각액으로 다층 구조의 AlxGa1-xAs (0≤x≤1) 에피층을 식각하여 수직 메사를 형성하는 데 있어서, 상기 메사의 표면 거칠기는 상기 식각액의 온도가 증가할수록 개선되는 경향을 나타낸다. 바람직하게는, 상기 식각액의 온도는 적어도 40℃로 유지한 상태에서 습식 식각 공정을 행한다. In forming a vertical mesa by etching an Al x Ga 1-x As (0 ≦ x ≦ 1) epilayer having a multilayer structure with an etchant according to the present invention, the surface roughness of the mesa is improved as the temperature of the etchant increases. It tends to be. Preferably, the wet etching step is performed while the temperature of the etchant is maintained at at least 40 ° C.

GaAs 양자 우물을 가지는 활성층과, 이를 사이에 두고 그 상하에 각각 형성되는 P형 및 N형 DBR를 구성하기 위하여 형성된 다층 구조의 AlxGa1-xAs (0≤x≤1) 에피층을 적절한 마스크 패턴, 예를 들면 포토레지스트 패턴을 식각 마스크로 사용하여 본 발명에 따른 식각액으로 식각함으로써, 수직 단면을 가지는 원형의 메사를 용이하게 제작할 수 있다.An active layer having a GaAs quantum well and a multi-layered Al x Ga 1-x As (0 ≦ x ≦ 1) epi layer formed to form a P-type and an N-type DBR formed therebetween, are suitably used. By using a mask pattern, for example, a photoresist pattern as an etching mask, by etching with the etchant according to the present invention, a circular mesa having a vertical cross section can be easily produced.

도 1은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 플로차트이다. 그리고, 도 2a 내지 도 2e는 도 1에서 설명하는 본 발명의 바람직한 실시예에 따른 제조 방법이 적용되는 일 예를 보여주기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 2a 내지도 2e에 있어서, 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다. 예를 들면, 도 2a 내지 도 2e에서, 반도체 소자 형성에 필요한 버퍼층, 스페이스층, 캡층 등이 더 포함될 수 있다. 이들은 도면의 간략화를 위하여 도시 생략된 것으로 이해되어야 한다. 1 is a flowchart illustrating a method of manufacturing a semiconductor device in accordance with a preferred embodiment of the present invention. 2A through 2E are cross-sectional views illustrating a process sequence in order to show an example in which a manufacturing method according to a preferred embodiment of the present invention described in FIG. 1 is applied. 2A-2E, the size or thickness of the film or regions are exaggerated for clarity of specification. In addition, when a film is described as "on" another film or substrate, the film may be directly on top of the other film, and a third other film may be interposed therebetween. For example, in FIGS. 2A to 2E, a buffer layer, a space layer, a cap layer, etc. required for forming a semiconductor device may be further included. These should be understood as not shown for simplicity of the drawings.

도 1 및 도 2a 내지 도 2e를 참조하여 본 발명에 따른 반도체 소자의 제조 방법에 적용되는 기본적인 공정을 설명한다. 1 and 2A to 2E, a basic process applied to the method of manufacturing a semiconductor device according to the present invention will be described.

도 1의 단계 10에서, AlxGa1-xAs (0≤x≤1) 에피층을 포함하는 구조물을 형성한다. 상기 구조물은 예를 들면 도 2a에 도시한 바와 같이 형성될 수 있다. 즉, 기판(100)상에 n형 DBR(110), 다수 개의 양자 우물을 가지는 활성층(120), 및 p형 DBR(130)을 차례로 에피택셜 성장시킨다. 상기 기판(100)은 GaAs, InP 등과 같은 물질로 이루어지고, 상기 활성층(120)은 예를 들면 GaAs층으로 형성될 수 있다. 상기 n형 DBR(110) 및 p형 DBR(130)은 각각 다수 겹의 AlxGa1-xAs (0≤x≤1) 에피층으로 이루어진다. In step 10 of FIG. 1, a structure including an Al x Ga 1-x As (0 ≦ x ≦ 1) epi layer is formed. The structure may be formed, for example, as shown in FIG. 2A. That is, the n-type DBR 110, the active layer 120 having a plurality of quantum wells, and the p-type DBR 130 are sequentially epitaxially grown on the substrate 100. The substrate 100 may be formed of a material such as GaAs, InP, or the like, and the active layer 120 may be formed of, for example, a GaAs layer. The n-type DBR 110 and the p-type DBR 130 are each composed of a plurality of layers of Al x Ga 1-x As (0 ≦ x ≦ 1) epi layers.

도 1의 단계 20에서, 도 2a에 예시된 바와 같은 구조물 위에 마스크 패턴(140)을 형성한다 (도 2b 참조). 상기 마스크 패턴(140)으로서 포토레지스트 패턴을 형성하는 것이 바람직하다. 그 이유는 포토레지스트가 산에 강하여 식각 공정 중에 거의 소모되지 않으며, 얼라이너(aligner) 장비를 이용하여 원형, 사각형 등 원하는 형상의 패턴을 용이하게 형성할 수 있기 때문이다. In step 20 of FIG. 1, a mask pattern 140 is formed over the structure as illustrated in FIG. 2A (see FIG. 2B). It is preferable to form a photoresist pattern as the mask pattern 140. The reason is that the photoresist is strong in acid, so it is hardly consumed during the etching process, and a pattern of a desired shape such as a circle or a rectangle can be easily formed by using an aligner device.

도 1의 단계 30에서, 상기 마스크 패턴(140)을 식각 마스크로 사용하여, H3PO4, H2O2 및 CH3OH의 혼합액으로 이루어지는 식각액으로 상기 AlxGa1-xAs 에피층을 습식 식각하여 메사(200)를 형성한다. 이 때, 재현성 있는 습식 식각을 하기 위하여 먼저 온도, 교반 속도 등 안정적인 식각 분위기를 만드는 것이 중요하다. In step 30 of FIG. 1, using the mask pattern 140 as an etching mask, the Al x Ga 1-x As epi layer is formed of an etchant including a mixture of H 3 PO 4 , H 2 O 2, and CH 3 OH. Wet etching forms the mesa 200. In this case, in order to perform reproducible wet etching, it is important to first create a stable etching atmosphere such as temperature and stirring speed.

상기 식각액을 구성하는 혼합액으로서 H3PO4: H2O2: CH 3OH = 3:1:1의 부피비를 가지는 것을 사용한다. As a mixed solution constituting the etching solution, one having a volume ratio of H 3 PO 4 : H 2 O 2 : CH 3 OH = 3: 1: 1 is used.

도 3은 상기 습식 식각에 사용하기 적합한 습식 식각 장치(300)인 물 중탕 장치의 구성을 개략적으로 예시한 도면이다. 도 3에서, 참조 부호 "310"은 식각하고자 하는 구조물이 형성되어 있는 웨이퍼 샘플, "320"은 마스네틱 스핀 바 (magnetic spin bar), "322"는 온도계, "324"는 캐리어이다. 그리고, "330"은 식각액이고, "340"은 물이다. 상기 습식 식각 장치(300)를 사용하여 습식 식각을 하는 동안 상기 마그네틱 스핀 바(320)를 이용한 교반을 수반하는 것이 바람직하다. 이 때, 교반 속도는 상기 식각액(330)이 수용되어 있는 용기(332)의 크기에 따라 변동될 수 있으나, 상기 식각액에 의한 식각 속도가 상기 식각액의 확산 속도에 의존하는 식각 (diffusion-limited etching) 특성을 얻기 위하여는 상기 식각액의 수면에서 소용돌이가 발생하지 않는 정도의 교반 속도가 되도록 고정하는 것이 바람직하다. 상기 식각액(330)의 온도는 40℃ 이상으로 유지하는 것이 바람직하다. 이를 위하여, 물(340)의 온도를 40℃ 이상으로 유지한다. 3 is a view schematically illustrating a configuration of a water bath apparatus, which is a wet etching apparatus 300 suitable for use in the wet etching. In FIG. 3, reference numeral “310” denotes a wafer sample on which a structure to be etched is formed, “320” denotes a magnetic spin bar, “322” denotes a thermometer, and “324” denotes a carrier. "330" is an etchant and "340" is water. It is preferable to involve stirring using the magnetic spin bar 320 during wet etching using the wet etching apparatus 300. At this time, the stirring speed may vary depending on the size of the container 332 in which the etchant 330 is accommodated, but the etching speed of the etching solution depends on the diffusion rate of the etchant. In order to obtain the it is preferable to fix such that the stirring speed of the vortex does not occur in the surface of the etching solution. The temperature of the etchant 330 is preferably maintained at 40 ℃ or more. To this end, the temperature of the water 340 is maintained at 40 ℃ or more.

상기와 같은 식각 공정을 행하면 비등방성 식각 특성에 가까운 바이어스를 갖는 메사(200)를 얻을 수 있다. 또한, 상기 마스크 패턴(140)의 상면 형상에 따라 원하는 형상, 예를 들면 원형의 메사가 용이하게 얻어진다. By performing the etching process as described above, the mesa 200 having a bias close to the anisotropic etching characteristic can be obtained. In addition, according to the upper surface shape of the mask pattern 140, a desired shape, for example, a circular mesa is easily obtained.

도 1의 단계 40에서, 상기 메사(200)가 형성된 결과물을 순수 (de-ionized water)(150)를 사용하여 세척한다 (도 2d 참조). 상기 세척은 약 1 ∼ 5분, 예를 들면 3분 동안 충분히 행한다. In step 40 of FIG. 1, the mesa 200 formed product is washed with de-ionized water 150 (see FIG. 2D). The washing is carried out sufficiently for about 1 to 5 minutes, for example 3 minutes.

도 1의 단계 50에서, 상기 마스크 패턴(140)을 제거한다. 그 결과, 도 2e에 도시한 바와 같이 상기 기판(100)상에 수직면을 가지는 메사(200)의 상면이 노출된다. In step 50 of FIG. 1, the mask pattern 140 is removed. As a result, as shown in FIG. 2E, the upper surface of the mesa 200 having a vertical surface on the substrate 100 is exposed.

다음에, 본 발명에 따른 반도체 소자의 제조 방법에 따라 에피 구조를 식각하여 메사를 형성하는 구체적인 실험예를 설명한다. Next, specific experimental examples of forming a mesa by etching the epi structure according to the method of manufacturing a semiconductor device according to the present invention will be described.

실험예Experimental Example

(1) 식각 대상 에피층의 구조 및 실험 장치 (1) Structure and experimental apparatus of the epi layer to be etched

GaAs 양자 우물을 가지는 활성층과, Al의 몰분율에 따라 굴절률을 변화시킨 GaAs/AlGaAs로 구성된 p형 DBR 및 n형 DBR을 가지는 복수의 에피층으로 이루어지는 구조물을 재현성 있게 습식 식각하기 위하여, 먼저 온도, 교반 속도 등 안정적인 식각 분위기를 만드는 것이 중요하다. In order to reproducibly wet-etch a structure consisting of an active layer having a GaAs quantum well and a p-type DBR composed of GaAs / AlGaAs and an n-type DBR composed of GaAs / AlGaAs whose refractive index is changed in accordance with the mole fraction of Al, first, temperature and stirring It is important to create a stable etching atmosphere such as speed.

도 4는 본 실험예에서 사용된 식각 대상의 에피층 샘플의 구조를 설명하는 테이블이다. 그리고, 도 4의 에피 구조를 식각하는 데 있어서 도 3에 도시한 바와 같은 식각 장치(300)를 사용하였다. 4 is a table for explaining the structure of the epi layer sample of the etching target used in the present experimental example. In the etching of the epi structure of FIG. 4, the etching apparatus 300 as illustrated in FIG. 3 was used.

(2) 식각 마스크로 사용하기 위한 마스크 패턴의 형성 (2) Formation of Mask Pattern for Use as Etch Mask

깨끗하게 유기 세척한 식각 대상의 에피층 위에 포토레지스트 재료를 코팅하여 원하는 형상의 포토레지스트 패턴을 형성하였다. 포토레지스트막은 산에 강하여 식각 공정 중에 식각액에 의하여 식각되지 않으므로 식각 마스크로 사용하기 적합하다. 또한, 포토레지스트막은 얼라이너(aligner) 장비를 이용하여 쉽게 원형, 사각형 등 다양한 형상으로 패터닝될 수 있다. 이와 같이 형성된 마스크 패턴을 120℃로 유지되는 오븐에서 7분 동안 하드베이킹 (hard baking)하였다. 마지막으로, 마스크 패턴상의 잔류물을 제거하기 위하여 O2 플라즈마 애싱(ashing)을 실시하여 결함에 따른 영향을 최소화하였다. The photoresist material was coated on the epitaxial layer of the clean object to be cleaned, thereby forming a photoresist pattern having a desired shape. Since the photoresist film is acid resistant and is not etched by the etchant during the etching process, it is suitable for use as an etching mask. In addition, the photoresist film may be easily patterned into various shapes such as a circle and a rectangle by using an aligner device. The mask pattern thus formed was hard baked in an oven maintained at 120 ° C. for 7 minutes. Finally, O 2 plasma ashing was performed to remove the residue on the mask pattern to minimize the effect of defects.

샘플 표면의 결함은 식각시 국부적으로 악영향을 미쳐 식각의 균일성을 떨어뜨린다. 식각에 영향을 미치는 주된 요소는 포토레지스트막의 두께 및 마스크 패턴 형성 후 행해지는 하드베이킹 시간이다. 바람직하게는, 하드베이킹은 약 7분 동안 행해진다. 본 발명자들은 실험을 통하여, 하드베이킹 시간을 7분 미만으로 설정하면 포토레지스트막의 불완전한 접착력으로 인하여 포토레지스트막과 에피층과의 사이의 틈으로 식각액의 침투 현상이 발생하며, 포토레지스트막의 경도(硬度) 부족으로 인하여 필요한 식각 시간을 견디지 못하는 경우가 발생하는 것을 확인하였다. 또한, 하드베이킹 시간을 너무 길게 설정하면 식각 종료 후에 PR 제거가 어렵다는 단점이 있다. 물론, 식각액에 따라 에피층과 포토레지스트막과의 식각율 (etch rate)의 비율을 나타내는 식각 선택비(etching selectivity)에 어느 정도 의존한다. Defects on the sample surface locally adversely affect the etching, resulting in poor uniformity of etching. The main factors affecting the etching are the thickness of the photoresist film and the hard baking time after the mask pattern formation. Preferably, the hard baking is done for about 7 minutes. Through the experiments, the present inventors found that when the hard baking time is set to less than 7 minutes, the etching liquid penetrates into the gap between the photoresist film and the epi layer due to the incomplete adhesion of the photoresist film, and the hardness of the photoresist film is reduced. ), It was confirmed that a case in which it could not endure the required etching time due to the shortage occurred. In addition, if the hard baking time is set too long, it is difficult to remove the PR after the end of etching. Of course, depending on the etching solution, it depends to some extent on the etching selectivity representing the ratio of the etching rate between the epitaxial layer and the photoresist film.

(3) 본 발명에 따른 식각액을 사용한 식각 (3) etching using the etchant according to the present invention

H3PO4(순도 85%) : H2O2 (순도 30%): CH3OH = 3:1:1의 부피비를 가지는 본 발명에 따른 식각액을 사용하여 상기 에피층 샘플을 식각하였다. 여기서, Al의 식각율을 높여 GaAs와 AlGaAs와의 식각 선택비가 약 1이 되도록 하기 위하여 인산(H3PO4)의 비율을 다른 성분들에 비해 상대적으로 높게 설정하였다. 메탄올(CH3OH)은 희석액으로 사용되었다. 희석액으로서 물 대신 메탄올을 사용한 이 유는 상온에서 메탄올의 유전 상수 (약 27)가 물의 유전 상수보다 (약 81) 작으므로, H2O2의 분해율(dissociation)을 떨어뜨려 식각 공정 동안 식각액의 농도를 일정하게 유지할 수 있기 때문이다. 그러나, H3PO4의 높은 부피비로 인해 식각액의 점성이 높아져서 식각 속도가 식각액의 확산 속도에 의존하는 확산-제한 식각 특성을 보여준다. 전술한 (2) 항목에서 설명한 바와 같은 방법으로 형성된 마스크 패턴으로 덮인 식각 대상의 에피층을 도 3의 습식 식각 장치(300)에서 본 발명에 따른 식각액인 H3PO4, H2O2 및 CH3OH의 혼합액으로 식각하였다. 이 때, 마그네틱 스핀 바(320)를 사용하여 140 rpm으로 교반하였다. 상기 마스네틱 스핀 바(320)를 이용한 교반 과정에서 회전 속도는 식각액을 담는 용기의 크기에 따라 변동되지만, 교반 중 식각액과 대기의 경계면이 대략 수평을 이루는 수준을 벗어나지 않을 정도로 고정하여 실험의 재현성을 유지한다. 그리고, 물(340)의 온도를 각각 21℃, 30±0.5℃ 및 40±0.5℃로 하였을 때 온도에 따른 식각 특성을 관찰하였다. 식각 후 순수 (de-ionized water)에서 약 3분 동안 충분히 세척한 후, 식각 마스크로 사용된 마스크 패턴을 완전히 제거하였다. The epilayer sample was etched using an etchant according to the invention having a volume ratio of H 3 PO 4 (purity 85%): H 2 O 2 (purity 30%): CH 3 OH = 3: 1: 1. Here, in order to increase the etch rate of Al so that the etching selectivity between GaAs and AlGaAs is about 1, the ratio of phosphoric acid (H 3 PO 4 ) was set relatively higher than other components. Methanol (CH 3 OH) was used as diluent. The reason for using methanol instead of water as a diluent is that the dielectric constant of methanol at room temperature (about 27) is less than the dielectric constant of water (about 81), so that the concentration of the etchant during the etching process is lowered by lowering the dissociation of H 2 O 2 . This is because it can be kept constant. However, the high volume ratio of H 3 PO 4 increases the viscosity of the etchant, which shows diffusion-limited etching characteristics in which the etching rate depends on the diffusion rate of the etchant. The epitaxial layer of the object to be etched covered by the mask pattern formed by the method as described in the above item (2) is H 3 PO 4 , H 2 O 2 and CH, which are etching liquids according to the present invention, in the wet etching apparatus 300 of FIG. Etched with a mixture of 3 OH. At this time, the mixture was stirred at 140 rpm using the magnetic spin bar 320. In the stirring process using the magnetic spin bar 320, the rotational speed varies depending on the size of the vessel containing the etchant, but it is fixed to such an extent that the interface between the etchant and the atmosphere does not deviate from the level of approximately horizontal during stirring, thereby reproducible the experiment. Keep it. And, when the temperature of the water 340 to 21 ℃, 30 ± 0.5 ℃ and 40 ± 0.5 ℃, respectively, the etching characteristics according to the temperature was observed. After etching, after sufficiently washing in de-ionized water for about 3 minutes, the mask pattern used as an etching mask was completely removed.

에피층 샘플의 식각시 온도 및 식각 시간의 변화에 따른 메사 식각 모양을 도 5a 내지 도 5c에 각각 나타내었다. 도 5a 내지 도 5c에 있어서, 왼쪽의 사진은 메사의 측면에서 본 형상이고, 오른쪽의 사진은 메사의 상면에서 본 형상이다. Mesa etch shape according to the change of the temperature and the etching time during the etching of the epilayer sample is shown in FIGS. 5A to 5C, respectively. 5A to 5C, the photograph on the left is a shape seen from the side of the mesa, and the photograph on the right is a shape seen from the upper surface of the mesa.

보다 구체적으로 설명하면, 도 5a는 약 21℃의 온도로 유지되는 본 발명에 따른 식각액으로 10분 동안 식각하였을 때의 메사 모양과 표면 거칠기를 보여준다. 메사의 상부층(도 4에서 층 번호 18)부터 측정된 전체 식각 깊이(H)는 약 6.85㎛로 등방성 식각 특성을 보이지만 양자 우물까지의 깊이의 약 1/3 (약 1㎛) 까지는 수직 메사가 형성되었음을 알 수 있다. 또한, 도 5a에서는 언더컷(undercut)이 발생함에도 불구하고 결정 방위 [1 0 0] 방향의 식각 모양이 정확히 초기 패턴과 일치하는 원형을 유지한다는 것이다. H3PO4의 부피비가 높으므로 식각 후 잔류물들이 에피층의 표면에 고착되는 경우가 생긴다. 이러한 현상은 표면 상태를 육안으로 확인하면서 순수로 충분히 세척하는 과정을 통해 제거할 수 있다. More specifically, Figure 5a shows the mesa shape and surface roughness when etching for 10 minutes with the etchant according to the present invention maintained at a temperature of about 21 ℃. The total etch depth (H) measured from the top layer of mesa (layer number 18 in FIG. 4) is about 6.85 μm, exhibiting isotropic etching characteristics but forming vertical mesa up to about 1/3 (about 1 μm) of depth to quantum wells. It can be seen that. In addition, in FIG. 5A, despite the occurrence of undercut, the etch shape in the crystal orientation [1 0 0] direction maintains a circular shape that exactly matches the initial pattern. Since the volume ratio of H 3 PO 4 is high, residues may stick to the surface of the epi layer after etching. This phenomenon can be removed through the process of sufficiently washing with pure water while visually confirming the surface condition.

도 5b는 식각액의 온도를 30℃로 증가시킨 후 15분간 식각 공정을 행하여 H 약 11㎛까지 깊은 식각을 실시한 것을 제외하고 다른 조건은 도 5a의 경우와 동일하게 실시한 결과로서, 수직 메사가 약 2㎛까지 형성되었음을 확인할 수 있다. 메사 표면상에 보이는 얼룩 무늬는 포토레지스트 마스크 패턴의 제거시 아세톤에 녹은 포토레지스트 물질이 메사에 남아 있는 것이다. 이처럼 메사 형성을 위한 식각 공정에서는 기본적인 주요 식각 공정 조건 외에도 마스크 패턴의 제거 및 린스(rinsing) 등과 같은 클리닝 작업이 메사의 표면 거칠기에 많은 영향을 미친다. 따라서, 식각 후 순수에 의한 세척 시간을 약 3분 정도로 충분히 설정하는 것이 바람직하다. FIG. 5B is a result of the same process as in FIG. 5A except that the etching solution was deeply etched to H about 11 μm by performing an etching process for 15 minutes after increasing the temperature of the etching solution to 30 ° C., and vertical mesa was about 2 It can be confirmed that it was formed up to μm. The speckles seen on the mesa surface are those in which the photoresist material dissolved in acetone remains in the mesa upon removal of the photoresist mask pattern. In the etching process for mesa formation, in addition to the basic main etching process conditions, cleaning operations such as removing and rinsing a mask pattern have a great influence on the surface roughness of the mesa. Therefore, it is preferable to sufficiently set the washing time with pure water after the etching to about 3 minutes.

도 5c는 식각액의 온도를 40℃로 하고 20분 동안 식각한 것을 제외하고 다른 조건은 도 5a의 경우와 동일하게 실시한 결과이다. GaAs 기판 위에 형성된 에피 메사 모양을 확인할 수 있으며, H 약 25㎛까지는 여전히 등방성 특성을 보인다. 그러 나, p형 DBR - 활성 영역 - n형 DBR로 구성된 에피층의 구조를 고려하면 (수평 방향 식각율)/(수직 방향 식각율) = (2.1㎛)/(8.68㎛) = 약 0.24로서, 비등방성에 가까운 수직면을 얻을 수 있다. 더욱이, 식각 깊이를 약 3㎛까지만 고려하면 (수평 방향 식각율)/(수직 방향 식각율) = (0.39㎛)/(3.21㎛) = 약 0.12이다. 대부분의 습식 식각에서 얻어지는 (수평 방향 식각율)/(수직 방향 식각율)이 약 1인 점을 감안하면 등방성 식각에 비하여 월등한 메사의 수직성을 얻을 수 있다. 5C shows the results of the same conditions as in FIG. 5A except that the temperature of the etchant is 40 ° C. and is etched for 20 minutes. Epimesa shape formed on the GaAs substrate can be confirmed, and is still isotropic until H about 25㎛. However, considering the structure of the epilayer composed of p-type DBR-active region-n-type DBR, (horizontal etch rate) / (vertical etch rate) = (2.1 μm) / (8.68 μm) = about 0.24, A vertical plane close to anisotropic can be obtained. Moreover, considering only the etching depth up to about 3 mu m, (horizontal etch rate) / (vertical etch rate) = (0.39 mu m) / (3.21 mu m) = about 0.12. Considering that the (horizontal etch rate) / (vertical etch rate) obtained in most wet etching is about 1, superior mesa perpendicularity can be obtained compared to isotropic etching.

대조예Control

식각액으로서 H3PO4, H2O2 및 H2O의 혼합액을 사용하고, H3PO4: H2O2: H2O = 1:1:10의 부피비를 가지는 식각액을 사용한 것을 제외하고, 도 5b의 경우와 동일한 식각 조건하에서 7분 동안 메사 식각을 실시하여 그 결과로서 얻어진 측면 형상을 도 6a에 나타내고, 메사의 상면 형상을 도 6b에 나타내었다. Except that a mixture of H 3 PO 4 , H 2 O 2 and H 2 O was used as an etchant, and an etchant having a volume ratio of H 3 PO 4 : H 2 O 2 : H 2 O = 1: 1: 10 was used. , Mesa etching for 7 minutes under the same etching conditions as in the case of Figure 5b is shown in Figure 6a as a result, the upper surface shape of the mesa is shown in Figure 6b.

도 6a 및 도 6b에서 알 수 있는 바와 같이, GaAs 에피층과 AlGaAs 에피층과의 식각율 차이로 인하여 활성 영역인 GaAs층이 더 많이 식각되어 이 영역이 움푹 들어간 구조가 되어 있음을 확인할 수 있으며, 측면의 프로파일은 수직이 아니다. 또한, 도 6b에서와 같이 에피 방향에 따라 식각되는 비율이 다르기 때문에 메사의 상면에서 마스크 패턴의 형상과 동일한 원형의 형상을 얻기 어렵다. 이와 같은 결과는 종래 기술에 따른 등방성 습식 식각에 의해 얻어지는 전형적인 결과이다. As can be seen in Figures 6a and 6b, due to the difference in the etching rate between the GaAs epi layer and the AlGaAs epi layer it can be seen that the GaAs layer as an active region is more etched to form a structure in which the region is recessed. The profile of the side is not vertical. Further, as shown in FIG. 6B, since the etching rate is different depending on the epi direction, it is difficult to obtain a circular shape that is the same as that of the mask pattern on the upper surface of the mesa. These results are typical results obtained by isotropic wet etching according to the prior art.

도 7a 내지 도 7f는 다양한 식각 공정에 의하여 에피층을 식각하였을 때, 시각 조건에 따른 기판 표면의 거칠기의 변화를 보여주는 AFM (Atomic Force Microscopy) 사진들이다. 7A to 7F are AFM (Atomic Force Microscopy) photographs showing a change in roughness of a substrate surface according to visual conditions when the epi layer is etched by various etching processes.

보다 구체적으로 설명하면, 도 7a는 통상적인 CAIBE (chemically assisted ion beam etching)를 사용한 건식 식각 공정으로 메사 식각을 행한 경우를 나타낸다. 도 7a에서의 표면 거칠기(rms)는 0.733nm이었다. More specifically, FIG. 7A illustrates a case where mesa etching is performed by a dry etching process using conventional chemically assisted ion beam etching (CAIBE). The surface roughness rms in FIG. 7A was 0.733 nm.

그리고, 도 7b 내지 도 7f는 본 발명에 따른 식각액을 사용한 습식 식각 공정에 의하여 메사 식각을 행하는 데 있어서 식각액의 온도를 각각 20℃, 25℃, 30℃, 35℃ 및 40℃로 하였을 때의 기판 표면의 거칠기를 보여준다. 도 7b 내지 도 7f에서, 식각액의 온도가 높아짐에 따라 기판 표면 거칠기가 개선되는 효과를 보인다. 식각 후 얻어진 메사의 측면에서의 거칠기는 AFM 분석으로 직접 확인할 수는 없지만, 기판과 유사하게 거칠기가 개선될 것으로 예측된다. 그 이유는 본 발명에 따른 식각액, 즉 H3PO4, H2O2 및 CH3OH의 혼합액으로 이루어지는 식각액은 GaAs층 및 AlGaAs층에 대해서 식각 선택비가 1에 가깝기 때문이다. 도 7b 내지 도 7f에서의 각각의 표면 거칠기(rms)는 각각 4.690nm, 0.917nm, 0.903nm, 0.825nm 및 0.703nm이었다. 7B to 7F are substrates when the temperature of the etching solution is 20 ° C., 25 ° C., 30 ° C., 35 ° C., and 40 ° C. in performing mesa etching by the wet etching process using the etching solution according to the present invention. It shows the roughness of the surface. 7B to 7F, the surface roughness of the substrate is improved as the temperature of the etchant increases. The roughness on the side of the mesa obtained after etching cannot be directly confirmed by AFM analysis, but roughness is expected to be improved similarly to the substrate. This is because the etchant according to the present invention, that is, the etchant consisting of a mixture of H 3 PO 4 , H 2 O 2 and CH 3 OH has an etching selectivity close to 1 for the GaAs layer and the AlGaAs layer. Respective surface roughnesses (rms) in FIGS. 7B-7F were 4.690 nm, 0.917 nm, 0.903 nm, 0.825 nm and 0.703 nm, respectively.

상기 결과에서, 본 발명에 따른 식각액을 사용하여 메사 식각을 행하였을 때 식각액의 온도가 증가함에 따라 표면 거칠기는 감소하지만 25℃ 이상에서는 온도 의존성이 약화된다. 식각액의 온도가 40℃인 경우에는 표면 거칠기가 도 7a의 CAIBE를 사용한 건식 식각 공정의 경우와 비슷한 수치를 나타내지만, 도 7f의 사진을 도 7a와 비교해 보면 본 발명에 따른 식각액을 사용하여 습식 식각 방법으로 식 각한 경우가 더 균일한 표면을 가지고 있음을 확인할 수 있다. In the above results, the surface roughness decreases as the temperature of the etchant increases when mesa etching is performed using the etchant according to the present invention, but the temperature dependence is weakened at 25 ° C or higher. When the temperature of the etchant is 40 ℃ surface roughness shows a similar value to the dry etching process using the CAIBE of Figure 7a, compared to the photograph of Figure 7f compared to Figure 7a wet etching using the etchant according to the present invention It can be seen that the etching method has a more uniform surface.

본 발명에 따른 식각액은 H3PO4, H2O2 및 CH3OH의 혼합액으로 이루어진다. 본 발명에 따른 식각액을 사용하여 AlxGa1-xAs (0≤x≤1) 에피층을 식각하면 등방성 식각 특성이 얻어져 수직 프로파일의 측면을 가지는 메사를 형성할 수 있으며, GaAs층과 AlGaAs층과의 식각 선택비가 1에 가까워 메사의 측면에서 매끄러운 표면 형상이 얻어질 수 있다. 또한, 마스크 패턴의 형상에 따라 원하는 형상, 예를 들면 원형의 메사를 형성할 수 있다. 따라서, 본 발명에 의하면 건식 식각과는 달리 저렴한 공정 단가로 대면적 어레이 수직 메사를 형성하는 것이 가능하다. The etchant according to the present invention consists of a mixture of H 3 PO 4 , H 2 O 2 and CH 3 OH. When the Al x Ga 1-x As (0≤x≤1) epitaxial layer is etched using the etchant according to the present invention, an isotropic etching characteristic is obtained to form a mesa having a side surface of a vertical profile, and a GaAs layer and AlGaAs The etch selectivity with the layer is close to 1 so that a smooth surface shape at the side of the mesa can be obtained. Moreover, according to the shape of a mask pattern, a desired shape, for example, circular mesa can be formed. Therefore, according to the present invention, it is possible to form a large area array vertical mesa at a low process cost, unlike dry etching.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다. In the above, the present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications and changes by those skilled in the art within the spirit and scope of the present invention. This is possible.

Claims (12)

삭제delete 삭제delete 삭제delete AlxGa1-xAs (0≤x≤1) 에피층을 포함하는 구조물을 형성하는 단계와, Forming a structure comprising an Al x Ga 1-x As (0 ≦ x ≦ 1) epi layer, 상기 구조물 위에 마스크 패턴을 형성하는 단계와, Forming a mask pattern on the structure; 상기 마스크 패턴을 식각 마스크로 사용하여, H3PO4, H2O2 및 CH3OH의 혼합액으로 상기 AlxGa1-xAs 에피층을 식각하여 메사(mesa)를 형성하는 단계를 포함하고, Using the mask pattern as an etching mask, etching the Al x Ga 1-x As epi layer with a mixture of H 3 PO 4 , H 2 O 2, and CH 3 OH to form mesas; , 상기 AlxGa1-xAs 에피층을 식각하는 단계에서는 물중탕 장치를 이용하여 상기 혼합액이 수용된 용기를 적어도 40℃의 온도를 유지하는 물 속에 중탕하는 상태에서 행해지며, 상기 AlxGa1-xAs 에피층을 식각하는 동안 상기 용기 내에서 상기 혼합액이 교반되는 것을 특징으로 하는 반도체 소자의 제조 방법. Performed in a state in which said bath in the step of etching the Al x Ga 1-x As epitaxial layer is the mixed solution accommodated in the container using a water bath apparatus in the water to maintain a temperature of at least 40 ℃, the Al x Ga 1- x The method of manufacturing a semiconductor device, characterized in that the mixed solution is stirred in the vessel while etching the As epi layer. 제4항에 있어서, The method of claim 4, wherein 상기 혼합액은 H3PO4: H2O2: CH3OH = 3:1:1의 부피비를 가지는 것을 특징으로 하는 반도체 소자의 제조 방법. The mixed solution has a volume ratio of H 3 PO 4 : H 2 O 2 : CH 3 OH = 3: 1: 1. 삭제delete 삭제delete 삭제delete 제4항에 있어서, The method of claim 4, wherein 상기 마스크 패턴은 포토레지스트로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법. And the mask pattern is made of a photoresist. 제4항에 있어서, The method of claim 4, wherein 상기 AlxGa1-xAs 에피층을 식각한 후, 상기 메사를 순수 (de-ionized water)로 세척하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. After etching the Al x Ga 1-x As epitaxial layer, washing the mesa with de-ionized water. 제10항에 있어서, The method of claim 10, 상기 세척은 1 ∼ 5분 동안 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법. The washing is performed for 1 to 5 minutes, the manufacturing method of a semiconductor device. 제4항에 있어서, The method of claim 4, wherein 상기 메사는 그 상면 형상이 실질적으로 원형인 것을 특징으로 하는 반도체 소자의 제조 방법. And said mesa has a substantially circular top shape.
KR1020040019641A 2004-03-23 2004-03-23 Etchant for wet etching AlGaAs epitaxial layer and method for manufacturing semiconductor device using the etchant KR100567346B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040019641A KR100567346B1 (en) 2004-03-23 2004-03-23 Etchant for wet etching AlGaAs epitaxial layer and method for manufacturing semiconductor device using the etchant
PCT/KR2005/000836 WO2006004255A1 (en) 2004-03-23 2005-03-23 ETCHANT FOR WET ETCHING AlXGaI-XAs EPITAXIAL LAYER AND METHOD FOR MANUFACTURING SEMI¬ CONDUCTOR DEVICE USING THE ETCHANT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040019641A KR100567346B1 (en) 2004-03-23 2004-03-23 Etchant for wet etching AlGaAs epitaxial layer and method for manufacturing semiconductor device using the etchant

Publications (2)

Publication Number Publication Date
KR20050094510A KR20050094510A (en) 2005-09-28
KR100567346B1 true KR100567346B1 (en) 2006-04-04

Family

ID=35783038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040019641A KR100567346B1 (en) 2004-03-23 2004-03-23 Etchant for wet etching AlGaAs epitaxial layer and method for manufacturing semiconductor device using the etchant

Country Status (2)

Country Link
KR (1) KR100567346B1 (en)
WO (1) WO2006004255A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2488189C1 (en) * 2011-11-23 2013-07-20 Закрытое акционерное общество "Светлана-Электронприбор" Method of forming cavity in gallium arsenide substrate
CN111106007B (en) * 2019-12-04 2022-06-10 福建省福联集成电路有限公司 Semiconductor table top and etching method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55162288A (en) * 1979-06-04 1980-12-17 Nippon Telegr & Teleph Corp <Ntt> Manufacture of buried type photosemiconductor device
JPS56104488A (en) * 1980-01-23 1981-08-20 Hitachi Ltd Semiconductor laser element
JPS5780984A (en) * 1981-09-10 1982-05-20 Sumitomo Heavy Ind Ltd Loading and unloading method of container for car-carrier ship
KR910008982B1 (en) * 1988-12-01 1991-10-26 한국전기통신공사 Hole forming method of ga-as substrate using wet etching
US5374328A (en) * 1993-03-25 1994-12-20 Watkins Johnson Company Method of fabricating group III-V compound
KR20010027001A (en) * 1999-09-10 2001-04-06 윤종용 Chemical used in wet etching process

Also Published As

Publication number Publication date
KR20050094510A (en) 2005-09-28
WO2006004255A1 (en) 2006-01-12

Similar Documents

Publication Publication Date Title
US7470989B2 (en) Technique for perfecting the active regions of wide bandgap semiconductor nitride devices
US6180497B1 (en) Method for producing semiconductor base members
US5868947A (en) Si substrate and method of processing the same
US6884740B2 (en) Photoelectrochemical undercut etching of semiconductor material
EP1780748B1 (en) Group III-nitride layers with patterned surfaces
Vigneron et al. Advanced and reliable GaAs/AlGaAs ICP-DRIE etching for optoelectronic, microelectronic and microsystem applications
EP1087427B1 (en) Selective growth process for group III-nitride-based semiconductors
US8698284B2 (en) Nitride-based semiconductor substrates having hollow member pattern and methods of fabricating the same
KR100567346B1 (en) Etchant for wet etching AlGaAs epitaxial layer and method for manufacturing semiconductor device using the etchant
JP4537549B2 (en) Method for manufacturing compound semiconductor device
CN102754225B (en) Semiconductor base, semiconductor device and manufacture method thereof
CN101456531A (en) Method for producing air-gap structure by selective etching aluminum arsenide using dilute hydrochloric acid
Park et al. Lateral overgrowth and epitaxial lift-off of InP by halide vapor-phase epitaxy
NO324780B1 (en) Process for Hydrochloric Acid Etching of AlGaInAsSb Structures and Use of Watty Acid Etchant
US12002813B2 (en) Method for forming semiconductor-on-insulator (SOI) substrate by cleaving a multilayer structure along voids to separate a substrate
JP3201793B2 (en) Processing method of Si substrate
US20090065786A1 (en) Process for producing thin nitride film on sapphire substrate and thin nitride film producing apparatus
Passenberg et al. MBE regrowth on planar and patterned In (GaAs) P layers for monolithic integration
Riedl et al. Revealing the defect structure in laterally overgrown GaN stripes utilizing photoelectrochemical etching techniques
Ramam et al. Study of Mesa Undercuts Produced in GaAs with H 3 PO 4‐Based Etchants
EP1557874A2 (en) Method for etching high aspect ratio features in III-V based compounds for optoelectronic devices
Szweda Etch processes support III-Vs market expansion
Boche A novel technique for multiple-level dry etching (MULDE) featuring self-aligned etch masks
JPH0590243A (en) Method of processing si substrate
Wang et al. The morphology of InP/InGaAs grown by molecular beam epitaxy onto V-grooved InP substrates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090318

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee