KR100567070B1 - Method for forming isolation layer in semiconductor device - Google Patents

Method for forming isolation layer in semiconductor device Download PDF

Info

Publication number
KR100567070B1
KR100567070B1 KR1020040108688A KR20040108688A KR100567070B1 KR 100567070 B1 KR100567070 B1 KR 100567070B1 KR 1020040108688 A KR1020040108688 A KR 1020040108688A KR 20040108688 A KR20040108688 A KR 20040108688A KR 100567070 B1 KR100567070 B1 KR 100567070B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
linear
pad
nitride film
Prior art date
Application number
KR1020040108688A
Other languages
Korean (ko)
Inventor
정종구
박형순
박점용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040108688A priority Critical patent/KR100567070B1/en
Application granted granted Critical
Publication of KR100567070B1 publication Critical patent/KR100567070B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 셀 영역 및 주변 영역의 최종 패드 질화막 두께를 균일하게 함으로써, 소자의 수율을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다. 이 방법은, 셀 영역 및 주변 영역이 정의된 실리콘 기판을 제공하는 단계; 상기 실리콘 기판 상에 각각의 필드 영역을 노출시키는 패드 산화막 및 패드 질화막을 차례로 형성하는 단계; 상기 패드 질화막에 의해 노출된 기판 부분을 식각하여 트렌치를 형성하는 단계; 결과물 상에 월 산화막, 선형 질화막 및 선형 산화막을 차례로 형성하는 단계; 상기 선형 산화막 상에 상기 트렌치를 완전 매립시키도록 감광막을 도포하는 단계; 상기 패드 질화막 상부의 선형 산화막 부분이 노출될 때까지 감광막을 제거하는 단계; 상기 패드 질화막 상부의 선형 산화막 및 선형 질화막 부분을 제거하는 단계; 상기 주변 영역에 잔류된 감광막, 선형 산화막, 및 선형 질화막을 차례로 제거하는 단계; 상기 셀 영역에 잔류된 감광막을 제거하는 단계; 그로부터 얻어지는 결과물 상에 갭필 산화막을 형성하여 상기 트렌치를 완전 매립시키는 단계; 및 상기 패드 질화막이 노출될 때까지 상기 갭필 산화막을 씨엠피하는 단계;를 포함한다.The present invention relates to a method for forming a device isolation film of a semiconductor device capable of improving the yield of the device by making the final pad nitride film thickness uniform in the cell region and the peripheral region. The method includes providing a silicon substrate with defined cell regions and peripheral regions; Sequentially forming a pad oxide film and a pad nitride film exposing respective field regions on the silicon substrate; Etching a portion of the substrate exposed by the pad nitride layer to form a trench; Sequentially forming a monthly oxide film, a linear nitride film, and a linear oxide film on the resultant product; Applying a photosensitive film to completely fill the trench on the linear oxide film; Removing the photoresist layer until the portion of the linear oxide layer on the pad nitride layer is exposed; Removing the linear oxide film and the linear nitride film portion over the pad nitride film; Sequentially removing the photoresist film, the linear oxide film, and the linear nitride film remaining in the peripheral region; Removing the photoresist film remaining in the cell region; Forming a gapfill oxide film on the resultant to completely fill the trench; And CMPing the gapfill oxide layer until the pad nitride layer is exposed.

Description

반도체 소자의 소자분리막 형성방법{Method for forming isolation layer in semiconductor device}Method for forming isolation layer in semiconductor device

도 1a 내지 도 1d는 종래기술에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.1A to 1D are cross-sectional views of processes for describing a method of forming a device isolation film of a semiconductor device according to the related art.

도 2는 종래기술에 따른 문제점을 설명하기 위한 단면도.Figure 2 is a cross-sectional view for explaining the problem according to the prior art.

도 3a 내지 도 3h는 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.3A to 3H are cross-sectional views illustrating processes for forming a device isolation film of a semiconductor device according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

20: 실리콘 기판 21: 패드 산화막20: silicon substrate 21: pad oxide film

22: 패드 질화막 23: 트렌치22: pad nitride film 23: trench

24: 월 산화막 25: 선형 질화막24: month oxide film 25: linear nitride film

26: 선형 산화막 27: 어닐 공정26: linear oxide film 27: annealing process

28: 감광막 29: 갭필 산화막28: photosensitive film 29: gap fill oxide film

30a: 셀 영역의 소자분리막 30b: 주변 영역의 소자분리막30a: device isolation film in cell region 30b: device isolation film in cell region

t3: 셀 영역의 최종 패드 질화막 두께 h3: 셀 영역의 소자분리막 높이t 3 : final pad nitride film thickness in cell region h 3 : device isolation film height in cell region

t4: 주변 영역의 최종 패드 질화막 두께 h4: 주변 영역의 소자분리막 높이t 4 : Final pad nitride film thickness in the peripheral region h 4 : Device isolation film height in the peripheral region

본 발명은 반도체 소자의 제조방법에 관한 것이고, 특히, 셀 영역 및 주변 영역의 최종 패드 질화막 두께를 균일하게 함으로써, 소자의 수율을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a device isolation film for a semiconductor device capable of improving the yield of the device by making the final pad nitride film thickness uniform in the cell region and the peripheral region.

최근 반도체 소자의 고속화 및 고집적화가 급속하게 진행되고 있고, 이에따라 패턴의 미세화 및 패턴 치수의 고정밀화에 대한 요구가 점점 높아지고 있다. 이러한 요구는 소자 영역에 형성되는 패턴은 물론 상대적으로 넓은 영역을 차지하는 소자분리막에도 적용된다.In recent years, high speed and high integration of semiconductor devices are rapidly progressing, and accordingly, demands for finer patterns and higher precision of pattern dimensions are increasing. This requirement applies not only to patterns formed in device regions, but also to device isolation films that occupy a relatively large area.

소자분리막은 로코스(local oxidation of silicon: LOCOS) 공정에 의해 형성된다. 로코스 공정에 의해 형성되는 소자분리막은, 그 가장자리 부분에서 새부리 형상의 버즈-빅(bird's-beak)이 생성되기 때문에, 소자분리막의 면적을 증대시키는 단점이 있다. 따라서, 로코스 공정을 대신해서 STI(shallow trench isolation) 공정을 이용한 소자분리막 형성방법이 제안되었고, 현재 대부분의 반도체 소자는 STI 공정을 적용해서 소자분리막을 형성하고 있다. STI 공정에 의해 형성되는 소자분리막은 적은 폭을 가지면서 우수한 소자 분리 특성을 갖는다.The device isolation film is formed by a local oxidation of silicon (LOCOS) process. The device isolation film formed by the LOCOS process has a disadvantage of increasing the area of the device isolation film because bird's-beak having a beak shape is generated at the edge portion thereof. Therefore, a method of forming a device isolation film using a shallow trench isolation (STI) process has been proposed in place of the LOCOS process. Currently, most semiconductor devices form a device isolation film by applying an STI process. The device isolation film formed by the STI process has a small width and excellent device isolation characteristics.

도 1a 내지 도 1e는 종래기술에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도이다.1A to 1E are cross-sectional views of processes for describing a method of forming a device isolation film of a semiconductor device according to the prior art.

도 1a에 도시한 바와 같이, 셀 영역 및 주변 영역이 정의되고, 상기 영역들 각각의 액티브 영역(도시안됨) 및 필드 영역(도시안됨)이 정의된 실리콘 기판(10)을 제공한다. 이어서, 실리콘 기판(10) 상에 패드 산화막(도시안됨) 및 패드 질화막(도시안됨)을 차례로 형성한 상태에서, 이 막들을 선택적으로 식각하여 각각의 필드 영역에 해당하는 기판(10) 부분을 노출시킨 다음, 노출된 기판(10) 부분을 식각하여 트렌치(13)를 형성한다. 도 1a에서 미설명한 도면부호 11 및 12는 각각 식각후 잔류된 패드 산화막 및 패드 질화막을 나타낸다.As shown in FIG. 1A, a silicon substrate 10 in which a cell region and a peripheral region are defined, and an active region (not shown) and a field region (not shown) of each of the regions is defined. Subsequently, in a state where a pad oxide film (not shown) and a pad nitride film (not shown) are sequentially formed on the silicon substrate 10, the films are selectively etched to expose a portion of the substrate 10 corresponding to each field region. Next, the exposed portion of the substrate 10 is etched to form the trench 13. Reference numerals 11 and 12 which are not described in FIG. 1A denote pad oxide films and pad nitride films remaining after etching, respectively.

도 1b에 도시한 바와 같이, 결과물 상에 월(wall) 산화막(14), 선형 질화막(15) 및 선형 산화막(16)을 차례로 형성한다. 월 산화막(14)은 트렌치(13) 형성시에 발생될 수 있는 결함(defect)을 제거하고, 트렌치(13)의 측벽과 후속적으로 형성되는 갭필 산화막의 사이에 생기는 인터페이스 트랩 차지(interface trap charge)를 줄이기 위해 형성한다. 선형 질화막(15)은 셀 영역의 리프레쉬 특성을 향상시키기 위해 형성하고, 선형 산화막(16)은 선형 질화막(15)과 후속으로 증착되는 갭필 산화막 간에 발생되는 스트레스를 완화시키기 위해 형성한다.As shown in FIG. 1B, a wall oxide film 14, a linear nitride film 15, and a linear oxide film 16 are sequentially formed on the resultant. The wall oxide film 14 removes defects that may occur when the trench 13 is formed, and an interface trap charge is generated between the sidewall of the trench 13 and a gap fill oxide film subsequently formed. To reduce). The linear nitride film 15 is formed to improve the refresh characteristics of the cell region, and the linear oxide film 16 is formed to relieve stress generated between the linear nitride film 15 and the subsequently formed gap fill oxide film.

도 1c에 도시한 바와 같이, 셀 영역을 덮고 주변 영역을 노출시키는 감광막(17)을 형성한다. 감광막(17)에 의해 노출된 주변 영역의 선형 산화막(16) 및 선형 질화막(15)을 제거한다. 그런 후에, 도면에 도시하지는 않았지만, 소자의 디자인 룰이 감소됨에 따라, 주변 영역에 형성되는 트랜지스터에서 쉽게 발생하는 펀치 쓰루(punch through) 현상을 방지하기 위해, 주변 영역의 월 산화막(14)만을 산화시켜, 그 두께를 증가시킨다.As shown in FIG. 1C, a photosensitive film 17 is formed to cover the cell region and expose the peripheral region. The linear oxide film 16 and the linear nitride film 15 in the peripheral region exposed by the photosensitive film 17 are removed. Then, although not shown in the figure, as the design rule of the device is reduced, only the oxide film 14 in the peripheral region is oxidized in order to prevent the punch through phenomenon easily occurring in the transistors formed in the peripheral region. To increase its thickness.

도 1d에 도시한 바와 같이, 감광막(17)을 제거한다. 그런다음, 셀 영역 및 주변 영역 각각의 트렌치(13)를 완전 매립하도록 결과물 상에 갭필 산화막(18), 예컨대 HDP(high density plasma) 산화막을 형성한다.As shown in FIG. 1D, the photosensitive film 17 is removed. Then, a gapfill oxide film 18, such as a high density plasma (HDP) oxide film, is formed on the resultant to completely fill the trench 13 in each of the cell region and the peripheral region.

이후, 도면에 도시하지는 않았지만, 패드 질화막(12)이 노출될 때까지 갭필 산화막(18)을 화학적 기계적 연마(chemical mechanical polishing; 이하 "씨엠피"라 칭함)하여 셀 영역 및 주변 영역 각각의 소자분리막을 형성한다.Subsequently, although not shown in the drawings, the gapfill oxide film 18 is chemically mechanically polished (hereinafter referred to as "CMP") until the pad nitride film 12 is exposed, thereby separating the device isolation film in each of the cell region and the peripheral region. To form.

그러나, 상기 주변 영역의 선형 산화막(16) 및 선형 질화막(15)이 제거된 상태에서, 갭필 산화막(18)의 씨엠피 공정이 진행되는 것으로 인해, 도 2에 도시한 바와 같이, 셀 영역의 최종 패드 질화막(12) 두께(t1)와 주변 영역의 최종 패드 질화막(12) 두께(t2)가 차이나게 된다. 이에 따라, 셀 영역의 소자분리막(19a) 높이(h1)와 주변 영역의 소자분리막(19b) 높이(h2)가 달라지게 되며, 이러한 높이(h1 ,h2) 차이는 반도체 소자의 불량을 유발하여 수율을 저하시키는 문제가 있었다.However, as the CMP process of the gap fill oxide film 18 is performed in the state where the linear oxide film 16 and the linear nitride film 15 in the peripheral region are removed, as shown in FIG. The thickness t 1 of the pad nitride film 12 differs from the thickness t 2 of the final pad nitride film 12 in the peripheral region. Accordingly, the height h 1 of the device isolation layer 19a of the cell region and the height h 2 of the device isolation layer 19b of the peripheral region are different, and the difference between the heights h 1 and h 2 is a defect of the semiconductor device. There was a problem of lowering the yield.

따라서, 본 발명은 선행기술에 따른 반도체 소자의 소자분리막 형성방법에 내재되었던 상기한 바와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은, 셀 영역 및 주변 영역의 최종 패드 질화막 두께를 균일하게 함으로써, 소자의 불량을 방지하여 수율을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 있다.Therefore, the present invention was created to solve the above problems inherent in the method of forming a device isolation film of a semiconductor device according to the prior art, and an object of the present invention is to uniformize the thickness of the final pad nitride film in the cell region and the peripheral region. By providing a device isolation film forming method of a semiconductor device that can improve the yield by preventing a defect of the device.

상기 목적을 달성하기 위해, 본 발명의 일면에 따라, 반도체 소자의 소자분 리막 형성방법이 제공되고: 이 방법은, 셀 영역 및 주변 영역이 정의된 실리콘 기판을 제공하는 단계; 상기 실리콘 기판 상에 각각의 필드 영역을 노출시키는 패드 산화막 및 패드 질화막을 차례로 형성하는 단계; 상기 패드 질화막에 의해 노출된 기판 부분을 식각하여 트렌치를 형성하는 단계; 결과물 상에 월 산화막, 선형 질화막 및 선형 산화막을 차례로 형성하는 단계; 상기 선형 산화막 상에 상기 트렌치를 완전 매립시키도록 감광막을 도포하는 단계; 상기 패드 질화막 상부의 선형 산화막 부분이 노출될 때까지 감광막을 제거하는 단계; 상기 패드 질화막 상부의 선형 산화막 및 선형 질화막 부분을 제거하는 단계; 상기 주변 영역에 잔류된 감광막, 선형 산화막, 및 선형 질화막을 차례로 제거하는 단계; 상기 셀 영역에 잔류된 감광막을 제거하는 단계; 그로부터 얻어지는 결과물 상에 갭필 산화막을 형성하여 상기 트렌치를 완전 매립시키는 단계; 및 상기 패드 질화막이 노출될 때까지 상기 갭필 산화막을 씨엠피하는 단계;를 포함한다.In order to achieve the above object, according to an aspect of the present invention, there is provided a method of forming a device isolation film of a semiconductor device, the method comprising the steps of: providing a silicon substrate having a cell region and a peripheral region defined; Sequentially forming a pad oxide film and a pad nitride film exposing respective field regions on the silicon substrate; Etching a portion of the substrate exposed by the pad nitride layer to form a trench; Sequentially forming a monthly oxide film, a linear nitride film, and a linear oxide film on the resultant product; Applying a photosensitive film to completely fill the trench on the linear oxide film; Removing the photoresist layer until the portion of the linear oxide layer on the pad nitride layer is exposed; Removing the linear oxide film and the linear nitride film portion over the pad nitride film; Sequentially removing the photoresist film, the linear oxide film, and the linear nitride film remaining in the peripheral region; Removing the photoresist film remaining in the cell region; Forming a gapfill oxide film on the resultant to completely fill the trench; And CMPing the gapfill oxide layer until the pad nitride layer is exposed.

본 발명의 다른 일면에 따라, 상기 패드 산화막은, O2를 소스로 이용한 건식 산화법, 또는, H2O를 소스로 이용한 습식 산화법으로 형성한다.According to another aspect of the present invention, the pad oxide film is formed by a dry oxidation method using O 2 as a source or a wet oxidation method using H 2 O as a source.

본 발명의 다른 일면에 따라, 상기 패드 산화막은 10~200 Å의 두께로 형성한다.According to another aspect of the invention, the pad oxide film is formed to a thickness of 10 ~ 200 kPa.

본 발명의 다른 일면에 따라, 상기 패드 질화막은, SiH2Cl2 및 NH3를 소스로 이용한 LPCVD법, 또는, SiH4 및 NH3를 소스로 이용한 PECVD법으로 형성한다.According to another aspect of the present invention, the pad nitride film is formed by LPCVD using SiH 2 Cl 2 and NH 3 as a source, or PECVD using SiH 4 and NH 3 as a source.

본 발명의 다른 일면에 따라, 상기 패드 질화막은 200~2,000 Å의 두께로 형 성한다.According to another aspect of the invention, the pad nitride film is formed to a thickness of 200 ~ 2,000 kPa.

본 발명의 다른 일면에 따라, 상기 트렌치의 깊이는, 1,500~3,000 Å이다.According to another aspect of the invention, the depth of the trench is 1,500-3,000 mm 3.

본 발명의 다른 일면에 따라, 상기 월 산화막은 50~200 Å의 두께로 형성한다.According to another aspect of the invention, the wall oxide film is formed to a thickness of 50 ~ 200 kPa.

본 발명의 다른 일면에 따라, 상기 선형 질화막은, SiH2Cl2 및 NH3를 소스로 이용한 LPCVD법, 또는, SiH4 및 NH3를 소스로 이용한 PECVD법으로 형성한다.According to another aspect of the invention, the linear nitride film is formed by LPCVD method using SiH 2 Cl 2 and NH 3 as a source, or PECVD method using SiH 4 and NH 3 as a source.

본 발명의 다른 일면에 따라, 상기 선형 질화막은 10~200 Å의 두께로 형성한다.According to another aspect of the invention, the linear nitride film is formed to a thickness of 10 ~ 200 Å.

본 발명의 다른 일면에 따라, 상기 선형 산화막은 O2를 소스로 이용한 건식 산화법, 또는, H2O를 소스로 이용한 습식 산화법으로 형성한다.According to another aspect of the present invention, the linear oxide film is formed by a dry oxidation method using O 2 as a source, or a wet oxidation method using H 2 O as a source.

본 발명의 다른 일면에 따라, 상기 선형 산화막은 10~200 Å의 두께로 형성한다.According to another aspect of the invention, the linear oxide film is formed to a thickness of 10 ~ 200 Å.

본 발명의 다른 일면에 따라, 상기 선형 산화막을 형성하는 단계; 후에, 그로부터 얻어지는 결과물에 대한 어닐 공정을 수행하는 단계;를 추가로 포함한다.According to another aspect of the invention, the step of forming the linear oxide film; Thereafter, performing an annealing process on the resultant obtained therefrom.

본 발명의 다른 일면에 따라, 상기 어닐 공정은, 퍼니스 장비를 이용하여 수행한다.According to another aspect of the invention, the annealing process is carried out using a furnace equipment.

본 발명의 다른 일면에 따라, 상기 주변 영역에 잔류된 선형 산화막을 제거하는 단계;에서는, NH4F 및 HF가 10:1~1000:1의 비율로 혼합된 용액을 이용한 습식 식각 공정이 수행된다.According to another aspect of the invention, in the step of removing the linear oxide film remaining in the peripheral region; a wet etching process using a solution mixed with NH 4 F and HF in a ratio of 10: 1 to 1000: 1 is performed. .

본 발명의 다른 일면에 따라, 상기 주변 영역에 잔류된 선형 질화막을 제거하는 단계;에서는, H3PO4 용액을 이용하여 습식 식각하며, 30~300℃의 온도에서 수행된다.According to another aspect of the invention, in the step of removing the linear nitride film remaining in the peripheral region; wet etching using H 3 PO 4 solution, it is carried out at a temperature of 30 ~ 300 ℃.

본 발명의 다른 일면에 따라, 상기 주변 영역에 잔류된 선형 산화막 및 선형질화막을 제거하는 단계;에서는, 건식 식각 공정이 수행된다.According to another aspect of the invention, in the step of removing the linear oxide film and the linear nitride film remaining in the peripheral region; dry etching process is performed.

본 발명의 다른 일면에 따라, 상기 갭필 산화막은 HDP 산화막, PE-TEOS 산화막, O3-TEOS 산화막, BPSG 산화막, PSG 산화막, 또는, APL 산화막을 이용하여 형성한다.According to another aspect of the present invention, the gapfill oxide film is formed using an HDP oxide film, a PE-TEOS oxide film, an O 3 -TEOS oxide film, a BPSG oxide film, a PSG oxide film, or an APL oxide film.

본 발명의 다른 일면에 따라, 상기 갭필 산화막은 3,000~10,000 Å의 두께로 형성한다.According to another aspect of the invention, the gap fill oxide film is formed to a thickness of 3,000 ~ 10,000 Å.

본 발명의 다른 일면에 따라, 상기 갭필 산화막은 ALP 산화막 및 HDP 산화막이 차례로 적층된 구조를 갖는다.According to another aspect of the present invention, the gapfill oxide film has a structure in which an ALP oxide film and an HDP oxide film are sequentially stacked.

본 발명의 다른 일면에 따라, 상기 ALP 산화막은 100~1,000 Å의 두께를 갖고, HDP 산화막은 2,000~9,000 Å의 두께를 갖는다.According to another aspect of the invention, the ALP oxide film has a thickness of 100 ~ 1,000 Å, the HDP oxide film has a thickness of 2,000 ~ 9,000 Å.

본 발명의 다른 일면에 따라, 상기 갭필 산화막의 씨엠피 공정은, 연마 압력을 1~10 psi로 하고, 연마 테이블 회전속도를 10~100 rpm으로 하는 조건하에서 수행한다.According to another aspect of the present invention, the CMP process of the gapfill oxide film is carried out under the condition that the polishing pressure is 1 to 10 psi and the polishing table rotational speed is 10 to 100 rpm.

본 발명의 다른 일면에 따라, 상기 갭필 산화막의 씨엠피 공정에서는, 콜로 이달 또는 퓸드 형태의 연마제를 포함하는 슬러리가 사용된다.According to another aspect of the present invention, in the CMP process of the gapfill oxide film, a slurry including a colloidal or fumed abrasive is used.

본 발명의 다른 일면에 따라, 상기 연마제의 크기는 50~500 ㎚이다.According to another aspect of the invention, the size of the abrasive is 50 ~ 500 nm.

본 발명의 다른 일면에 따라, 상기 연마제는 상기 슬러리의 총 중량에 대해 0.5~30 wt%의 비율로 사용된다.According to another aspect of the present invention, the abrasive is used in a proportion of 0.5 to 30 wt% based on the total weight of the slurry.

본 발명의 또 다른 일면에 따라, 상기 갭필 산화막의 씨엠피 공정 초기에는, SiO2, Al2O3, ZrO2, MgO2, TiO2, Fe 3O4, 또는, HfO2 연마제를 포함하는 슬러리를 사용하고, 씨엠피 공정 말기에는, CeO2 연마제를 포함하는 슬러리를 사용한다.According to another aspect of the present invention, in the initial CMP process of the gapfill oxide film, a slurry containing SiO 2 , Al 2 O 3 , ZrO 2 , MgO 2 , TiO 2 , Fe 3 O 4 , or HfO 2 abrasive At the end of the CMP process, a slurry containing a CeO 2 abrasive was used.

(실시예)(Example)

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3h는 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도이다.3A to 3H are cross-sectional views illustrating processes of forming an isolation layer of a semiconductor device according to the present invention.

도 3a에 도시한 바와 같이, 셀 영역 및 주변 영역이 정의되고, 상기 영역들 각각의 액티브 영역(도시안됨) 및 필드 영역(도시안됨)이 정의된 실리콘 기판(20)을 제공한다. 이어서, 실리콘 기판(20) 상에 패드 산화막(도시안됨) 및 패드 질화막(도시안됨)을 차례로 형성한다. 패드 산화막은 O2를 소스로 이용한 건식 산화법, 또는, H2O를 소스로 이용한 습식 산화법으로 형성한다. 패드 산화막은 10~200 Å의 두께로 형성한다. 패드 질화막은 SiH2Cl2 및 NH3를 소스로 이용한 LPCVD(low pressure chemical vapor deposition)법으로 형성하거나, SiH4 및 NH3를 소스로 이용한 PECVD(plasma enhanced chemical vapor deposition)법으로 형성한다. 패드 질화막은 200~2,000 Å의 두께로 형성한다. 그런 다음, 패드 질화막 및 패드 산화막을 선택적으로 식각하여 각각의 필드 영역에 해당하는 기판(20) 부분을 노출시킨다. 이때, 도 3a의 21 및 22는 각각 식각후 잔류된 패드 산화막 및 패드 질화막을 나타낸다. 계속해서, 식각후 잔류된 패드 질화막(22)에 의해 노출된 기판(20) 부분을 식각하여 트렌치(23)를 형성한다. 트렌치(23)는 1,500~3,000 Å의 깊이를 갖도록 형성한다.As shown in FIG. 3A, a silicon substrate 20 is defined in which a cell region and a peripheral region are defined, and an active region (not shown) and a field region (not shown) of each of the regions are defined. Subsequently, a pad oxide film (not shown) and a pad nitride film (not shown) are sequentially formed on the silicon substrate 20. The pad oxide film is formed by a dry oxidation method using O 2 as a source or a wet oxidation method using H 2 O as a source. The pad oxide film is formed to a thickness of 10 to 200 Å. The pad nitride film is formed by LPCVD (low pressure chemical vapor deposition) using SiH 2 Cl 2 and NH 3 as a source, or by plasma enhanced chemical vapor deposition (PECVD) using SiH 4 and NH 3 as a source. The pad nitride film is formed to a thickness of 200 to 2,000 mm 3. Then, the pad nitride film and the pad oxide film are selectively etched to expose portions of the substrate 20 corresponding to the respective field regions. At this time, 21 and 22 of Figure 3a shows the pad oxide film and the pad nitride film remaining after etching, respectively. Subsequently, a portion of the substrate 20 exposed by the pad nitride film 22 remaining after the etching is etched to form the trench 23. Trench 23 is formed to have a depth of 1,500 ~ 3,000 Å.

도 3b에 도시한 바와 같이, 결과물 상에 월 산화막(24), 선형 질화막(25) 및 선형 산화막(26)을 차례로 형성한다. 월 산화막(24)은 트렌치(23) 형성시에 발생될 수 있는 결함을 제거하고, 트렌치(23)의 측벽과 후속적으로 형성되는 갭필 산화막의 사이에 생기는 인터페이스 트랩 차지를 줄이기 위해 형성하며, 50~200 Å의 두께로 형성한다. 선형 질화막(25)은 셀 영역의 리프레쉬 특성을 향상시키기 위해 형성하며, SiH2Cl2 및 NH3를 소스로 이용한 LPCVD법으로 형성하거나, SiH 4 및 NH3를 소스로 이용한 PECVD법으로 형성한다. 이 선형 질화막(25)은 10~200 Å의 두께로 형성한다. 선형 산화막(26)은 선형 질화막(25)과 후속으로 증착되는 갭필 산화막 간에 발생되는 스트레스를 완화시키기 위해 형성한다. 이 선형 산화막(26)은 O2를 소스로 이용한 건식 산화법, 또는, H2O를 소스로 이용한 습식 산화법으로 형성하되, 10~200 Å의 두께로 형성한다. 선형 산화막(26)까지 형성된 기판 결과물에 어닐 공정(27)을 수행한다. 어닐 공정(27)은 후속적으로 갭필 산화막을 증착할 때에, 리프팅 현상이 일어나는 것을 방지하기 위해 수행하며, 퍼니스(furnace) 장비를 이용하여 수백℃의 온도에서 수행한다.As shown in FIG. 3B, the month oxide film 24, the linear nitride film 25, and the linear oxide film 26 are sequentially formed on the resultant. The wall oxide film 24 is formed to remove defects that may occur when the trench 23 is formed and to reduce the interface trap charge generated between the sidewall of the trench 23 and the gap fill oxide film subsequently formed. It is formed to a thickness of ˜200 mm 3. The linear nitride film 25 is formed to improve the refresh characteristics of the cell region, and is formed by LPCVD using SiH 2 Cl 2 and NH 3 as a source or by PECVD using SiH 4 and NH 3 as a source. The linear nitride film 25 is formed to a thickness of 10 to 200 mm 3. The linear oxide film 26 is formed to relieve the stress generated between the linear nitride film 25 and the subsequently formed gap fill oxide film. The linear oxide film 26 is formed by a dry oxidation method using O 2 as a source or a wet oxidation method using H 2 O as a source, but is formed to a thickness of 10 to 200 kPa. The annealing process 27 is performed on the substrate product formed up to the linear oxide film 26. The annealing process 27 is subsequently performed to prevent the lifting phenomenon when depositing the gapfill oxide film, and is performed at a temperature of several hundred degrees Celsius using a furnace equipment.

도 3c에 도시한 바와 같이, 선형 산화막(26) 상에 셀 영역 및 주변 영역 각각의 트렌치(23)를 완전 매립시키도록 감광막(28)을 도포한다.As shown in FIG. 3C, a photosensitive film 28 is applied on the linear oxide film 26 so as to completely fill the trenches 23 in each of the cell region and the peripheral region.

도 3d에 도시한 바와 같이, 패드 질화막(22) 상부의 선형 산화막(26) 부분이 노출될 때까지 감광막(28)을 제거한다.As shown in FIG. 3D, the photosensitive film 28 is removed until the portion of the linear oxide film 26 on the pad nitride film 22 is exposed.

도 3e에 도시한 바와 같이, 패드 질화막(22) 상부의 선형 산화막(26) 및 선형 질화막(25) 부분을 제거한다. 이때, 트렌치(23)는 감광막(28)에 의해 매립되어 있기 때문에, 트렌치(23) 내의 선형 질화막(25) 및 선형 산화막(26) 부분은 제거되지 않는다.As shown in FIG. 3E, portions of the linear oxide film 26 and the linear nitride film 25 on the pad nitride film 22 are removed. At this time, since the trench 23 is buried by the photosensitive film 28, portions of the linear nitride film 25 and the linear oxide film 26 in the trench 23 are not removed.

도 3f에 도시한 바와 같이, 결과물 상에 셀 영역을 덮고 주변 영역을 노출시키는 마스크(도시안됨)를 형성한 후, 마스크를 이용하여 주변 영역에 잔류된 감광막을 제거한다. 그리고 나서, 마스크를 제거한다.As shown in FIG. 3F, after forming a mask (not shown) covering the cell area and exposing the peripheral area on the resultant, the photoresist film remaining in the peripheral area is removed using the mask. Then remove the mask.

도 3g에 도시한 바와 같이, 주변 영역에 잔류된 선형 산화막(26) 및 선형 질화막(25)을 차례로 제거한다. 선형 산화막(26)은 NH4F 및 HF가 10:1~1000:1의 비율로 혼합된 용액을 이용한 습식 식각 공정을 수행하여 제거하고, 선형 질화막(25)은 H3PO4 용액을 이용한 습식 식각 공정을 30~300℃의 온도에서 수행하여 제거한다. 이때, 선형 산화막(26) 및 선형 질화막은 건식 식각 공정을 수행하여 제거할 수도 있다. 그런 후에, 도면에 도시하지는 않았지만, 소자의 디자인 룰이 감소됨에 따라, 주변 영역에 형성되는 트랜지스터에서 쉽게 발생하는 펀치 쓰루(punch through) 현상을 방지하기 위해, 주변 영역의 월 산화막(24)만을 산화시켜, 그 두께를 증가시킨다.As shown in FIG. 3G, the linear oxide film 26 and the linear nitride film 25 remaining in the peripheral region are sequentially removed. The linear oxide layer 26 is removed by performing a wet etching process using a solution in which NH 4 F and HF are mixed at a ratio of 10: 1 to 1000: 1, and the linear nitride layer 25 is wet using H 3 PO 4 solution. The etching process is carried out at a temperature of 30 ~ 300 ℃ to remove. In this case, the linear oxide layer 26 and the linear nitride layer may be removed by performing a dry etching process. Then, although not shown in the figure, as the design rule of the device is reduced, only the oxide film 24 in the peripheral region is oxidized in order to prevent the punch through phenomenon easily occurring in the transistors formed in the peripheral region. To increase its thickness.

이어서, 셀 영역의 감광막을 제거한 후, 셀 영역 및 주변 영역 각각의 트렌치(23)를 완전 매립하도록 결과물 상에 갭필 산화막(29)을 형성한다. 갭필 산화막(29)은 HDP 산화막, PE-TEOS(plasma enhanced-tetra ethyl ortho silicate) 산화막, O3-TEOS 산화막, BPSG(boro phospho silicate glass) 산화막, PSG(phospho silicate glass) 산화막, 또는, APL(advanced planarization layer) 산화막을 이용하여 3,000~10,000 Å의 두께로 형성한다. 이때, APL 산화막은 SiH4 및 H2O2 를 소스로 이용하여 LPCVD법으로 형성되는 산화막이다. 갭필 산화막(29)은 ALP 산화막 및 HDP 산화막이 차례로 적층된 구조를 가질 수도 있으며, 이때, ALP 산화막은 100~1,000 Å의 두께를 갖고, HDP 산화막은 2,000~9,000 Å의 두께를 갖는다.Subsequently, after removing the photoresist film of the cell region, a gapfill oxide film 29 is formed on the resultant to completely fill the trenches 23 in each of the cell region and the peripheral region. The gapfill oxide film 29 may be an HDP oxide film, a plasma enhanced-tetra ethyl ortho silicate (PE-TEOS) oxide film, an O 3 -TEOS oxide film, a boro phospho silicate glass oxide film, a phospho silicate glass oxide film (PSG), or an APL (APL) film. advanced planarization layer) Using an oxide film, it is formed to a thickness of 3,000 ~ 10,000 Å. At this time, the APL oxide film is an oxide film formed by LPCVD method using SiH 4 and H 2 O 2 as a source. The gapfill oxide film 29 may have a structure in which an ALP oxide film and an HDP oxide film are sequentially stacked. In this case, the ALP oxide film has a thickness of 100 to 1,000 mW and the HDP oxide film has a thickness of 2,000 to 9,000 mW.

도 3h에 도시한 바와 같이, 패드 질화막(22)이 노출될 때까지 갭필 산화막(29)을 씨엠피하여 셀 영역 및 주변 영역 각각의 소자분리막(30a,30b)을 형성한다. 갭필 산화막(29)의 씨엠피 공정은, 연마 압력을 1~10 psi로 하고, 연마 테이블 회전속도를 10~100 rpm으로 하는 조건하에서, 단차 제거가 용이한 하드 패드를 사용하여 수행하는 것이 바람직하다. 이러한 씨엠피 공정에서는, 콜로이달(colloidal) 또는 퓸드(fumed) 형태의 연마제를 포함하는 슬러리가 사용되고, 이 연마제의 크기 는 50~500 ㎚이다. 연마제는 슬러리의 총 중량에 대해 0.5~30 wt%의 비율로 사용된다. 갭필 산화막(29)의 씨엠피 공정 초기에는, 평탄화 능력이 우수한 SiO2 연마제를 포함하는 슬러리를 사용하고, 씨엠피 공정 말기에는, 질화막과의 선택비가 10:1~200:1 정도인 CeO2 연마제를 포함한 슬러리를 사용한다. 씨엠피 공정의 초기에는, 상기 SiO2 연마제를 포함하는 슬러리 대신에, Al2O3, ZrO2, MgO2, TiO2, Fe3O4, 및 HfO2로 구성된 군으로부터 선택되는 어느 하나의 연마제를 포함하는 슬러리가 사용될 수도 있다.As shown in FIG. 3H, the gapfill oxide layer 29 is CMP until the pad nitride layer 22 is exposed to form the device isolation layers 30a and 30b of each of the cell region and the peripheral region. The CMP process of the gapfill oxide film 29 is preferably performed using a hard pad that is easy to remove the step under the condition that the polishing pressure is set to 1 to 10 psi and the polishing table rotational speed is set to 10 to 100 rpm. . In this CMP process, a slurry including an abrasive in colloidal or fumed form is used, and the abrasive is 50 to 500 nm in size. The abrasive is used at a rate of 0.5-30 wt% based on the total weight of the slurry. At the beginning of the CMP process of the gapfill oxide film 29, a slurry containing SiO 2 abrasive having excellent planarization capability is used, and at the end of the CMP process, a CeO 2 abrasive having a selectivity ratio of about 10: 1 to 200: 1 with the nitride film is used. Use a slurry containing. At the beginning of the CMP process, any one abrasive selected from the group consisting of Al 2 O 3 , ZrO 2 , MgO 2 , TiO 2 , Fe 3 O 4 , and HfO 2 , instead of the slurry containing the SiO 2 abrasive, A slurry containing may be used.

이때, 본 발명에서는, 셀 영역 및 주변 영역 각각의 액티브 영역 상부의 선형 산화막(26) 및 선형 질화막(25) 부분이 제거된 상태에서, 갭필 산화막(29)의 씨엠피 공정이 진행되기 때문에, 셀 영역의 최종 패드 질화막(22) 두께(t3)와 주변 영역의 최종 패드 질화막(22) 두께(t4)가 서로 동일해진다. 이에 따라, 셀 영역의 소자분리막(30a) 높이(h3)와 주변 영역의 소자분리막(30b) 높이(h4) 역시 서로 동일해지므로, 이들의 높이 차에 의한 소자의 불량 발생을 방지할 수 있다.At this time, in the present invention, since the CMP process of the gap fill oxide film 29 is performed while the portions of the linear oxide film 26 and the linear nitride film 25 on the active region of each of the cell region and the peripheral region are removed, the cell The thickness t 3 of the final pad nitride film 22 in the region is the same as the thickness t 4 of the final pad nitride film 22 in the peripheral region. Accordingly, since the height h 3 of the device isolation layer 30a in the cell region and the height h 4 of the device isolation layer 30b in the peripheral region are also equal to each other, it is possible to prevent device defects due to the height difference. have.

본 발명의 상기한 바와 같은 구성에 따라, 셀 영역 및 주변 영역 각각의 액티브 영역 상부의 선형 산화막 및 선형 질화막 부분을 제거한 다음, 후속적으로 갭필 산화막의 씨엠피 공정을 진행함으로써, 셀 영역 및 주변 영역 각각의 최종 패드 질화막 두께를 서로 동일하게 할 수 있다. 이에 따라, 셀 영역 및 주변 영역 각각 의 소자분리막 높이를 서로 동일하게 할 수 있으므로, 소자의 불량 발생을 방지할 수 있다. 결국, 본 발명은 수율을 향상시킬 수 있다.According to the above-described configuration of the present invention, the linear oxide film and the linear nitride film portions on the active region of each of the cell region and the peripheral region are removed, and then the CMP process of the gapfill oxide film is subsequently performed, thereby the cell region and the peripheral region. Each final pad nitride film thickness can be made equal to each other. Accordingly, the height of the device isolation film in each of the cell region and the peripheral region can be the same, thereby preventing the occurrence of device defects. As a result, the present invention can improve the yield.

본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니고 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.While the invention has been shown and described with respect to certain preferred embodiments thereof, the invention is not so limited and it is intended that the invention be limited without departing from the spirit or field of the invention as set forth in the following claims It will be readily apparent to one of ordinary skill in the art that various modifications and variations can be made.

Claims (25)

반도체 소자의 소자분리막 형성방법에 있어서,In the device isolation film forming method of a semiconductor device, 셀 영역 및 주변 영역이 정의된 실리콘 기판을 제공하는 단계;Providing a silicon substrate with defined cell regions and peripheral regions; 상기 실리콘 기판 상에 각각의 필드 영역을 노출시키는 패드 산화막 및 패드 질화막을 차례로 형성하는 단계;Sequentially forming a pad oxide film and a pad nitride film exposing respective field regions on the silicon substrate; 상기 패드 질화막에 의해 노출된 기판 부분을 식각하여 트렌치를 형성하는 단계;Etching a portion of the substrate exposed by the pad nitride layer to form a trench; 결과물 상에 월 산화막, 선형 질화막 및 선형 산화막을 차례로 형성하는 단계;Sequentially forming a monthly oxide film, a linear nitride film, and a linear oxide film on the resultant product; 상기 선형 산화막 상에 상기 트렌치를 완전 매립시키도록 감광막을 도포하는 단계;Applying a photosensitive film to completely fill the trench on the linear oxide film; 상기 패드 질화막 상부의 선형 산화막 부분이 노출될 때까지 감광막을 제거하는 단계;Removing the photoresist layer until the portion of the linear oxide layer on the pad nitride layer is exposed; 상기 패드 질화막 상부의 선형 산화막 및 선형 질화막 부분을 제거하는 단계;Removing the linear oxide film and the linear nitride film portion over the pad nitride film; 상기 주변 영역에 잔류된 감광막, 선형 산화막, 및 선형 질화막을 차례로 제거하는 단계;Sequentially removing the photoresist film, the linear oxide film, and the linear nitride film remaining in the peripheral region; 상기 셀 영역에 잔류된 감광막을 제거하는 단계;Removing the photoresist film remaining in the cell region; 그로부터 얻어지는 결과물 상에 갭필 산화막을 형성하여 상기 트렌치를 완전 매립시키는 단계; 및Forming a gapfill oxide film on the resultant to completely fill the trench; And 상기 패드 질화막이 노출될 때까지 상기 갭필 산화막을 씨엠피하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.And CMPing the gap fill oxide layer until the pad nitride layer is exposed. 제 1 항에 있어서,The method of claim 1, 상기 패드 산화막은, O2를 소스로 이용한 건식 산화법, 또는, H2O를 소스로 이용한 습식 산화법으로 형성하는 것을 특징으로 하는 방법.The pad oxide film is formed by a dry oxidation method using O 2 as a source or a wet oxidation method using H 2 O as a source. 제 1 항에 있어서,The method of claim 1, 상기 패드 산화막은 10~200 Å의 두께로 형성하는 것을 특징으로 하는 방법.The pad oxide film is characterized in that formed in a thickness of 10 ~ 200 ~. 제 1 항에 있어서,The method of claim 1, 상기 패드 질화막은, SiH2Cl2 및 NH3를 소스로 이용한 LPCVD법, 또는, SiH 4 및 NH3를 소스로 이용한 PECVD법으로 형성하는 것을 특징으로 하는 방법.The pad nitride film is formed by LPCVD using SiH 2 Cl 2 and NH 3 as a source, or PECVD using SiH 4 and NH 3 as a source. 제 1 항에 있어서,The method of claim 1, 상기 패드 질화막은 200~2,000 Å의 두께로 형성하는 것을 특징으로 하는 방법.The pad nitride film is characterized in that formed to a thickness of 200 ~ 2,000 kPa. 제 1 항에 있어서,The method of claim 1, 상기 트렌치의 깊이는, 1,500~3,000 Å인 것을 특징으로 하는 방법.The depth of the trench, characterized in that 1,500 ~ 3,000 Å. 제 1 항에 있어서,The method of claim 1, 상기 월 산화막은 50~200 Å의 두께로 형성하는 것을 특징으로 하는 방법.The wall oxide film is characterized in that it is formed to a thickness of 50 ~ 200 Å. 제 1 항에 있어서,The method of claim 1, 상기 선형 질화막은, SiH2Cl2 및 NH3를 소스로 이용한 LPCVD법, 또는, SiH 4 및 NH3를 소스로 이용한 PECVD법으로 형성하는 것을 특징으로 하는 방법.The linear nitride film is formed by LPCVD using SiH 2 Cl 2 and NH 3 as a source, or PECVD using SiH 4 and NH 3 as a source. 제 1 항에 있어서,The method of claim 1, 상기 선형 질화막은 10~200 Å의 두께로 형성하는 것을 특징으로 하는 방법.The linear nitride film is characterized in that formed to a thickness of 10 ~ 200 200. 제 1 항에 있어서,The method of claim 1, 상기 선형 산화막은 O2를 소스로 이용한 건식 산화법, 또는, H2O를 소스로 이용한 습식 산화법으로 형성하는 것을 특징으로 하는 방법.The linear oxide film is formed by a dry oxidation method using O 2 as a source or a wet oxidation method using H 2 O as a source. 제 1 항에 있어서,The method of claim 1, 상기 선형 산화막은 10~200 Å의 두께로 형성하는 것을 특징으로 하는 방법.The linear oxide film is characterized in that formed to a thickness of 10 ~ 200 Å. 제 1 항에 있어서,The method of claim 1, 상기 선형 산화막을 형성하는 단계; 후에,Forming the linear oxide film; after, 그로부터 얻어지는 결과물에 대한 어닐 공정을 수행하는 단계;를 추가로 포함하는 것을 특징으로 하는 방법.Performing an annealing process on the resultant obtained therefrom. 제 12 항에 있어서,The method of claim 12, 상기 어닐 공정은, 퍼니스 장비를 이용하여 수행하는 것을 특징으로 하는 방법.The annealing process, characterized in that performed using the furnace equipment. 제 1 항에 있어서,The method of claim 1, 상기 주변 영역에 잔류된 선형 산화막을 제거하는 단계;에서는,Removing the linear oxide film remaining in the peripheral region; NH4F 및 HF가 10:1~1000:1의 비율로 혼합된 용액을 이용한 습식 식각 공정이 수행되는 것을 특징으로 하는 방법.The wet etching process using a solution mixed with NH 4 F and HF in a ratio of 10: 1 to 1000: 1. 제 1 항에 있어서,The method of claim 1, 상기 주변 영역에 잔류된 선형 질화막을 제거하는 단계;에서는,In the step of removing the linear nitride film remaining in the peripheral region; H3PO4 용액을 이용하여 습식 식각하며, 30~300℃의 온도에서 수행되는 것을 특징으로 하는 방법.Wet etching using H 3 PO 4 solution, characterized in that carried out at a temperature of 30 ~ 300 ℃. 제 1 항에 있어서,The method of claim 1, 상기 주변 영역에 잔류된 선형 산화막 및 선형질화막을 제거하는 단계;에서는,In the step of removing the linear oxide film and the linear nitride film remaining in the peripheral region; 건식 식각 공정이 수행되는 것을 특징으로 하는 방법.A dry etching process is carried out. 제 1 항에 있어서,The method of claim 1, 상기 갭필 산화막은 HDP 산화막, PE-TEOS 산화막, O3-TEOS 산화막, BPSG 산화막, PSG 산화막, 및 APL 산화막으로 구성된 군으로부터 선택되는 어느 하나를 이용하여 형성하는 것을 특징으로 하는 방법.The gapfill oxide film is formed using any one selected from the group consisting of HDP oxide film, PE-TEOS oxide film, O 3 -TEOS oxide film, BPSG oxide film, PSG oxide film, and APL oxide film. 제 1 항에 있어서,The method of claim 1, 상기 갭필 산화막은 3,000~10,000 Å의 두께로 형성하는 것을 특징으로 하는 방법.The gap fill oxide film is characterized in that formed to a thickness of 3,000 ~ 10,000 kPa. 제 1 항에 있어서,The method of claim 1, 상기 갭필 산화막은 ALP 산화막 및 HDP 산화막이 차례로 적층된 구조를 갖는 것을 특징으로 하는 방법.The gapfill oxide film has a structure in which an ALP oxide film and an HDP oxide film are sequentially stacked. 제 19 항에 있어서,The method of claim 19, 상기 ALP 산화막은 100~1,000 Å의 두께를 갖고, HDP 산화막은 2,000~9,000 Å의 두께를 갖는 것을 특징으로 하는 방법.Wherein the ALP oxide film has a thickness of 100-1,000 kPa, and the HDP oxide film has a thickness of 2,000-9,000 kPa. 제 1 항에 있어서,The method of claim 1, 상기 갭필 산화막의 씨엠피 공정은, 연마 압력을 1~10 psi로 하고, 연마 테이블 회전속도를 10~100 rpm으로 하는 조건하에서 수행하는 것을 특징으로 하는 방법.The CMP process of the gapfill oxide film is carried out under the condition that the polishing pressure is 1 to 10 psi and the polishing table rotational speed is 10 to 100 rpm. 제 1 항에 있어서,The method of claim 1, 상기 갭필 산화막의 씨엠피 공정에서는,In the CMP process of the gapfill oxide film, 콜로이달 형태의 연마제 및 퓸드 형태의 연마제로 구성된 군으로부터 선택되는 어느 하나를 포함하는 슬러리가 사용되는 것을 특징으로 하는 방법.And a slurry comprising any one selected from the group consisting of an abrasive in colloidal form and an abrasive in fumed form. 제 22 항에 있어서,The method of claim 22, 상기 연마제의 크기는, 50~500 ㎚인 것을 특징으로 하는 방법.The size of the said abrasive is 50-500 nm. 제 22 항에 있어서,The method of claim 22, 상기 연마제는, 상기 슬러리의 총 중량에 대해 0.5~30 wt%의 비율로 사용되는 것을 특징으로 하는 방법.Wherein the abrasive is used at a rate of 0.5-30 wt% based on the total weight of the slurry. 제 1 항에 있어서,The method of claim 1, 상기 갭필 산화막의 씨엠피 공정 초기에는, SiO2, Al2O3, ZrO2, MgO2, TiO2, Fe3O4, 및 HfO2로 구성된 군으로부터 선택되는 어느 하나의 연마제를 포함하는 슬러리를 사용하고, 씨엠피 공정 말기에는, CeO2 연마제를 포함하는 슬러리를 사용하는 것을 특징으로 하는 방법.In the initial CMP process of the gapfill oxide film, a slurry containing any one abrasive selected from the group consisting of SiO 2 , Al 2 O 3 , ZrO 2 , MgO 2 , TiO 2 , Fe 3 O 4 , and HfO 2 may be used. And a slurry comprising a CeO 2 abrasive at the end of the CMP process.
KR1020040108688A 2004-12-20 2004-12-20 Method for forming isolation layer in semiconductor device KR100567070B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040108688A KR100567070B1 (en) 2004-12-20 2004-12-20 Method for forming isolation layer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108688A KR100567070B1 (en) 2004-12-20 2004-12-20 Method for forming isolation layer in semiconductor device

Publications (1)

Publication Number Publication Date
KR100567070B1 true KR100567070B1 (en) 2006-04-04

Family

ID=37180195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108688A KR100567070B1 (en) 2004-12-20 2004-12-20 Method for forming isolation layer in semiconductor device

Country Status (1)

Country Link
KR (1) KR100567070B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861307B1 (en) * 2007-06-26 2008-10-01 주식회사 하이닉스반도체 Method of manufacturing isolation layer for semiconductor device
KR101003494B1 (en) 2008-04-10 2010-12-30 주식회사 하이닉스반도체 Isolation structure in memory device and fabricating method for the same
US11201156B2 (en) 2018-01-08 2021-12-14 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065305A (en) * 1999-12-29 2001-07-11 박종섭 Method of manufacturing a flash memory device
KR20020045655A (en) * 2000-12-09 2002-06-20 윤종용 Semiconductor device having shallow trench isolation structure and method for manufacturing the same
KR20030090840A (en) * 2002-05-22 2003-12-01 삼성전자주식회사 shallow trench isolation structure in DRAM and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065305A (en) * 1999-12-29 2001-07-11 박종섭 Method of manufacturing a flash memory device
KR20020045655A (en) * 2000-12-09 2002-06-20 윤종용 Semiconductor device having shallow trench isolation structure and method for manufacturing the same
KR20030090840A (en) * 2002-05-22 2003-12-01 삼성전자주식회사 shallow trench isolation structure in DRAM and method for fabricating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861307B1 (en) * 2007-06-26 2008-10-01 주식회사 하이닉스반도체 Method of manufacturing isolation layer for semiconductor device
KR101003494B1 (en) 2008-04-10 2010-12-30 주식회사 하이닉스반도체 Isolation structure in memory device and fabricating method for the same
US7919390B2 (en) 2008-04-10 2011-04-05 Hynix Semiconductor Inc. Isolation structure in memory device and method for fabricating the isolation structure
US8169048B2 (en) 2008-04-10 2012-05-01 Hynix Semiconductor Inc. Isolation structure in a memory device
US11201156B2 (en) 2018-01-08 2021-12-14 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same

Similar Documents

Publication Publication Date Title
US7807532B2 (en) Method and structure for self aligned formation of a gate polysilicon layer
JPH04250650A (en) Flattening of integrated circuit provided with completely recessed isolation insulator
US6015757A (en) Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer
JP2006332442A (en) Semiconductor device and method for manufacturing the same
KR100567070B1 (en) Method for forming isolation layer in semiconductor device
KR20010046153A (en) Method of manufacturing trench type isolation layer in semiconductor device
CN111354675B (en) Shallow trench isolation structure and forming method thereof
KR100895810B1 (en) Method for forming isolation layer of semiconductor device
US7579256B2 (en) Method for forming shallow trench isolation in semiconductor device using a pore-generating layer
KR100321174B1 (en) Method of forming isolation layer in semiconductor device
KR19990004561A (en) Device Separation Method of Semiconductor Device
KR20090045668A (en) Method for fabricating semiconductor device
KR20070049346A (en) Method for forming isolation layer of semiconductor device
KR101078720B1 (en) Method for forming isolation layer of semiconductor device
US20010053583A1 (en) Shallow trench isolation formation process using a sacrificial layer
KR20050012584A (en) Method for forming isolation layer of semiconductor device
KR20060059414A (en) Method for forming isolation in semiconductor device
KR20030052663A (en) method for isolating semiconductor device
KR100561974B1 (en) A Manufacturing Method of Semiconductor Element
KR100587084B1 (en) method for fabricating semiconductor device
US7067390B2 (en) Method for forming isolation layer of semiconductor device
KR100521449B1 (en) Isolation Layer of Semiconductor Device and manufacturing process thereof
KR20080088984A (en) Method for forming of isolation layer of semiconductor device
KR19990055757A (en) Device Separating Method of Semiconductor Device
JP2008108813A (en) Semiconductor device, and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee