KR100563022B1

KR100563022B1 - 부품들의 어레이를 처리하기 위한 방법 및 장치

Info

Publication number: KR100563022B1
Application number: KR1020030011384A
Authority: KR
Inventors: 쭈이칭만스탠리; 초우랍케이에릭; 쿠리토엠.빌란2세
Original assignee: 에이에스엠 어쌤블리 오토메이션 리미티드
Priority date: 2002-02-25
Filing date: 2003-02-24
Publication date: 2006-03-22
Also published as: TW200421510A; SG106122A1; MY125740A; TWI231553B; KR20030070552A

Abstract

본 발명은 전자 부품들의 어레이를 처리하기 위한 방법 및 장치를 제공한다. 이것은 실장 수단에 싱귤레이팅되지 않은 부품들을 실장하기 위한 실장 수단을 제공하고, 이 부품들을 물리적으로 분리하기 위해 부품들을 싱귤레이팅하며, 부품들이 실장 수단 상에 실장되고 실장 수단으로부터 삭제되지 않는 동안 결함들에 대해 싱귤레이팅된 전자 부품들을 테스트하는 것을 수반한다.

실장, 전자 부품, 접착, 싱귤레이션, 전기 접촉

Description

부품들의 어레이를 처리하기 위한 방법 및 장치{Method and apparatus for processing an array of components}

도 1(a) 내지 도 1(c)는 싱귤레이션 프레임에 의해 고정된 싱귤레이션 테이프 상의 전자 디바이스들의 어레이들 및 전자 디바이스들에 관한 싱귤레이션 쏘(singulation saw)의 어레이의 각각의 도면들.

도 2는 테스터의 테스트 헤드, 테스트 접촉기, 및 진공 척(vacuum chuck)과 XYZ-세타 테이블을 포함하여 일부의 부품 부분들의 개략도들을 포함하는 본 발명의 양호한 실시예에 따른 장치의 테스트 위치의 횡단면도.

도 3은 싱귤레이션 테이프에 부착된 전자 디바이스들의 면을 인스크라이빙하기 위한 레이저 빔 및 장치의 인스크라이빙 위치의 역 위치들(inverted positions)에서 싱귤레이션 테이프에 고정된 전자 디바이스들의 횡단면도들.

도 4는 장치의 각각의 테스트, 역 및 인스크라이빙 위치들을 도시한 본 발명에 따른 장치의 개략도.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : 테스트 취급 장치

12 : 싱귤레이션 프레임(singulation frame)

14 : 싱귤레이션 테이프 18 : CSBGA 패키지들

20 : 싱귤레이션 쏘(singulation saw) 22 : 진공 척(vacuum chuck)

24 : 테스트 접촉기(test contactor) 26 : 테스트 헤더

48 : 레이저 빔

50 : XYZ-세타("XYZ-θ") 테이블 62 : 정렬 핀들

72: 테스트 헤드 고정 매카니즘들(test head locking mechanisms)

본 발명은 전자 디바이스들의 어레이들의 처리를 위한 방법 및 장치에 관한 것이며, 특히 전자 디바이스들을 전기적으로 분리한 다음, 후속 처리를 위한 전자 디바이스들의 테스트 및 마킹에 관한 것이다. 전자 디바이스는 웨이퍼 상의 칩, 칩 스케일 패키지(CPS : chip scale package) 또는 칩 스케일 볼 그리드 어레이(CSBGA : chip scale ball grid array) 패키지에 제한되지 않고 이를 포함하여 다양한 디바이스들 중 어느 하나일 수 있다.

가전 제품들(특히, 휴대용 전자 장비)의 성장 및 소형화에 대한 수요는, 동시적으로, 다이 부품들(die components)이 더 밀집되고, 각 다이의 핀 총계가 증가하면서 반도체 패키지들의 크기가 감소할 것을 일관되게 요구하였다. 더 작은 패키지 내부에 증가된 집적 회로(IC) 성능을 성취하기 위한 구동은 칩 스케일 패키지들(CSP)의 개발을 유발하였다. 이들 새로운 더 작은 디바이스들은 수용성을 얻고, 따라서, 후단 조립(back-end assembly) 및 테스트 인프라구조는 이들 작은 디바이스들을 취급 및 처리하는 도전들을 충족시키도록 대처하고 있다.

한편, 본 발명자들은, 다이의 크기보다 20% 이상 더 크지 않은 패키지 크기에 의해 규정되어 있는 파인-피치 볼 그리드 어레이(FBGA : fine-pitch ball grid array) 및 마이크로 리드 프레임 패키지들(MLP : micro leadframe packages)과 같은 칩 스케일 패키지들의 급속한 채용을 알고 있다. 테스트 단에서의 칩 스케일 패키지들에 의해 제공된 도전들은 먼저, 고정하기(fixturing) 및 취급(handling)의 영역들에 있다.

전단 처리(front-end processing)라 불리는 전형적 반도체 디바이스 제조 처리에서, 복수의 집적 회로들이 실리콘 웨이퍼와 같은 웨이퍼 상에 형성된다. 일단 집적 회로들이 형성되면, 웨이퍼는 개개의 칩들로 다이싱된다(diced). 반도체 디바이스들의 전단 처리는, 정확하게 형성된 디바이스들을 식별하고 결함 있는 디바이스들을 잉크 마킹하기 위해 프로빙(probing)을 필요로 한다. 그 후, 이들 칩들은 후단 처리라고 불리는 다음 조립 라인을 위해 패키징된다. 결함이 있어서 잉크칠된 디바이스들은 가려내게 되고, 정확하게 형성된 디바이스들만이 다음 처리로 진행될 것이다.

IC 부품들의 형성은 본 기술 분야에서 알려진 바와 같이, 특정 시퀀스에서 실행되는 전단 처리에서, 먼저 수많은 개개의 처리 동작들을 필요로 한다. 이들 동작들 각각은 IC 부품들이 요구된 전기 특성들로 동작하도록 정확하게 제어되고 모니터링되어야 한다. 그러나 동작들이 정확하게 제어되고 모니터링되어도, IC 부품 고장들은 여전히 발생한다. 따라서, 임의의 결함 있는 전자 디바이스들을 계속 제조하는 불필요한 비용을 방지하기 위해 가능한 한 빨리 결함 있는 IC 부품들을 검출하는 것이 중요하다.

IC 부품들은 일반적으로 부품들이 웨이퍼 상에서 제조된 후 개개의 칩들로 웨이퍼를 다이싱하기 직전에 테스트된다. 그 후, 이들 칩들은 MLP용 리드 프레임 상의 개개의 전기 경로들에 및 FBGA용 기판상의 전기 트레이스들(electrical traces)에 칩의 개개의 패드들을 전기적으로 접속시킴으로써 후단 처리 동안 조립된다. 처리는 와이어 본딩(wire bonding)으로 알려져 있다. 전형적으로, 25μm 직경의 골드 와이어가 이용된다. 처리에서의 다음 단계는 미국 특허 제 4,753,863호에 개시된 바와 같이, 레이저 마킹 가능한 플라스틱 몰딩 화합물(laser-markable plastic molding compound)로 전자 디바이스의 기판을 패널 몰딩함으로써 외부 세계로부터 디바이스를 보호하는 것이다.

다음 처리 시퀀스는 전자 디바이스들을 개개의 전자 디바이스들로 싱귤레이팅한 다음 테스트함으로써 전기적으로 전자 디바이스들을 분리하는 것이다. 현재, IC 칩들은 흔히 싱귤레이션(singulation) 후 개별적으로 테스트되고 마킹된다. 전자 디바이스들이 형성된 후 전자 디바이스들의 전기 특성들을 테스트하는 전형적인 방법이 이용된다면 테스트 및 마킹 처리는 어렵고 까다롭다. 그러한 전형적 테스트는 디바이스의 개개의 입력 및 출력 리드들(leads) 또는 신호 경로들과의 물리적인 접촉을 필요로 한다. 싱귤레이팅된 전자 디바이스들의 개개의 취급을 최소화함으로써 처리 시간 및 비용들을 감소시킬 필요가 있다.

테스트에 필요한 물리적 접촉은, 테스트 접촉기 하우징(test contactor housing)으로 하우징된 복수의 테스트 접촉들과 전자 디바이스 상의 복수의 개개의 볼들 또는 패드들을 접촉하는 것을 일반적으로 포함한다. 테스트 접촉들은 통상적으로 금속 재료로 제조되고 접촉기 하우징으로 확장되는 비어들(vias)에 존재한다. 테스트 접촉들은 스프링 매카니즘에 의해 바이어싱될 수 있다. 테스트 접촉들은 접촉기 하우징내의 디바이스 인터페이스 보드와 전기적으로 각각 접촉하고, 접촉기 하우징은 전기 테스트 신호들을 전자 디바이스로 향하게 한다(direct). 테스트 접촉들은 전자 디바이스의 볼들 또는 패드들을 접촉하기 위한 접촉기 하우징 비어들의 외부로 확장한다.

디바이스들이 전기적으로 분리되지 않으면 테스트는 믿을 수 없다. 그러나 디바이스들을 전기적으로 분리하기 위해서는 쏘잉(sawing) 또는 다른 싱귤레이션 수단에 의해 디바이스들이 물리적으로 분리되도록 요구할 것이다. 테스트 단에서 개개로 전자 디바이스들을 테스트하고, 처리들의 속도를 늦추지 않으면서 각 개개의 디바이스를 "고장남(failed)" 또는 "통과됨(passed)"으로서 식별하는 것은 어렵다. 웨이퍼 링내의 테이프 상의 전자 디바이스들은 테스트 접촉들을 통해 신호들을 송신 및/또는 수신함으로써 특정한 전기 특성들에 대해 테스트될 수 있다. 테스트 절차를 실패한 전자 디바이스들은, 디바이스들의 어레이가 다이싱될 때 고장난 전자 디바이스들이 패킹을 위해 픽업되지 않고 추려내어질 수 있도록 "맵핑된다(mapped)".

종래의 후단 조립이 전형적으로 많은 독립된 처리들을 포함하거나 처리가 기계적으로 된다면 그것은 특정 장비에 전용된 처리이다. 다이 본드, 와이어 본드, 몰딩, 볼 배치(Ball Placement), 마킹, 쏘잉, 및 테스트 및 패킹은 분리 처리들 및 장비들의 예들이다. 종래의 후단 조립 및 테스트 처리는 소형 전자 디바이스를 제조하기에 편리하지 않다. 이들 디바이스들의 제조는 완전 자동화 처리를 필요로 한다. 자동화 및 집적한 어떤 처리들 및 장비들은 유리성 및 효율성에 대해 이로울 것이다. 비용 감소는 또한 자동화 및 집적화의 직접적인 결과들 중 하나다. 한번에 하나보다는 한 묶음으로 기능들을 실행하는 것이 항상 비용들을 감소시키는 방법이었다. 그러나 그렇게 하기 위해, 무결절성 대량 제조(seamless mass manufacturing)를 취급하기 위한 수단을 제공할 혁신적 시스템이 개발되어야 한다. 이러한 새로운 패키징 처리의 필요 조건들을 충족하기 위해, 집적된 싱귤레이션의 기계화, 테스트 및 마킹이 필요하다.

앞서 말한 배경적 정보를 염두하여, 본 발명의 목적은, 이용하는 전자 디바이스들을 테스트 처리하기 위해 전자 디바이스들의 어레이를 실질적으로 동시에 효율적으로 취급할 수 있는 방법 및 장치를 제공하는 것이다.

본 발명의 또 다른 목적은 소형 전자 디바이스들의 어레이의 취급을 개선하고, 전자 디바이스들을 테스트, 인스크라이빙 및 수집하는 생산성을 증대시키는 것이다.

본 발명의 제 1 양상에 따라, 실장 수단에 싱귤레이팅되지 않은 전자 부품들을 실장하는 상기 실장 수단을 제공하는 단계, 전자 부품들을 물리적으로 분리하기 위해 상기 부품들을 싱귤레이팅하는 단계, 및 전자 부품들이 상기 실장 수단 상에 실장되고 실장 수단으로부터 제거되지 않는 동안 결함들에 대해 상기 싱귤레이팅된 전자 부품들을 테스트하는 단계를 포함하는 전자 부품들의 어레이를 처리하는 방법이 제공되어 있다.

본 발명의 제 2 양상에 따라, 전자 부품들을 실장하는 실장 수단, 상기 전자 부품들의 어레이를 싱귤레이팅하는 싱귤레이팅 디바이스, 및 결함들에 대해 상기 부품들의 각각을 테스트하는 테스트 디바이스를 포함하며, 전자 부품들의 싱귤레이션 및 테스트는 전자 부품들이 상기 실장 수단 상에 실장되고 실장 수단으로부터 제거되지 않는 동안 수행되는, 전자 부품들의 어레이를 처리하기 위한 장치가 제공되어 있다.

이 후, 본 발명의 한 실시예를 설명하는 첨부 도면들을 참조하여 보다 더 상세하게 본 발명을 기술한 것이 편리할 것이다. 도면들 및 관련 설명의 특수성은 청구항들에 의해 규정된 바와 같이 본 발명의 광범위한 식별의 일반성을 대신하는 것으로서 이해되어서는 안 된다.

도 1(a)는 지지의 형태의 실장 수단 또는 싱귤레이션 프레임(12)을 도시한 것이며, 테이프(14)의 한 쪽 상에 접착 화합물을 가진 테이프(14) 또는 싱귤레이션 막의 막은 프레임(12)에 의해 딱딱하게 되어 고정된다. 이러한 목적에 적당한 테이프들(14)은 그 면에 전자 디바이스들을 고착시킴으로써 테이프에 대해 고정되도록 허용하는 막의 한 면 상에 접착성을 가진 투명 막으로 바람직하게 구성되어 있다. 카세트 온-로더(cassette on-loader : 도시되지 않음)는 스트립들의 형태로 싱귤레이팅되지 않은 전자 디바이스들(16)을 수용하는데, 전자 디바이스들(16)의 다이들은 플라스틱 또는 캡슐화에 의해 커버되었다. 전자 디바이스들을 포함하는 기판은, 스테인레스 스틸로 만들어질 수 있는 원형 링을 포함하는 싱귤레이션 프레임(12)에 의해 딱딱해진 테이프(14)에 실장된다. 프레임(12)은 테이프(14)가 팽팽해짐(taut)을 보장함으로써 테이프(14)를 딱딱하게 한다. 미세 다공의 공기가 투과할 수 있는 알루미늄판(micro-porous air-permeable aluminium plate : 폴텍 METAPOR

F100 AL 판과 같은)은 그 면상에 석션 플로우(suction flow)를 제공하기 위해 진공 척(21, 22)의 면상에서 이용될 수 있다.

싱귤레이션 테이프(14)의 접착 면 상에, 싱귤레이팅될 CSP 패키지들(16)의 어레이가 배열되어 있다. CSP 패키지들(16)의 전기 접촉들은 접촉들이 테스트되도록 허용하기 위해 테이프(14)로부터 떨어져 면해 있다. 도 1(a)의 오른쪽에, 싱귤레이팅된 CSP 패키지들의 어레이의 확대된 관점이 도시되어 있다. 도 1(b)는 싱귤레이션 프레임(12) 및 그 위에 CSBGA 패키지들(18)을 가진 접착 싱귤레이션 테이프(14)를 도시하고 있으며, 상기 CSBGA 패키지들(18)의 전기 접촉들은 테이프(14)로부터 떨어져 면해 있다. 도 1(b)의 오른쪽에, 싱귤레이팅된 CSBGA 패키지들(18)의 확대된 관점이 도시되어 있다. 이들 예시적 CSP 패키지들 및 CSBGA 패키지들은 이 후, "전자 디바이스들(16)(electronic devices)"로서 집합적으로 참조되다.

도 1(c)는 싱귤레이션 디바이스에 의한 싱귤레이션 처리 동안 싱귤레이션 디바이스를 제위치에 고정하기 위해 진공 척(21)에 배치된 싱귤레이션 프레임(12)의 측시도(side elevation view)이다. 전자 디바이스들(16)은 싱귤레이션 테이프(14)상에 배열되고, 싱귤레이션 쏘(20)는 디바이스들(16)을 다이싱하고 디바이스들을 물리적으로 분리하기 위해 복수의 전자 디바이스들(16)의 컷팅 라인들을 따라 위치된다.

도 2는 본 발명의 양호한 실시예에 따라 장치(10)의 테스트 위치의 단면도이며, 테스트기의 테스트 헤더(26), 테스트 접촉기(24), 및 몇몇의 그 부품 부분들, 전공 척(22)과 XYZ-세타("XYZ-θ") 테이블(50)과 같은 수단의 개략도들을 포함하는 테스트 디바이스를 도시하고 있다. 상기 XYZ-세타("XYZ-θ") 테이블(50)은 선형 및 회전축들로 진공 척을 이동시킬 수 있다. XYZ-θ테이블은 디바이스들(16)의 테스트, 역 및 인스크라이빙이 실행되는 장소들(locations)에 싱귤레이팅된 디바이스들(16)을 이동 및 위치시키는데 이용된다. 테스트 접촉기(24)는 그에 대한 소켓(receptacle)을 가진 복수의 접촉 핀들(28), 상기 접촉 핀들(28) 뒤에 있고 그와 전기적으로 접속된 접촉 보드(60), 및 디바이스 인터페이스 보드(66)에 접촉 보드(60)를 전기적으로 접속한 이중단 접촉 핀들(64)을 포함한다. 고정 매카니즘들(locking mechanism)을 가진 정렬 핀들(62)이 접촉 핀들(28)을 정렬하는데 이용된다. 디바이스 인터페이스 보드 경화제(device interface board stiffener,68)는 테스트 접촉기 하우징을 완성한다. 또한, 테스트기의 테스트 헤드(26)에 테스트 접촉기(24)를 정렬 및 관여시키기 위한 테스트 헤드 정렬 핀들(70) 및 테스트 헤드 고정 매카니즘들(72)이 있다. XYZ θ 테이블(50)은 x-축 실장(52), y-축 실장(54) 및 세타 마운트(56)를 포함하며, 그것은 전자 디바이스들이 x, y, z 및 회전축들로 배향되도록 허용한다.

도 3은 장치의 인스크라이빙 부분에서의 역 위치에 접착제에 의해 싱귤레이션 테이프(14)에 고정된 전자 디바이스들(16)의 횡단면도들이다. 여기서 전자 디바이스들(16)은 진공 척(22)상에 존재한다. 레이저 빔(48)과 같은 인스크라이빙 디바이스는, 싱귤레이션 테이프(14)를 통해, 싱귤레이션 테이프(14)의 접착 쪽에 부착된 전자 디바이스들(16)의 면상에 마킹들(49)을 인스크라이빙하기 위해 방사된다. 따라서, 싱귤레이션 테이프(14)는 레이저 에너지를 흡수하지 않도록 레이저 빔이 실질적으로 투명해야 한다. 전자 디바이스(16)에 이용되는 몰딩 화합물은 미국 특허 제 4,753,863호에 개시된 바와 같이, 레이저 마킹 가능한 것이어야 한다.

대안적으로, 전기 접촉들에 대향하는 전자 디바이스(16)의 면의 마킹 대신, 상기 접촉들과 동일한 쪽 상의 디바이스들(16)의 마킹이 상상컨대 마음에 그릴 수 있으며, 그 경우, 본 발명의 특정한 실시예를 이용하여 마킹하기 전에 싱귤레이션 프레임(12)을 역으로 할 필요가 없다.

도 4는 본 발명의 양호한 실시예에 따라 테스트 취급 장치(10)의 개략도이며, 테스트 위치(위치 A), 플리핑(flipping) 또는 회전 위치(위치 B) 및 인스크라이빙 위치(위치 C)를 포함한다.

본 발명은 다이싱 쏘(20)에 의해 디바이스들이 싱귤레이팅된 후 전자 디바이스들(16)을 갖는 싱귤레이션 프레임들(12)의 로더(도시되지 않음)를 포함할 수 있다. 전자 디바이스들(16)은 위치 B에서 XYZ-θ테이블의 진공 척(22)으로 로더에 의해 로딩된다. 배향 디바이스, 바람직하게 이미지 인식 비전 시스템(예를 들면, 패턴 인식 시스템 또는 "PRS : Pattern Recognition System")(42)은 디바이스들의 장소(location) 및 정확한 위치들(correct positions)을 확인하는 수단으로서 이용될 수 있다. 각 디바이스의 장소 및 위치가 PRS(42)에 의해 확인된 후, XYZ-θ테이블(50)은 테스트될 테스트 접촉기(24) 바로 아래의 테스트 위치 A에 전자 디바이스들(16)의 어레이를 이동시킬 것이다. PRS(42)에 저장된 이미지는 위치의 정확성을 위해 시스템을 안내할 것이고, 그러한 이미지를 참조하여, XYZ-θ테이블(50)은 테스트를 위해 테스트 접촉기(24)의 방향에 따라 전자 디바이스들(16)의 어레이를 정렬할 것이다.

테스트기의 테스트 헤드(26)는 두 디바이스들 사이에 전기 접촉을 제공하기 위해 테스트 접촉기(24)에 관여시킨다. 일단 전자 디바이스들(16)이 정확하게 배향되면, 접촉 핀들(28)이 전자 디바이스들(16)과 전기적 접촉에 있도록 진공 척(22)이 올려질 것이다. 그 후, 임의의 결함 있는 디바이스들(16)의 위치들이 이전에 얻어진 어레이의 이미지에 관해 위치될 수 있도록 전자 디바이스들(16)의 어레이가 맵핑된다. 이것은 처리에 있어서 나중에 결함 있는 디바이스들(16)의 제거를 용이하게 하기 위한 것이다.

전자 디바이스들(16)의 어레이를 테스트할 때, 각 테스트하의 디바이스(device-under-test)와 접촉 핀들(28)을 접촉하는 패턴은 인접한 디바이스들(16)이 동시적으로 테스트되지 않도록 한다. 이것은, 특히 무선 주파수(RF : Radio Frequency)를 테스트할 때 혼선, 간섭 및/또는 왜곡들을 최소화하기 위해 인접한 디바이스들(16)로부터 테스트하의 전자 디바이스(16)를 분리하기 위한 것이다. 예를 들면, 한 디바이스(16)가 한번에 테스트된다면, 접촉 핀들(28)은 어레이의 홀수 행들을 통해 시퀀스에 반복적으로 이동될 수 있고, 그 후, 어레이의 짝수 행들을 통해 반복적으로 이동하도록 복귀할 수 있다. 어레이의 모든 행들 및 열들이 테스트될 때까지 처리가 반복된다. 복수의 테스트 사이트들을 테스트하는 복수의 접촉 핀들(28)이 있는 경우, 다수의 전자 디바이스들(16)은 접촉 핀들(28)을 접촉하도록 전자 디바이스들(16)이 각각 올려져서 테스트될 수 있지만, 어떠한 경우에도, 두 인접한 디바이스들(16)이 동시에 테스트되지 않는 것이 바람직하다.

어떠한 결함 있는 디바이스들(16)의 위치들이 맵핑된 후, 진공 척(22)과 함께 싱귤레이션 프레임(12), 싱귤레이션 테이프(14) 및 전자 디바이스들(16)은 위치 B에서, 이 실시예에서는 플립 매카니즘(40)인 역 디바이스로 XYZ-θ테이블(50)에 의해 이동된다. 플립 매카니즘(40)은, 아래 방향으로 면해 있는 싱귤레이션 테이프(14)의 접착 쪽을 가진 싱귤레이션 테이프(14)의 바닥에 전자 디바이스들(16)이 현재 위치되도록 싱귤레이션 프레임(12)을 역으로 해야 한다. 이것은 전기 접촉들이 방사하는 레이저 빔(58)에 의해 액세싱 가능하게 위치가 정해진 면(통상적으로 마킹 면으로서 이용되는)에 대향되는 디바이스들(16)의 면에 속할 것이다. 싱귤레이션 테이프(14)가 접착 성질들을 가지기 때문에, 전자 디바이스들(16)은 싱귤레이션 프레임(12)의 역에도불구하고 테이프(14)에 고정된다.

그 후, XYZ-θ테이블(50)은 진공 척(22), 싱귤레이션 프레임(12), 및 인스크라이빙 위치(C)에서 레이저 마커(46) 바로 아래의 전자 디바이스들(16)을 이동시킬 것이다. 레이저 헤드(46)의 1차 기능은 식별을 위해 테스트를 통과한 전자 디바이스들(16)을 마킹하는 것이다. 디바이스들은 테스트 시스템에 의해 전송되는 결과들 또는 테스트 맵에 따라 마킹될 것이다. 레이저 빔(48)(라디에이션의 유도 방출로부터 광 증폭에 의해 발생됨)은 디바이스들(16)의 면들에 인스크라이빙하기 위해 빔의 적절한 세기에 따라 조정될 것이다. 광의 빔이 테이프(14)에 어떠한 손상도 없이 투명 싱귤레이션 테이프(14)를 통해 통과하는 반면, 전자 디바이스들(16)의 불투명한 면들은 검게 태움으로써 마킹될 것이다. 지금까지, 전자 디바이스들(16)은 싱귤레이션 테이프(14)에 여전히 부착되어 있다.

위치 C에서의 레이저 마킹 후에, 진공 척(22)은 위치 B로 뒤로 시프팅될 것이다. 그 후, PRS(42)는 결점이 있는 것으로 마킹된 전자 디바이스들(16)의 각각을 결정 및 위치시키도록 이용된다. 그 후, 싱귤레이션 프레임(12)은 다음 처리를 위해 결함 없는 디바이스들(16)을 창고(magazine)에 적재하도록 이동될 것이다. 그 후, 전자 디바이스들(16)은 픽-앤-플레이스 디바이스(pick-and-place device)(도시되지 않음) 또는 다른 적재 수단(other off-loading means)에 의해 이동(remove)될 수 있으며, 작은 상자(cassette) 또는 창고 내부에 저장될 수 있다.

전자 디바이스(12)는 단순 논리 디바이스 또는 단순 메모리 디바이스, 또는 노출된 입력 및 출력 신호 경로들을 가진 혼합된 신호 디바이스 또는 메모리 디바이스일 수 있다. 또 다른 시스템 및 방법이 한번에 하나보다 많은 디바이스를 테스트하는 것을 관련시킬 수 있다. 테스트 취급 장치(10)는 싱귤레이션 프레임(12)상의 전자 디바이스들(16)의 어레이를 싱귤레이팅하는 싱귤레이션 쏘(20)를 또한 포함할 수 있다. 본 발명은 XYZ-θ테이블(50)에 싱귤레이팅된 디바이스들(16)을 로딩하거나 XYZ-θ테이블(50)에 싱귤레이팅된 디바이스들을 수동으로 로딩하는 온-로더(on-loader)를 더 포함할 수 있다.

본 명세서에 개시된 본 발명은 변경들, 변형들 및/또는 특별히 기술된 것 외의 추가들을 할 여지가 있으며, 본 발명이 상기 설명의 정신 및 범위 내에 있는 모든 그러한 변경들, 변형들 및/또는 추가들을 포함하는 것을 이해될 것이다.

본 발명은 전자 부품들의 어레이를 처리하기 위한 방법 및 장치를 제공하는 것으로서, 실질적으로 동시적으로 전자 디바이스들의 어레이를 효율적으로 취급할 수 있는 방법 및 장치를 이용하여 전자 디바이스들을 취급하는 테스트를 제공할 수 있고, 소형 전자 디바이스들의 어레이의 취급을 향상시키며, 전자 디바이스들을 테스트, 인스크라이빙 및 수집하는 생산성을 증대시킬 수 있다.

Claims

패키징된 반도체 디바이스들의 싱귤레이팅되지 않은 어레이(unsingulated array)를 처리하는 방법에 있어서:

상기 패키징된 반도체 디바이스들의 싱귤레이팅되지 않은 어레이를 실장 디바이스에 실장하는 단계;

그 후, 패키지들을 물리적으로 분리하기 위해 상기 패키징된 반도체 디바이스들을 싱귤레이팅하는 단계; 및

그 후, 상기 패키징된 반도체 디바이스들이 상기 실장 디바이스 상에 실장되어 상기 실장 디바이스로부터 제거되지 않는 동안, 결함들에 대해 상기 싱귤레이팅된 패키징된 반도체 디바이스들을 테스트하는 단계를 포함하는, 싱귤레이팅되지 않은 어레이 처리 방법.
제 1 항에 있어서,

테스트 후 상기 패키징된 반도체 디바이스들이 상기 실장 디바이스 상에 여전히 실장되고 있는 동안, 상기 패키징된 반도체 디바이스들 중 결함 없는 디바이스들을 결함 있는 디바이스들과 구별하기 위하여 마킹들을 적용하는 단계를 더 포함하는, 싱귤레이팅되지 않은 어레이 처리 방법.
제 2 항에 있어서,

상기 싱귤레이팅, 테스트 및 마킹 단계들은 둘 이상의 스테이션들에서 실행되는, 싱귤레이팅되지 않은 어레이 처리 방법.
제 3 항에 있어서,

적어도 각각 테스트 및 마킹을 위한 테스트 및 마킹 위치들 사이에 상기 패키징된 반도체 디바이스들을 이동시키는 단계를 포함하는, 싱귤레이팅되지 않은 어레이 처리 방법.
제 1 항에 있어서,

테스트 전에 상기 패키징된 반도체 디바이스들의 정렬들을 검출하는 단계; 및

테스트 전에 원하는 대로 상기 패키징된 디바이스들의 어레이를 배향(orientate)하는 단계를 더 포함하는, 싱귤레이팅되지 않은 어레이 처리 방법.
제 2 항에 있어서,

상기 마킹들은 레이저 빔을 패키지들 중 선택된 패키지들로 지향(direct)시킴으로써 적용되는, 싱귤레이팅되지 않은 어레이 처리 방법.
제 6 항에 있어서,

상기 실장 디바이스는 한 면상에 접착제를 가진 레이저 투명 테이프 막을 포함하며, 상기 패키징된 반도체 디바이스들은 상기 투명 테이프 막의 상기 접착 면상에 실장되고, 상기 마킹은 상기 레이저 투명 테이프 막을 통해 상기 테이프 막의 접착 면을 향해 상기 레이저 빔을 통과시킴으로써 실시되고, 상기 패키징된 반도체 디바이스 면은 상기 테이프의 상기 접착 면과 접촉하는, 싱귤레이팅되지 않은 어레이 처리 방법.
패키징된 반도체 디바이스들의 싱귤레이팅되지 않은 어레이를 처리하는 장치에 있어서:

- 상기 패키징된 반도체 디바이스들의 싱귤레이팅되지 않은 어레이를 실장하는 실장 디바이스;

- 상기 패키징된 반도체 디바이스들의 어레이를 싱귤레이팅하는 싱귤레이팅 디바이스; 및

- 결함들에 대해 상기 싱귤레이팅된 패키징된 디바이스들 각각을 테스트하도록 동작하는 테스트 디바이스를 포함하며,

그에 의해, 싱귤레이팅 및 상기 싱귤레이팅된 패키징된 반도체 디바이스들의 테스트는 상기 패키징된 반도체 디바이스들이 상기 실장 디바이스 상에 실장되어 상기 실장 디바이스로부터 제거되지 않는 동안 수행되는, 싱귤레이팅되지 않은 어레이 처리 장치.
제 8 항에 있어서,

상기 패키징된 반도체 디바이스들은 상기 실장 디바이스 상에 실장되는 동안 결함 있는 패키징된 반도체 디바이스들 및 결함 없는 패키징된 반도체 디바이스들을 구별하기 위해 마킹들을 적용하는 인스크라이빙 디바이스(inscribing device)를 포함하는, 싱귤레이팅되지 않은 어레이 처리 장치.
제 9 항에 있어서,

상기 싱귤레이팅, 테스트 및 마킹은 상기 장치의 둘 이상의 스테이션들에서 실행되는, 싱귤레이팅되지 않은 어레이 처리 장치.
제 10 항에 있어서,

적어도 테스트 및 마킹 위치들 사이에서 처리하기 위해 상기 패키징된 반도체 디바이스들을 이동시키는 컨베이어를 포함하는, 싱귤레이팅되지 않은 어레이 처리 장치.
제 11 항에 있어서,

상기 컨베이어는 상기 패키징된 반도체 디바이스들을 선형 또는 회전축들에 대해 이동시키도록 적응되는, 싱귤레이팅되지 않은 어레이 처리 장치.
제 8 항에 있어서,

상기 실장 디바이스는, 지지 프레임 상에 걸치고(stretch) 상기 패키징된 반도체 디바이스들을 수용하기 위해 한 면상에 접착제를 갖는 재료 막을 포함하는, 싱귤레이팅되지 않은 어레이 처리 장치.
제 13 항에 있어서,

상기 지지 프레임의 위치를 유지하고, 상기 패키징된 반도체 디바이스들의 상기 싱귤레이팅, 테스트 및 마킹 동안 막화(film)하도록 동작하는 진공 척(vacuum chuck)을 더 포함하는, 싱귤레이팅되지 않은 어레이 처리 장치.
제 8 항에 있어서,

상기 패키징된 반도체 디바이스들의 정렬을 조정하고 및/또는 상기 패키징된 반도체 디바이스들 중 결함 있는 디바이스들의 위치들을 찾기 위한 배향 디바이스(orientatingg device)를 포함하는, 싱귤레이팅되지 않은 어레이 처리 장치.
제 15 항에 있어서,

상기 배향 디바이스는 이미지 인식 비전 시스템(image recognition vision system)인, 싱귤레이팅되지 않은 어레이 처리 장치.
제 9 항에 있어서,

상기 인스크라이빙 디바이스는, 상기 면을 가열함으로써 상기 패키징된 반도체 디바이스 면을 마킹하도록 동작하는 레이저 디바이스인, 싱귤레이팅되지 않은 어레이 처리 장치.
제 17 항에 있어서,

상기 실장 디바이스는, 상기 반도체 디바이스들이 실장 가능한 접착 면을 가진 투명 테이프 막을 포함하고, 상기 레이저 디바이스는 발생된 레이저 빔을 지향시키도록 동작하여, 그에 의해, 상기 접착 면 상에 실장된 상기 패키징된 반도체 디바이스들을 마킹하기 위하여 상기 막을 통해 상기 접착 면을 향하게 하는, 싱귤레이팅되지 않은 어레이 처리 장치.
제 18 항에 있어서,

상기 투명 테이프의 상기 접착 면 상에 실장된 패키징된 반도체 디바이스의 각 면을 마킹을 위한 상기 레이저 디바이스에 노출시키기 위해 상기 투명 테이프를 역으로 하는 역 디바이스(inverting device)를 포함하는, 싱귤레이팅되지 않은 어레이 처리 장치.
제 1 항에 있어서,

상기 패키징된 반도체 디바이스들은 테스트 동안 상기 실장 장치 상에 실질적으로 동일 평면 관계로 유지되는, 싱귤레이팅되지 않은 어레이 처리 방법.
제 1 항에 있어서,

상기 패키징된 반도체 디바이스들은 인접한 디바이스들이 동시에 테스트되지 않도록 선택된 서브세트들 내에서 테스트되는, 싱귤레이팅되지 않은 어레이 처리 방법.
제 12 항에 있어서,

상기 컨베이어는 XYZ 세타 테이블인, 싱귤레이팅되지 않은 어레이 처리 장치.
제 8 항에 있어서,

상기 패키징된 반도체 디바이스들은 테스트 동안 상기 실장 디바이스 상에 실질적으로 동일 평면 관계로 유지되는, 싱귤레이팅되지 않은 어레이 처리 장치.
제 8 항에 있어서,

상기 패키징된 반도체 디바이스들은 인접한 디바이스들이 동시에 테스트되지 않도록 선택된 서브세트들 내에서 테스트되는, 싱귤레이팅되지 않은 어레이 처리 장치.