KR100555236B1 - 반도체 및 lcd 제조용 정전척 구조 - Google Patents

반도체 및 lcd 제조용 정전척 구조 Download PDF

Info

Publication number
KR100555236B1
KR100555236B1 KR1020040052872A KR20040052872A KR100555236B1 KR 100555236 B1 KR100555236 B1 KR 100555236B1 KR 1020040052872 A KR1020040052872 A KR 1020040052872A KR 20040052872 A KR20040052872 A KR 20040052872A KR 100555236 B1 KR100555236 B1 KR 100555236B1
Authority
KR
South Korea
Prior art keywords
dielectric film
electrostatic chuck
film
semiconductor
power supply
Prior art date
Application number
KR1020040052872A
Other languages
English (en)
Other versions
KR20060004036A (ko
Inventor
전영재
Original Assignee
주식회사 템네스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 템네스트 filed Critical 주식회사 템네스트
Priority to KR1020040052872A priority Critical patent/KR100555236B1/ko
Publication of KR20060004036A publication Critical patent/KR20060004036A/ko
Application granted granted Critical
Publication of KR100555236B1 publication Critical patent/KR100555236B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133308Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133322Mechanical guidance or alignment of LCD panel support components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 및 LCD 제조용 정전척 구조에 관한 것으로서, 더욱 상세하게는 정전척의 유전막 손상을 방지할 수 있도록 한 새로운 구조의 반도체 및 LCD 제조용 정전척 구조에 관한 것이다.
이를 위해, 본 발명은 정전척의 정전기 발생을 위한 전원공급용 홀을 중심으로 그 주변에 위치된 유전막과 도전막 그리고 절연막 등을 함몰시켜서, 유전막의 상면에 함몰부가 형성되게 함으로써, 웨이퍼의 저면이 유전막에 직접 접촉되지 않게 되어, 종래에 웨이퍼 접촉에 의한 유전막의 온도상승을 감소시키는 동시에 유전막의 손상을 방지시킬 수 있도록 한 새로운 구조의 반도체 및 LCD 제조용 정전척 구조를 제공한다.
정전척, 유전막, 도전막, 절연막, 전원공급용 홀, 웨이퍼, 함몰부

Description

반도체 및 LCD 제조용 정전척 구조{Electro-Static Chuck for processing wafer}
도 1은 본 발명에 따른 반도체 및 LCD 제조용 정전척 구조의 제1실시예를 나타내는 단면도,
도 2는 본 발명에 따른 반도체 및 LCD 제조용 정전척 구조의 제2실시예를 나타내는 단면도,
도 3은 본 발명에 따른 반도체 및 LCD 제조용 정전척 구조의 제3실시예를 나타내는 단면도,
도 4는 본 발명에 따른 반도체 및 LCD 제조용 정전척 구조의 제4실시예를 나타내는 단면도,
도 5는 본 발명에 따른 반도체 및 LCD 제조용 정전척 구조에 대한 각실시예의 평면 형상을 보여주는 평면도,
도 6은 본 발명에 따른 반도체 및 LCD 제조용 정전척 구조에 대한 각실시예의 함몰부 내경면 형상을 보여주는 부분 확대 단면도,
도 7은 종래의 반도체 및 LCD 제조용 정전척의 구조를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 알루미늄 기판 12 : 절연막
14 : 도전막 16 : 유전막
18 : 전원공급용 홀 20 : 헬륨통로
22 : 전원선 24 : 절연막
26 : 웨이퍼 28 : 함몰부
100 : 정전척
본 발명은 반도체 및 LCD 제조용 정전척 구조에 관한 것으로서, 더욱 상세하게는 정전척의 유전막 손상을 방지할 수 있도록 한 새로운 구조의 반도체 및 LCD 제조용 정전척 구조에 관한 것이다.
통상적으로 반도체 및 LCD의 제조 공정 중에 증착 공정과 식각공정을 위한 장비에는 챔버내에서 웨이퍼를 정위치에 고정시키기 위한 정전척(Electro-Static Chuck)이 포함되어 있다.
상기 정전척에 웨이퍼를 정위치로 고정시키는 이유는 웨이퍼에 대한 증착 및 식각공정을 진행하기 위함으로서, 상기 증착공정은 반도체 공정중 CVD(Chemical Vaporized Deposit)공정으로 진공중의 챔버에 화학증착을 통하여 웨이퍼에 금속(Metal), 폴리(Poly), 옥사이드(Oxide) 등의 막을 형성시키는 공정을 말하고, 상기 식각공정은 웨이퍼에 도포된 금속, 폴리, 옥사이드 등의 막을 플라즈마와 가스 또는 에칭액 등을 이용하여 파내는(etching) 공정을 말한다.
첨부한 도 7은 종래의 반도체 및 LCD 제조용 정전척의 구조를 나타내는 단면도이다.
도 7에 도시된 종래의 정전척 구조를 살펴보면, 알루미늄 기판(10)을 베이스판으로 하여 그 위에 절연막(12)이 형성되고, 이 절연막(12)의 상면에는 고전압이 인가되는 부분으로서 도전막(14)이 형성되며, 이 도전막(14)의 상면에는 웨이퍼 등이 안착되는 부분으로서 유전막(16)이 형성된 구조로 되어 있다.
특히, 상기 절연막(12)과 도전막(14)과 유전막(16)은 서로 평행하게(수평) 배열을 이루고 있다.
또한, 상기 유전막(16)의 상면에는 헬륨가스의 분포를 위하여 헬륨공급원과 연결된 헬륨통로(20)가 소정의 패턴(pattern)을 이루며 오목한 홈 형태로 형성되어 있다.
여기서, 상기 정전척의 전원공급을 위한 구조를 살펴보면, 상기 알루미늄 기판(10)에 전원공급용 홀(18)이 형성되고, 이 홀(18)을 통하여 고압제공수단과 연결되는 전원선(22)이 내재되며, 이 전원선(22)은 상기 도전막(14)에 고압을 제공할 수 있게 연결된다.
따라서, 상기 고압제공수단으로부터 소정의 고전압이 전원선(22)을 경유하여 상기 정전척(100)의 도전막(14)에 제공된다.
한편, 상기 전원공급용 홀(18)의 내경면은 별도의 절연막(24)으로 덮혀지게 된다.
이러한 구성으로 이루어진 종래의 정천적에 웨이퍼를 고정(chucking)시키는 상태에 대하여 설명하면 다음과 같다.
먼저, 상기 정전척(100)의 유전막(16) 상면에 반도체 제조용 웨이퍼(26)의 저면이 밀착되게 안착시킨 상태에서 상기 고압제공수단으로부터 소정 수준의 고압이 전원선(22)을 경유하여 상기 도전막(14)에 제공된다.
이렇게 상기 도전막(14)에 고전압이 인가되면, 상기 유전막(16)과 도전막(14) 사이에서 정전기가 발생되고, 이 정전기에 의하여 유전막(16)에 안착된 웨이퍼가 견고하게 고정(chucking)된 상태가 되고, 이어서 웨이퍼(26)에 대한 증착 및 식각 공정이 진행된다.
상기 증착 및 식각 공정 등을 거치면서 웨이퍼(26)의 온도는 상승하게 되고, 이때 웨이퍼(26)의 저면은 유전막(16)의 상면과 접촉된 상태이므로, 유전막(16)의 온도 또한 상승하게 되는 바, 이때 상기 웨이퍼(26)의 품질을 그대로 유지시키기 위하여 웨이퍼(26)에 대한 냉각이 이루어져야 한다.
따라서, 상기 헬륨공급원으로부터 소정의 압력으로 헬륨가스가 공급되어 상기 헬륨통로(20)를 따라 흐르게 되고, 이 헬륨통로(20)를 흐르는 헬륨가스는 그 위쪽의 웨이퍼(26)에 직접 접촉되는 상태가 되므로, 고온 상태의 유전막(16)과 웨이퍼(26)에 대한 냉각작용이 이루어지게 된다.
그러나, 상기 유전막(16)의 헬륨통로(20)를 제외한 나머지 부분은 헬륨가스가 직접 접촉되는 부분이 아니므로, 냉각이 제대로 이루어지지 않게 되어 온도 상 승이 초래되고, 마찬가지로 웨이퍼(26)도 헬륨가스와 직접 접촉되는 부분을 제외하고는 온도의 상승이 초래된다.
특히, 상기 정전기 발생을 위한 전원공급용 홀(18)을 중심으로 그 주변의 유전막(16) 및 웨이퍼(26)의 온도 상승이 더욱 크게 발생되는 바, 그 이유는 전원공급용 홀(18) 부위에는 고전압 제공을 위한 전원선(22)이 위치되어 있고, 이 전원선(22)을 통하여 고전압이 도전막(14)에 먼저 제공되는 부분이기 때문이다.
이렇게 유전막의 온도가 상승하게 되면 그 저항치가 낮아져 고전압에 의한 아크 현상(불꽃 튐 현상)이 발생하게 되고, 이 아크 현상으로 인하여 유전막이 깨지는 등의 손상을 입게 되는 문제점이 있었다.
이와 같이, 상기 유전막의 빈번한 손상으로 정전척의 기능 상실이 초래되어, 결국 정전척 자체를 교체해야 하는 등의 경제적 손실 또한 큰 문제점이 있었다.
본 발명은 상기와 같은 점을 해결하기 위하여 안출한 것으로서, 정전척의 정전기 발생을 위한 전원공급용 홀을 중심으로 그 주변에 위치된 유전막과 도전막 그리고 절연막 등을 함몰시켜서, 웨이퍼의 저면이 유전막에 직접 접촉되지 않게 함으로써, 종래에 웨이퍼 접촉에 의한 유전막의 온도상승을 감소시키는 동시에 유전막의 손상을 방지할 수 있도록 한 새로운 구조의 반도체 및 LCD 제조용 정전척 구조를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일구현예로서의 본 발명은 절연막과 도전막 그리고 유전막이 차례로 적층 구성되고, 소정의 위치에는 전원공급용 홀이 형성된 반도체 및 LCD 제조용 정전척 구조에 있어서, 상기 전원공급용 홀을 중심으로 절연막과 도전막 그리고 유전막을 소정의 면적 및 깊이로 함몰시켜서, 상기 유전막의 상면에 함몰부가 형성되게 함으로써, 상기 유전막의 상면이 웨이퍼의 저면과 직접 접촉되지 않게 한 것을 특징으로 하는 반도체 및 LCD 제조용 정전척 구조를 제공한다.
다른 구현예로서의 본 발명은 절연막과 도전막 그리고 유전막이 차례로 적층 구성되고, 소정의 위치에는 전원공급용 홀이 형성된 반도체 및 LCD 제조용 정전척 구조에 있어서, 상기 전원공급용 홀을 중심으로 유전막만을 소정 면적 및 깊이로 함몰시켜, 유전막 상면에 함몰부가 형성되도록 한 것을 특징으로 하는 반도체 및 LCD 제조용 정전척 구조를 제공한다.
또 다른 구현예로서의 본 발명은 절연막과 도전막 그리고 유전막이 차례로 적층 구성되고, 소정의 위치에는 전원공급용 홀이 형성된 반도체 및 LCD 제조용 정전척 구조에 있어서, 상기 전원공급용 홀을 중심으로 유전막 및 그 아래의 도전막을 소정 면적 및 깊이로 함몰시켜, 유전막 상면에 함몰부가 형성되도록 한 것을 특징으로 하며, 이때 상기 함몰부의 면적 및 깊이 만큼, 그 아래쪽의 절연막 두께가 감소된다.
바람직하게는, 상기 함몰부의 평면 형상은 원형, 정사각형, 직사각형중 어느 하나의 형상으로 형성되는 것을 특징으로 한다.
더욱 바람직한 구현예로서, 상기 함몰부의 내경면 단면 형상은 직각 형상, 경사각 형상, 곡면 형상중 어느 하나의 형상으로 형성되는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
첨부한 도 1은 본 발명에 따른 반도체 및 LCD 제조용 정전척 구조의 제1실시예를 나타내는 단면도이다.
전술한 바와 같이, 정전척(100)은 알루미늄 기판(10)을 베이스판으로 하여 절연막(12)과, 도전막(14)과, 유전막(16)이 아래에서 위쪽으로 순차 적층된 구조로 되어 있고, 소정의 위치에는 절연막(12) 및 도전막(14) 그리고 유전막(16)을 관통하는 전원공급용 홀(18)이 형성되어 있으며, 이 홀(18)에는 고압 제공수단과 도전막(14)을 연결하는 전원선(22)이 내재되어 있다.
본 발명의 제1실시예는 상기 전원공급용 홀(18)을 중심으로 절연막(12)과 도전막(14) 그리고 유전막(16)을 한꺼번에 소정의 면적 및 깊이로 함몰시켜서, 상기 유전막(16)의 상면에 함몰부(28)가 형성되게 한 구조를 제공하고자 한 것이다.
이렇게 상기 유전막(16)의 상면에 전원공급용 홀(18)을 중심으로 소정 면적 및 깊이를 갖는 함몰부(28)가 형성됨에 따라, 상기 유전막(16)의 상면(함몰부)과 웨이퍼(26)의 저면이 직접 접촉되지 않게 된다.
이와 같이, 웨이퍼(26)의 저면이 유전막(16)의 상면(함몰부)에 직접 접촉되지 않게 되어, 종래에 웨이퍼 접촉에 의한 유전막의 온도상승을 감소시킬 수 있고, 동시에 종래에 유전막의 손상이 발생되는 것을 방지할 수 있다.
한편, 상기 함몰부(28)의 평면 형상은 제한되지 않지만, 가능한 가공 범위로서, 첨부한 도 5에서 보는 바와 같이 원형, 정사각형, 직사각형중 어느 하나의 형상으로 형성하는 것이 바람직하다.
도 5에서 미설명부호 20은 헬륨통로이다.
또한, 상기 함몰부(28)의 내경면 단면 형상은 제한되지 않지만, 가능한 가공범위로서, 첨부한 도 6에서 보는 바와 같이 직각 형상, 경사각 형상, 곡면 형상중 어느 하나의 형상으로 형성하는 것이 바람직하다.
여기서, 본 발명의 제2실시예를 설명하면 다음과 같다.
첨부한 도 2는 본 발명에 따른 반도체 및 LCD 제조용 정전척 구조의 제2실시예를 나타내는 단면도이다.
본 발명의 제2실시예는 제1실시예와 같이 함몰부(28)를 형성하는 점은 동일하지만, 함몰부(28) 형성을 위한 구조에서 다르다.
즉, 상기 전원공급용 홀(18)을 중심으로 가장 위층을 위치된 유전막(16)만을 소정 면적 및 깊이로 함몰시켜, 유전막(16) 상면에 함몰부(28)가 형성되도록 한 것이다.
이에, 상기 웨이퍼(26)의 저면이 유전막(16)의 상면(함몰부)에 직접 접촉되지 않게 된다.
제1실시예와 같이, 상기 함몰부(28)의 평면 형상은 제한되지 않지만, 가능한 가공 범위로서 원형, 정사각형, 직사각형중 어느 하나의 형상으로 형성하는 것이 바람직하고, 상기 함몰부(8)의 내경면 단면 형상도 제한되지 않지만, 가능한 가공범위로서 직각 형상, 경사각 형상, 곡면 형상중 어느 하나의 형상으로 형성하는 것이 바람직하다.
여기서, 본 발명의 제3실시예를 설명하면 다음과 같다.
첨부한 도 3은 본 발명에 따른 반도체 및 LCD 제조용 정전척 구조의 제3실시예를 나타내는 단면도이다.
제3실시예는 상술한 제1 및 제2실시예와 같이 유전막(16) 상면에 함몰부(28)를 형성한 점에서 동일하고, 단지 함볼부(28)를 형성하는 구조에서 다소 차이가 있다.
즉, 상기 전원공급용 홀(18)을 중심으로 상기 절연막(12)을 제외한 유전막(16)및 그 아래의 도전막(14)을 소정 면적 및 깊이로 함몰시켜, 유전막(16) 상면에 함몰부(28)가 형성되도록 한 것이다.
이에, 상기 제1 및 제2실시예와 같이, 웨이퍼(26)의 저면이 유전막(16)의 상면(함몰부)에 직접 접촉되지 않게 된다.
이때, 상기 함몰부(28)의 면적 및 깊이 만큼, 그 아래쪽의 절연막(12) 두께가 감소되지만, 미리 절연막(12)을 유전막(16)과 도전막(14)보다 더 두껍게 적층 구성하였기 때문에, 함몰부(28) 아래쪽의 절연막(12) 두께가 감소하여도 절연성능은 그대로 유지될 수 있다.
보다 상세하게는, 도 3에서 "T"로 지시된 바와 같이 절연막(12)의 두께를 유전막(16)과 도전막(14)의 두께보다 더 두껍게 구성하여, 도 3에 "t'로 지시된 바와 같이 절연막(12)의 두께가 줄어들더라도, 절연성능을 그대로 유지시킬 수 있다.
한편, 제3실시예에서도 상기 함몰부(28)의 평면 형상은 제한되지 않지만, 가능한 가공 범위로서 원형, 정사각형, 직사각형중 어느 하나의 형상으로 형성하는 것이 바람직하고, 상기 함몰부(28)의 내경면 단면 형상도 제한되지 않지만, 가능한 가공범위로서 직각 형상, 경사각 형상, 곡면 형상중 어느 하나의 형상으로 형성하는 것이 바람직하다.
여기서, 본 발명의 제4실시예에 대하여 설명하면 다음과 같다.
첨부한 도 4는 본 발명에 따른 반도체 및 LCD 제조용 정전척 구조의 제4실시예를 나타내는 단면도이다.
제4실시예는 제1실시예와 같이, 상기 전원공급용 홀(18)을 중심으로 절연막(12)과 도전막(14) 그리고 유전막(16)을 한꺼번에 소정의 면적 및 깊이로 함몰시켜서, 상기 유전막(16)의 상면에 함몰부(28)가 형성되게 한 것이다.
단지, 상기 유전막(16)의 두께를 증가시킨 점에서 차이가 있다.
여기서, 상기 유전막의 두께를 증가시킨 이유는 유전막의 저항치를 증대시켜 아크 발생율을 격감시키기 위함이다.
이에, 본 발명의 제4실시예도 상기 제1,2,3실시예와 같이, 웨이퍼(26)의 저면이 유전막(16)의 상면(함몰부)에 직접 접촉되지 않게 된다.
이와 같이, 여러가지 구조의 실시예에 의거 상기 유전막(16)의 상면에 함몰부(28)를 형성하여, 웨이퍼(26)의 저면이 유전막(16)에 직접 접촉되지 않게 함으로써, 종래에 웨이퍼 접촉에 의한 유전막의 온도상승을 감소시키는 동시에 유전막의 손상을 방지할 수 있게 된다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 및 LCD 제조용 정전척 구조에 의하면, 정전척의 전원공급용 홀을 중심으로 그 주변에 위치된 유전막과 도전막 그리고 절연막 등을 함몰시켜서, 유전막의 상면에 함몰부가 형성되게 함으로써, 웨이퍼의 저면이 유전막에 직접 접촉되지 않게 되고, 그에따라 종래에 웨이퍼 접촉에 의한 유전막의 온도상승을 감소시킬 수 있고, 동시에 아킹에 의한 유전막의 손상을 용이하게 방지할 수 있다.

Claims (6)

  1. 절연막과 도전막 그리고 유전막 차례로 적층 구성되고, 소정의 위치에는 전원공급용 홀이 형성된 반도체 및 LCD 제조용 정전척 구조에 있어서,
    상기 전원공급용 홀을 중심으로 절연막과 도전막 그리고 유전막을 소정의 면적 및 깊이로 함몰시켜서, 상기 유전막의 상면에 함몰부가 형성되게 함으로써, 상기 유전막의 상면이 웨이퍼의 저면과 직접 접촉되지 않게 한 것을 특징으로 하는 반도체 및 LCD 제조용 정전척 구조.
  2. 절연막과 도전막 그리고 유전막 차례로 적층 구성되고, 소정의 위치에는 전원공급용 홀이 형성된 반도체 및 LCD 제조용 정전척 구조에 있어서,
    상기 전원공급용 홀을 중심으로 유전막만을 소정 면적 및 깊이로 함몰시켜, 유전막 상면에 함몰부가 형성되도록 한 것을 특징으로 하는 반도체 및 LCD 제조용 정전척 구조.
  3. 절연막과 도전막 그리고 유전막 차례로 적층 구성되고, 소정의 위치에는 전원공급용 홀이 형성된 반도체 및 LCD 제조용 정전척 구조에 있어서,
    상기 전원공급용 홀을 중심으로 유전막 및 그 아래의 도전막을 소정 면적 및 깊이로 함몰시켜, 유전막 상면에 함몰부가 형성되도록 한 것을 특징으로 하는 반도체 및 LCD 제조용 정전척 구조.
  4. 청구항 1 내지 3중 어느 하나의 항에 있어서, 상기 함몰부의 평면 형상은 원형, 정사각형, 직사각형중 어느 하나의 형상으로 형성되는 것을 특징으로 하는 반도체 및 LCD 제조용 정전척 구조.
  5. 청구항 1 내지 3중 어느 하나의 항에 있어서, 상기 함몰부의 내경면 단면 형상은 직각 형상, 경사각 형상, 곡면 형상중 어느 하나의 형상으로 형성되는 것을 특징으로 하는 반도체 및 LCD 제조용 정전척 구조.
  6. 청구항 3에 있어서, 상기 함몰부의 면적 및 깊이 만큼, 그 아래쪽의 절연막 두께가 감소된 것을 특징으로 하는 반도체 및 LCD 제조용 정전척 구조.
KR1020040052872A 2004-07-08 2004-07-08 반도체 및 lcd 제조용 정전척 구조 KR100555236B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040052872A KR100555236B1 (ko) 2004-07-08 2004-07-08 반도체 및 lcd 제조용 정전척 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040052872A KR100555236B1 (ko) 2004-07-08 2004-07-08 반도체 및 lcd 제조용 정전척 구조

Publications (2)

Publication Number Publication Date
KR20060004036A KR20060004036A (ko) 2006-01-12
KR100555236B1 true KR100555236B1 (ko) 2006-03-03

Family

ID=37116381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040052872A KR100555236B1 (ko) 2004-07-08 2004-07-08 반도체 및 lcd 제조용 정전척 구조

Country Status (1)

Country Link
KR (1) KR100555236B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978245B1 (ko) * 2008-06-27 2010-08-26 김혜란 4중막 구조를 가지는 정전척

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960005929A (ko) * 1994-07-18 1996-02-23 제임스 조셉 드롱 자기 플럭스 처리용 정전 척
KR970053315A (ko) * 1995-12-27 1997-07-31 김광호 정전척의 구조및 디척킹 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960005929A (ko) * 1994-07-18 1996-02-23 제임스 조셉 드롱 자기 플럭스 처리용 정전 척
KR970053315A (ko) * 1995-12-27 1997-07-31 김광호 정전척의 구조및 디척킹 방법

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
10-1996-5929
10-1997-53315
10-1997-703614

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978245B1 (ko) * 2008-06-27 2010-08-26 김혜란 4중막 구조를 가지는 정전척

Also Published As

Publication number Publication date
KR20060004036A (ko) 2006-01-12

Similar Documents

Publication Publication Date Title
US11387081B2 (en) Wafer chuck and processing arrangement
KR100505035B1 (ko) 기판을 지지하기 위한 정전척
US8454027B2 (en) Adjustable thermal contact between an electrostatic chuck and a hot edge ring by clocking a coupling ring
US7678225B2 (en) Focus ring for semiconductor treatment and plasma treatment device
US20070187363A1 (en) Substrate processing apparatus and substrate processing method
US20070089670A1 (en) Substrate-supporting device
US20040173159A1 (en) Semiconductor process chamber electrode
KR20020066198A (ko) 기판지지대 및 그 제조방법과 처리장치
JP6858035B2 (ja) 基板固定具及び基板固定装置
KR20160119157A (ko) 기계식 척과 플라즈마 가공 장치
KR100555236B1 (ko) 반도체 및 lcd 제조용 정전척 구조
US6165276A (en) Apparatus for preventing plasma etching of a wafer clamp in semiconductor fabrication processes
KR102650167B1 (ko) 정전 척 및 그를 포함하는 플라즈마 처리 장치
KR20050091854A (ko) 반도체 웨이퍼 제조 장치의 포커스 링
KR100978245B1 (ko) 4중막 구조를 가지는 정전척
KR100787384B1 (ko) 정전척
KR100655073B1 (ko) 정전 척
KR102298836B1 (ko) 플라즈마 화학기상 증착장비용 상부전극
US20240158916A1 (en) Tray and substrate fixing device
KR20230072079A (ko) 정전척 및 이를 이용한 평판 기판 척킹 방법
TWI406601B (zh) 電漿製程反應室之電極設計
JP3295398B2 (ja) 半導体工程においてプラズマのウエハークランプに対するエッチングを予防する装置
KR20230045894A (ko) 복수의 전극을 포함하는 기판 처리 장치
KR20230090718A (ko) 상부 플레이트를 포함하는 정전척 및 그를 포함하는 기판 처리 장치
KR20030094492A (ko) 기판을 지지하기 위한 척 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140214

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160204

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170210

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190213

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200206

Year of fee payment: 15