KR100552963B1 - 휘도 불균일이 개선된 평판표시장치 - Google Patents

휘도 불균일이 개선된 평판표시장치 Download PDF

Info

Publication number
KR100552963B1
KR100552963B1 KR1020030059994A KR20030059994A KR100552963B1 KR 100552963 B1 KR100552963 B1 KR 100552963B1 KR 1020030059994 A KR1020030059994 A KR 1020030059994A KR 20030059994 A KR20030059994 A KR 20030059994A KR 100552963 B1 KR100552963 B1 KR 100552963B1
Authority
KR
South Korea
Prior art keywords
cathode
pixel
voltage
line
contact
Prior art date
Application number
KR1020030059994A
Other languages
English (en)
Other versions
KR20050022993A (ko
Inventor
서미숙
김병희
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030059994A priority Critical patent/KR100552963B1/ko
Priority to JP2004155255A priority patent/JP4142611B2/ja
Priority to US10/926,728 priority patent/US7893625B2/en
Priority to CNB2004100900092A priority patent/CN100463583C/zh
Publication of KR20050022993A publication Critical patent/KR20050022993A/ko
Application granted granted Critical
Publication of KR100552963B1 publication Critical patent/KR100552963B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 캐소드라인과 전원라인이 전압강하가 서로 보상되는 위치에 배열되는 평판표시장치에 관한 것이다.
본 발명의 평판표시장치는 화소가 배열되는 화소영역을 구비하는 절연기판과; 상기 화소에 전원전압을 공급하기 위한 전원라인과; 상기 화소에 캐소드전압을 공급하기 위한, 캐소드콘택을 구비하는 캐소드전극을 포함하며, 상기 전원라인의 입력측과 캐소드전극의 캐소드콘택이 화소영역을 두고 서로 대향하도록 상기 기판상에 배열된다.
상기 캐소드전극은 외부로부터 캐소드전압을 인가하기 위한 캐소드버스라인을 더 구비하며, 상기 캐소드버스라인과 상기 캐소드콘택을 통해 접촉되어 외부로부터 캐소드전압을 상기 화소로 제공한다.

Description

휘도 불균일이 개선된 평판표시장치{FPD with improved non-nuiform brightness}
도 1은 본 발명의 일실시예에 따른 유기전계 발광표시장치의 전원배치방법을 설명하기 위한 도면,
도 2는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 전원배치방법을 설명하기 위한 도면,
도 3은 도 1 및 도 2의 유기전계 발광표시장치에 있어서, 화소영역의 화소배열을 나타낸 도면,
*도면의 주요 부분에 대한 부호의 설명*
100, 200 : 유기전계 발광표시장치 110, 210 : 절연기판
120, 220 : 화소영역 121 - 12n, 221 - 22n, P : 화소
130, 230 : 캐소드전극 150, 250 : 스캔 드라이버
160, 260 : 데이터 드라이버 170, 270 : FPC
180, 280 : 캐소드콘택 185, 285 : 캐소드버스라인
본 발명은 유기전계 발광표시장치에 관한 것으로서, 보다 구체적으로는 캐소 드전극과 전원라인의 전압강하가 서로 보상되는 위치에 전원라인을 배치하는 방법에 관한 것이다.
일반적으로, 유기전계 발광표시장치는 자발광형 표시장치로서, 유기발광층으로부터 광이 발광되는 방향에 따라 배면발광구조와 전면발광구조로 나눌 수 있다. 전면발광형 유기전계 발광표시장치는 화소가 배열된 기판과 반대방향으로 광이 방출되는 것으로서, 화소가 배열된 기판방향으로 광이 방출되는 배면발광구조에 비하여 개구율을 증가시킬 수 있는 이점이 있다.
한편, 전면발광구조에서는 봉지용 기판쪽으로 광을 방출시켜야 하므로, 캐소드전극으로 투명전극을 사용하여야 한다. 일반적으로, 투명전극으로 ITO 또는 IZO 와 같은 투명도전막이 사용되지만, 투명도전막은 임함수가 높아 캐소드전극으로 사용하기 어렵다.
이를 위하여 캐소드전극으로 일함수가 낮은 금속을 유기발광층상에 얇게 증착하여 반투과 금속막을 형성하고, 상기 반투과 금속막상에 투명도전막을 두껍게 증착하여 적층구조를 갖는 투명전극을 형성하였다.
그러나, 적층구조의 캐소드전극은 유기박막층을 형성한 다음 투명도전막인 ITO 또는 IZO막을 증착하기 때문에, 열이나 플라즈마에 의한 EL층의 열화를 최소화하기 위하여 저온증착공정을 수행한다. 저온에서 ITO막이나 IZO막을 증착하면, 막질이 나쁘고, 비저항이 높아진다.
캐소드전극은 공통전극으로서 화소부에 배열된 모두 화소에 동일전압이 인가되어야 하지만, 캐소드전극의 높은 비저항에 의해 전압강하(IR drop)이 발생하여 위치에 따라 화소별로 서로 다른 레벨의 전압이 인가된다. 따라서, 캐소드전극에 외부단자로부터 캐소드전압이 인가되는 경우, 외부단자에 인접한 부분에 배열된 화소와 외부단자와 떨어져 있는 부분에 배열된 화소간에 전압차가 발생한다. 그 결과, 위치에 따른 화소별 전압차에 의해 휘도 또는 화질의 불균일을 초래하였다.
특히, 중대형의 전면발광형 유기전계 발광표시장치에서의 전압강하문제는 더욱 더 크게 부각되어진다. 이를 해결하기 위하여 전면발광구조에서 캐소드버스라인을 사용하는 기술이 국내특허 제2002-0057336호에 개시되었다. 캐소드버스라인은 외부단자에 연결되고 캐소드전극과 콘택되므로, 캐소드전극이 캐소드버스라인을 통해 외부단자에 연결된다.
이때, 외부단자에 연결되는 캐소드버스라인과 전면증착된 캐소드전극이 접촉되는 부분 즉, 캐소드콘택의 면적이 좁으면 좁을수록 전류밀도가 낮아지고, 이에 의해 발열이 증가하는 문제점이 있었다.
한편, 공통전원전압(VDD)을 화소에 인가하는 전원라인의 경우에도, 전압강하에 의해 위치에 따라 화소별로 전압차가 발생하는 문제점이 있었다. 종래에, 구동전원선과 교차하는 방향으로 연장되는 바이패스선을 구동전원선과 연결시켜 줌으로써, 저항증가를 방지하여 구동전원라인의 전압강하를 방지하는 기술이 국내특허 공개공보 제2001-0014501호에 개시되었다. 그러나, 상기 방법은 별도로 바이패스선을 형성하여야 하는 문제점이 있었다.
따라서, 본 발명은 상기한 바와같은 종래기술의 문제점을 해결하기 위한 것 으로서, 본 발명은 전압강하를 보상하기 위한 유기전계 발광표시장치의 전원라인과 캐소드콘택의 배치구조를 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 전원라인과 캐소드전극의 전압강하가 서로 상쇄되도록 유기전계 발광표시장치의 전원라인과 캐소드콘택의 배치구조를 제공하는 데 있다.
본 발명의 다른 목적은 전원라인과 캐소드전극을 화소어레이를 중심으로 대향되도록 배치하여 캐소드전극의 전압강하와 전원라인의 전압강하를 서로 보상하는 데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 화소가 배열되는 화소영역을 구비하는 기판과; 상기 화소에 전원전압을 공급하기 위한 전원라인과; 상기 화소에 캐소드전압을 공급하기 위한, 캐소드콘택을 구비하는 캐소드전극을 포함하며, 상기 전원라인의 입력측과 캐소드전극의 캐소드콘택이 화소영역을 두고 서로 대향하도록 상기 기판상에 배열되는 유기전계 발광표시장치를 제공하는 것을 특징으로 한다.
또한, 본 발명은 화소가 배열되는 화소영역을 구비하는 기판과; 상기 화소에 전원전압을 공급하기 위한 전원라인과; 상기 화소에 캐소드전압을 공급하기 위한, 캐소드콘택을 구비하는 캐소드전극을 포함하며, 상기 전원라인의 입력측과 캐소드전극의 캐소드콘택은 전원라인의 전압강하와 캐소드전극의 전압강하의 합이 일정하도록 화소영역의 외곽부 기판상에 배열되는 유기전계 발광표시장치를 제공하는 것을 특징으로 한다.
또한, 본 발명은 적어도 애노드전극과 캐소드전극을 구비하는 화소가 배열되는 화소영역을 구비하는 기판과; 상기 화소에 전원전압을 공급하기 위한 전원라인을 포함하며, 상기 전원라인에 연결되는 모든 화소의 상기 애노드전극과 캐소드전극간의 전압차가 일정하게 되도록, 상기 전원라인의 입력측과 캐소드전극의 캐소드콘택이 화소영역의 외곽부에 배열되는 유기전계 발광표시장치를 제공하는 것을 특징으로 한다.
또한, 본 발명은 화소가 배열되는 화소영역을 구비하는 기판과; 상기 화소에 전원전압을 공급하기 위한 다수의 입력측을 구비하는 전원라인과; 상기 화소에 캐소드전압을 공급하기 위한, 캐소드콘택을 구비하는 캐소드전극을 포함하며, 캐소드전극의 캐소드콘택은 화소영역의 외곽부중 전원전압의 다수의 입력측이 배열되지 않은 기판상에 배열되는 유기전계 발광표시장치를 제공하는 것을 특징으로 한다.
실시예에서, 상기 캐소드전극은 외부로부터 캐소드전압을 인가하기 위한 캐소드버스라인을 더 구비하며, 상기 캐소드버스라인과 상기 캐소드콘택을 통해 접촉되어 외부로부터 캐소드전압을 상기 화소로 제공하는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 유기전계 발광표시장치의 전원라인배치방법을 설명하기 위한 평면구조를 도시한 것이다.
도 1을 참조하면, 본 발명의 유기전계 발광표시장치(100)는 다수의 화소가 배열된 화소영역(120)을 구비한 절연기판(110)을 구비한다. 상기 화소영역(120)의 외곽부의 절연기판(100)상에는 상기 화소영역(120)의 화소로 스캔신호를 순차적으로 제공하기 위한 스캔 드라이버(150)와, 상기 화소영역(120)의 화소로 데이터신호를 제공하기 위한 데이타 드라이버(160)가 배열된다.
본 발명의 실시예에서는, 예를 들어 상기 스캔드라이버(150)는 화소영역(120)의 좌측 절연기판(110)상에 배열되고, 데이터 드라이버(160)는 화소영역의 하측 절연기판(110)상에 배열되었으나, 반드시 이에 국한되는 것이 아니라 상기 스캔드라이버(150)와 데이터 드라이버(160)의 위치가 서로 바뀔 수도 있을 뿐만 아니라 절연기판(110)의 화소영역(120)의 외곽부에 적절하게 배열할 수 있다.
화소영역(120)은 다수의 화소(121-12n)가 열과 행의 매트릭스 형태로 배열된다. 화소영역(120)에 배열된 화소의 등가회로도가 도시된 도 3를 참조하면, 상기 스캔 드라이버(150)로부터 스캔신호(S1-Sn)가 순차적으로 인가되는 다수의 게이트라인(151)과, 상기 데이터 드라이버(160)로부터 데이터신호(VDATA1 - VDATAn)가 인가되는 다수의 데이터라인(161)이 교차하도록 배열된다. 상기 데이터라인(161)과 게이트라인(151)에 연결되어 화소(P) (도 1의 121-12n 에 대응함)에 전원전압(VDD)을 제공하기 위한 다수의 전원라인(VDD1-VDDn, 141)이 상기 게이트라인(151)과 교차하고 데이터 라인(161)과 병렬로 배열된다.
R, G, B 화소(121)가 배열된 화소영역(120)의 상부에는 캐소드전극(130)이 전면전극형태로 형성된다. R, G, B 단위화소는 도면상에는 도시되지 않았으나, 박막 트랜지스터에 연결된 화소전극, 유기발광층 및 캐소드전극(130)이 적층된 통상 적인 구조를 갖는다. 화소영역(120)에 배열된 모든 단위화소(121)에는 전면전극의 캐소드전극(130)을 통하여 캐소드전압이 인가되어진다.
캐소드전극(130)은 외부로부터 캐소드전압이 인가되는 외부단자(181)와 연결되는 금속막, 예를 들어 캐소드버스라인(185)과 접촉되는 캐소드콘택(180)을 구비한다. 상기 캐소드버스라인(185)은 도면상에는 도시되지 않았으나, 상기 화소영역(120)에 라인형태 또는 그리드형태등 다양한 형태로 배열되어, 상기 캐소드콘택(180)을 통해 캐소드전극(130)과 연결된다. 그러므로, 캐소드버스라인(185)은 외부단자(181)로부터 인가되는 캐소드전압을 각 화소(121-12n)로 제공하도록 구성된다.
또한, 각 화소(121)에 전원전압(VDD)을 제공하기 위한 전원라인(140)이 배열된다. 전원라인(140)은 화소영역(120)에 배열되어 화소(121-12n)에 전원전압(VDD)을 공급하기 위한 다수의 브랜치라인(141)과, 상기 브랜치라인(141)에 공통연결되어 외부로부터 제공되는 전원전압(VDD)을 상기 브랜치라인(141)으로 입력시켜주기 위한 입력라인(142)을 구비한다. 상기 전원라인(140)중 다수의 브랜치라인(141)은 화소영역(120)에 대응하여 배열되고, 입력라인(142)은 화소영역(120)의 좌측 외곽부 즉, 화소영역(120)과 스캔드라이버(150)사이의 절연기판(110)상에 배열된다.
도면중, 170은 FPC(flexible printed circuit)으로서, 스캔드라이버(150)와 데이터 드라이버(160)를 예를 들어 외부의 콘트롤러(도면상에는 도시되지 않음)와 연결하여 콘트롤러로부터 신호를 제공하고, 전원라인(140) 및 캐소드전극(130)과 콘트롤러를 연결하여 콘트롤러로부터 상기 전원라인(140)과 캐소드전극(130)으로 소정의 전압을 제공하기 위한 것이다.
본 발명의 실시예에서는, 상기 캐소드전극(130)과 캐소드버스라인(185)을 연결시켜 주기 위한 캐소드콘택(180)을 화소영역(120)을 중심으로 상기 전원라인(140)의 입력라인(142)과 서로 대향하도록 배열하여 캐소드전극(130)의 전압강하와 전원라인(140)의 전압강하를 서로 보상하여 준다.
즉, 캐소드콘택(180)은 화소영역(120)의 외곽부중 상기 전원라인(140)의 입력라인(142)이 배열되지 않은 절연기판(110)상에 배열된다. 바람직하게는, 캐소드콘택(180)은 화소영역(120)의 각 화소에 전원전압을 입력하기 위한 전원라인(140)의 입력측, 즉 전원라인(140)의 브랜치라인(141)으로 전원전압을 제공하기 위한 입력라인(142)과 대향하는 위치에 배열시킨다.
따라서, 전원라인(140)으로부터 화소에 전원전압을 제공하기 위한 전원라인의 입력측과 대향하는 절연기판(110)상에 캐소드콘택(180)을 위치시킴으로써, 캐소드콘택(180)을 공통라인(142)처럼 길게 연장시켜 형성하는 것이 가능하다. 그러므로, 캐소드콘택(180)의 면적증가는 캐소드버스라인(185)과 캐소드전극(130)간의 접촉면적을 증가시켜 콘택저항이 감소되고, 전류밀도가 낮아지며 발열량도 감소시키게 된다.
본 발명의 실시예에서, 캐소드콘택(180)과 전원라인(140)의 입력측이 서로 대향되도록 배치함으로써, 전원라인(140)의 전압강하 그리고 캐소드전극 즉, 캐소드라인의 전압강하가 서로 보상되도록 한다.
즉, 전원라인(140)에서의 전압강하를 살펴보면, 동일 라인에 연결된 화소중, 전원라인(140)의 입력라인(142), 즉 화소영역(120)의 화소로 전원전압이 입력되는 부분에 인접한 화소(121)와 전원라인(140)의 입력라인(142)과 떨어져 배치된 화소(12n)간에는 동일한 전원전압(VDD)이 인가되어야 하지만, 전원라인의 저항성분에 의한 전압강하에 의해 화소(121)의 전원전압(VDD1)과 화소(12n)의 전원전압(VDDn)간에는 서로 다른 레벨의 전원전압이 인가된다. 즉, 화소(121)의 전원전압(VDD1)보다 화소(12n)의 전원전압(VDDn)이 더 작은 레벨을 갖게 된다.
한편, 캐소드전극(130)의 전압강하를 살펴보면, 동일 라인에 연결된 화소중, 캐소드콘택(180)에 떨어져 배열된 화소(121)와 캐소드콘택(180)에 인접하여 배열된 화소(12n)에는 동일한 캐소드전압이 인가되어야 하지만, 캐소드전극(130)의 저항성분에 의한 전압강하에 의해 서로 다른 레벨의 캐소드전압이 인가된다. 즉, 캐소드콘택(180)에 인접한 화소(12n)에 인가되는 캐소드전압보다 캐소드콘택(180)에 떨어져 배열된 화소(121)에 인가되는 캐소드전압의 레벨이 더 작다.
캐소드콘택(180)과 전원라인(140)의 입력측이 모두 화소영역(120)의 일측, 예를 들어 좌측에 배열되었다고 가정하면, 화소(12n)에는 전원전압(VDD)이 전원라인의 전압강하에 의해 화소(121)보다 상대적으로 낮은 전압이 인가되고, 캐소드전압도 캐소드전극의 전압강하에 의해 화소(121)보다 상대적으로 낮은 전압이 인가된다.
그러므로, 화소(12n)는 화소(121)에 비하여 전원라인의 전압강하와 캐소드라인의 전압강하가 중첩되어 전압강하의 영향이 더욱 더 증가하게 된다. 따라서, 화소(121)의 애노드전극과 캐소드전극간의 전압차와 화소(12n)의 애노드전극과 캐소 드전극간의 전압차가 큰 차이를 갖게 되므로, 휘도 불균일 문제가 더욱 더 심각하게 된다.
하지만, 본 발명에서와 같이, 캐소드콘택(180)과 전원라인(140)의 입력측이 서도 대향하게 배치되는 경우에는, 전원라인(140)에 의한 전압강하는 화소(121)보다 회소(12n)에서 영향이 크게 미치고, 캐소드전극(130)에 의한 전압강하는 화소(12n)보다 화소(121)에서의 영향이 크게 된다. 따라서, 화소영역(120)에 배열되는 모든 화소의 애노드전극과 캐소드전극간의 전압차를 위치별로 균일하게 유지시켜 줌으로써, 전압강하에 의한 영향을 서로 상쇄시켜 휘도 불균일을 감소시킬 수 있다.
도 2는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 전원라인배치방법을 설명하기 위한 평면구조를 도시한 것이다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 유기전계 발광표시장치에서는, 캐소드콘택과 전원라인의 입력측이 제1실시예와 서로 바뀌어 배열되는 것만이 다르고, 그에 따른 효과는 제1실시예에서와 동일하다.
본 발명의 제1 및 제2실시예에서는 전원라인의 하나의 입력측에 대하여 예시하였으나, 전원라인의 입력측이 다수개인 경우에도 전원라인이 입력측이 존재하지 않는 화소영역의 일측 기판상에 캐소드콘택을 배치하면 상기한 바와같은 전압강하 상쇄효과를 얻을 수 있다.
상기한 바와같은 본 발명에 따르면, 전원라인의 입력측과 캐소드콘택을 서로 대향시켜 배치시켜 줌으로써 전원라인과 캐소드전극의 저항성분에 의한 전압강하를 서로 상쇄시켜 줌으로써, 휘도균일도를 향상시킬 수 있다. 또한, 캐소드전극과 캐소드버스라인과의 접촉면적을 증가시켜 콘택저항 및 발열량을 감소시킬 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 화소가 배열되는 화소영역을 구비하는 기판과;
    상기 화소에 전원전압을 공급하기 위한 전원라인과;
    상기 화소에 캐소드전압을 공급하기 위한, 캐소드콘택을 구비하는 캐소드전극을 포함하며,
    상기 전원라인의 입력측과 캐소드전극의 캐소드콘택이 화소영역을 두고 서로 대향하도록 상기 기판상에 배열되는 것을 특징으로 하는 유기전계 발광표시장치.
  2. 제1항에 있어서, 상기 캐소드전극은 외부로부터 캐소드전압을 인가하기 위한 캐소드버스라인을 더 구비하며, 상기 캐소드버스라인과 상기 캐소드콘택을 통해 접촉되어 외부로부터 캐소드전압을 상기 화소로 제공하는 것을 특징으로 하는 유기전계 발광표시장치.
  3. 화소가 배열되는 화소영역을 구비하는 기판과;
    상기 화소에 전원전압을 공급하기 위한 전원라인과;
    상기 화소에 캐소드전압을 공급하기 위한, 캐소드콘택을 구비하는 캐소드전극을 포함하며,
    상기 전원라인의 입력측과 캐소드전극의 캐소드콘택은 전원라인의 전압강하와 캐소드전극의 전압강하의 합이 일정하도록 화소영역의 외곽부 기판상에 배열되는 것을 특징으로 하는 유기전계 발광표시장치.
  4. 제3항에 있어서, 상기 캐소드전극은 외부로부터 캐소드전압을 인가하기 위한 캐소드버스라인을 더 구비하며, 상기 캐소드버스라인과 상기 캐소드콘택을 통해 접촉되어 외부로부터 캐소드전압을 상기 화소로 제공하는 것을 특징으로 하는 유기전계 발광표시장치.
  5. 적어도 애노드전극과 캐소드전극을 구비하는 화소가 배열되는 화소영역을 구비하는 기판과;
    상기 화소에 전원전압을 공급하기 위한 전원라인을 포함하며,
    상기 전원라인에 연결되는 모든 화소의 상기 애노드전극과 캐소드전극간의 전압차가 일정하게 되도록, 상기 전원라인의 입력측과 캐소드전극의 캐소드콘택이 화소영역의 외곽부에 배열되는 것을 특징으로 하는 유기전계 발광표시장치.
  6. 제5항에 있어서, 상기 캐소드전극은 외부로부터 캐소드전압을 인가하기 위한 캐소드버스라인을 더 구비하며, 상기 캐소드버스라인과 상기 캐소드콘택을 통해 접촉되어 외부로부터 캐소드전압을 상기 화소로 제공하는 것을 특징으로 하는 유기전계 발광표시장치.
  7. 화소가 배열되는 화소영역을 구비하는 기판과;
    상기 화소에 전원전압을 공급하기 위한 다수의 입력측을 구비하는 전원라인과;
    상기 화소에 캐소드전압을 공급하기 위한, 캐소드콘택을 구비하는 캐소드전극을 포함하며,
    캐소드전극의 캐소드콘택은 화소영역의 외곽부중 전원전압의 다수의 입력측이 배열되지 않은 기판상에 배열되는 것을 특징으로 하는 유기전계 발광표시장치.
  8. 제7항에 있어서, 상기 캐소드전극은 외부로부터 캐소드전압을 인가하기 위한 캐소드버스라인을 더 구비하며, 상기 캐소드버스라인과 상기 캐소드콘택을 통해 접촉되어 외부로부터 캐소드전압을 상기 화소로 제공하는 것을 특징으로 하는 유기전계 발광표시장치.
KR1020030059994A 2003-08-28 2003-08-28 휘도 불균일이 개선된 평판표시장치 KR100552963B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030059994A KR100552963B1 (ko) 2003-08-28 2003-08-28 휘도 불균일이 개선된 평판표시장치
JP2004155255A JP4142611B2 (ja) 2003-08-28 2004-05-25 電圧降下が補償された平板表示装置
US10/926,728 US7893625B2 (en) 2003-08-28 2004-08-25 Flat panel display device with compensated voltage drop
CNB2004100900092A CN100463583C (zh) 2003-08-28 2004-08-30 具有补偿电压降的平板显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030059994A KR100552963B1 (ko) 2003-08-28 2003-08-28 휘도 불균일이 개선된 평판표시장치

Publications (2)

Publication Number Publication Date
KR20050022993A KR20050022993A (ko) 2005-03-09
KR100552963B1 true KR100552963B1 (ko) 2006-02-15

Family

ID=34270625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030059994A KR100552963B1 (ko) 2003-08-28 2003-08-28 휘도 불균일이 개선된 평판표시장치

Country Status (4)

Country Link
US (1) US7893625B2 (ko)
JP (1) JP4142611B2 (ko)
KR (1) KR100552963B1 (ko)
CN (1) CN100463583C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9040993B2 (en) 2013-05-21 2015-05-26 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712287B1 (ko) * 2005-03-21 2007-04-27 삼성에스디아이 주식회사 평판표시장치
TWI342542B (en) * 2006-03-27 2011-05-21 Himax Tech Inc Source driver for display and method of driving thereof
US20080018847A1 (en) * 2006-07-21 2008-01-24 Tpo Displays Corp. Light source device
US7622859B2 (en) * 2006-07-31 2009-11-24 Motorola, Inc. Electroluminescent display having a pixel array
KR100807277B1 (ko) * 2006-08-10 2008-02-28 삼성전자주식회사 표시장치와 그 제조방법
KR20080040505A (ko) * 2006-11-03 2008-05-08 삼성전자주식회사 표시 장치
KR100822217B1 (ko) * 2007-04-10 2008-04-16 삼성에스디아이 주식회사 유기 발광 소자의 제조방법 및 이를 이용하여 제조된 유기발광 소자
KR100830981B1 (ko) * 2007-04-13 2008-05-20 삼성에스디아이 주식회사 유기 발광 표시 장치
JP5138428B2 (ja) * 2008-03-07 2013-02-06 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
US8896587B2 (en) 2008-03-31 2014-11-25 Sharp Kabushiki Kaisha Surface-emitting display device
KR20100053949A (ko) * 2008-11-13 2010-05-24 삼성전자주식회사 액정 표시 장치
KR101945196B1 (ko) 2012-07-06 2019-02-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR101484681B1 (ko) 2012-11-01 2015-01-20 엘지디스플레이 주식회사 유기 발광 표시 장치
CN103268746B (zh) * 2012-12-07 2016-08-03 上海天马微电子有限公司 一种像素驱动电路、发光二极管显示屏及显示设备
KR102242214B1 (ko) 2014-03-05 2021-04-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102154009B1 (ko) * 2014-07-09 2020-09-10 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102280268B1 (ko) 2015-03-06 2021-07-22 삼성디스플레이 주식회사 유기 발광 표시 패널, 유기 발광 표시 장치 및 전압 강하 보상 방법
KR102647020B1 (ko) * 2016-11-30 2024-03-15 엘지디스플레이 주식회사 유기발광 표시장치
CN107016965B (zh) * 2017-05-26 2019-04-30 深圳市华星光电半导体显示技术有限公司 Oled显示装置的ovss电压降的补偿方法及像素驱动电路
KR102446167B1 (ko) * 2017-09-15 2022-09-21 엘지디스플레이 주식회사 표시 장치
KR102473526B1 (ko) * 2017-11-30 2022-12-01 엘지디스플레이 주식회사 유기 발광 표시 장치
CN108492766B (zh) * 2018-01-19 2020-02-07 昆山国显光电有限公司 补偿电压计算方法及装置、补偿方法及系统、驱动芯片
CN110085643B (zh) * 2019-04-29 2021-08-03 昆山国显光电有限公司 一种阵列基板及显示装置
TWI775226B (zh) * 2020-11-30 2022-08-21 錼創顯示科技股份有限公司 微發光二極體顯示裝置
CN113066435B (zh) * 2021-03-25 2022-07-12 京东方科技集团股份有限公司 像素驱动电路、显示面板和显示装置
CN114974121B (zh) * 2022-08-03 2022-11-25 惠科股份有限公司 显示面板及其补偿方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000242196A (ja) 1999-02-24 2000-09-08 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6366025B1 (en) * 1999-02-26 2002-04-02 Sanyo Electric Co., Ltd. Electroluminescence display apparatus
TW587239B (en) 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
US6528951B2 (en) 2000-06-13 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3608614B2 (ja) * 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
EP1246244A3 (en) * 2001-03-30 2007-02-14 Pioneer Corporation Organic electroluminescence unit
JP4050503B2 (ja) 2001-11-29 2008-02-20 株式会社日立製作所 表示装置
TW591971B (en) * 2001-12-11 2004-06-11 Seiko Epson Corp Display apparatus and electronic machine
CN1245703C (zh) * 2001-12-11 2006-03-15 精工爱普生株式会社 显示装置及其电子机器
CN1209662C (zh) 2001-12-17 2005-07-06 精工爱普生株式会社 显示装置及电子机器
KR100789452B1 (ko) 2001-12-28 2007-12-31 엘지.필립스 엘시디 주식회사 투명전극이 보호된 유기전계발광소자
JP2003216100A (ja) 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
JP4310984B2 (ja) 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
JP4720069B2 (ja) * 2002-04-18 2011-07-13 セイコーエプソン株式会社 電気光学装置及び電子機器
KR20040025383A (ko) 2002-09-19 2004-03-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조방법
JP3922374B2 (ja) * 2002-09-25 2007-05-30 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
KR100543478B1 (ko) * 2002-12-31 2006-01-20 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100579548B1 (ko) * 2003-12-30 2006-05-12 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9040993B2 (en) 2013-05-21 2015-05-26 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
CN100463583C (zh) 2009-02-18
JP2005078071A (ja) 2005-03-24
KR20050022993A (ko) 2005-03-09
US20050057461A1 (en) 2005-03-17
CN1599531A (zh) 2005-03-23
US7893625B2 (en) 2011-02-22
JP4142611B2 (ja) 2008-09-03

Similar Documents

Publication Publication Date Title
KR100552963B1 (ko) 휘도 불균일이 개선된 평판표시장치
US11362167B2 (en) Display substrate and display device
KR100768392B1 (ko) 액티브형 el 표시 장치
KR100552972B1 (ko) 평판표시장치 및 그의 제조방법
US8654040B2 (en) Electro-optical device, matrix substrate, and electronic equipment
US20050258769A1 (en) Electro-optical device, method of checking the same , and electronic apparatus
US20100102713A1 (en) Organic light emitting display device
US10411076B2 (en) EL display device
JP2002215063A (ja) アクティブマトリクス型表示装置
KR100860643B1 (ko) 유기ｅｌ표시장치
US8093805B2 (en) Vapor deposition mask, organic electroluminescent display device, and manufacturing method therefor
US20080204377A1 (en) Organic EL display device
US7939998B2 (en) Display apparatus
WO2019033786A1 (en) DISPLAY SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING THE SAME
US8076843B2 (en) Organic electroluminescence display device
KR100686343B1 (ko) 유기 전계 발광 표시 장치
KR100669766B1 (ko) 유기전계 발광표시장치
JP5686122B2 (ja) 電気光学装置および電子機器
KR100683701B1 (ko) 유기전계 발광표시장치
KR100669765B1 (ko) 유기전계 발광표시장치
JP5223538B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 15