KR100552431B1 - 고전압 전기이중층 커패시터 - Google Patents

고전압 전기이중층 커패시터 Download PDF

Info

Publication number
KR100552431B1
KR100552431B1 KR1020050027201A KR20050027201A KR100552431B1 KR 100552431 B1 KR100552431 B1 KR 100552431B1 KR 1020050027201 A KR1020050027201 A KR 1020050027201A KR 20050027201 A KR20050027201 A KR 20050027201A KR 100552431 B1 KR100552431 B1 KR 100552431B1
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
unit cell
electric double
voltage
Prior art date
Application number
KR1020050027201A
Other languages
English (en)
Inventor
김유탁
손진형
이문배
이상현
노광철
송승환
박철완
이상익
박진배
Original Assignee
코칩 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코칩 주식회사 filed Critical 코칩 주식회사
Priority to KR1020050027201A priority Critical patent/KR100552431B1/ko
Priority to JP2005279797A priority patent/JP2006287174A/ja
Priority to US11/240,373 priority patent/US7145763B2/en
Application granted granted Critical
Publication of KR100552431B1 publication Critical patent/KR100552431B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H01G9/151—Solid electrolytic capacitors with wound foil electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 고전압 전기이중층 커패시터에 관한 것으로, 보다 상세하게는 단위셀(unit cell)의 구조를 개선시킴으로써 내전압 및 동작전압을 향상시킨 전기이중층 커패시터에 관한 것이다. 본 발명에 따른 전기이중층 커패시터는 적어도 3개의 전극을 가지는 단위셀을 포함한다. 본 발명의 바람직한 실시형태에 따라서, 상기 단위셀은 1개의 절연지로 구성된 제1절연지층과, 적어도 2개의 전극으로 구성된 제1전극층과, 1개의 절연지로 구성된 제2절연지층과, 적어도 1개의 전극으로 구성된 제2전극층이 순차적으로 적층된 구조를 갖는다. 본 발명에 따르면, 전극 대향면이 증가되고, 상기 증가된 대향면의 수에 비례하여 내전압 및 동작전압이 증가되어 높은 에너지 저장밀도를 갖는다. 그리고 단셀로서도 제품 적용이 가능하고, 전기이중층 커패시터 모듈을 소형화할 수 있으며, 모듈 제작 시 단위셀별 전압 밸런스를 유지하기 위한 보호회로가 필요치 않는 효과를 갖는다.
전기이중층, 커패시터, 단위셀, 전극, 절연지, 전압

Description

고전압 전기이중층 커패시터 {HIGH-VOLTAGE ELECTRIC DOUBLE LAYER CAPACITOR}
도 1은 종래 기술에 따른 전기이중층 커패시터의 단위셀의 적층구조를 보인 단면 구성도이다.
도 2는 상기 도 1에 보인 단위셀이 권취된 모습을 보인 사시도이다.
도 3은 상기 도 2에 보인 단위셀이 압착된 모습을 보인 사시도이다.
도 4는 도 1에 보인 단위셀의 전하 분포 및 분극된 모습을 보인 단면 모식도이다.
도 5는 본 발명의 제1형태에 따른 전기이중층 커패시터의 단위셀의 적층구조를 보인 단면 구성도이다.
도 6은 본 발명의 제2형태에 따른 전기이중층 커패시터의 단위셀의 적층구조를 보인 단면 구성도이다.
도 7은 본 발명의 제3형태에 따른 전기이중층 커패시터의 단위셀의 적층구조를 보인 단면 구성도이다.
도 8은 본 발명의 제2형태에 따른 전기이중층 커패시터의 단위셀의 전하 분포 및 분극된 모습을 보인 단면 모식도이다.
도 9는 본 발명의 실시예에 따른 단위셀의 5.0V, 50mA 방전곡선이다.
도 10은 본 발명의 실시예에 따른 단위셀의 5.0V, 100mA 방전곡선이다.
도 11 내지 도 13은 본 발명의 실시예에 따른 단위셀의 7.0V까지의 전압안정성에 대한 C-V 곡선이다.
* 도면의 주요부분에 대한 부호의 설명 *
11,12,13 : 절연지 10A,10B,10C : 절연지층
21,22,23,24,25 : 전극 20A,20B,20C : 전극층
30 : 단자
본 발명은 고전압 전기이중층 커패시터에 관한 것으로, 보다 상세하게는 단위셀(unit cell)의 구조를 개선시킴으로써 내전압 및 동작전압을 향상시킨 전기이중층 커패시터에 관한 것이다.
전기이중층 커패시터(EDLC ; Electric Double Layer Capacitor)는 절연지를 사이에 두고 양극과 음극의 2개의 전극을 서로 대향하게 배치하여 대향 면에 각각 부호가 다른 한 쌍의 전하층(전기이중층)이 생성된 것을 이용한 에너지 저장 매체로서, 이는 계속적인 충전/방전이 가능한 소자이다. 이러한 전기이중층 커패시터 는 각종 전기ㆍ전자기기의 보조전원, IC 백업전원 등으로 주로 사용되고 있으며, 최근에는 장난감, 산업용 전원, UPS(UNINTERRUPTED POWER SUPPLY), 태양열 에너지 저장, HEV/EV SUB POWER 등에까지 폭넓게 응용되고 있다.
전기이중층 커패시터는 일반적으로 케이스 내에 단위셀을 내장한 다음 전해질을 수용함으로써 제작된다. 이때, 단위셀은 전극과 절연지가 교호(交互)로 적층된 후 말아져서 구성되며, 통상적으로 전기이중층 커패시터에 요구되는 적정 전압 및 용량을 갖도록 위와 같은 단위셀이 두개 이상 직렬 및 병렬로 연결되어 전기이중층 커패시터를 구성한다. 이를 도 1 내지 도 4를 참조하여 보다 상세히 설명하면 다음과 같다. 도 1은 종래 기술에 따른 단위셀의 적층구조를 보인 단면 구성도이고, 도 2는 상기 도 1에 보인 단위셀이 권취된 모습을 보인 사시도이며, 도 3은 상기 도 2에 보인 단위셀이 압착된 모습을 보인 사시도이다. 그리고 도 4는 도 1에 보인 단위셀의 전하 분포 및 분극된 모습을 보인 단면 모식도이다.
도 1 및 도 2를 참조하여 설명하면, 종래 기술에 따른 단위셀은 절연지(1a)(1b)와 전극(2a)(2b)을 각각 2개씩 사용하되, 2개의 전극(2a)(2b)이 서로 절연되도록 전극(2a)(2b)과 절연지(1a)(1b)를 서로 교호로 적층한 후, 롤 형태로 말아서 구성하였다. 즉, 종래에는 단위셀을 구성함에 있어서, 먼저 도 1에 도시된 바와 같이, 1개의 절연지(1a)로 구성된 제1절연지층(1A)과, 1개의 전극(2a)으로 구성된 제1전극층(2A)과, 1개의 절연지(1b)로 구성된 제2절연지층(1B)과, 1개의 전극(2b)으로 구성된 제2전극층(2B)을 순차적으로 적층시켰다.
그리고 위와 같이 적층된 적층체를 도 2에 도시된 바와 같이 롤(roll) 형태 로 권취하여 단위셀을 구성하였다. 이때, 전극(2a)(2b)은 외부에서 인가되는 전기의 부호에 따라 양극(+) 또는 음극(-)으로 그 부호가 결정되며, 이러한 전극(2a)(2b)에는 외부에서 전기를 인가하기 위한 단자(2a')(2b')가 인출되어 있다.
도 1은, 제1전극층(2A)은 음극(-), 제2전극층(2B)은 양극(+)의 부호를 띄는 모습을 예시하였다.
위와 같이 롤 형태로 권취된 단위셀은 원통형의 케이스에 그대로 내장되거나, 또는 도 3에 도시한 바와 같이 압착된 경우에는 각형 또는 봉지(통상의 파우치) 형태의 케이스에 내장되는 것이 일반적이다.
이상에서 설명한 바와 같이, 종래에는 단위셀을 구성함에 있어서, 2개의 전극(2a)(2b)을 갖도록 구성하였다. 즉, 제1전극층(2A)과 제2전극층(2B)을 갖도록 하되, 각 전극층은 1개의 전극으로 구성하여 단위셀을 구성하는 전극은 양극(+) 및 음극(-)으로써 2개의 전극(2a)(2b)을 갖도록 구성하였다. 그리고 단위셀은 도 4에 도시한 바와 같은 전하 분포를 가지면서, 제1전극층(2A)과 제2절연지층(1B), 그리고 제2절연지층(1B)과 제2전극층(2B)에서 양전하(+)와 음전하(-)가 분극되어 하나의 단위셀에는 2곳의 전하층(전기이중층)이 생성된다.
그러나 위와 같은 구조를 가지는 종래 기술의 단위셀은 내전압(Surge Voltage)이 3.0V이하, 일반적으로는 동작전압(Operating Voltage)이 2.3V ~ 2.7V로 낮아 실제 전자제품에 적용하기 위한 동작전압을 갖게 위해서는 단위셀 2개 이상을 직렬로 연결하여 사용해야 하는 문제점이 있었다.
전기이중층 커패시터는 기존의 여타 커패시터와는 다르게 활성탄 전극을 이 용하여 대향면적(비표면적)을 증가시키고, 전해질을 사용하여 용량을 향상시킨 것으로, 위에서 설명한 바와 같이 대향하는 2개의 전극(2a)(2b)이 맞닿지 않도록 하는 2개의 절연지(1a)(1b)를 갖는다. 특히, 도 2에 보인 롤 형태가 적용되는 원통형은 그 용량을 향상시키기 위하여 원형으로 감아서 앞, 뒤로 대향할 수 있도록 한 것으로서, 이는 결국 대향 면을 늘린 것이라 할 수 있다. 그러나, 이는 아래의 식과 같이 정전용량을 증가시킬 수는 있으나, 전압 증가와는 전혀 무관하다.
C = εㆍS/d
(위 식에서, C : 정전용량, ε : 유전체 유전률, S: 전극의 단면적, d : 대향하는 전극과 전극 사이의 거리를 나타낸다.)
또한, 순간 충전/방전이 가능한 에너지 저장 매체인 전기이중층 커패시터는 전지에 비하여 출력 특성이 좋지만, 방전과 동시에 전압이 점진적으로 떨어져 단위셀 당 낮은 전압을 가짐에 따라 에너지 저장밀도가 전지에 비해 작다. 이에 따라, 전지의 출력용 보조전원 및 기타 전기전자 장치의 보조전원 장치로 사용되는 것이 일반적이었다.
IC 및 백업전원 제품을 포함한 거의 대부분의 전자제품은 동작전압이 1.8V 이상, 유용하게는 3V 이상에서부터 높게는 전기자동차용의 경우 48V까지의 넓은 전압 범위에서의 사용이 필요로 한다. 이에 따라 이러한 제품에 사용하기 위해서는 2개 이상의 단위셀을 직렬로 연결하여 동작전압을 적어도 5V로 증가시킨 뒤에 사용하였으며, 산업용 기기, 전기자동차용, UPS에 사용하기 위하여 10V에서 48V까지 10개부터 100개까지의 단위셀을 직렬/병렬 연결하여 사용하고 있다.
그러나 2개 이상의 각 단위셀(3.0V 이하)을 외부 직렬연결을 통하여 커패시터의 동작전압을 증가시키는 경우에는 필연적으로 발생하는 각 단위셀 간의 밸런스 문제를 해결해야 하는 또 다른 문제점을 안고 있다. 구체적으로, 단위셀의 용량, 등가직렬저항(ESR), 누설전류 등을 고려하여 커패시터의 전체 동작전압이 하나의 단위셀에 집중되지 않도록 저항, 다이오드, 기타 IC 등의 전압 밸런스 보호회로를 필요로 하게 된다. 이때 더욱더 중요한 것은 위의 패키징 역시 전체 동작전압의 여유를 주기 위하여 1개 정도의 단위셀을 더 추가하여 전체 전압 분배를 각 단위셀의 동작전압보다 월등히 낮게 하여 제작해야만 했다. 즉, 안정적으로 사용하기 위해서는 셀 당 2.0V 근방에서 모듈을 제작해야만 했다.
한편, 에너지 저장 매체는 저장 할 수 있는 에너지의 량에 대하여 고유한 값으로 표기하고 있다. 전지의 경우에는 1AH(1A 전류를 1시간 동안 쓸 수있는 저장용량)으로 표기한다. 전지의 안정적인 전압범위를 가지고 있기 때문이다. 그러나, 전기이중층 커패시터의 경우에는 F(Farad)로 표기한다. 이것은 전기이중층 커패시터의 전압이 방전과 동시에 변화되기 때문에 일반적인 축전지(커패시터)의 용량 표기법을 따라 F로 표기한 것이다.
또한, 초고용량 전기이중층 커패시터라고 하면 기존의 mF, uF 등의 용량을 가지는 콘덴서에 비하여 적게는 1,000배, 많게는 백만배가 되기 때문에 초고용량이라고 한다. 하지만 종래의 전기이중층 커패시터는, 그 전압에 있어서 전술한 바와 같이 기존의 전지나 콘덴서에 비하여 상당히 낮은 동작전압을 가지고 있다.
에너지 저장에 관한 하나의 자료가 되는 에너지 저장량은 전지 및 콘덴서와 마찬가지로 전기이중층 커패시터에 있어서도 에너지의 양을 비교할 수 있는 좋은 지표라 할 수 있다. 에너지 저장량은 아래와 같이 식을 통하여 구해질 수 있다.
최대 에너지 저장량(J) = 1/2CV2
(위 식에서 C는 셀당의 정전용량(F), V는 셀에 인가 가능한 전압이다.)
위 식에 나타낸 바와 같이, 최대 에너지 저장량는 용량에 비례하지만, 전압에는 제곱에 비례한다는 것을 알 수 있다. 즉, 동일한 면적에서 전압을 2배 증가시키면 최대 에너지 저장량은 4배 증가하지만, 용량을 2배 증가시키면 최대 에너지 저장량는 2배의 증가만이 발생한다. 따라서, 전기이중층 커패시터의 사용할 수 있는 최대 에너지의 양을 증가시키는 가장 좋은 방법은 전압을 증가시키는 것이라 할 수 있다.
그러나, 전술한 바와 같이, 종래에는 단위셀을 직렬로 연결하여 동작전압을 높여 왔으나, 이러한 방법은 단위셀의 용량, 용량변화율, ESR, 저항변화율, 누설전류, 누설전류 변화율 등 반복 싸이클에 의하여 단위셀 간의 전압 균형이 깨지게 되면서 어느 하나의 단위셀에 높은 전압이 걸리는 문제점이 있었다. 이는 결국 전해질 물질이 분해(3.0V이상의 전압이 인가되는 경우 전해질이 분해됨)되고, 내부저항이 증가되며, 정전용량의 저하 등의 문제점을 유발시킨다.
따라서, 전기이중층 커패시터의 내전압 및 동작전압 증가는 당분야에서 해결 해야 하는 가장 중요한 기술적 과제라 할 수 있다. 이때 내부저항, 정전용량, 급속 충전/방전, 순간 고출력 특성 등의 기타 요구되는 전기이중층 커패시터의 물리적 특성이 보장되어야 한다.
본 발명은 상기와 같은 종래 기술에 따른 문제점 및 기술적 과제를 해결하기 위하여 발명한 것으로, 단위셀을 구성함에 있어서 단위셀 내에 전극의 수를 증가시킴으로써 내전압 및 동작전압을 향상시켜 높은 에너지밀도를 가지며, 높은 충전/방전 특성을 가지는 고전압 전기이중층 커패시터를 제공하는 데에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은,
전극과 절연지가 교호로 적층되어 구성된 단위셀을 가지는 전기이중층 커패시터에 있어서,
상기 전극이 적어도 3개인 전기이중층 커패시터를 제공한다.
구체적으로, 본 발명에 따른 전기이중층 커패시터는 적어도 1개 이상의 단위셀을 가지며, 상기 단위셀은 본 발명에 따라서 적어도 3개 이상의 전극을 갖는다.
본 발명은 단위셀의 내부에 전극의 수를 증가시켜 결국 전극과 전극의 대향 면의 수를 증가시킨 것임에 특징이 있다. 본 발명에 따르면, 증가된 전극은 브릿지 역할을 하게 되어 단위셀 내부에서 전극 간을 직렬적으로 연결시켜 내전압 및 동작전압을 증가시킨다. 또한, 단위셀에 3.0V이상의 고전압을 인가시켜도 단위셀 내부에서 전압분배가 이루어져 전해질이 분해되지 않는다. 이에 따라, 단위셀은 내전압 및 동작전압이 증가되어 높은 에너지 저장밀도를 가지며, 높은 충전/방전 특성을 갖는다. 또한, 높은 동작전압을 가짐에 따라, 본 발명에 따른 전기이중층 커패시터는 단셀로서도 제작이 가능하며, 이와 같이 단셀로 제작되는 경우 제작과정이 단순해지고 소형화를 가능케 한다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다. 첨부된 도면은 본 발명의 예시적인 실시형태를 보인 것으로, 본 발명에 따른 전기이중층 커패시터를 구성하는 단위셀의 다양한 실시형태를 예시한 것이다.
본 발명에 따른 전기이중층 커패시터는 단위셀을 포함하여 구성되며, 상기 단위셀은 절연지층(10A)(10B)과 전극층(20A)(20B)이 교호로 적층되어 구성되어지되, 적어도 3개 이상의 전극(21)(22)(23)(24)(25)을 갖는다. 본 발명에서 전기이중층 커패시터를 구성하는 단위셀은 3개 이상의 전극(21~25)을 갖는 것이면 본 발명에 포함한다.
본 발명의 바람직한 형태에 따라서, 상기 단위셀은 1개의 절연지(11)로 구성된 제1절연지층(10A)과, 적어도 2개의 전극(21~25)으로 구성된 제1전극층(20A)과, 1개의 절연지(12)로 구성된 제2절연지층(10B)과, 적어도 1개의 전극(21~25)으로 구성된 제2전극층(20B)이 순차적으로 적층된 구조를 갖는다.
또한, 상기 단위셀은 1개의 절연지(11)로 구성된 제1절연지층(10A)과, 적어도 1개 이상의 전극(21~25)으로 구성된 제1전극층(20A)과, 1개의 절연지(12)로 구성된 제2절연지층(10A)과, 적어도 2개 이상의 전극(21~25)으로 구성된 제2전극층 (20B)이 순차적으로 적층된 구조를 가질 수 있다.
구체적으로, 제1전극층(20A)에 2개 이상의 전극(21)(22)이 일정한 간격을 두고 수평적으로 배치되거나, 또는 제2전극층(20B)에 2개 이상의 전극(23)(24)(25)이 일정한 간격을 두고 수평적으로 배치되어 1개의 단위셀 내부에는 적어도 3개 이상의 전극(21~25)을 갖는다. 이에 따라 전극(21~25)과 전극(21~25)이 서로 대향하는 전극 대향면(S)은 적어도 2곳 이상을 갖는다.
도 5는 본 발명의 제1형태를 도시한 것으로, 이는 3개의 전극(21)(22)(23)을 가지는 단위셀의 적층구조를 보인 것이다. 즉, 본 발명의 제1형태에 따른 단위셀의 적층구조는 도 5에 보인 바와 같이, 1개의 절연지(11)로 구성된 제1절연지층(10A)과, 2개의 전극(21)(22)이 소정의 거리로 이격되어 수평적으로 배치된 제1전극층(20A)과, 1개의 절연지(12)로 구성된 제2절연지층(10B)과, 1개의 전극(23)으로 구성된 제2전극층(20B)이 순차적으로 적층된 구조를 갖는다.
또한, 도 5에서 제1전극층(20A)에 1개의 전극을 더 추가하여 3개의 전극을 소정의 거리로 이격되도록 수평적으로 배치한 경우 본 발명의 단위셀은 4개의 전극을 갖는다.
도 6은 본 발명의 제2형태를 도시한 것으로, 이는 4개의 전극(21)(22)(23)(24)을 가지는 단위셀의 적층구조를 예시한 것이다. 즉, 본 발명의 제2형태에 따른 단위셀의 적층구조는 도 6에 보인 바와 같이, 1개의 절연지(11)로 구성된 제1절연지층(10A)과, 2개의 전극(21)(22)이 소정의 거리로 이격되어 수평적으로 배치된 제1전극층(20A)과, 1개의 절연지(12)로 구성된 제2절연지층(10B)과, 2개의 전극(23)(24)이 소정의 거리로 이격되어 수평적으로 배치된 제2전극층(20B)이 순차적으로 적층된 구조를 갖는다.
이때, 도 5 및 도 6에 도시한 바와 같이, 상기 제1전극층(20A)에 배치된 전극(21)(22)과 상기 제2전극층(20B)에 배치된 전극(23)(24)은 서로 엇갈리게 배치된다. 구체적으로, 도 6을 참조하여 설명하면, 제1전극층(20A)에 2개의 전극(21)(22)을 수평적으로 배치하고, 제2전극층(20B)에 2개의 전극(23)(24)을 수평적으로 배치함에 있어서, 제1전극층(20A)에 배치된 전극(21)(22)과 상기 제2전극층(20B)에 배치된 전극(23)(24)은 서로 엇갈리게 배치되도록, 전극 21과 전극 22의 사이에 전극 24의 거의 중심 부분이 위치되도록 배치하고, 또한 전극 23과 전극 24의 사이에 전극 21의 거의 중심 부분이 위치되도록 배치한다.
도 7은 본 발명의 제3형태를 도시한 것으로, 이는 5개의 전극(21)(22)(23)(24)(25)을 가지는 단위셀의 적층구조를 보인 것이다. 즉, 본 발명의 제3형태에 따른 단위셀의 적층구조는 도 7에 보인 바와 같이, 1개의 절연지(11)로 구성된 제1절연지층(10A)과, 2개의 전극(21)(22)이 소정의 거리로 이격되어 수평적으로 배치된 제1전극층(20A)과, 1개의 절연지(12)로 구성된 제2절연지층(10B)과, 3개의 전극(23)(24)(25)이 소정의 거리로 이격되어 수평적으로 배치된 제2전극층(20B)이 순차적으로 적층된 구조를 갖는다.
이상의 실시형태를 설명한 바와 같이, 본 발명의 단위셀은 적어도 3개 이상의 전극(21~25)을 가지되, 전극(21~25)의 위치는 다양하게 설계될 수 있다. 즉, 제1전극층(2A)과 제2전극층(2B) 중 어느 하나에 2개 이상의 전극(21~25)이 수평적으로 배치되어 1개의 단위셀에 배치되는 전극(21~25)의 개수는 3개 이상이다.
이때, 상기 수평적으로 배치된 전극(21~25) 간의 간격(d)은 0.5mm ~ 20mm인 것이 좋다. 즉, 일례로 도 5를 참조하여 설명하면, 도 5에는 제1전극층(20A)에 2개의 전극(21)(22)이 수평적으로 배치되어 있는데, 도면 부호 21로 표시한 전극(21)과 도면 부호 22로 표시한 전극(22)은 0.5mm ~ 20mm의 거리로 이격된 간격(d)을 갖는 것이 좋다.
위와 같은 적층구조를 가지는 본 발명의 단위셀은 권취된 다음 통상과 같이 원통형, 각형 또는 봉지(통상의 파우치)의 케이스에 내장된 다음 전해액이 함침된 다.
본 발명에서 상기 절연지(11~13), 전극(21~25), 그리고 전해액은 통상의 것을 사용할 수 있으며, 전극(21~25)으로는 활성탄계 전극이 본 발명에 유용하게 사용될 수 있다. 여기서, 상기 활성탄계 전극은 통상의 활성탄계 전극활물질(활성탄, 바인더, 도전제 등의 혼합물)을 연신 압연하여 제조한 시트 형태, 및 상기 전극활물질을 금속박(예, 알루미늄 포일 등)에 코팅, 건조하여 제조한 형태를 포함한다. 그리고, 이와 같이 시트 형태로 제조한 것을 절단하여 사용한다. 이때, 금속박에 전극활물질이 코팅된 전극을 사용할 경우에는 전극활물질이 금속박의 양면에 코팅된 양면전극이 바람직하다.
본 발명의 단위셀은 적어도 3개 이상의 전극(21~25)이 서로 엇갈리게 배치되어 적어도 2곳 이상의 전극 대향면(S)을 갖는다.
구체적으로, 도 5에 보인 단위셀에 있어서는 도면 부호 23으로 표시한 전극(23)이 도면 부호 21로 표시한 전극(21)과 대향됨과 동시에 도면 부호 22로 표시한 전극(22)과도 대향된다. 이에 따라, 도 5에 보인 단위셀은 2개의 전극 대향면(S)을 갖는다. 이때, 상기 전극들(21~23) 중에서 도면 부호 23으로 표시한 전극(23)은 브릿지 전극(단자의 인출이 없이 전하의 분극이 발생하여 대향면을 연결시켜주는 전극) 역할을 하며, 이 전극(23)은 도면 부호 21로 표시한 전극(21)과 도면 부호 22로 표시한 전극(22)을 직렬적으로 연결시킨다.
또한, 도 6에 보인 단위셀은 도면 부호 21 및 23으로 표시한 전극(21)(23)이 서로 대향되고, 상기 도면 부호 21로 표시한 전극(21)은 도면 부호 24로 표시한 전극(24)과도 대향한다. 그리고 도면 부호 24로 표시한 전극(24)은 도면 부호 22로 표시한 전극(22)과도 대향한다. 이에 따라, 도 6에 보인 단위셀은 3개의 전극 대향면(S)을 갖는다. 이때, 도 6에서는 도면 부호 21 및 24로 표시한 전극(21)(24)이 브릿지 전극 역할을 수행한다.
그리고, 도 7에 보인 단위셀은 4개의 전극 대향면(S)을 가지며, 도면 부호 21, 22 및 24로 표시한 전극(21)(22)(24)이 브릿지 전극 역할을 수행한다.
도 8은 도 6에 보인 단위셀의 전하 분포 및 분극된 모습을 보인 단면 모식도이다. 도 8을 참조하여 설명하면, 본 발명의 단위셀에는 4개 이상의 전하층(전기이중층)이 생성된다. 즉, 종래의 단위셀은 도 4에 보인 바와 같이 1개의 전극 대향면(S)의 가짐에 따라 2개의 전하층이 생성되나, 본 발명의 단위셀은 2개 이상의 전극 대향면(S)을 가짐에 따라 4개 이상의 전하층이 생성된다. 도 8은 6개의 전하층이 생성된 모습을 보여준다.
도면에서 미설명 부호 30은 전극(21~25)으로부터 인출된 단자(30)를 나타내며, 이러한 단자(30)의 위치는 전압을 결정짓는 가장 중요한 요인이다. 단자(30)의 위치는 전원이 공급되는 양극 또는 음극의 최초 전극과 최종 전극에 위치하여야 한다. 즉, 도 8을 참조하여 설명하면, 어느 하나의 전극(최초 전극)이 양극 또는 음극으로 결정되면, 전극 대향면(S)에서의 전하 분포를 계산하여 반대 부호의 전극(최종 전극)을 결정한다. 도 8에서는 도면 부호 23으로 표시한 전극(23)을 양극(+)으로 결정하여 전하 분포에 따라 도면 부호 22로 표시한 전극(22)이 음극(-)으로 결정된 모습을 보여준다.
본 발명에 따르면, 전극(21~25)의 개수가 증가되면, 전극 대향면(S)의 개수 가 증가되며, 전하층이 증가된다. 이는 결국 단위셀의 내전압 및 동작전압을 증가시킨다.
보다 구체적으로, 도 8을 참고하여 설명하면, 본 발명의 단위셀은 전하가 상하로 분극됨과 동시에 좌우로도 분극되는 전극을 갖는다. 도 8에서 도면 부호 21 및 24로 표시한 전극(21)(24)이 그러하다. 이에 따라 전압 분극이 증가되고, 각 전극들은 브릿지 전극을 통하여 직렬적으로 연결된다.
즉, 본 발명의 단위셀은 그 내부의 전극(21~25)이 브릿지 전극을 통하여 서로 직렬적으로 연결되어 전극(21~25) 및 대향면(S)의 개수에 비례하여 전압이 증가하게 된다. 예를 들어, 대향면(S)이 1곳인 종래의 경우 전압이 3.0V이하로 나타남에 비하여 본 발명에 따르면, 전극(21~25)의 개수, 즉 설계된 전극 대향면(S)의 수의 증가에 따라 5.0V, 7.0V ..... NV까지 전압이 증가된다.
아울러, 본 발명의 단위셀은 내전압이 높고 단위셀 내부에서 전압분배가 이루어져 3.0V이상의 고전압을 인가시켜도 전해질이 분해되지 않는다.
또한, 본 발명에 따르면, 단위셀의 전압을 증가시키므로, 높은 에너지 저장량을 갖는다. 즉, 에너지 저장량는 전압의 제곱에 비례하는데, 본 발명의 단위셀은 전압 증가의 제곱에 비례하는 높은 에너지 저장량를 가질 수 있다. (에너지 저장량 = 1/2CV2, C=용량(F), V=전압)
예를 들어, 2.5V, 10F의 최대 에너지 저장량은 31.25J로 나타낼 수 있는데, 본 발명에 따라서 전압이 2배 증가하는 경우 최대 에너지 저장량는 125J로 나타나 용량을 2배로 증가한 62.5J 값보다 월등히 향상된 최대 에너지 저장량를 구현해 낼 수 있다.
본 발명에 따른 전기이중층 커패시터는 이상에서 설명한 단위셀을 1개 또는 2개 이상을 가질 수 있다. 이때, 2개 이상의 단위셀을 가지는 경우 각 단위셀 간의 연결은 직렬, 병렬 또는 직/병렬 혼합연결을 포함한다.
또한, 위와 같이 높은 내전압 및 에너지 저장밀도를 가짐에 따라 본 발명에 따른 전기이중층 커패시터는 하나의 단위셀(단셀)로도 구성이 가능하며, 단위셀을 구성함에 있어서 전극(21~25)의 개수 설정에 따라 높은 내전압을 갖게 할 수 있다. 이와 같이, 전기이중층 커패시터를 하나의 단위셀(단셀)로 구성하는 경우, IC 및 백업전원이나 전기자동차용으로 응용하게 위해 종래와 같이 2개 이상의 단위셀을 직렬 연결시키는 공정이 배제되어 제조과정이 단순해진다.
또한, 본 발명에 따르면 하나의 단위셀 내의 전극(21~25)의 개수는 용량 및 제한된 사이즈 내에서 10개 이하가 바람직하다. 전극(21~25)의 개수가 증가하면 전압이 증가에 따른 이점은 있으나, 단위셀 내에 10개를 초과한 개수로 전극(21~25)의 설계되면, 누설전류가 증가하여 저장 에너지의 손실을 발생할 수 있으며, 안정적인 전압 사용을 제한 할 수 있다.
아울러, 전극(21~25)의 개수를 적절히 설계하여 단위셀의 내전압 및 동작전압은 5.0 ~ 10.0V를 갖도록 하는 경우 누설전류의 증가를 제한할 수 있고 안정적인 전압 사용 등에서 유리하여 바람직하다.
본 발명에 따른 전기이중층 커패시터는 이상에서 설명한 단위셀을 1개 또는 2개 이상이 연결되어 각종 전기ㆍ전자기기의 보조전원, IC 백업전원 등은 물론 장난감, UPS, 태양열 에너지 저장, HEV 전원 등에 유용하게 사용될 수 있다.
이하, 본 발명의 구체적인 시험 실시예를 설명한다. 그러나, 하기의 실시예는 본 발명을 보다 더 상세히 설명하기 위해 제공되는 것일 뿐, 이에 의해 본 발명의 기술적 범위가 한정되는 것은 아니다.
[실시예 1]
통상적인 전기이중층 커패시터용 활성탄 전극에 각각 하나씩의 단자(30)를 인출하여 임의적으로 양전극(21)과 음전극(22)으로 구분하고, 이 두 전극(21)(22)을 수평적으로 배치한 다음, 이 두 전극(21)(22)과 절연지를 사이에 두고 대향할 수 있도록 별도의 브릿지 전극(23)을 배치하여 도 5와 같이 적층하였다.(전극의 개수 : 3개, 도 5의 구조) 이때, 전극들(21)(22)(23)의 두께는 0.017cm, 폭은 3.1cm로 하되, 상기 전극들(21)(22)(23) 중에서 양전극(21)과 음전극(22)의 길이는 각각 5cm, 브릿지 전극(23)은 10cm로 잘라 사용하였으며, 상기 양전극(21)과 음전극(22) 간의 간격(d)은 약 10mm로 하였다. 그리고, Ø 3 권심경을 갖는 권취기에서 절연지만을 약 3회 회전시켜 양전극(21)과 음전극(22)이 연결되지 않도록 하여 원통형의 단위셀 소자를 준비하였다. 다음으로, 위와 같이 준비된 소자에 전해액을 주입한 다음, 고무패드로 씰링하여 본 실시예에 따른 샘플을 완성하였다.
[비교예 1]
원통형의 단위셀 소자를 준비함에 있어서, 도 1에서와 같이 두 개의 전극(2a)(2b)이 절연지를 사이에 두고 대향할 수 있도록 배치한 것을 제외하고는 상기 실시예 1과 동일하게 실시하였다.(전극의 수 : 2개, 도 1의 구조) 이때, 전극(2a)(2b)의 두께는 0.017cm, 폭은 3.1cm, 길이는 10cm로 하였다.
그리고 위와 같이 준비된 소자에 상기 실시예 1에서와 같이 전해액을 주입한 다음, 고무패드로 씰링하여 본 비교예에 따른 샘플을 완성하였다.
< 충방전 특성 및 동작전압 안정성 평가 >
상기 실시예 1 및 비교예 1에 따른 샘플에 대하여 충방전 시험기(일본, TOYO SYSTEM, TOSCAT-3100)를 이용하여 50mA, 100mA 전류로 5.0V 까지 1시간 충전을 한 뒤, 50mA, 100mA로 방전을 실시하여 각 샘플의 전압별 용량, 방전 전류별 용량, 방전 곡선의 동작전압 안정성에 대하여 측정하였다. 그 결과를 도 9 내지 도 11에 나타내었다.
도 9 및 도 10은 실시예 1(도 5의 구조) 및 비교예 1(도 1의 구조)에 따른 샘플의 50mA, 100mA 방전 그래프이다.
도 9에 나타난 바와 같이 5.0V로 충전된 후 방전이 시작될 때, 비교예 1의 저전압 샘플은 4.0V까지 급속한 전압 드롭(Drop) 현상이 발생하고 4,0V부터 정상적인 정전류 방전이 시작되고 있으나, 실시예 1의 고전압 샘플은 5.0V에서 전압 드롭(Drop)이 발생하지 않고, 계속적으로 정상적인 정전류 방전이 진행됨을 알 수 있다.
또한, 도 10에 나타난 바와 같이, 100mA에서 비교예 1의 경우는 전압 드롭(Drop) 현상이 발생하다가 3.5V부터 정상적인 방전이 이루어지나, 실시예 1의 경우는 5.0V부터 정상적으로 100mA 방전이 이루어지는 것을 알 수 있다.
도 11은 실시예 1 및 비교예 1에 따른 샘플의 7.0V까지의 전압안정성에 대한 C-V 곡선이다.
도 11에 나타난 바와 같이, 비교예 1의 경우에는 3.0V이상에서 급격한 내부 반응이 일어나고, 4.5V이상에서는 셀이 동작하지 않는 것을 알 수 있다. 반면, 실시예 1의 경우에는 크게는 7.0V, 작게는 6.0V에서도 안정적임을 확인 할 수 있다.
[실시예 2]
원통형의 단위셀 소자를 준비함에 있어서, 도 6에서와 같이 전극을 배치한 것을 제외하고는 상기 실시예 1과 동일하게 실시하였다.(전극의 수 : 4개, 도 6의 구조) 이때, 상기 전극들(21)(22)(23)(24)의 두께는 0.017cm, 폭은 3.1cm, 길이는 5cm로 하였으며, 수평적으로 배치된 전극 간의 간격은 약 10mm로 하였다.
그리고 위와 같이 준비된 소자에 상기 실시예 1에서와 같이 전해액을 주입한 다음, 고무패드로 씰링하여 본 실시예에 따른 샘플을 완성하였다. 상기 샘플에 대하여 실시예 1과 동일한 방법으로 7.0V까지의 C-V 곡선을 측정하여 그 결과를 도 12에 나타내었다.
[실시예 3]
원통형의 단위셀 소자를 준비함에 있어서, 도 7에서와 같이 전극을 배치한 것을 제외하고는 상기 실시예 1과 동일하게 실시하였다.(전극의 수 : 5개, 도 7의 구조) 이때, 상기 전극들(21)(22)(23)(24)(25)의 두께는 0.017cm, 폭은 3.1cm, 길이는 5cm로 하였으며, 수평적으로 배치된 전극 간의 간격은 약 10mm로 하였다.
그리고 준비된 소자에 상기 실시예 1에서와 같이 전해액을 주입한 다음, 고무패드로 씰링하여 본 실시예에 따른 샘플을 완성하였다. 상기 샘플에 대하여 실시예 1과 동일한 방법으로 7.0V까지의 C-V 곡선을 측정하여 그 결과를 도 13에 나타내었다.
도 11(실시예 1, 전극의 수 3개), 도 12(실시예 2, 전극의 수 4개) 및 도 13(실시예 3, 전극의 수 5개)에 나타난 바와 같이, 전극의 수를 증가 시킬 경우 C-V 곡선에서 전류의 값이 점차적으로 안정적인 전류값을 가지는 것을 알 수 있다.
또한, 상기 실시예 1(도 5의 구조), 실시예 2(도 6의 구조) 및 실시예 3(도 7의 구조)의 샘플을 제작함에 있어서, 전극의 두께, 폭, 길이의 조절을 통한 용량값의 예상이 가능한지를 확인하기 위하여 하기 [표 1], [표 2] 및 [표 3]에 보인 바와 같이 전극의 길이를 기준으로 용량값을 예상하고 전압별 측정을 통하여 용량 값이 맞는지 확인 하였다. 이때, 전극의 체적당 용량은 13.5F/cc 이다.
< 실시예 1의 전극 길이별 측정 용량 >
실시예 전극장의 길이 두께 폭 대향면 체적 예상용량 2V 4V
도5의 21번 도5의 22번 도5의 23번 cm cm ㎤ F(2면 직렬) F F
1-1 5cm 5cm 10cm 0.017 3.1 0.527 7.11(3.56) 2.96 3.34
1-2 7.5cm 7.5cm 15cm 0.017 3.1 0.791 10.7(5.35) 4.81 5.34
1-3 10cm 10cm 21cm 0.017 3.1 1.054 14.23(7.12) 6.29 7.14
1-4 12.5cm 12.5cm 26cm 0.017 3.1 1.318 17.79(8.90) 7.90 8.87
1-5 15cm 15cm 31cm 0.017 3.1 1.581 21.34(10.67) 9.90 10.78
< 실시예 2의 전극 길이별 측정 용량 >
실시예 전극장의 길이 두께 폭 대향면 체적 예상용량 2V 4V 6V
도6의 21번 도6의 22번 도6의 23번 도6의 24번 cm cm ㎤ F(3면 직렬) F F F
2-1 5cm 5cm 5cm 5cm 0.017 3.1 0.264 3.56(1.19) 0.91 1.06 1.17
2-2 7.5cm 7.5cm 7.5cm 7.5cm 0.017 3.1 0.395 5.34(1.78) 1.60 1.65 1.70
2-3 10cm 10cm 10cm 10cm 0.017 3.1 0.527 7.11(2.37) 2.11 2.13 2.19
2-4 12.5cm 12.5cm 12.5cm 12.5cm 0.017 3.1 0.659 8.89(2.96) 2.44 2.56 2.68
2-5 15cm 15cm 15cm 15cm 0.017 3.1 0.791 10.67(3.56) 2.90 3.05 3.31
< 실시예 3의 전극 길이별 측정 용량 >
실시예 전극장의 길이 두께 폭 대향면 체적 예상용량 2V 4V 6V
도7의 21번 도7의 22번 도7의 23번 도7의 24번 도7의 25번 cm cm ㎤ F (4면 직렬) F F F
3-1 5cm 5cm 5cm 5cm 5cm 0.017 3.1 0.264 3.56(0.89) 0.67 0.67 0.86
3-2 7.5cm 7.5cm 7.5cm 7.5cm 7.5cm 0.017 3.1 0.395 5.34(1.34) 1.37 1.37 1.49
3-3 10cm 10cm 10cm 10cm 10cm 0.017 3.1 0.527 7.11(1.78) 1.59 1.63 1.86
3-4 12.5cm 12.5cm 12.5cm 12.5cm 12.5cm 0.017 3.1 0.659 8.89(2.22) 1.95 2.02 2.24
위 [표 1] 내지 [표 3]에 나타난 바와 같이, 전극의 길이를 정수배로 증가 시, 대향면에서 발휘되는 용량이 두 개가 발생하므로, 콘덴서 직렬연결 용량이 1/2로 감소되는 것을 알 수 있다. 또한, [표 1]에 나타난 바와 같이, 전극이 3개인 경우, 즉 전극 대향면(S)이 2개인 경우 2V 충전시의 용량보다는 4V 충전시의 용량이 예상용량과 유사한 값을 가짐을 알 수 있고, [표 2]에 나타난 바와 같이, 전극이 4개인 경우, 즉 전극 대향면(S)이 3개인 경우 2V 충전시의 용량보다는 6V 충전시의 용량이 예상용량과 유사한 값을 가짐을 알 수 있다. 이것은 전극 대향면(S)의 수에 따라 정격전압이 4V 이상을 가짐을 입증한다고 할 수 있다.
따라서, 도 9 및 도 10에 나타난 바와 같이, 본 발명의 실시예 1은 충전 후 방전 시, 충전의 종지전압 5.0V부터 정전류 방전이 이루어지나, 종래 기술에 따른 비교예 1은 5.0V 충전 후에도 방전은 약 4.0V까지 1.0V 드롭(Drop)이 발생한 다음 방전이 시작됨을 알 수 있다. 즉, 종래의 비교예 1은 충전은 가능할 지라도 방전이 시작되면 전압의 드롭(Drop)이 발생하게 된다. 이는 실시예 1의 전압 안정성이 비교예 1에 비하여 안정적이라는 것을 의미한다.
또한, 위와 같은 결과부로부터 종래 비교예 1의 경우 정격전압보다 높은 전압에서 충전 및 방전이 일어날 경우 커패시터로부터 정상적인 전류방전에 문제가 생기며, 심한 전압 드롭(Drop)으로 인하여 커패시터의 수명 단축의 치명적인 원인이 될 수 있다고 할 수 있다. 반면 전압이 안정적인 본 발명의 실시예 1의 경우 커패시터는 5.0V까지 안정적인 충전 및 방전 곡선을 가지므로 내전압 및 동작 전압이 높다고 할 수 있다.
한편, C-V 곡선을 보인 도 11에 나타난 바와 같이, 본 발명의 실시예 1은 비교예 1과 비교하여 7.0V까지 내부 전류변화가 없이 안정적인 전류값을 가짐을 알 수 있다.
[표 1] 내지 [표 3]에서와 같이, 본 발명에서는 전극의 길이 변화를 통하여 예상 용량값으로 설계된 전기이중층 커패시터의 실제 용량값을 확인함으로써 전기이중층 커패시터의 용량을 설계할 수 있고, 또한 대향면의 용량값이 1/2, 1/3로 줄어드는 것은 외부 직렬연결을 통하여 전압을 2배 향상시키고, 용량은 1/2로 줄이는 것과 동일한 특성을 보인다는 것을 확인할 수 있다.
본 발명에 따르면, 전극의 두께, 폭, 길이를 계산하고, 단위셀 내부의 전극의 수를 조절하여 전극 대향면의 수를 임의 선택적으로 설계함으로써, 상기 설계값에 따라 다양한 값의 내부 전압 및 용량을 유도해 낼 수 있다. 이에 따라, 본 발 명은 설계된 전극의 수에 대응되게 내전압 및 동작전압을 증가시켜 높은 에너지 저장밀도를 갖게 할 수 있는 효과를 갖는다.
이에 더하여, 본 발명은 단셀로서도 제품에 적용 가능한 동작전압을 갖게 할 수 있어 모듈 제조에 필요한 단위셀의 용량별, 저항별, 누설절류별 분류의 제조과정을 단축시키고, 모듈 제조 후 모듈의 용량, 저항, 누설전류 등 전기적 성능을 반복 측정하는 과정을 없앨 수 있으며, 전기이중층 커패시터 모듈을 소형화할 수 있는 효과를 갖는다. 아울러, 모듈 제작시 단위셀별 전압 밸런스를 유지하기 위한 보호회로가 필요치 않는 효과를 갖는다.

Claims (7)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 전극과 절연지가 교호로 적층되고 전해액이 함침되어 구성된 단위셀을 가지는 전기이중층 커패시터에 있어서,
    상기 단위셀은 1개의 절연지로 구성된 제1절연지층과, 적어도 2개의 전극으로 구성된 제1전극층과, 1개의 절연지로 구성된 제2절연지층과, 적어도 1개의 전극으로 구성된 제2전극층이 순차적으로 적층, 구성되어 적어도 3개 이상의 전극을 가지며,
    상기 제1전극층에 배치된 전극과 상기 제2전극층에 배치된 전극은 서로 엇갈리게 배치되고,
    상기 제1전극층 및 제2전극층에 수평적으로 배치된 전극 간의 간격은 0.5mm ~ 20mm이며,
    상기 전극은 전극활물질을 압연하여 제조한 시트 형태나, 또는 전극활물질을 금속박에 코팅, 건조하여 제조한 시트 형태를 절단하여 제조된 것을 특징으로 하는 전기이중층 커패시터.
  5. 전극과 절연지가 교호로 적층되고 전해액이 함침되어 구성된 단위셀을 가지는 전기이중층 커패시터에 있어서,
    상기 단위셀은 1개의 절연지로 구성된 제1절연지층과, 적어도 1개의 전극으로 구성된 제1전극층과, 1개의 절연지로 구성된 제2절연지층과, 적어도 2개의 전극으로 구성된 제2전극층이 순차적으로 적층, 구성되어 적어도 3개 이상의 전극을 가지며,
    상기 제1전극층에 배치된 전극과 상기 제2전극층에 배치된 전극은 서로 엇갈리게 배치되고,
    상기 제1전극층 및 제2전극층에 수평적으로 배치된 전극 간의 간격은 0.5mm ~ 20mm이며,
    상기 전극은 전극활물질을 압연하여 제조한 시트 형태나, 또는 전극활물질을 금속박에 코팅, 건조하여 제조한 시트 형태를 절단하여 제조된 것을 특징으로 하는 전기이중층 커패시터.
  6. 제4항 또는 제5항에 있어서,
    상기 단위셀의 내전압 및 동작전압은 5.0 ~ 10.0V인 것을 특징으로 하는 전기이중층 커패시터.
  7. 제4항 또는 제5항에 있어서,
    상기 전기이중층 커패시터는 하나의 단위셀(단셀)로 구성된 것을 특징으로 하는 전기이중층 커패시터.
KR1020050027201A 2005-03-31 2005-03-31 고전압 전기이중층 커패시터 KR100552431B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050027201A KR100552431B1 (ko) 2005-03-31 2005-03-31 고전압 전기이중층 커패시터
JP2005279797A JP2006287174A (ja) 2005-03-31 2005-09-27 高電圧電気二重層キャパシタ
US11/240,373 US7145763B2 (en) 2005-03-31 2005-10-03 High-voltage electric double layer capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050027201A KR100552431B1 (ko) 2005-03-31 2005-03-31 고전압 전기이중층 커패시터

Publications (1)

Publication Number Publication Date
KR100552431B1 true KR100552431B1 (ko) 2006-02-20

Family

ID=37070118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050027201A KR100552431B1 (ko) 2005-03-31 2005-03-31 고전압 전기이중층 커패시터

Country Status (3)

Country Link
US (1) US7145763B2 (ko)
JP (1) JP2006287174A (ko)
KR (1) KR100552431B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010030073A1 (en) * 2008-09-10 2010-03-18 Edlc Co., Ltd. Surface-mounted supercapacitor and method of manufacturing the same
KR100991980B1 (ko) 2008-05-13 2010-11-04 비나텍주식회사 모듈형 전기이중층 커패시터 및 그 제조방법
KR20100137470A (ko) * 2008-02-19 2010-12-30 밧츠캅 이중층 다중코일 슈퍼커패시터
KR101541566B1 (ko) * 2008-02-19 2015-08-03 블루 솔루션즈 다수 전극 슈퍼캐패시터

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100302708A1 (en) * 2007-04-12 2010-12-02 Linxross, Inc. Bipolar supercapacitors and methods for making same
US7983021B2 (en) * 2007-10-31 2011-07-19 Corning Incorporated Oblong electrochemical double layer capacitor
US20110102972A1 (en) 2009-11-05 2011-05-05 Samsung Elctro-Mechanics Co., Ltd. Chip-type electric double layer capacitor cell and method of manufacturing the same
RU2419907C1 (ru) * 2010-04-23 2011-05-27 ЮГ Инвестмент Лтд. Многоэлементный электрохимический конденсатор и способ его изготовления
KR101141351B1 (ko) 2010-05-20 2012-05-03 삼성전기주식회사 전기 이중층 커패시터 패키지 및 그 제조방법
US8488301B2 (en) 2011-02-28 2013-07-16 Corning Incorporated Ultracapacitor package design having slideably engagable bent tabs
JP5483464B2 (ja) * 2011-02-28 2014-05-07 和弘 林 発電電極体
JP2019009159A (ja) * 2017-06-20 2019-01-17 日本ケミコン株式会社 キャパシタ用電極箔及びキャパシタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0449145B1 (en) * 1990-03-29 1998-01-28 Matsushita Electric Industrial Co., Ltd. Electric double layer capacitor and method for producing the same
JPH07263274A (ja) 1994-03-22 1995-10-13 Taitsuu:Kk リード線を有するフィルムコンデンサ
JPH11135369A (ja) * 1997-10-28 1999-05-21 Nec Corp 電気二重層コンデンサ
US6249423B1 (en) * 1998-04-21 2001-06-19 Cardiac Pacemakers, Inc. Electrolytic capacitor and multi-anodic attachment
US6310760B1 (en) * 2000-03-15 2001-10-30 Sandia Corporation Adhesive, elastomeric gel impregnating composition

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100137470A (ko) * 2008-02-19 2010-12-30 밧츠캅 이중층 다중코일 슈퍼커패시터
KR101541566B1 (ko) * 2008-02-19 2015-08-03 블루 솔루션즈 다수 전극 슈퍼캐패시터
KR101690795B1 (ko) * 2008-02-19 2016-12-28 블루 솔루션즈 이중층 다중코일 슈퍼커패시터
KR100991980B1 (ko) 2008-05-13 2010-11-04 비나텍주식회사 모듈형 전기이중층 커패시터 및 그 제조방법
WO2010030073A1 (en) * 2008-09-10 2010-03-18 Edlc Co., Ltd. Surface-mounted supercapacitor and method of manufacturing the same

Also Published As

Publication number Publication date
US7145763B2 (en) 2006-12-05
JP2006287174A (ja) 2006-10-19
US20060221551A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
KR100552431B1 (ko) 고전압 전기이중층 커패시터
US10312028B2 (en) Electrochemical energy storage devices and manufacturing methods
US7830646B2 (en) Multi electrode series connected arrangement supercapacitor
EP1659598A1 (en) Electrolytic solution for electric double layer capacitor and electric double layer capacitor
TW430834B (en) Solid electrolytic capacitor and method of manufacturing the same
US7589955B2 (en) Electric double layer capacitor and aggregation thereof
US7903390B2 (en) Bipolar membrane for electrochemical supercapacitors and other capacitors
KR101530989B1 (ko) 질소가 도핑된 활성탄 전극재의 제조방법 그리고 이를 이용한 전극 및 전기 이중층 커패시터
KR101141352B1 (ko) 전기 이중층 커패시터 및 그 제조방법
Lungoci et al. Comparative analysis for the supercapacitors packaging characteristics
US9343240B2 (en) Polarizable ion-conducting material
KR101097704B1 (ko) 원통형 에너지 저장장치
US6046903A (en) Electric double layer capacitor having a separation wall
Rizoiu et al. A fundamental study of supercapacitive cells
KR100955233B1 (ko) 적층형 전기이중층 커패시터
Vasile et al. EDLC characterization platform
KR101211667B1 (ko) 파우치형 슈퍼 커패시터 및 이의 제작 방법
KR101369738B1 (ko) 콘덴서용 전극구조체 및 상기 전극구조체를 포함하는 콘덴서
KR20220100289A (ko) 슈퍼커패시터 전극 및 그것을 구비한 슈퍼커패시터
KR100923863B1 (ko) 에너지 저장장치
KR101638566B1 (ko) 전기 이중층 소자
JP2002151355A (ja) 積層型電気二重層キャパシタ
Hudis The application of aluminum electrolytic capacitors constructed with an electrochemical cathode in power electronics
Du Evaluation of Energy Storage Devices for Aerospace Applications
KR20020096731A (ko) 전기 이중층 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130206

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140205

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee