KR100549585B1 - Method of evaluating a semiconductor device - Google Patents

Method of evaluating a semiconductor device Download PDF

Info

Publication number
KR100549585B1
KR100549585B1 KR1020020086145A KR20020086145A KR100549585B1 KR 100549585 B1 KR100549585 B1 KR 100549585B1 KR 1020020086145 A KR1020020086145 A KR 1020020086145A KR 20020086145 A KR20020086145 A KR 20020086145A KR 100549585 B1 KR100549585 B1 KR 100549585B1
Authority
KR
South Korea
Prior art keywords
wiring
semiconductor device
electromigration
evaluation
wiring pattern
Prior art date
Application number
KR1020020086145A
Other languages
Korean (ko)
Other versions
KR20040059411A (en
Inventor
맹종선
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020086145A priority Critical patent/KR100549585B1/en
Publication of KR20040059411A publication Critical patent/KR20040059411A/en
Application granted granted Critical
Publication of KR100549585B1 publication Critical patent/KR100549585B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 특성 평가 배선 패턴의 상하부에 익스트루젠(extrusion) 모니터를 설치하여 배선의 일렉트로마이그레이션 특성을 향상시킬 수 있도록한 반도체 소자의 평가 방법에 관한 것으로, 반도체 소자의 금속 배선 평가에 있어서, 일렉트로마이그레이션 특성 평가 배선 패턴을 포함하고, 상기 일렉트로마이그레이션 특성 평가 배선 패턴과 동일층의 좌,우 그리고 인접한 상부와 하부에 익스트루젠 모니터를 구성하여 일렉트로마이그레이션 특성 평가 배선 패턴의 모든 방향에 익스트루젠 모니터를 위치시켜 배선 평가를 진행하는 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for evaluating a semiconductor device in which an extrusion monitor is provided above and below a characteristic evaluation wiring pattern to improve the electromigration characteristics of the wiring. An extrugen monitor is included in all directions of the electromigration characteristic evaluation wiring pattern including a migration characteristic evaluation wiring pattern, and an extruzen monitor configured on the upper and lower sides of the same layer as the electromigration characteristic evaluation wiring pattern. To evaluate the wiring.

일렉트로마이그레이션, extrusion 모니터Electromigration, extrusion monitor

Description

반도체 소자의 평가 방법{Method of evaluating a semiconductor device} Method of evaluating a semiconductor device             

도 1은 종래 기술의 반도체 소자의 배선 평가를 위한 구성도1 is a configuration diagram for evaluating wiring of a semiconductor device of the prior art

도 2는 본 발명에 따른 반도체 소자의 배선 평가를 위한 구성도2 is a configuration diagram for evaluating wiring of a semiconductor device according to the present invention.

- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-

21. 일렉트로마이그레이션 시험 배선21. Electromigration Test Wiring

22.23. 동일층의 익스트루젠 모니터22.23. Extruden monitor on the same floor

24.25.26.하부층의 익스트루젠 모니터24.25.26.Extruden Monitors in the lower tier

27.28.29. 상부층의 익스트루젠 모니터27.28.29. Extruden monitor on top layer

본 발명은 반도체 소자의 평가에 관한 것으로, 구체적으로 특성 평가 배선 패턴의 상하부에 익스트루젠(extrusion) 모니터를 설치하여 배선의 일렉트로마이그레이션 특성을 향상시킬 수 있도록한 반도체 소자의 평가 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to evaluation of semiconductor devices, and more particularly, to an evaluation method of a semiconductor device in which an extrusion monitor is provided above and below a characteristic evaluation wiring pattern to improve the electromigration characteristics of the wiring.

반도체 장치의 금속 피치 및 라인 폭이 감소함에 따라 금속선의 스트레스 마이그레이션(SM:Stress Migration) 및 일렉트로 마이그레이션(EM:Electro Migration) 특성이 장치의 신뢰성을 좌우하게 되었다.As the metal pitch and line width of semiconductor devices are reduced, the stress migration (SM) and electromigration (EM) characteristics of the metal wires determine the reliability of the device.

알루미늄 금속에서 발생되는 스트레스는 크게 고유 스트레스(intrinsic stress)와 열적 스트레스(thermal stress)로 구분된다.The stresses generated in aluminum metal are largely divided into intrinsic stress and thermal stress.

열적 스트레스는 알루미늄과 실리콘 기판간의 열적 팽창 정도의 차이에 의하 발생되는 것으로 고온에서 알루미늄을 증착한 후 냉각하면 알루미늄은 실리콘에 비해 빨리 수축하여 하므로, 알루미늄에는 인장 스트레스가 걸리고, 이와 반대로 실리콘 기판에는 압축 스트레스가 걸리게 된다.Thermal stress is caused by the difference in the degree of thermal expansion between aluminum and silicon substrate. When aluminum is deposited at high temperature and then cooled, aluminum shrinks faster than silicon, so tensile stress is applied to aluminum, and conversely, compression is applied to silicon substrate. You get stressed.

최근 고집적 반도체 소자의 구동 속도를 향상시켜서 고속화 및 고집적화된 반도체 소자의 실현을 위하여 구리 배선을 적용한 제품이 생산되고 있다.In recent years, products using copper wiring have been manufactured to improve driving speed of highly integrated semiconductor devices and to realize high speed and high integration semiconductor devices.

구리는 비교적 낮은 고유 저항을 가지며 우수한 일렉트로 마이그레이션(electro migration) 저항성을 갖는 재료로서, 구리의 이와 같은 특성을 이용하여 여러가지 신기술을 개발하려는 시도가 계속되고 있다.Copper is a material with a relatively low specific resistance and excellent electro migration resistance. Attempts have been made to develop various new technologies using this property of copper.

이하에서 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 배선 평가에 관하여 설명한다.Hereinafter, a wiring evaluation of a semiconductor device of the related art will be described with reference to the accompanying drawings.

도 1은 종래 기술의 반도체 소자의 배선 평가를 위한 구성도이다.1 is a configuration diagram for wiring evaluation of a semiconductor device of the prior art.

구리 또는 알루미늄을 이용한 MLM(Multi-level metallization)공정에 있어서의 일레트로마이그레이션(Electromigration;EM)을 평가하는데 있어 현재까지 많이 알려지고 사용되어 왔던 테스트 패턴은 그 테스트 패턴의 고유 결함으로 인하여 이를 이용한 신뢰성 결과에 대해 많은 문제점들이 지적되고 있다.In evaluating electromigration (EM) in multi-level metallization (MLM) processes using copper or aluminum, the test patterns, which have been widely known and used up to now, are used due to the inherent defects of the test patterns. Many problems with the results are pointed out.

이들 패턴의 가장 큰 단점은 측정 시간이 오래 소요되고 이를 극복하기 위해 큰 스트레스를 가하는 경우 특히 전류에 대해서 테스트 패턴의 모양상 온도 구배등을 가속시켜 일반적인 평가방법보다 더 큰 문제를 야기하게 된다.The biggest drawback of these patterns is that the measurement time is long and when a large stress is applied to overcome the stress, the temperature gradient of the test pattern is accelerated with respect to current, which causes more problems than the general evaluation method.

반도체 소자의 제조 공정의 미세화와, 빠른 동작 속도가 요구됨에 따라 일렉트로마이그레이션 특성의 강화가 요구되고 정확한 평가가 요구된다.As miniaturization of semiconductor device manufacturing processes and fast operation speeds are required, enhancement of electromigration characteristics is required, and accurate evaluation is required.

배선 공정이 Al/산화막에서 구리/저유전율막으로 전이됨에 따라 배선의 기계적 특성이 약화되고 있고, 주요 파손 기구중 익스트루젠(extrusion)이 강하게 대두되고 있다.As the wiring process is transferred from the Al / oxide film to the copper / low dielectric film, the mechanical properties of the wiring are weakened, and extruding of the main breakage mechanisms is emerging.

그럼에도 종래 기술에서는 같은 층의 인접 배선의 익스트루젠만 검증돼 왔으나 위, 아래 층으로 배선으로의 익스트루젠은 검증되지 않는다.Nevertheless, in the prior art, only extrudens of adjacent wirings of the same layer have been verified, but extrudens to wirings of the upper and lower layers are not verified.

종래 기술에서는 도 1에서와 같이, 익스트루젠 배열 방식으로 일렉트로마이그레이션 시험 배선(1)과, 일렉트로마이그레이션 시험 배선(1)과 같은 층에 인접하여 익스트루젠 모니터(12)(13)가 설치된다.In the prior art, as shown in Fig. 1, an electromigration test wiring 1 and an extrugen monitor 12 and 13 are provided adjacent to the same layer as the electromigration test wiring 1 in an extrusion arrangement method. .

배선 사이의 공간은 절연층으로 채워지고 익스트루젠 기구로 일렉트로마이그레이션 시험 배선(1)의 상부 또는 하부층쪽으로 유출하여 파손되는 경우는 실제보다 수명이 높게 산출되는 오류가 발생된다.If the space between the wirings is filled with an insulating layer and leaks to the upper or lower layer of the electromigration test wiring 1 by an extruder mechanism, an error is generated in which the service life is calculated to be higher than actual.

그러나 이와 같은 종래 기술의 반도체 소자의 배선 평가 방법은 다음과 같은 문제점이 있다.However, such a wiring evaluation method of the semiconductor device of the prior art has the following problems.

종래 기술에서는 배선 공정이 Al 산화막에서 구리 저유전율 막으로 전이됨에 따라 배선의 기계적 특성이 약화되고 있다.In the prior art, as the wiring process is transferred from the Al oxide film to the copper low dielectric constant film, the mechanical properties of the wiring are weakened.

이와 같은 주요 파손 기구중 익스트루젠(extrusion)이 강하게 대두되고 있음에도 같은 층의 인접 배선의 익스트루션만 검증돼 왔으나 위,아래 층의 배선의 익스트루션은 검증되고 있지 않다.Although the extrude is strong among these major breakage mechanisms, only the extrusion of adjacent wiring of the same layer has been verified, but the extrusion of the wiring of the upper and lower layers has not been verified.

구리 저유전율막으로 배선 기술으로 발전하고 있는 경향에 있고, 층간 절연막의 저유전율 막의 기계적 안정선은 점점 악화되고 있는 추세이고, 층간 절연막의 기계적 안정성이 낮은 경우 이러한 경향이 더 높아질 수 있어 소자의 신뢰성을 저하시킨다.The copper low dielectric constant film has tended to be developed as a wiring technology, and the mechanical stability line of the low dielectric constant film of the interlayer insulating film is gradually deteriorating, and if the mechanical stability of the interlayer insulating film is low, this tendency may be higher, thereby improving the reliability of the device. Lowers.

본 발명은 이와 같은 종래 기술의 반도체 소자의 배선 평가 방법의 문제를 해결하기 위하여 안출한 것으로, 특성 평가 배선 패턴의 상하부에 익스트루젠(extrusion) 모니터를 설치하여 배선의 일렉트로마이그레이션 특성을 향상시킬 수 있도록한 반도체 소자의 평가 방법을 제공하는데 그 목적이 있다.
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem of the conventional method for evaluating the wiring of semiconductor devices. An extrusion monitor can be provided above and below the characteristic evaluation wiring pattern to improve the electromigration characteristics of the wiring. The purpose is to provide a method for evaluating a semiconductor device.

이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 평가 방법은 반도체 소자의 금속 배선 평가에 있어서, 일렉트로마이그레이션 특성 평가 배선 패턴을 포함하고, 상기 일렉트로마이그레이션 특성 평가 배선 패턴과 동일층의 좌,우 그리고 인접한 상부와 하부에 익스트루젠 모니터를 구성하여 일렉트로마이그레이션 특성 평가 배선 패턴의 모든 방향에 익스트루젠 모니터를 위치시켜 배선 평가를 진행하는 것을 특징으로 한다.The evaluation method of the semiconductor device according to the present invention for achieving the above object includes the electromigration characteristic evaluation wiring pattern, the left and right of the same layer as the electromigration characteristic evaluation wiring pattern in the metal wiring evaluation of the semiconductor device. The extruden monitors are formed at upper and lower sides, and the extruden monitors are positioned in all directions of the electromigration characteristic evaluation wiring pattern to perform wire evaluation.

본 발명에 따른 반도체 소자의 평가 방법의 바람직한 실시예에 관하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.A preferred embodiment of the evaluation method of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 반도체 소자의 배선 평가를 위한 구성도이다.2 is a configuration diagram for wiring evaluation of a semiconductor device according to the present invention.

본 발명은 익스트루젠 모니터의 배치에 관한 것으로 평가 배선의 상부, 하부층에도 익스트루젠 모니터를 설치하여 일렉트로마이그레이션 테스트의 정확성을 높이기 위한 것이다.The present invention relates to the arrangement of an extruden monitor, and an extruden monitor is also installed in the upper and lower layers of the evaluation wiring to increase the accuracy of the electromigration test.

본 발명의 익스트루젠 배열 방식은 도 2에서와 같이, 일렉트로마이그레이션 시험 배선(21)을 둘러싸는 형태로 모든 방향에 익스트루젠 모니터가 구성되는 것으로, 일렉트로마이그레이션 시험 배선(21)의 동일층에 구성되는 동일층의 익스트루젠 모니터(22)(23)와, 하부층에 구성되는 하부층의 익스트루젠 모니터(24)(25)(26)와, 상부층에 구성되는 상부층의 익스트루젠 모니터(27)(28)(29)로 구성된다.As shown in FIG. 2, the extruden arrangement system of the present invention is configured such that an extruden monitor is formed in all directions in a form surrounding the electromigration test wiring 21, and is disposed on the same layer of the electromigration test wiring 21. Extruden monitors 22 and 23 of the same layer constituted, Extruden monitors 24 and 25 and 26 of the lower layer constituted in the lower layer, and Extruden monitor 27 of the upper layer constituted in the upper layer. (28) and (29).

각 구성들의 사이는 절연층으로 채워져 있고 오류를 개선하기 익스트루젠 모니터를 일렉트로마이그레이션 시험 배선의(21) 같은 층 뿐만아니라 상부 및 하부에도 설치하여 익스트루젠 모니터를 정밀하게 측정하는 것이 가능하도록 한 것이다.Between each configuration is filled with an insulating layer and extruder monitors are installed on the same and upper and lower sides of the electromigration test wires as well as on the same layer as the electromigration test wiring to ensure accurate measurement of the extruder monitors. will be.

여기서, 상부, 하부층의 배선 재료는 일렉트로마이그레이션 특성 평가 배선과 같은 금속 또는 상이한 금속을 사용한다.Here, the wiring material of the upper and lower layers uses the same metal or different metal as the electromigration characteristic evaluation wiring.

그리고 익스트루젠 모니터의 폭은 평가 배선보다 더 넓게 형성하거나, 평가 배선보다 좁게 형성하여 배선 주위를 여러 개의 익스트루션 모니터로 둘러싸도록 구성한다.The width of the extruder monitor is formed to be wider than that of the evaluation wiring or to be narrower than the evaluation wiring so as to surround the wiring around several wirings.

만약, 비아(via) 구조의 평가 배선인 경우 인접 상부, 하부층 익스트루젠 모니터도 동일 비아 구조를 갖도록 구성하거나 가능한한 인접되도록 구성한다.In the case of the evaluation wiring having a via structure, the adjacent upper and lower layer extruder monitors are also configured to have the same via structure or to be as adjacent as possible.

그리고 익스트루젠 모니터에도 동시에 전계를 가하여 절연층 특성과 배선 특성을 함께 평가하는 것도 가능하다.It is also possible to simultaneously apply the electric field to the extruden monitor to evaluate the insulation layer characteristics and the wiring characteristics.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.

이상에서 설명한 본 발명에 따른 반도체 소자의 평가 방법은 다음과 같은 효과가 있다.The evaluation method of the semiconductor device according to the present invention described above has the following effects.

본 발명은 일렉트로마이그레이션 시험 배선을 둘러싸는 형태로 모든 방향에 익스트루젠 모니터가 구성되도록 하여 정확한 일렉트로마이그레이션 특성을 평가할 수 있어 소자의 신뢰성을 높이는 효과가 있다.The present invention has the effect of increasing the reliability of the device by evaluating the accurate electromigration characteristics by allowing the extruden monitor to be configured in all directions in a form surrounding the electromigration test wiring.

Claims (5)

반도체 소자의 금속 배선 평가에 있어서, In the metal wiring evaluation of a semiconductor element, 일렉트로마이그레이션 특성 평가 배선 패턴을 포함하고,Including electromigration characteristic evaluation wiring pattern, 상기 일렉트로마이그레이션 특성 평가 배선 패턴과 동일층의 좌,우 그리고 인접한 상부와 하부에 익스트루젠 모니터를 구성하여 일렉트로마이그레이션 특성 평가 배선 패턴의 모든 방향에 익스트루젠 모니터를 위치시켜 배선 평가를 진행하는 것을 특징으로 하는 반도체 소자의 평가 방법.Extrusen monitors are formed on the upper, lower, left, and right sides of the same layer as the electromigration characteristic evaluation wiring pattern to place the extruzen monitor in all directions of the electromigration characteristic evaluation wiring pattern to perform wiring evaluation. An evaluation method of a semiconductor device. 제 1 항에 있어서, 일렉트로마이그레이션 특성 평가 배선 패턴 그리고 익스트루젠 모니터들은 모두 절연층에 의해 격리되는 것을 특징으로 하는 반도체 소자의 평가 방법.The method of evaluating a semiconductor device according to claim 1, wherein the electromigration characteristic evaluation wiring pattern and the extruden monitors are all isolated by an insulating layer. 제 1 항에 있어서, 익스트루젠 모니터들을 일렉트로마이그레이션 특성 평가 배선 패턴과 동일 재료로 형성하는 것을 특징으로 하는 반도체 소자의 평가 방법.The evaluation method of a semiconductor device according to claim 1, wherein the extruden monitors are formed of the same material as the electromigration characteristic evaluation wiring pattern. 제 1 항에 있어서, 익스트루젠 모니터의 폭을 일렉트로마이그레이션 특성 평 가 배선 패턴보다 넓거나 좁게 형성하는 것을 특징으로 하는 반도체 소자의 평가 방법.The method of evaluating a semiconductor device according to claim 1, wherein the width of the extrugen monitor is formed to be wider or narrower than the electromigration characteristic evaluation wiring pattern. 제 1 항에 있어서, 익스트루젠 모니터에도 동시에 전계를 가하여 절연층 특성과 배선 특성을 함께 평가하는 것을 특징으로 하는 반도체 소자의 평가 방법.The method of evaluating a semiconductor device according to claim 1, wherein an electric field is simultaneously applied to the extruden monitor to evaluate the insulation layer properties and the wiring properties together.
KR1020020086145A 2002-12-28 2002-12-28 Method of evaluating a semiconductor device KR100549585B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086145A KR100549585B1 (en) 2002-12-28 2002-12-28 Method of evaluating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086145A KR100549585B1 (en) 2002-12-28 2002-12-28 Method of evaluating a semiconductor device

Publications (2)

Publication Number Publication Date
KR20040059411A KR20040059411A (en) 2004-07-05
KR100549585B1 true KR100549585B1 (en) 2006-02-08

Family

ID=37351419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086145A KR100549585B1 (en) 2002-12-28 2002-12-28 Method of evaluating a semiconductor device

Country Status (1)

Country Link
KR (1) KR100549585B1 (en)

Also Published As

Publication number Publication date
KR20040059411A (en) 2004-07-05

Similar Documents

Publication Publication Date Title
CN100440502C (en) Semiconductor device
US7098676B2 (en) Multi-functional structure for enhanced chip manufacturibility and reliability for low k dielectrics semiconductors and a crackstop integrity screen and monitor
TWI601222B (en) Integrated circuit (ic) test structure with monitor chain and test wires
US6680484B1 (en) Space efficient interconnect test multi-structure
KR100538725B1 (en) Semiconductor integrated circuit device having multilevel interconnection
CN1225780C (en) Method of forming a fuse
US8633482B2 (en) Semiconductor device test structures and methods
CN112864131A (en) Electromigration test structure and electromigration test method
KR100549585B1 (en) Method of evaluating a semiconductor device
JPH07135242A (en) Semiconductor device
KR100983457B1 (en) A method of testing an integrated circuit
KR102463139B1 (en) Kelvin resistance test structure and method of manufacturing structure including the same
US6833557B1 (en) Integrated circuit and a method of manufacturing an integrated circuit
KR100450260B1 (en) Method for destructive strength test of thin film
KR200258235Y1 (en) Structure of Metal Interconnects Test Device for Via Electromigration
US6787803B1 (en) Test patterns for measurement of low-k dielectric cracking thresholds
US6218726B1 (en) Built-in stress pattern on IC dies and method of forming
KR100290915B1 (en) Metalline test pattern of semiconductor device
JPH11260878A (en) Semiconductor device and its defect prediction mechanism
US9524916B2 (en) Structures and methods for determining TDDB reliability at reduced spacings using the structures
KR100494116B1 (en) Method for estimating reliability of metal line
CN107293527B (en) Semiconductor element with improved structure of connecting pad space
KR100425163B1 (en) Pattern for Testing Metal Lines in Semiconductor Device
KR100192578B1 (en) Pattern forming method for checking via resistance
KR100774785B1 (en) Test pattern for measuring stress of metal line in semiconductor device and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee