KR100548012B1

KR100548012B1 - 반도체패키지

Info

Publication number: KR100548012B1
Application number: KR1019980038414A
Authority: KR
Inventors: 조영래; 복경순; 김중도
Original assignee: 삼성테크윈 주식회사
Priority date: 1998-09-17
Filing date: 1998-09-17
Publication date: 2006-04-21
Also published as: KR20000020014A

Abstract

반도체 패키지 및 그 제조방법이 개시된다. 개시된 반도체 패키지는, 반도체 칩과, 일면에 상기 반도체 칩이 설치되고, 타면이 외부로 노출되는 노출형 방열판을 구비하는 반도체 패키지에 있어서, 상기 노출형 방열판은, 소정의 금속판과; 상기 금속판 상에 직접 또는 하지금속피막을 개재시켜 형성된 흑색 니켈 도금층;을 포함하는 것을 그 특징으로 한다. 본 발명에 따르면, 내식성, 내구성, 외관품질, 및 마킹성이 향상된 방열판이 채용될 수 있다.

Description

반도체 패키지{Semiconductor package}

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로서, 보다 상세하게는 방열판의 외관품질, 내열성, 마킹성, 및 내식성이 개선된 반도체 패키지 및 그 제조방법에 관한 것이다.

통상적인 반도체 패키지는, 소정의 정보가 저장된 반도체 칩과, 상기 반도체 칩의 정보를 외부에 출력하기 위하여 리드 프레임(lead frame)이나 회로기판용 패드와 와이어 본딩(wire bonding)되는 와이어 본딩과, 상기 반도체 칩의 일면 또는 양면에서 밀봉시키기 위하여 성형되는 밀봉재가 각각 구비된다.

그리고 상기 반도체 패키지가 고열방출용인 경우, 상기 반도체 패키지에는 일반적으로 이러한 반도체 패키지로부터 발생되는 고열을 흡수하기 위해 방열판이 설치된다. 이러한 방열판은 방열 효과를 증대시키기 위해 방열판의 일부가 대기중에 노출된다. 상기 노출형 방열판이 채용되는 반도체 패키지는 파워 쿼드(Power Quad) 또는 디피에치(DPH) 패키지, 티비지에(TBGA) 패키지. 이피비지에이(EPBGA) 패키지, 및 슈퍼 비지에이(Super BGA) 등이 있다.

상기 티비지에이, 이피비지에이, 또는 슈퍼 비지에이는 회로기판 방향에 반도체 칩을 부착한 후, 그 부분을 봉지하여 방열판중 상기 회로기판이 부착된 일면을 제외한 나머지가 모두 노출된 노출형 방열판이 적용되는 비지에이 패키지들이다.

이와 같이 반도체 패키지에 적용되는 노출형 방열판의 소재로는 주로 구리(Cu) 또는 알루미늄(Al) 소재가 사용된다. 상술한 바와 같이 방열판의 일부가 반도체 패키지의 외부로 노출되는 경우에는 산화방지 등의 내구성을 위해 방열판의 표면처리가 반드시 필요한데, 구리 소재의 방열판에는 일반적으로 니켈 도금방법, 착색법, 블랙 산화(black oxidation)처리, 에폭시 코팅(epoxy coating), 또는 잉크 (ink)코팅 등의 표면처리 방법이 적용된다. 전술한 일반적인 니켈 도금방법은 내열성, 내식성이 우수하여 가장 널리 적용되나, 방열판의 노출되는 부분에 마킹(marking)을 할 경우, 마킹성이 취약하다.

또한 방열판에 여러 가지 방법의 착색법이 적용되기도 하지만, 검은색의 균일한 외관품질을 나타내기 어렵고, 내열성, 내식성측면에서도 니켈 도금법에 비해 떨어진다. 블랙 산화방법은 표면에 침상구조의 산화층을 형성시키는 방법으로 우수한 접착력을 가지지만, 산화층이 상당히 취약하여 기계적 조립성이 현저하게 떨어지며, 화학적으로 반응성도 활발하므로 방열판의 외부로 노출되는 부분으로의 적용에는 적합하지 않다.

따라서 이를 보완하기 위하여, 블랙 산화층 위에 크로메이트 처리를 하기도 하는데, 이는 크로메이트 피막 자체가 열에 매우 취약하여 130℃ 이상의 환경에서는 내식성이 현저하게 떨어지는 단점이 있고, 표면처리 공정이 복잡할 뿐만 아니라, 중금속으로 인한 환경문제가 발생될 수 있다.

그리고 에폭시 또는 잉크 코팅방법은 자유롭게 색상을 만들 수 있으므로 마킹성측면에서 유리할 수 있지만, 방열판에 기본적으로 필요한 열방출 특성이 취약해질 수 있고 내열성도 떨어지므로, 이 역시 방열판의 표면처리에는 적합하지 않다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 우수한 방열특성, 균일한 외관품질, 내식성, 내열성, 내구성 및 우수한 마킹 특성을 충족시키는 반도체 패키지를 제공하는데 그 목적이 있다.

그리고 이러한 반도체 패키지를 제조하기 위한 반도체 패키지 제조방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 패키지는, 반도체 칩과, 일면에 상기 반도체 칩이 설치되고, 타면이 외부로 노출되는 노출형 방열판을 구비하는 반도체 패키지에 있어서, 상기 노출형 방열판은 소정의 금속판과; 상기 금속판 상에 직접 또는 하지금속피막을 개재시켜 형성된 흑색 니켈 도금층;을 포함하는 것을 그 특징으로 한다.

본 발명에 있어서, 상기 금속판은 Cu, Cu계 합금, Fe, Fe계 합금, Al, Al계 합금, Ni, Ni계 합금중 어느 하나로 이루어지고, 상기 흑색 니켈 도금층의 두께는 0.01∼2.0㎛ 범위인 것이 바람직하다.

본 발명의 일면에 따르면, 상기 흑색 니켈 도금층의 두께는 0.01∼2.0㎛ 범위에 있는 것이 바람직하다.

본 발명의 또 다른 일면에 따르면, 상기 하지금속피막은 Ni 도금층을 포함하는 것이 바람직하다.

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 패키지 제조방법은, ( a) 금속판의 표면을 탈지 및 활성화시키는 단계; (b) 상기 금속판 위에 흑색 니켈 도금액으로 흑색 니켈 도금층을 형성시키는 단계;를 포함하는 것을 그 특징으로 한다.

본 발명에 있어서, 상기 흑색 니켈 도금액은 Ni과 Zn을 포함하여 되는 것이 바람직하다.

여기서, 상기 흑색 니켈 도금액의 조성은 Ni 40wt%∼60wt%, Zn 20wt%∼30wt%, S 10wt%∼15wt%, 및 유기물 10wt%이며, 상기 흑색 니켈 도금액은 황산니켈, 황산니켈암모늄, 황산아연, 및 티오시안산나트륨을 포함하여 된다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.

도 1에는 본 발명에 따른 반도체 패키지의 일 실시예인 파워 쿼드 패키지의 개략적인 단면도가 도시되어 있다.

도면을 참조하면, 본 발명에 따른 반도체 패키지의 일 실시예인 파워 쿼드 패키지는, 소정의 정보가 저장된 반도체 칩(11)이 칩본딩재(17)에 의해 안착될 수 있도록 방열판(15)이 설치되고, 상기 칩본딩재(17)에 의해 방열판(15) 위에 안착된 반도체 칩(11)은 본딩 와이어(14)를 이용한 와이어 본딩에 의해 리드 프레임(13)과 연결되도록 설치된다. 그리고 상기 리드 프레임(13)은 접착제(12) 또는 접착 테이프가 개재되므로써 방열판(15) 위에 설치된다. 또한 상기 반도체 칩(11) 및 리드 프레임(13) 상부와 상기 방열판(15)의 측면을 각각 밀폐하기 위한 밀봉재(16)가 형성된다.

특히, 상기 밀봉재(16)는 이 밀봉재(16)의 상부 및 하부에서 서로 평행하게 밀봉될 수 있도록 해야 한다. 즉, 상기 밀봉재(16)의 양단부가 상하부에서 일치되도록 형성되어야 한다. 그리고 상기 방열판(15)은 일면은 반도체 칩(11) 및 리드 프레임(13)이 설치되고, 상기 방열판(15)의 타면은 외부 즉, 대기중에 노출되도록 상기 밀봉재(16)를 형성시키는 것이 바람직하다. 상기 방열판(15)이 외부로 노출되도록 하는 것은 반도체 패키지의 방열효과를 극대화하기 위한 것이다.

도 2에는 도 1에 도시된 방열판(15)의 사시도가 도시되어 있다.

도면을 참조하면, 노출된 형태로 설치된 상기 방열판(15)은, 소정의 금속판(151) 상에 직접 또는 하지금속피막을 개재시켜 형성된 흑색 니켈 도금층(152)이 형성되어 이루어진다. 그리고 상기 금속판(151)은 Cu, Cu계 합금, Fe, Fe계 합금, Al, Al계 합금, Ni, Ni계 합금중 어느 하나로 이루어진다. 특히 상기 흑색 니켈 도금층(152)의 두께는 0.01∼2.0㎛ 범위로 형성되는 것이 바람직하다.

또한 상기 하지금속피막은 도 3에 도시된 상기 방열판(15)의 일면을 절개하여 나타낸 단면도와 같이, 상기 금속판(151)과 상기 흑색 니켈 도금층(152) 사이에 이 흑색 니켈 도금층(152)의 하지 도금층으로 Ni 도금층(153)을 형성시켜 상기 흑색 니켈 도금층(152)이 금속판(151)에 밀착력을 가질 수 있도록 한다.

이와 같이 구성된 본 발명에 따른 반도체 패키지의 제조방법을 상세히 설명하면 다음과 같다.

설명에 앞서서, 본 발명에 따른 반도체 패키지의 제조방법은 도 1에 도시된 바와 같이, 본 발명에 따른 반도체 패키지의 일 실시예로 채용된 쿼드 패키지의 제조방법은 종래와 동일한 부분은 생략하고, 본 발명의 특징부만을 상세히 설명하기로 한다.

우선, 상기 금속판(151)을 기계 가공하여 표면을 탈지하고 활성화시킨다. 그리고 상기 금속판(151) 위에 흑색 니켈 도금액(black nickel plating liquid)을 준비하여 이 흑색 니켈 도금액으로 흑색 니켈 도금층(152)을 형성시킨다. 한편, 상기 흑색 니켈 도금액이 금속판(151)에 밀착력을 강화시키기 위해 금속판(151)과 위에 상기 흑색 니켈 도금층(152)의 하지금속피막을 형성시키는 과정이 추가 될 수도 있다. 상기 하지금속피막은 Ni 도금층(153)이 형성되도록 하는 것이 바람직하다.

그리고 상기 흑색 니켈 도금액은 Ni과 Zn을 주 조성물로 하며 이를 보다 상세히 설명하면 다음과 같다. 상기 흑색 니켈 도금액은 상기 흑색 니켈 도금층(152) 내의 Ni 40wt%∼60wt%, Zn 20wt%∼30wt%, S 10wt%∼15wt%, 및 유기물 10wt%의 조성으로 흑색을 나타낸다. 또한 상기 흑색 니켈 도금액은 황산니켈(NiSO4 ·6H2O), 황산니켈암모늄(Ni(NH4)2·6H2O), 황산아연(ZnSO4 ·7H2O), 및 티오시안산나트륨(NaCNS)을 주성분으로 한다.

이와 같이 상기 방열판(15)에 채용된 금속판(151)은 Cu, Cu계 합금, Fe, Fe계 합금, Al, Al계 합금, Ni, Ni계 합금중 어느 하나가 선택된다. 그리고 상기 흑색 니켈 도금층(152)의 두께가 0.01∼2.0㎛ 범위 내로 형성되도록 하는 것이 바람직하다.

상술한 바와 같은 본 발명에 따른 반도체 패키지에 채용된 노출 형태의 상기 방열판(15)은 표면처리에 대한 생산성 측면과 균일한 외관품질, 방열판(15)에 기본적으로 필요한 열방출 특성, 및 내열성을 고려하였을 때, 전술한 금속판(151)을 이용하여 전기도금방식으로 이루어지는 것이 바람직하다. 따라서 본 발명에 따른 Ni과 Zn을 사용하여 전기도금함으로써 상술한 바와 같은 방열판(15)의 기본 특성을 만족시킬 수 있다. 그밖에 내식성과 내구성도 우수하며, 가격과 환경 측면에서도 유리하다고 할 수 있다. 또한 전착물의 합금 조성을 Ni 40wt%∼60wt%, Zn 20wt%∼30wt%, S 10wt%∼15wt%, 및 유기물 10wt%로 구성시키므로, 우수한 마킹성과 외관품질을 가질 수 있다.

이와 같은 특성 및 장점을 입증하기 위해 다음과 같은 실험을 실시하였다. 상기 흑색 니켈 도금액의 주성분인 황산니켈, 황산니켈암모늄, 황산아연, 및 티오시안산나트륨의 도금조건을 아래의 표 1에 나타냈다.

주성분	가온욕 A 타입	상온욕 B 타입
황산니켈	75 g/l
황산니켈암모늄	45 g/l	60 g/l
황산아연	38 g/l	7.5 g/l
티오시안산나트륨	15 g/l	15 g/l
온도	55 ℃	25 ℃
pH	5.8	5.7
전류밀도	2 Amp/d㎡	0.05∼0.2 Amp/d㎡

표 1에 나타난 바와 같이, 가온욕 A 타입 도금액에서 전류밀도 2 Amp/d㎡로 약 60초동안 도금을 실시하여, 기존의 블랙 산화층과 동일한 색상을 확보하였고, 도금두께가 약 0.4㎛ 정도에서 원하는 색상을 확보하였으며, 도금두께가 증가하여도 색상의 차이는 발견할 수 없다.

그리고 상온욕 B 타입 도금액에서는 기존의 착색법에서 발견되는 푸른빛이 가미되었으며, 저전류 작업만이 가능하여 양산성이 현저히 저하되어 부적합하였다.

상술한 바와 같은 방열판(15)이 제조되어 이 방열판(15) 즉 노출 형태의 방열판(15)이 채용되는 티비지에이 패키지, 이피비지에이 패키지, 슈퍼 비지에이 패키지, 및 전술한 바 있는 파워 쿼드 패키지 등의 반도체 패키지에 채용할 수 있다.

상술한 바와 같은 본 발명에 따른 반도체 패키지 및 그 제조방법은 다음과 같은 효과를 갖는다.

금속판에 Ni과 Zn을 주성분으로 사용하여 전기도금함으로써, 상기 금속판의 산화를 방지하므로서 내식성이 우수하며, 이러한 도금에 의해 내구성이 우수하다.

그리고 귀금속과 중금속이 사용되지 않고 표면처리 공정이 단순하므로 가격과 환경 측면에서도 유리하다.

또한 도금표면을 검은색으로 나타낼 수 있으므로 우수한 마킹성과 외관품질을 가질 수 있다.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시예가 가능하다는 점을 이해할 것이다.

따라서 본 발명의 진정한 보호 범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.

도 1은 본 발명에 따른 반도체 패키지의 일 실시예로 채용된 파워 쿼드 패키지 또는 디피에치 패키지의 개략적인 단면도.

도 2는 도 1의 방열판의 사시도.

도 3은 도 2의 일면을 나타낸 단면도.

<도면의 주요부분에 대한 부호의 설명>

11. 반도체 칩 12. 접착제

13. 리드 프레임 14. 본딩 와이어

15. 방열판 16. 밀봉재

17. 칩본딩재 151. 금속판

152. 블랙 니켈 도금층 153. Ni 도금층

Claims

반도체 칩과, 일면에 상기 반도체 칩이 설치되고, 타면이 외부로 노출되는 노출형 방열판을 구비하는 반도체 패키지에 있어서,

상기 노출형 방열판은,

소정의 금속판과;

상기 금속판 상에 형성된 흑색 니켈 도금층;을 포함하고,

상기 흑색 니켈 도금층의 두께는 0.01∼2.0㎛ 범위에 있는 것을 특징으로 하는 반도체 패키지.