KR100545027B1 - Apparatus and method for driving of liquid crystal display device - Google Patents
Apparatus and method for driving of liquid crystal display device Download PDFInfo
- Publication number
- KR100545027B1 KR100545027B1 KR1020030042124A KR20030042124A KR100545027B1 KR 100545027 B1 KR100545027 B1 KR 100545027B1 KR 1020030042124 A KR1020030042124 A KR 1020030042124A KR 20030042124 A KR20030042124 A KR 20030042124A KR 100545027 B1 KR100545027 B1 KR 100545027B1
- Authority
- KR
- South Korea
- Prior art keywords
- shift register
- signal
- clock
- input terminal
- output
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
본 발명은 P 또는 N 형 금속 산화막 반도체(MOS) 박막 트랜지스터만을 사용하여 액정표시장치의 해상도를 다중으로 구동시킬 수 있도록 한 액정표시장치의 구동장치 및 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving device and a driving method of a liquid crystal display device capable of driving multiple resolutions of a liquid crystal display device using only P or N type metal oxide semiconductor (MOS) thin film transistors.
본 발명에 따른 액정표시장치의 구동장치는 게이트 라인들과 데이터 라인들이 매트릭스 형태로 형성된 액정패널과, 상기 액정패널에 표시되는 데이터의 해상도를 변경하기 위한 모드 변경신호를 생성하고 스타트 펄스를 생성하는 타이밍 컨트롤러와, 상기 모드 변경신호에 따라 다수의 클럭신호를 생성하는 클럭 발생기와, 4N+1(단, N은 양의 정수) 번째 쉬프트 레지스터, 4N+2 번째 쉬프트 레지스터, 4N+3 번째 쉬프트 레지스터 및 4N+4 번째 쉬프트 레지스터를 포함하여 상기 다수의 클럭신호에 따라 상기 스타트 펄스를 쉬프트시켜 게이트 신호를 생성하여 상기 게이트 라인들에 공급하는 쉬프트 레지스터 어레이와, 상기 다수의 클럭신호에 따라 상기 스타트 펄스 또는 N 번째 쉬프트 레지스터의 출력신호를 선택적으로 N+1 번째 쉬프트 레지스터에 공급하기 위한 스위칭 어레이를 구비한다. 이러한 구성의 본 발명은 사용자의 조작에 따라 화상표시부에 표시되는 데이터의 해상도를 고 해상도 및 저해상도로 변경하여 액정표시장치의 소비전력을 감소시킬 수 있다. The driving apparatus of the liquid crystal display according to the present invention includes a liquid crystal panel in which gate lines and data lines are formed in a matrix, a mode change signal for changing a resolution of data displayed on the liquid crystal panel, and generating a start pulse. A timing controller, a clock generator for generating a plurality of clock signals according to the mode change signal, a 4N + 1 th shift register, a 4N + 2 th shift register, and a 4N + 3 th shift register And a shift register array including a 4N + 4th shift register to generate the gate signals by shifting the start pulses according to the plurality of clock signals, and supplying the gate signals to the gate lines, and the start pulses according to the plurality of clock signals. Or selectively supplying the output signal of the Nth shift register to the N + 1th shift register Has a switching array. According to the present invention, the power consumption of the liquid crystal display can be reduced by changing the resolution of the data displayed on the image display unit to high resolution and low resolution according to the user's operation.
Description
도 1은 종래의 저 전력 모바일 액티브 매트릭스 액정표시장치용 다중 해상도의 게이트 드라이버를 나타내는 도면.1 illustrates a multi-resolution gate driver for a conventional low power mobile active matrix liquid crystal display.
도 2는 도 1에 도시된 액정패널 상에 데이터를 다중 해상도로 표시하기 위한 게이트 신호를 나타내는 파형도.FIG. 2 is a waveform diagram illustrating a gate signal for displaying data in multiple resolutions on the liquid crystal panel shown in FIG. 1.
도 3은 본 발명의 실시 예에 따른 액정표시장치의 구동장치를 나타내는 블록도.3 is a block diagram illustrating a driving device of a liquid crystal display according to an exemplary embodiment of the present invention.
도 4는 도 3에 도시된 액정패널 상에 데이터를 고 해상도로 표시하기 위한 클럭신호 및 게이트 신호를 나타내는 파형도.4 is a waveform diagram illustrating a clock signal and a gate signal for displaying data at a high resolution on the liquid crystal panel shown in FIG.
도 5는 도 3에 도시된 액정패널 상에 데이터를 저 해상도로 표시하기 위한 클럭신호 및 게이트 신호를 나타내는 파형도.FIG. 5 is a waveform diagram illustrating a clock signal and a gate signal for displaying data at a low resolution on the liquid crystal panel shown in FIG.
도 6은 도 3에 도시된 게이트 드라이버를 나타내는 블록도.FIG. 6 is a block diagram illustrating the gate driver shown in FIG. 3. FIG.
도 7a는 도 3에 도시된 타이밍 컨트롤러로부터의 게이트 스타트 펄스를 승압하여 게이트 드라이버에 공급하기 위한 승압회로를 나타내는 블록도.FIG. 7A is a block diagram showing a boost circuit for boosting a gate start pulse from the timing controller shown in FIG. 3 to supply it to the gate driver. FIG.
도 7b는 도 3에 도시된 게이트 드라이버로부터의 게이트 신호를 레벨 쉬프팅 시켜 게이트 라인들에 공급하기 위한 레벨 쉬프터를 나타내는 블록도.FIG. 7B is a block diagram illustrating a level shifter for level shifting a gate signal from a gate driver shown in FIG. 3 and supplying it to gate lines; FIG.
도 8은 도 3에 도시된 액정패널 상에 데이터를 고 해상도로 표시하기 위한 쉬프트 레지스터 어레이에서의 스타트 펄스 전달경로를 나타내는 도면.FIG. 8 is a diagram illustrating a start pulse transfer path in a shift register array for displaying data at high resolution on the liquid crystal panel shown in FIG. 3; FIG.
도 9는 도 3에 도시된 액정패널 상에 데이터를 저 해상도로 표시하기 위한 쉬프트 레지스터 어레이에서의 스타트 펄스 전달경로를 나타내는 도면.FIG. 9 is a diagram showing a start pulse transfer path in a shift register array for displaying data at a low resolution on the liquid crystal panel shown in FIG. 3; FIG.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
10, 112 : 클럭 발생기 쉬프트 레지스터 : 10, SR1 내지 SR410, 112: clock generator shift register: 10, SR1 to SR4
30, 200 : 레벨 쉬프터 40 : RS 플립플롭30, 200: level shifter 40: RS flip-flop
50 : 트랜스미션 게이트 60 : 버퍼50: transmission gate 60: buffer
102 : 화상표시부 104 ; 데이터 드라이버102:
106: : 게이트 드라이버 108 : 타이밍 컨트롤러106: gate driver 108: timing controller
110 : 액정패널 114 : 스위칭 어레이110: liquid crystal panel 114: switching array
116 : 신호공급 라인군 190 : 승압회로116: signal supply line group 190: boost circuit
120 : 쉬프트 레지스터 어레이 1141, 1142 : 스위칭 회로120:
본 발명은 액정표시장치의 게이트 구동장치에 관한 것으로, 특히 P 또는 N 형 금속 산화막 반도체(MOS) 박막 트랜지스터만을 사용하여 액정표시장치의 해상도를 다중으로 구동시킬 수 있도록 한 액정표시장치의 구동장치 및 구동방법에 관한 것이다. 또한, 본 발명은 비디오 데이터의 해상도에 따라 게이트 드라이버의 출력파형을 변경하여 소비전력을 감소시킬 수 있도록 한 액정표시장치의 구동장치 및 구동방법에 관한 것이다.BACKGROUND OF THE
액정표시장치(Liquid Crystal Display ; 이하, "LCD"라 함)는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이러한 추세에 따라, LCD는 사무자동화 기기, 오디오/비디오 기기 등에 이용되고 있다.BACKGROUND ART Liquid crystal displays (hereinafter referred to as "LCDs") are becoming increasingly wider in application range due to features such as light weight, thinness, and low power consumption. According to this trend, LCDs are used for office automation equipment, audio / video equipment, and the like.
이러한, 통상의 LCD는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, LCD는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다. Such a conventional LCD displays an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the LCD includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix and a driving circuit for driving the liquid crystal panel.
액정패널에는 게이트 라인들과 데이터 라인들이 교차하게 배열되고 그 게이트 라인들과 데이터 라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막 트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터 라인들 중 어느 하나에 접속된다. 박막 트랜지스터의 게이트 단자는 게이트 라인들 중 어느 하나에 접속된다.In the liquid crystal panel, the gate lines and the data lines are arranged to cross each other, and the liquid crystal cells are positioned in an area where the gate lines and the data lines cross each other. The liquid crystal panel is provided with pixel electrodes and a common electrode for applying an electric field to each of the liquid crystal cells. Each of the pixel electrodes is connected to any one of the data lines via source and drain terminals of a thin film transistor which is a switching element. The gate terminal of the thin film transistor is connected to any one of the gate lines.
구동회로는 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인 들을 구동하기 위한 데이터 드라이버를 구비한다. 게이트 드라이버는 스캔 신호를 게이트 라인들에 순차적으로 공급하여 액정 패널 상의 액정셀들을 1 라인 분씩 순차적으로 구동한다. 데이터 드라이버는 게이트 라인들 중 어느 하나에 게이트 신호가 공급될 때마다 데이터 라인들 각각에 비디오 신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 비디오 신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.The driving circuit includes a gate driver for driving the gate lines and a data driver for driving the data lines. The gate driver sequentially supplies scan signals to the gate lines to sequentially drive the liquid crystal cells on the liquid crystal panel by one line. The data driver supplies a video signal to each of the data lines whenever a gate signal is supplied to any one of the gate lines. Accordingly, the liquid crystal display displays an image by adjusting light transmittance by an electric field applied between the pixel electrode and the common electrode according to the video signal for each liquid crystal cell.
이러한 LCD에 이용되는 박막 트랜지스터는 반도체층으로 아몰퍼스(Amorphous) 실리콘과 폴리(Poly) 실리콘을 사용하는가에 따라 아몰퍼스 실리콘형과 폴리 실리콘형으로 구분된다. Thin film transistors used in such LCDs are classified into amorphous silicon and polysilicon types depending on whether amorphous silicon and polysilicon are used as semiconductor layers.
아몰퍼스 실리콘형 박막 트랜지스터는 아몰퍼스 실리콘막의 균일성이 비교적 좋아 특성이 안정된 장점을 가지고 있으나 전하 이동도가 비교적 작아 화소 밀도를 향상시키는 경우에는 적용이 어려운 단점이 있다. 또한, 아몰퍼스 실리콘형 박막트랜지스터를 사용하는 경우 상기 게이트 드라이버와 데이터 드라이버와 같은 주변 구동 회로들은 별도로 제작하여 액정패널에 실장시켜야 하므로 LCD의 제조 비용이 높다는 단점이 있다.Amorphous silicon type thin film transistors have the advantage that the characteristics of the amorphous silicon film are relatively good and the characteristics are stable. However, the application of the amorphous silicon thin film transistor is difficult in the case of improving the pixel density due to the relatively low charge mobility. In addition, in the case of using an amorphous silicon type thin film transistor, peripheral driving circuits such as the gate driver and the data driver have to be manufactured separately and mounted in a liquid crystal panel.
반면에, 폴리 실리콘형 박막 트랜지스터는 전하 이동도가 높음에 따라 화소 밀도 증가에 어려움이 없을 뿐만 아니라 주변 구동 회로들을 액정패널에 내장할 수 있게 되어 제조단가를 낮출 수 있는 장점을 가지고 있다. 이에 따라, 폴리 실리콘형 박막 트랜지스터를 이용한 LCD가 대두되고 있다.On the other hand, the polysilicon thin film transistor has the advantage of not only difficulty in increasing pixel density due to the high charge mobility, but also lowering the manufacturing cost by allowing peripheral driving circuits to be embedded in the liquid crystal panel. Accordingly, LCDs using polysilicon thin film transistors have emerged.
또한, 일반적인 LCD의 구동장치는 액정패널에 표시되는 데이터의 해상도에 따라 상기 게이트 드라이버로부터 게이트 라인들에 공급되는 게이트 신호를 변경하게 된다. 즉, 고해상의 데이터를 저해상도의 데이터로 표시할 경우 게이트 드라이버인 인접한 게이트 라인들에 게이트 신호를 동시에 출력하게 된다. 이와 같이, 액정패널에 표시되는 데이터의 해상도에 따라 액정패널을 멀티 해상도로 구동시키기 위하여, "K.Maeda et al. SID'02 Digest, pp 794-797."에 수록된 저 전력 모바일 액티브 매트릭스 액정표시장치용 다중 해상도(Multi-Resolution for Low Power Mobile AMLCD)가 제안되었다.In addition, the driving device of the general LCD changes the gate signals supplied from the gate driver to the gate lines according to the resolution of the data displayed on the liquid crystal panel. In other words, when high resolution data is displayed as low resolution data, gate signals are simultaneously output to adjacent gate lines which are gate drivers. As such, in order to drive the liquid crystal panel in multi-resolution according to the resolution of data displayed on the liquid crystal panel, a low power mobile active matrix liquid crystal display contained in "K.Maeda et al. SID'02 Digest, pp 794-797." Multi-Resolution for Low Power Mobile AMLCD has been proposed.
도 1 및 도 2를 참조하면, 종래의 저 전력 모바일 액티브 매트릭스 액정표시장치용 다중 해상도의 게이트 드라이버는 클럭 발생기(10)와, LCD 컨트롤러로부터 공급되는 게이트 스타트 펄스(GSP)의 전압레벨을 레벨 쉬프팅시키는 레벨 쉬프터(30)와, CMOS 트랜지스터들로 구성된 RS 플립플롭(40)과 트랜스미션 게이트(50)로 구성되어 클럭 발생기(10)로부터 공급되는 4개의 클럭(GCK1, GCK2, GCK3, GCK4) 신호들을 이용하여 레벨 쉬프트(30)로부터의 레벨 쉬프팅된 게이트 스타트 펄스(GSP)의 출력 타이밍을 가변하는 쉬프트 레지스터(20)와, 버퍼(60)로 구성된다.1 and 2, a conventional multi-resolution gate driver for a low power mobile active matrix liquid crystal display level shifts the voltage level of the
클럭 발생기(10)는 외부의 입력신호로부터 4개의 클럭(GCK1, GCK2, GCK3, GCK4) 신호들을 발생하게 된다. 이러한, 클럭 발생기(10)는 사용자의 조작에 가변되는 모드 변경 제어신호(MC)에 따라 제 1 내지 제 4 클럭(GCK1, GCK2, GCK3, GCK4) 신호들을 순차적으로 쉬프트 레지스터(20)에 공급하거나, 동일한 제 1 및 제 2 클럭(GCK1, GCK2) 및 동일한 제 3 및 제 4 클럭(GCK3, GCK4)을 쉬프트 레지스터(20)에 공급한다.The
쉬프트 레지스터(20)는 클럭 발생기(10)로부터 공급되는 제 1 내지 제 4 클럭(GCK1, GCK2, GCK3, GCK4) 신호들을 이용하여 게이트 라인들에 공급되는 게이트 펄스를 발생한다. 버퍼(60)는 쉬프트 레지스터(20)로부터 공급되는 게이트 신호를 완충하여 게이트 라인들에 공급한다.The
이러한, 저 전력 모바일 액티브 매트릭스 액정표시장치용 다중 해상도에서 사용자의 조작에 따라 하이상태(HIGH)의 모드 변경 제어신호(MC)가 클럭 발생기(10)에 공급될 경우 클럭 발생기(10)는 제 1 내지 제 4 클럭(GCK1, GCK2, GCK3, GCK4) 신호들을 순차적으로 쉬프트 레지스터(20)에 공급한다. 이에 따라, 게이트 드라이버에서 출력되는 게이트 신호는 게이트 라인들에 순차적으로 공급된다. 따라서, 액정패널 상에 표시되는 데이터는 풀 컬러 고 해상도로 표시된다.In the multi-resolution for the low power mobile active matrix liquid crystal display, when the mode change control signal MC of the high state HIGH is supplied to the
반면에, 사용자의 조작에 따라 로우상태(LOW)의 모드 변경 제어신호(MC)가 클럭 발생기(10)에 공급될 경우 클럭 발생기(10)는 동일한 제 1 및 제 2 클럭(GCK1, GCK2) 및 동일한 제 3 및 제 4 클럭(GCK3, GCK4)을 쉬프트 레지스터(20)에 공급한다. 이에 따라, 게이트 라인들에는 도 2에 도시된 바와 같이 게이트 드라이버로부터 인접한 2개의 게이트 라인들에 동일한 게이트 신호가 2개의 게이트 라인 단위로 순차적으로 공급된다. 따라서, 액정패널 상에 표시되는 데이터는 풀 컬러 저 해상도로 표시된다.On the other hand, when the mode change control signal MC in the low state LOW is supplied to the
이와 같은, 종래의 저 전력 모바일 액티브 매트릭스 액정표시장치용 다중 해상도는 쉬프트 레지스터(20)가 N채널 MOS-FET 와 P채널 MOS-FET를 접속한 CMOS 트 랜지스터들로 구성되기 때문에 구동전압의 범위가 넓고 회로 집적화가 용이하고, 소비 전력과 잡음 여유 등에서 우수한 특성을 가지고 있으나, 공정수가 많아 제조단가가 높고 신뢰성이 떨어지는 단점이 있다.Such a conventional multi-resolution for low power mobile active matrix liquid crystal display has a range of driving voltages since the
또한, 종래의 저 전력 모바일 액티브 매트릭스 액정표시장치용 다중 해상도는 별도의 일반적인 쉬프트 레지스터 회로를 더 구비하여 기수번째 쉬프트 레지스터의 출력을 담당하는 쉬프트 레지스터와 우수번째 쉬프트 레지스터의 출력을 담당하는 쉬프트 레지스터 2개로 완전히 분리하여 독립된 게이트 스타트 펄스(GSP)와 제 1 내지 제 4 클럭을 인가하여 상술한 멀티 해상도, 즉 고 해상도 및 저 해상도를 선택적으로 구동할 수는 있으나, 이를 구성하기 위해서는 입력클럭 수가 증가하게 되고, 입력 클럭의 파형이 복잡해지는 단점이 있다.In addition, the conventional multi-resolution for low power mobile active matrix liquid crystal display device further includes a separate general shift register circuit, which includes a shift register for outputting an odd shift register and a
따라서, 본 발명의 목적은 P 또는 N 형 금속 산화막 반도체(MOS) 박막 트랜지스터만을 사용하여 액정표시장치의 해상도를 멀티로 구동시킬 수 있도록 한 액정표시장치의 구동장치 및 구동방법을 제공하는데 있다.Accordingly, it is an object of the present invention to provide a driving device and a driving method of a liquid crystal display device capable of driving the resolution of the liquid crystal display device in multiple using only P or N type metal oxide semiconductor (MOS) thin film transistors.
또한, 본 발명의 다른 목적은 비디오 데이터의 해상도에 따라 게이트 드라이버의 출력파형을 변경하여 소비전력을 감소시킬 수 있도록 한 액정표시장치의 구동장치 및 구동방법을 제공하는데 있다.
Another object of the present invention is to provide a driving device and a driving method of a liquid crystal display device which can reduce power consumption by changing an output waveform of a gate driver according to the resolution of video data.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 구동장치는 게이트 라인들과 데이터 라인들이 매트릭스 형태로 형성된 액정패널과, 상기 액정패널에 표시되는 데이터의 해상도를 변경하기 위한 모드 변경신호를 생성하고 스타트 펄스를 생성하는 타이밍 컨트롤러와, 상기 모드 변경신호에 따라 다수의 클럭신호를 생성하는 클럭 발생기와, 4N+1(단, N은 양의 정수) 번째 쉬프트 레지스터, 4N+2 번째 쉬프트 레지스터, 4N+3 번째 쉬프트 레지스터 및 4N+4 번째 쉬프트 레지스터를 포함하여 상기 다수의 클럭신호에 따라 상기 스타트 펄스를 쉬프트시켜 게이트 신호를 생성하여 상기 게이트 라인들에 공급하는 쉬프트 레지스터 어레이와, 상기 다수의 클럭신호에 따라 상기 스타트 펄스 또는 N 번째 쉬프트 레지스터의 출력신호를 선택적으로 N+1 번째 쉬프트 레지스터에 공급하기 위한 스위칭 어레이를 구비한다.
본 발명에 따른 액정표시장치의 구동방법은 게이트 라인들과 데이터 라인들이 매트릭스 형태로 형성된 액정패널과 상기 게이트 라인들에 게이트 신호를 공급하기 위한 제 1 내지 제 N(단, N은 양의 정수) 쉬프트 레지스터를 포함하는 쉬프트 레지스터 어레이를 마련하는 제 1 단계와, 상기 액정패널에 표시되는 데이터의 해상도를 변경하기 위한 모드 변경신호를 생성함과 아울러 스타트 펄스를 생성하는 제 2 단계와, 클럭 발생기를 이용하여 상기 모드 변경신호에 따라 다수의 클럭신호를 생성하는 제 3 단계와, 상기 제 1 내지 제 N 쉬프트 레지스터를 이용하여 상기 다수의 클럭신호에 따라 선택적으로 공급되는 상기 스타트 펄스를 상기 다수의 클럭신호에 따라 쉬프트시켜 게이트 신호를 생성하여 상기 게이트 라인들에 공급하는 제 4 단계를 포함한다. In order to achieve the above object, the driving apparatus of the liquid crystal display according to the present invention includes a liquid crystal panel in which gate lines and data lines are formed in a matrix form, and a mode change signal for changing the resolution of data displayed on the liquid crystal panel. A timing controller for generating and generating a start pulse, a clock generator for generating a plurality of clock signals in accordance with the mode change signal, a 4N + 1 th shift register and a 4N + 2 th shift register A shift register array including a 4N + 3 th shift register and a 4N + 4 th shift register to generate a gate signal by shifting the start pulse according to the plurality of clock signals, and supplying the gate signals to the gate lines; N + 1 times the output signal of the start pulse or the Nth shift register selectively according to a clock signal And a switching array for supplying the shift register.
According to an exemplary embodiment of the present invention, a driving method of a liquid crystal display device includes a liquid crystal panel in which gate lines and data lines are formed in a matrix form, and first to Nth, where N is a positive integer. A first step of providing a shift register array including a shift register; a second step of generating a mode change signal for changing a resolution of data displayed on the liquid crystal panel; Generating a plurality of clock signals according to the mode change signal by using the plurality of clock signals; and starting pulses selectively supplied according to the plurality of clock signals using the first to Nth shift registers. Shifting according to the signal to generate a gate signal and supplying the gate signal to the gate lines.
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will be apparent from the description of the embodiments with reference to the accompanying drawings.
이하, 도 3 내지 도 9를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3 to 9.
도 3은 본 발명의 실시 예에 따른 폴리 실리콘 박막트랜지스터를 이용한 LCD의 구동장치의 구성을 개략적으로 도시한 것이다.3 schematically illustrates a configuration of an LCD driving apparatus using a polysilicon thin film transistor according to an exemplary embodiment of the present invention.
도 3을 참조하면, 본 발명의 실시 예에 따른 액정표시장치(Liquid Crystal Display ; 이하, "LCD"라 함)는 액정셀들(Clc)이 매트릭스형으로 배열된 화상 표시부(102)와, 화상 표시부(102)의 게이트 라인들(GL)에 접속되어 게이트 라인들(GL)에 게이트 신호를 공급하기 위한 게이트 드라이버(106)와, 화상 표시부(102)의 데이터 라인들(DL)에 비디오 데이터를 공급하기 위한 데이터 드라이버(104)가 형성된 액정패널(110)과; 게이트 드라이버(106)와 데이터 드라이버(104)를 제어하기 위한 타이밍 컨트롤러(108)를 구비한다.Referring to FIG. 3, a liquid crystal display (hereinafter referred to as "LCD") according to an exemplary embodiment of the present invention includes an
화상표시부(102)는 액정셀들(LC) 매트릭스를 통해 화상을 표시한다. 액정셀들(LC) 각각은 게이트라인(GL)과 데이터라인(DL)의 교차점에 접속된 스위칭소자로서 폴리 실리콘을 이용한 박막트랜지스터(TFT)를 포함한다. 아몰퍼스 실리콘 보다 전하 이동도가 100배 정도 빠른 폴리 실리콘을 이용함에 따라 박막 트랜지스터(TFT)의 응답속도가 빠르므로 액정셀들(LC)은 점순차 방식으로 구동된다. 데이터라인들(DL)은 데이터 드라이버(104)로부터 비디오신호를 공급받는다. 게이트라인들(GL)은 게이트 드라이버(106)로부터 게이트 신호를 공급받는다.The
타이밍 컨트롤러(108)는 도시하지 않은 디지털 비디오 카드로부터 공급되는 디지털 비디오 데이터를 적색(R), 녹색(G) 및 청색(B) 별로 재정렬하게 된다. 타이밍 컨트롤러(108)에 의해 재정렬된 비디오 데이터(R, G, B)는 데이터 드라이버(104)에 공급된다. 또한, 타이밍 컨트롤러(108)는 자신에게 입력되는 수평/수직 동기신호(H,V)를 이용하여 데이터 제어신호와 게이트 제어신호를 발생한다. 데이터 제어신호는 도트클럭(Dclk), 소스쉬프트클럭(SSC), 소스인에이블신호(SOE), 극성반전신호(POL) 등을 포함하며 데이터 드라이버(104)에 공급된다. 게이트 제어신호는 게이트 스타트 펄스(GSP), 게이트쉬프트클럭(GSC), 게이트출력인에이블(GOE) 등을 포함하며 게이트 드라이버(106) 각각에 공급된다.The
또한, 타이밍 컨트롤러(108)는 화상표시부(102)에 표시되는 데이터의 해상도를 변경하기 위한 사용자의 조작에 의한 모드 변경신호(MC)에 따라 게이트 신호를 순차적으로 발생시키기 위한 제 1 내지 제 4 클럭신호(CLK1, CLK2, CLK3, CLK4)를 생성하는 클럭 발생기(112)를 내장한다.In addition, the
클럭 발생기(112)는 사용자의 조작에 의해 데이터를 화상표시부(102)에 고 해상도로 표시하기 위한 하이상태(HIGH)의 모드 변경신호(MC)가 공급될 경우 도 4에 도시된 바와 같이 소정 주기를 가지는 제 1 클럭신호(CLK1)와, 제 1 클럭신호(CLK2)의 역위상으로 발생되는 제 2 클럭신호(CLK2)와, 제 1 클럭신호(CLK1)와 동위상으로 발생되는 제 3 클럭신호(CLK3)와, 제 2 클럭신호(CLK)와 동위상으로 발생되는 제 4 클럭신호(CLK4)를 발생하여 게이트 드라이버(106)에 공급한다. 또한, 클럭 발생기(112)는 사용자의 조작에 의해 데이터를 화상표시부(102)에 저 해상도로 표시하기 위한 로우상태(LOW)의 모드 변경신호(MC)가 공급될 경우 도 5에 도시된 바와 같이 소정 주기를 가지는 제 1 클럭신호(CLK1)와, 제 1 클럭신호(CLK1)가 반전되는 제 2 클럭신호(CLK2)와, 제 2 클럭신호(CLK2)와 동일한 제 3 클럭신호(CLK3)와, 제 1 클럭신호(CLK1)와 동일한 제 4 클럭신호(CLK4)를 발생하여 게이트 드라이버(106)에 공급한다.The
데이터 드라이버(104)는 타이밍 컨트롤러(108)로부터의 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 수평 기간(H1, H2, ...)마다 1라인 분씩의 화소 신호를 데이터 라인들(DL)에 공급한다. 특히, 데이터 드라이버(104)는 타이 밍 컨트롤러(108)로부터의 디지털 비디오 데이터(R, G, B)를 도시하지 않은 감마 전압 발생부로부터의 감마전압을 이용하여 아날로그 비디오 신호로 변환하여 공급한다. 이러한 데이터 드라이버(104)는 데이터 라인들(DL)을 분리 구동하는 다수개의 데이터 드라이브 IC들로 구성된다.The
게이트 드라이버(106)는 도 6에 도시된 바와 같이 모드 변경신호(MC)에 따라 타이밍 컨트롤러(108)의 클럭 발생기(112)로부터 제 1 내지 제 4 클럭신호(CLK1, CLK2, CLK3, CLK4) 및 도시하지 않은 전원장치로부터 구동전압(VSS)이 공급되는 신호공급 라인군(116)과, 신호공급 라인군(116)에 공급되는 제 1 내지 제 4 클럭신호(CLK1, CLK2, CLK3, CLK4) 중 2 개의 클럭신호를 이용하여 타이밍 컨트롤러(108)로부터 공급되는 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시켜 게이트 신호를 생성하는 다수의 쉬프트 레지스터(SR)를 포함하는 쉬프트 레지스터 어레이(120)와; 쉬프트 레지스터 어레이(120)의 기수번째(2N+1, 단 N은 0 이상의 양의 정수) 쉬프트 레지스터(SR1, SR3 내지 SRn-1)와 우수번째(2N) 쉬프트 레지스터(SR2, SR4 내지 SRn) 사이에 접속되어 신호공급 라인군(116)에 공급되는 제 1 내지 제 4 클럭신호(CLK1, CLK2, CLK3, CLK4)를 이용하여 이전단 쉬프트 레지스터에서 출력되는 게이트 신호와 다음 단 쉬프트 레지스터에서 출력되는 게이트 신호를 중첩(Overlap)시키거나 비 중첩(Non Overlap)시키기 위한 스위칭 어레이(114)를 구비한다. 여기서, 타이밍 컨트롤러(108)로부터 게이트 드라이버(106)에 공급되는 게이트 스타트 펄스(GSP)는 도 7a에 도시된 바와 같이 승압회로(190)에 의해 승압되어 공급될 수 있다. 또한, 쉬프트 레지스터 어레이(120)로부터 출력되는 게이트 신호는 도 7b에 도시된 바와 같이 레벨 쉬프트 어레이(200)에 의해 레벨 쉬프팅되어 각 게이트 라인들에 공급될 수 있다.As shown in FIG. 6, the
쉬프트 레지스터 어레이(120)는 신호공급 라인군(116)을 경유하여 클럭 발생기(112)로부터 모드 변경신호(MC)에 따라 공급되는 제 1 내지 제 4 클럭신호(CLK1, CLK2, CLK3, CLK4) 중 2 개의 클럭신호를 이용하여 타이밍 컨트롤러(108)로부터 공급되는 게이트 스타트 펄스(GSP)를 쉬프트시켜 게이트 라인들(GL)에 공급한다. 이 때, 쉬프트 레지스터 어레이(120)의 다수의 쉬프트 레지스터(SR)는 도시하지 않은 다수의 트랜지스터들로 구성되며, 다수의 트랜지스터들은 P형 MOS 또는 N형 MOS로 구성된다.The
구체적으로, 쉬프트 레지스터 어레이(120)의 다수의 쉬프트 레지스터(SR) 중 제 4N+1 번째 쉬프트 레지스터, 즉 제 1 쉬프트 레지스터(SR1)의 입력단자(IN)에는 타이밍 컨트롤러(108)로부터 게이트 스타트 펄스(GSP)가 공급되고, 제 1 및 제 2 클럭 입력단자(CK1, CK2) 각각에는 신호공급 라인군(116)의 제 1 및 제 2 신호 공급라인(1161, 1162)을 통해 제 1 및 제 2 클럭신호(CLK1, CLK2)가 공급되고, 전압 공급단자(VSS)에는 신호공급 라인군(116)의 제 5 신호 공급라인(1165)을 통해 공급 전압(VSS)이 공급된다. 그리고, 제 1 쉬프트 레지스터(SR1)의 출력단자(OUT)는 화상표시부(102)의 제 1 게이트 라인(GL1)에 접속됨과 아울러 스위칭 어레이(114) 중 제 1 스위칭 회로(1141)에 접속된다. 이러한, 제 1 쉬프트 레지스터(SR1)는 모드 변경신호(MC)에 따라 공급되는 제 1 및 제 2 클럭신호(CLK1, CLK2)를 이용하여 게이트 스타트 펄스(GSP)를 쉬프트시켜 게이트 신호를 생성하여 출력단자(OUT)를 통해 제 1 게이트 라인(GL1)에 공급한다.Specifically, a gate start pulse from the
쉬프트 레지스터 어레이(120)의 다수의 쉬프트 레지스터(SR) 중 제 4N+2 번째 쉬프트 레지스터, 즉 제 2 쉬프트 레지스터(SR2)의 입력단자(IN)에는 스위칭 어레이(114) 중 제 1 스위칭 회로(1141)의 구동에 따라 타이밍 컨트롤러(108)로부터 게이트 스타트 펄스(GSP) 및 제 1 쉬프트 레지스터(SR1)에서 출력되는 출력신호 중 어느 하나의 신호가 공급되고, 제 1 및 제 2 클럭 입력단자(CK1, CK2) 각각에는 신호공급 라인군(116)의 제 4 및 제 3 신호 공급라인(1164, 1163)을 통해 제 4 및 제 3 클럭신호(CLK4, CLK3)가 공급되고, 전압 공급단자(VSS)에는 신호공급 라인군(116)의 제 5 신호 공급라인(1165)을 통해 공급 전압(VSS)이 공급된다. 그리고, 제 2 쉬프트 레지스터(SR2)의 출력단자는 화상표시부(102)의 제 2 게이트 라인(GL2)에 접속됨과 아울러 스위칭 어레이(114) 중 제 2 스위칭 회로(1142)에 접속된다. 이러한, 제 2 쉬프트 레지스터(SR2)는 모드 변경신호(MC)에 따라 공급되는 제 4 및 제 3 클럭신호(CLK4, CLK3)를 이용하여 타이밍 컨트롤러(108)로부터 게이트 스타트 펄스(GSP) 및 제 1 쉬프트 레지스터(SR1)에서 출력되는 출력신호 중 어느 하나의 신호를 쉬프트시켜 출력단자(OUT)를 통해 제 2 게이트 라인(GL2)에 공급한다.The
쉬프트 레지스터 어레이(120)의 다수의 쉬프트 레지스터(SR) 중 제 4N+3 번째 쉬프트 레지스터, 즉 제 3 쉬프트 레지스터(SR3)의 입력단자(IN)에는 제 2 쉬프트 레지스터(SR2)에서 출력되는 출력신호가 공급되고, 제 1 및 제 2 클럭 입력단자(CK1, CK2) 각각에는 신호공급 라인군(116)의 제 3 및 제 4 신호 공급라인(1163, 1164)을 통해 제 3 및 제 4 클럭신호(CLK3, CLK4)가 공급되고, 전압 공급단자(VSS)에는 신호공급 라인군(116)의 제 5 신호 공급라인(1165)을 통해 공급 전압(VSS)이 공급된다. 그리고, 제 3 쉬프트 레지스터(SR3)의 출력단자는 화상표시부(102)의 제 3 게이트 라인(GL3)에 접속된다. 이러한, 제 3 쉬프트 레지스터(SR3)는 모드 변경신호(MC)에 따라 공급되는 제 3 및 제 4 클럭신호(CLK3, CLK4)를 이용하여 제 2 쉬프트 레지스터(SR2)에서 출력되는 출력신호를 쉬프트시켜 출력단자(OUT)를 통해 제 3 게이트 라인(GL2)에 공급한다.An output signal output from the second shift register SR2 to a fourth N + 3th shift register, that is, the input terminal IN of the third shift register SR3 among the plurality of shift registers SR of the
쉬프트 레지스터 어레이(120)의 다수의 쉬프트 레지스터(SR) 중 제 4N+4 쉬프트 레지스터, 즉 제 4 쉬프트 레지스터(SR4)의 입력단자(IN)에는 스위칭 어레이(114) 중 제 2 스위칭 회로(1142)의 구동에 따라 제 2 쉬프트 레지스터(SR2)에서 출력되는 출력신호 및 제 3 쉬프트 레지스터(SR3)에서 출력되는 출력신호 중 어느 하나의 신호가 공급되고, 제 1 및 제 2 클럭 입력단자(CK1, CK2) 각각에는 신호공급 라인군(116)의 제 2 및 제 1 신호 공급라인(1162, 1161)을 통해 제 2 및 제 1 클럭신호(CLK2, CLK1)가 공급되고, 전압 공급단자(VSS)에는 신호공급 라인군(116)의 제 5 신호 공급라인(1165)을 통해 공급 전압(VSS)이 공급된다. 그리고, 제 4 쉬프트 레지스터(SR4)의 출력단자는 화상표시부(102)의 제 4 게이트 라인(GL4)에 접속된다. 이러한, 제 4 쉬프트 레지스터(SR4)는 모드 변경신호(MC)에 따라 공급되는 제 2 및 제 1 클럭신호(CLK2, CLK1)를 이용하여 제 2 스위칭 회로(1142)의 구동에 따라 제 2 쉬프트 레지스터(SR2)에서 출력되는 출력신호 및 제 3 쉬프트 레지스터(SR3)에서 출력되는 출력신호 중 어느 하나의 신호를 쉬프트시켜 출력단자(OUT)를 통해 제 4 게이트 라인(GL4)에 공급한다.
4N+2 번째 쉬프트 레지스터(SR2)의 출력단자(OUT)와 4N+3 번째 쉬프트 레지스터(SR3)의 입력단자(IN)는 접속된다. A
The output terminal OUT of the 4N + 2nd shift register SR2 and the input terminal IN of the 4N + 3rd shift register SR3 are connected.
이와 같은 제 1 내지 제 4 쉬프트 레지스터(SR1, SR2, SR3, SR4)는 반복적으로 배치되어 게이트 드라이버(106)의 쉬프트 레지스터 어레이(120)를 구성하게 된다.The first to fourth shift registers SR1, SR2, SR3, and SR4 are repeatedly arranged to form the
스위칭 회로 어레이(114)는 쉬프트 레지스터 어레이(120)의 제 4N 번째 쉬프트 레지스터(SR1)와 제 4N+2 번째 쉬프트 레지스터(SR2) 사이에 접속되는 제 1 스위칭 회로(1141)와, 제 4N+3 번째 쉬프트 레지스터(SR3)와 제 4N+4 번째 쉬프트 레지스터(SR4) 사이에 접속되는 제 2 스위칭 회로(1142)를 구비하고, 제 1 및 제 2 스위칭 회로(1141, 1142)가 교번적으로 배치된다.The switching
스위칭 회로 어레이(114)의 제 1 스위칭 회로(1141)는 4N+1 번째 쉬프트 레지스터(SR1)의 입력단자(IN)와 4N+2 번째 쉬프트 레지스터(SR2)의 입력단자(IN) 사이에 접속된 제 1 박막 트랜지스터(T1)와, 제 1 박막 트랜지스터(T1)와 4N+2 번째 쉬프트 레지스터(SR2)의 입력단자(IN) 사이에 접속된 제 3 박막 트랜지스터(T3)와, 제 1 및 제 3 박막 트랜지스터(T1, T3) 사이의 제 1 노드(N1)와 4N+1 번째 쉬프트 레지스터(SR1)의 출력단자(OUT) 사이에 접속된 제 2 박막 트랜지스터(T2)와, 제 3 박막 트랜지스터(T3)와 4N+2 번째 쉬프트 레지스터(SR2)의 입력단자(IN) 사이의 제 2 노드(N2)와 신호공급 라인군(116)의 제 5 신호 공급라인(1165) 사이에 접속되어 제 2 노드(N2) 상의 전압을 공급 전압(VSS)으로 방전시키는 제 4 박막 트랜지스터(T4)를 구비한다. 여기서, 제 1 내지 제 4 박막 트랜지스터(T1 내지 T4) 각각은 P형 MOS 또는 N형 MOS로 구성될 수 있으며, 제 1 내지 제 4 박막 트랜지스터(T1 내지 T4) 각각을 P형 MOS를 예를 들어 설명하기로 한다.The
이러한, 제 1 스위칭 회로(1141)에서 제 1 박막 트랜지스터(T1)는 신호공급 라인군(116)의 제 2 신호 공급라인(1162)을 통해 공급되는 제 2 클럭신호(CLK2)에 의해 구동되고, 제 2 박막 트랜지스터(T2)는 신호공급 라인군(116)의 제 1 신호 공급라인(1161)을 통해 공급되는 제 1 클럭신호(CLK1)에 의해 구동된다. 또한, 스위칭 어레이(114)의 제 1 스위칭 회로(1141)에서 제 3 박막 트랜지스터(T3)는 신호공급 라인군(116)의 제 3 신호 공급라인(1163)을 통해 공급되는 제 3 클럭신호(CLK3)에 의해 구동되고, 제 4 박막 트랜지스터(T4)는 신호공급 라인군(116)의 제 4 신호 공급라인(1164)을 통해 공급되는 제 4 클럭신호(CLK4)에 의해 구동된다.In the
한편, 스위칭 회로 어레이(114)의 제 2 스위칭 회로(1142)는 4N+3 번째 쉬프트 레지스터(SR3)의 입력단자(IN)와 4N+4 번째 쉬프트 레지스터(SR4)의 입력단자(IN) 사이에 접속된 제 5 박막 트랜지스터(T5)와, 제 5 박막 트랜지스터(T5)와 4N+4 번째 쉬프트 레지스터(SR4)의 입력단자(IN) 사이에 접속된 제 7 박막 트랜지스터(T7)와, 제 5 및 제 7 박막 트랜지스터(T5, T7) 사이의 제 3 노드(N3)와 4N+3 번째 쉬프트 레지스터(SR3)의 출력단자(OUT) 사이에 접속된 제 5 박막 트랜지스터(T5)와, 제 6 박막 트랜지스터(T6)와 4N+4 번째 쉬프트 레지스터(SR4)의 입력단자(IN) 사이의 제 4 노드(N4)와 신호공급 라인군(116)의 제 5 신호 공급라인(1165) 사이에 접속되어 제 4 노드(N4) 상의 전압을 공급 전압(VSS)으로 방전시키는 제 8 박막 트랜지스터(T8)를 구비한다. 여기서, 제 5 내지 제 8 박막 트랜지스터(T5 내지 T8) 각각은 P형 MOS 또는 N형 MOS로 구성될 수 있으며, 제 5 내지 제 8 박막 트랜지스터(T5 내지 T8) 각각을 P형 MOS를 예를 들어 설명하기로 한다.On the other hand, the
스위칭 어레이(114)의 제 2 스위칭 회로(1142)에서 제 5 박막 트랜지스터(T5)는 신호공급 라인군(116)의 제 4 신호 공급라인(1164)을 통해 공급되는 제 4 클럭신호(CLK4)에 의해 구동되고, 제 6 박막 트랜지스터(T6)는 신호공급 라인군(116)의 제 3 신호 공급라인(1163)을 통해 공급되는 제 3 클럭신호(CLK3)에 의해 구동된다. 또한, 스위칭 어레이(114)의 제 2 스위칭 회로(1142)에서 제 7 박막 트랜지스터(T7)는 신호공급 라인군(116)의 제 1 신호 공급라인(1161)을 통해 공급되는 제 1 클럭신호(CLK1)에 의해 구동되고, 제 8 박막 트랜지스터(T8)는 신호공급 라인군(116)의 제 2 신호 공급라인(1162)을 통해 공급되는 제 2 클럭신호(CLK2)에 의해 구동된다.In the
이와 같은, 본 발명의 실시 예에 따른 액정표시장치의 구동장치 및 구동방법은 사용자의 조작에 의한 모드 변경신호(MC)에 따라 발생되어 제 1 내지 제 4 쉬프트 레지스터(SR1, SR2, SR3, SR4)가 반복적으로 배치되는 쉬프트 레지스터 어레이에 공급되는 제 1 내지 제 4 클럭신호(CLK1, CLK2, CLK3, CLK4)와 스위칭 회로 어레이(114)를 이용하여 게이트 신호가 인접한 게이트 라인간에 비중첩되도록 순차적으로 공급하거나, 인접한 게이트 라인간에 중첩되는 게이트 신호를 순차적으로 공급한다.As described above, the driving device and the driving method of the liquid crystal display according to the exemplary embodiment of the present invention are generated according to the mode change signal MC by a user's operation to generate the first to fourth shift registers SR1, SR2, SR3, SR4. ) Are sequentially arranged so that the gate signals are non-overlapping between adjacent gate lines using the first to fourth clock signals CLK1, CLK2, CLK3, CLK4 and the
도 8을 도 4와 결부하여 화상표시부(102)에 데이터를 고 해상도로 표시할 경우에 본 발명의 실시 예에 따른 액정표시장치의 구동장치 및 구동방법을 상세히 설 명하면 다음과 같다. 우선, 화상표시부(102)에 데이터를 고 해상도로 표시하기 위한 사용자의 버튼 조작 또는 이에 대응되는 명령신호에 의해 하이상태의 모드 변경신호(MC)가 타이밍 컨트롤러(108)에 공급된다. 타이밍 컨트롤러(108)는 하이상태의 모드 변경신호(MC)에 응답하여 클럭 발생기(112)를 제어하게 된다. 이에 따라, 클럭 발생기(112)는 도 4에 도시된 바와 같은 제 1 내지 제 4 클럭신호(CLK1, CLK2, CLK3, CLK4)를 발생하여 쉬프트 레지스터 어레이(120)의 신호 공급라인군(116)에 공급한다.Referring to FIG. 8 and FIG. 4, the driving device and driving method of the liquid crystal display according to the exemplary embodiment of the present invention when the data is displayed on the
ST0 구간에서 타이밍 컨트롤러(108)로부터 공급되는 게이트 스타트 펄스(GSP)는 제 1 쉬프트 레지스터(SR1) 및 제 2 쉬프트 레지스터(SR2)에 입력된다. 그러나, 제 2 쉬프트 레지스터(SR2)에 공급되는 타이밍 컨트롤러(108)로부터의 게이트 스타트 펄스(GSP)는 제 3 클럭신호(CLK3)에 의해 오프 상태가 되는 제 1 스위칭 회로(1141)의 제 3 박막 트랜지스터(T3)에 의해 차단된다. 즉, 제 2 쉬프트 레지스터(SR2)의 입력단자(IN)로 공급되는 게이트 스타트 펄스(GSP)는 제 2 클럭신호(CLK2)에 의해 온되는 제 1 스위칭 회로(1141)의 제 1 박막 트랜지스터(T1) 및 제 1 노드(N1)를 경유하여 제 3 박막 트랜지스터(T3)에 의해 차단된다. 이러한, ST0 구간에서 제 1 쉬프트 레지스터(SR1)는 제 1 및 제 2 클럭신호(CLK1, CLK2)에 따라 타이밍 컨트롤러(108)로부터 공급되는 게이트 스타트 펄스(GSP)를 쉬프트 시키게 된다.The gate start pulse GSP supplied from the
ST1 구간에서 제 1 쉬프트 레지스터(SR1)는 제 1 및 제 2 클럭신호(CLK1, CLK2)에 따라 상기 게이트 스타트 펄스(GSP)를 쉬프트 시켜 생성된 게이트 신호를 제 1 게이트 라인(GL1)에 공급하게 된다. 이 ST1 구간에 제 1 스위칭 회로(1141)의 제 1 박막 트랜지스터(T1)는 제 2 클럭신호(CLK2)에 의해 오프 상태가 되고, 제 2 박막 트랜지스터(T2)는 제 1 클럭신호(CLK1)에 의해 온 상태가 되고, 제 3 박막 트랜지스터(T3)는 제 3 클럭신호(CLK3)에 의해 온 상태가 됨과 아울러 제 4 박막 트랜지스터(T4)는 제 4 클럭신호(CLK4)에 의해 오프 상태가 된다. 이로 인하여, 제 2 쉬프트 레지스터(SR2)의 입력단자(IN)에는 제 1 쉬프트 레지스터(SR1)에서 제 1 게이트 라인(GL1)으로 출력되는 출력신호가 제 2 박막 트랜지스터(T2), 제 1 노드(N1), 제 3 박막 트랜지스터(T3) 및 제 2 노드(N2)로 이어지는 제 1 패스(1P1)를 경유하여 공급된다. 이 때, 타이밍 컨트롤러(108)로부터 제 2 쉬프트 레지스터(SR2)의 입력단자(IN)에 공급되는 게이트 스타트 펄스(GSP)는 제 1 박막 트랜지스터(T1)에 의해 차단된다.In the ST1 period, the first shift register SR1 supplies the gate signal generated by shifting the gate start pulse GSP according to the first and second clock signals CLK1 and CLK2 to the first gate line GL1. do. In the ST1 section, the first thin film transistor T1 of the
ST2 구간에서 제 2 쉬프트 레지스터(SR2)는 제 4 및 제 3 클럭신호(CLK4, CLK3)에 따라 제 1 쉬프트 레지스터(SR1)로부터 출력되어 상기 제 1 패스(1P1)를 경유하여 공급되는 게이트 신호를 쉬프트시켜 제 2 게이트 라인(GL2)에 공급하게 된다. 이 제 2 쉬프트 레지스터(SR2)에서 출력되는 출력신호는 제 2 게이트 라인(GL2)에 공급됨과 동시에 제 3 쉬프트 레지스터(SR3)에 공급된다. 한편, ST2 구간에 제 1 스위칭 회로(1141)의 제 4 박막 트랜지스터(T4)는 제 4 클럭신호(CLK4)에 응답하여 제 2 노드(N2) 상의 전압을 공급 전압(VSS)으로 방전시키게 된다.In the ST2 period, the second shift register SR2 is output from the first shift register SR1 according to the fourth and third clock signals CLK4 and CLK3 to supply the gate signal supplied through the first pass 1P1. The shift is supplied to the second gate line GL2. The output signal output from the second shift register SR2 is supplied to the second gate line GL2 and simultaneously supplied to the third shift register SR3. Meanwhile, in the ST2 period, the fourth thin film transistor T4 of the
ST3 구간에서 제 3 쉬프트 레지스터(SR3)는 제 3 및 제 4 클럭신호(CLK3, CLK4)에 따라 제 2 쉬프트 레지스터(SR2)로부터의 출력신호를 쉬프트시켜 출력단자(OUT)를 통해 제 3 게이트 라인(GL3)에 공급함과 동시에 제 4 쉬프트 레지스터(SR4)에 입력한다. 이 ST3 구간에 제 2 스위칭 회로(1142)의 제 5 박막 트랜지스터(T5)는 제 4 클럭신호(CLK4)에 의해 오프 상태가 되고, 제 6 박막 트랜지스터(T6)는제 3 클럭신호(CLK3)에 의해 온 상태가 되고, 제 7 박막 트랜지스터(T7)는 제 1 클럭신호(CLK1)에 의해 온 상태가 됨과 아울러 제 8 박막 트랜지스터(T8)는 제 2 클럭신호(CLK2)에 의해 오프 상태가 된다. 이로 인하여, 제 4 쉬프트 레지스터(SR4)의 입력단자(IN)에는 제 3 쉬프트 레지스터(SR3)에서 제 3 게이트 라인(GL3)으로 출력되는 출력신호가 제 6 박막 트랜지스터(T6), 제 3 노드(N3), 제 7 박막 트랜지스터(T7) 및 제 4 노드(N4)로 이어지는 제 2 패스(1P2)를 경유하여 공급된다. 이 때, 제 2 쉬프트 레지스터(SR2)의 출력단자(OUT)로부터 제 4 쉬프트 레지스터(SR4)의 입력단자에 공급되는 출력신호는 제 5 박막 트랜지스터(T5)에 의해 차단된다.In the ST3 period, the third shift register SR3 shifts the output signal from the second shift register SR2 in response to the third and fourth clock signals CLK3 and CLK4, and thus the third gate line through the output terminal OUT. The signal is supplied to the GL3 and input to the fourth shift register SR4. In the ST3 section, the fifth thin film transistor T5 of the
ST4 구간에서 제 4 쉬프트 레지스터(SR4)는 제 1 및 제 2 클럭신호(CLK1, CLK2)에 따라 제 3 쉬프트 레지스터(SR3)의 출력단자(OUT)로부터 공급되는 게이트 신호를 쉬프트시켜 제 4 게이트 라인(GL4)에 공급한다. 또한, 제 4 쉬프트 레지스터(SR4)에서 출력되는 출력신호는 다음 단 쉬프트 레지스터의 입력단자에 공급된다.In the ST4 period, the fourth shift register SR4 shifts the gate signal supplied from the output terminal OUT of the third shift register SR3 in response to the first and second clock signals CLK1 and CLK2 to form a fourth gate line. Supply to GL4. The output signal output from the fourth shift register SR4 is supplied to the input terminal of the next stage shift register.
이와 같은, ST1 내지 ST4 구간을 반복함으로써 도 4에 도시된 바와 같이 게이트 라인들에 순차적으로 게이트 신호가 공급된다. 결과적으로, 사용자의 조작에 의해 화상표시부(102)에 데이터를 고 해상도로 표시할 경우 이에 대응되는 모드 변경신호(MC)에 의해 상술한 바와 같이 다수의 쉬프트 레지스터(SR)가 타이밍 컨트롤러(108)로부터의 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시켜 게이트 라인들에 공급한다. 따라서, 게이트 신호에 게이트 라인들에 순차적으로 공급되기 때문에 인접한 게이트 라인들에 공급되는 게이트 신호가 비 중첩되기 때문에 화상 표시부에는 데이터가 고 해상도로 표시된다.As described above, the gate signals are sequentially supplied to the gate lines by repeating the ST1 to ST4 sections. As a result, when the data is displayed on the
한편, 도 9를 도 5와 결부하여 화상표시부(102)에 데이터를 저 해상도로 표시할 경우에 본 발명의 실시 예에 따른 액정표시장치의 구동장치 및 구동방법을 상세히 설명하면 다음과 같다.Meanwhile, the driving apparatus and the driving method of the liquid crystal display according to the exemplary embodiment of the present invention will be described in detail with reference to FIG. 9 when the data is displayed on the
우선, 화상표시부(102)에 데이터를 저 해상도로 표시하기 위한 사용자의 버튼 조작 또는 이에 대응되는 명령신호에 의해 로우상태의 모드 변경신호(MC)가 타이밍 컨트롤러(108)에 공급된다. 타이밍 컨트롤러(108)는 로우상태의 모드 변경신호(MC)에 응답하여 클럭 발생기(112)를 제어하게 된다. 이에 따라, 클럭 발생기(112)는 도 5에 도시된 바와 같은 제 1 내지 제 4 클럭신호(CLK1, CLK2, CLK3, CLK4)를 발생하여 쉬프트 레지스터 어레이(120)의 신호 공급라인군(116)에 공급한다.First, the mode change signal MC in a low state is supplied to the
ST0 구간에서 제 1 스위칭 회로(1141)의 제 1 박막 트랜지스터(T1)는 제 2 클럭신호(CLK2)에 의해 온 상태가 되고, 제 2 박막 트랜지스터(T2)는 제 1 클럭신호(CLK1)에 의해 오프 상태가 되고, 제 3 박막 트랜지스터(T3)는 제 3 클럭신호(CLK3)에 의해 온 상태가 됨과 아울러 제 4 박막 트랜지스터(T4)는 제 4 클럭신호(CLK4)에 의해 오프 상태가 된다. 이에 따라, 이 ST0 구간에서 타이밍 컨트롤러(108)로부터 공급되는 게이트 스타트 펄스(GSP)는 제 1 쉬프트 레지스터(SR1) 및 제 2 쉬프트 레지스터(SR2)에 입력된다. 이러한, ST0 구간에서 제 1 쉬프트 레지스터(SR1)는 제 1 및 제 2 클럭신호(CLK1, CLK2)에 따라 타이밍 컨트롤러(108)로부터 공급되는 게이트 스타트 펄스(GSP)를 쉬프트 시키게 되고, 제 2 쉬프트 레지스터(SR2)는 제 4 및 제 3 클럭신호(CLK4, CLK3)에 따라 타이밍 컨트롤러(108)로부터 공급되는 게이트 스타트 펄스(GSP)를 쉬프트 시키게 된다.In the ST0 period, the first thin film transistor T1 of the
ST1 구간에서 제 1 쉬프트 레지스터(SR1)는 제 1 및 제 2 클럭신호(CLK1, CLK2)에 따라 상기 게이트 스타트 펄스(GSP)를 쉬프트시켜 생성된 게이트 신호를 제 1 게이트 라인(GL1)에 공급한다. 이와 동시에 제 2 쉬프트 레지스터(SR2) 역시 제 3 및 제 4 클럭신호(CLK3, CLK4)에 따라 STO 구간에서 쉬프트 된 게이트 신호를 제 2 게이트 라인(GL2)에 공급함과 아울러 제 3 쉬프트 레지스터(SR3)의 입력단자(IN)에 공급한다. 즉, ST1 구간에서는 제 1 및 제 2 게이트 라인들(GL1, GL2)에 게이트 신호를 동시에 공급한다. 다시 말하여, ST1 구간에서는 인접한 2 개의 게이트라인들에 공급되는 게이트 신호를 중첩시켜 2개의 게이트 라인 각각에 공급한다. 이 ST1 구간에 제 1 스위칭 회로(1141)의 제 1 박막 트랜지스터(T1)는 제 2 클럭신호(CLK2)에 의해 오프 상태가 되고, 제 2 박막 트랜지스터(T2)는 제 1 클럭신호(CLK1)에 의해 온 상태가 되고, 제 3 박막 트랜지스터(T3)는 제 3 클럭신호(CLK3)에 의해 오프 상태가 됨과 아울러 제 4 박막 트랜지스터(T4)는 제 4 클럭신호(CLK4)에 의해 온 상태가 된다. 이로 인하여, 제 1 쉬프트 레지스터(SR1)의 출력단자(OUT)로부터 출력되어 제 2 쉬프트 레지스터(SR2)의 입력단자(IN)로 출력되는 게이트 신호는 제 3 박막 트랜지스터(T3)에 의해 차단되고, 제 2 노드(N2) 상의 전압은 제 4 박막 트랜지스터(T4)를 경유하여 공급 전압(VSS)으로 방전된다.In the ST1 period, the first shift register SR1 supplies the gate signal generated by shifting the gate start pulse GSP according to the first and second clock signals CLK1 and CLK2 to the first gate line GL1. . At the same time, the second shift register SR2 also supplies the gate signal shifted in the STO period to the second gate line GL2 according to the third and fourth clock signals CLK3 and CLK4, and also the third shift register SR3. Supply to the input terminal (IN) of. That is, the gate signal is simultaneously supplied to the first and second gate lines GL1 and GL2 in the ST1 section. In other words, the gate signals supplied to two adjacent gate lines are overlapped and supplied to each of the two gate lines in the ST1 section. In the ST1 section, the first thin film transistor T1 of the
한편, ST1 구간에서 제 2 스위칭 회로(1142)는 제 1 및 제 4 클럭신호(CLK1, CLK4)에 의해 제 5 및 제 7 박막 트랜지스터(T5, T7)가 온되어 제 2 쉬프트 레지스터(SR2)의 출력단자(OUT)로부터 출력되는 게이트 신호가 제 4 쉬프트 레지스터(SR4)에 공급된다. 이에 따라, ST1 구간에서 제 3 및 제 4 쉬프트 레지스터(SR3, SR4) 각각은 제 2 쉬프트 레지스터(SR2)의 출력단자(OUT)로부터 공급되는 게이트 신호를 공급받아 쉬프트시키게 된다.In the ST1 period, the
ST2 구간에서 제 3 쉬프트 레지스터(SR3)는 제 3 및 제 4 클럭신호(CLK3, CLK4)에 따라 제 2 쉬프트 레지스터(SR2)로부터의 출력신호를 쉬프트시켜 출력단자(OUT)를 통해 제 3 게이트 라인(GL3)에 공급함과 동시에 제 2 스위칭 회로(1142)의 제 6 박막 트랜지스터(T6)에 공급한다. 또한, ST2 구간에서 제 4 쉬프트 레지스터(SR4)는 제 1 및 제 2 클럭신호에 따라 ST1 구간에서 발생된 게이트 신호를 제 4 게이트 라인(GL4)에 공급함과 아울러 다음 단 쉬프트 레지스터의 입력단자(IN)에 공급한다. 이 때, ST2 구간에 제 2 스위칭 회로(1142)의 제 5 박막 트랜지스터(T5)는 제 4 클럭신호(CLK4)에 의해 오프 상태가 되고, 제 6 박막 트랜지스터(T6)는 제 3 클럭신호(CLK3)에 의해 온 상태가 되고, 제 7 박막 트랜지스터(T7)는 제 1 클럭신호(CLK1)에 의해 오프 상태가 됨과 아울러 제 8 박막 트랜지스터(T8)는 제 2 클럭신호(CLK2)에 의해 온 상태가 된다. 이로 인하여, 제 3 쉬프트 레지스터(SR3)의 출력단자(OUT)로부터 제 4 쉬프트 레지스터(SR4)의 입력단자(IN)로 공급되는 게이트 신호는 제 7 박막 트랜지스터(T7)에 의해 차단되고, 제 2 노드(N2) 상의 전압은 제 8 박막 트랜지스터(T8)를 경유하여 공급 전압(VSS)으로 방전된다.In the ST2 period, the third shift register SR3 shifts the output signal from the second shift register SR2 in response to the third and fourth clock signals CLK3 and CLK4, and thus the third gate line through the output terminal OUT. At the same time as the GL3, it is supplied to the sixth thin film transistor T6 of the
이와 같은, ST0 내지 ST2 구간을 반복함으로써 도 5에 도시된 바와 같이 제 4N+1 쉬프트 레지스터(SR1)와 제 4N+2 쉬프트 레지스터(SR2)는 동일한 게이트 신호를 출력하게 된다. 따라서, 중첩되는 게이트 신호에 인접한 2 개의 게이트 라인들에 순차적으로 공급되기 때문에 화상 표시부에는 데이터가 저 해상도로 표시된다.By repeating the ST0 to ST2 sections, the 4N + 1 shift register SR1 and the 4N + 2 shift register SR2 output the same gate signal as shown in FIG. 5. Therefore, data is displayed at low resolution in the image display part because it is sequentially supplied to two gate lines adjacent to the overlapping gate signal.
상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치의 구동장치 및 구동방법은 사용자의 조작에 의한 모드 변경신호에 따라 제 1 내지 제 4 클럭신호를 생성하고, 모드 변경신호에 따라 제 4N+1 쉬프트 레지스터에서 제 4N+2 쉬프트 레지스터로 공급되는 스타트 펄스를 변경함으로써 게이트 신호를 순차적으로 게이트 라인들에 공급하거나 동일한 게이트 신호를 인접한 2개의 게이트 라인들에 순차적으로 공급하게 된다. 따라서, 본 발명은 사용자의 조작에 따라 화상표시부에 표시되는 데이터의 해상도를 고 해상도 및 저해상도로 변경하여 액정표시장치의 소비전력을 감소시킬 수 있다.As described above, the driving device and the driving method of the liquid crystal display according to the embodiment of the present invention generate the first to fourth clock signals according to the mode change signal by the user's operation, and the fourth N according to the mode change signal. By changing the start pulse supplied from the +1 shift register to the 4N + 2 shift register, the gate signal is sequentially supplied to the gate lines, or the same gate signal is sequentially supplied to two adjacent gate lines. Therefore, the present invention can reduce the power consumption of the liquid crystal display by changing the resolution of the data displayed on the image display unit to high resolution and low resolution according to the user's operation.
또한, 본 발명은 쉬프트 레지스터 어레이를 구성하는 트랜지스터를 CMOS 대신에 PMOS 또는 NMOS로 구성함으로써 공정을 단순화시킬 수 있다. In addition, the present invention can simplify the process by configuring the transistors constituting the shift register array as PMOS or NMOS instead of CMOS.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (24)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030042124A KR100545027B1 (en) | 2003-06-26 | 2003-06-26 | Apparatus and method for driving of liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030042124A KR100545027B1 (en) | 2003-06-26 | 2003-06-26 | Apparatus and method for driving of liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050001790A KR20050001790A (en) | 2005-01-07 |
KR100545027B1 true KR100545027B1 (en) | 2006-01-24 |
Family
ID=37217402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030042124A KR100545027B1 (en) | 2003-06-26 | 2003-06-26 | Apparatus and method for driving of liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100545027B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112071272A (en) * | 2020-09-14 | 2020-12-11 | 武汉华星光电半导体显示技术有限公司 | Light-emitting control circuit and display panel |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101112213B1 (en) * | 2005-03-30 | 2012-02-27 | 삼성전자주식회사 | Gate driver circuit and display apparatus having the same |
KR102428303B1 (en) | 2009-06-25 | 2022-08-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device |
KR101636906B1 (en) * | 2009-12-24 | 2016-07-07 | 삼성전자주식회사 | Gate driving device and method of driving gate |
KR101969565B1 (en) * | 2012-04-30 | 2019-04-17 | 삼성디스플레이 주식회사 | Data driver with up-sclaing function and display device having them |
KR102080133B1 (en) * | 2013-10-15 | 2020-04-08 | 삼성디스플레이 주식회사 | Scan driver and driving method thereof |
CN104637431B (en) * | 2015-02-05 | 2019-03-15 | 京东方科技集团股份有限公司 | The method of GOA circuit and driving method, flexible display device and control display |
KR102320146B1 (en) | 2015-03-09 | 2021-11-02 | 삼성디스플레이 주식회사 | Data integrated circuit and display device comprising the data integrated circuit thereof |
CN104835466B (en) * | 2015-05-20 | 2017-05-17 | 京东方科技集团股份有限公司 | Scan driving circuit, array substrate, display device and driving method |
CN106157873B (en) * | 2016-08-31 | 2019-02-26 | 昆山工研院新型平板显示技术中心有限公司 | A kind of gate drive apparatus, driving method and display panel |
CN111696471A (en) * | 2020-07-13 | 2020-09-22 | 京东方科技集团股份有限公司 | Driving circuit, display panel and display driving method |
-
2003
- 2003-06-26 KR KR1020030042124A patent/KR100545027B1/en active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112071272A (en) * | 2020-09-14 | 2020-12-11 | 武汉华星光电半导体显示技术有限公司 | Light-emitting control circuit and display panel |
CN112071272B (en) * | 2020-09-14 | 2022-03-08 | 武汉华星光电半导体显示技术有限公司 | Light-emitting control circuit and display panel |
Also Published As
Publication number | Publication date |
---|---|
KR20050001790A (en) | 2005-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10622081B2 (en) | Shift register, gate driving circuit and display device | |
US10872578B2 (en) | Shift register unit, gate driving circuit and driving method thereof | |
EP3611720B1 (en) | Shift register unit, gate driving circuit, and driving method | |
KR100530558B1 (en) | Shift register, driver for active matrix device, and active matrix device | |
KR100847091B1 (en) | Shift register circuit and image display apparatus equipped with the same | |
JP4713246B2 (en) | Liquid crystal display element | |
JP4126613B2 (en) | Gate driving apparatus and method for liquid crystal display device | |
KR100917637B1 (en) | Shift register circuit and display drive device | |
KR100838653B1 (en) | Shift register and image display apparatus containing the same | |
US8686990B2 (en) | Scanning signal line drive circuit and display device equipped with same | |
US7557793B2 (en) | Gate driver and display device having the same | |
EP2498260A1 (en) | Shift register and the scanning signal line driving circuit provided there with, and display device | |
US8169395B2 (en) | Apparatus and method of driving liquid crystal display device | |
KR101096693B1 (en) | Shift Register and Liquid Crystal Display Device using the same | |
WO2011114563A1 (en) | Shift register | |
WO2011080936A1 (en) | Shift register | |
US20100321372A1 (en) | Display device and method for driving display | |
TW201009845A (en) | Shift register | |
JPWO2012029799A1 (en) | Shift register and display device | |
KR100545027B1 (en) | Apparatus and method for driving of liquid crystal display device | |
KR101264691B1 (en) | A shift register | |
KR20070037793A (en) | Circuit for gate driving and display device having the same | |
US10885863B2 (en) | Shifting register and driving method thereof, driving circuit, and driving method of panel | |
KR101243806B1 (en) | A shift register | |
US20190044503A1 (en) | Voltage generator and display device having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 14 |