KR100544802B1 - 신호처리장치 - Google Patents

신호처리장치 Download PDF

Info

Publication number
KR100544802B1
KR100544802B1 KR1019980052720A KR19980052720A KR100544802B1 KR 100544802 B1 KR100544802 B1 KR 100544802B1 KR 1019980052720 A KR1019980052720 A KR 1019980052720A KR 19980052720 A KR19980052720 A KR 19980052720A KR 100544802 B1 KR100544802 B1 KR 100544802B1
Authority
KR
South Korea
Prior art keywords
signal
color difference
digital component
signal processing
supplied
Prior art date
Application number
KR1019980052720A
Other languages
English (en)
Other versions
KR19990062753A (ko
Inventor
시니치로 미야자키
히로유키 고지마
아키라 시라하마
히로시 스가야
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR19990062753A publication Critical patent/KR19990062753A/ko
Application granted granted Critical
Publication of KR100544802B1 publication Critical patent/KR100544802B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/74—Circuits for processing colour signals for obtaining special effects
    • H04N9/76—Circuits for processing colour signals for obtaining special effects for mixing of colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Color Television Systems (AREA)
  • Television Systems (AREA)

Abstract

본 발명의 신호 처리 장치는 (4:4:4)의 샘플링 클록의 비율의 휘도 신호 Y, 색차 신호 U 및 V 에 대하여, 텍스트 신호 처리 회로에서는 소정의 신호 처리가 실시되고, 믹스 회로에 공급된다. (4:1:1) 또는 (4:2:2)의 샘플링 클록의 비율의 Y, U, V 에 대하여, 영상 신호 처리 회로에서는 소정의 신호 처리가 실시된다. Y는 지연(delay) 조정 회로를 거쳐서 믹스 회로에 공급되고, U, V 는 대역 제한 필터에 의해서 고주파 성분이 제거된 후, 믹스 회로에 공급된다. 믹스 회로에서 믹스된 신호는 D/A 변환기를 거쳐서 LPF에 공급된다. LPF에서는 (4:4:4)에 맞춘 대역 제한 필터에 의해서 복조된다.

Description

신호 처리 장치
본 발명은 텔레비전 세트에 사용하기에 적합한 신호 처리 장치에 관한 것이다.
종래의 신호 처리 장치의 블록도를 도 1에 도시한다. 우선 이 도 11에서는, 아날로그의 휘도 신호 Y, 색차신호 U 및 V로 이루어진 문자 등의 텍스트 신호 또는 퍼스널 컴퓨터 신호(이하, 단지 텍스트 신호라 칭한다)가 입력단자(51Y, 51U 및 51V)로부터 입력된다. 입력된 휘도 신호 Y, 색차 신호 U 및 V는 A/D 변환기(52Y, 52U 및 52V)에 공급된다. A/D 변환기(52Y, 52U 및 52V)에서는 공급된 휘도 신호 Y, 색차 신호 U 및 V가 소정의 샘플링 주파수로 디지털화되고, 디지털 컴포넌트 신호의 텍스트 신호가 텍스트 신호 처리 회로(53)에 공급된다. A/D 변환기(52Y, 52U 및 52V)에서의 샘플링 주파수의 비율은, (Y:U:V) = (4:4:4)로 되어 있다.
텍스트 신호 처리 회로(53)에 대하여, 필드 메모리(54)가 접속되고, 텍스트 신호 처리 회로(53)에 있어서, 휘도 신호 Y, 색차 신호 U 및 V에 대하여 소정의 신호 처리가 실시된다. 신호 처리가 실시된 휘도 신호 Y, 색차 신호 U 및 V는 믹스 회로(55)에 공급된다.
아날로그의 휘도 신호 Y, 색차 신호 U 및 V로 되는 영상 신호가 입력단자(56Y, 56U 및 56V)로부터 입력된다. 입력된 휘도 신호 Y, 색차 신호 U 및 V는 A/D 변환기(57Y, 57U 및 57V)에 공급된다. A/D 변환기(57Y, 57U 및 57V)에서는 공급된 휘도 신호 Y, 색차 신호 U 및 V가 소정의 샘플링 주파수로 디지털화되고, 디지털 컴포넌트 신호의 영상 신호가 영상 신호 처리 회로(58)에 공급된다. A/D 변환기(57Y, 57U, 57V)에서의 샘플링 주파수의 비율은 (4:1:1) 또는 (4:2:2)로 되어 있다.
영상 신호 처리 회로(58)에 대하여, 필드 메모리(59)가 접속되고, 영상 신호 처리 회로(58)에 있어서 휘도 신호 Y, 색차 신호 U 및 V에 대하여 소정의 신호 처리가 실시된다. 신호 처리가 실시된 휘도 신호 Y, 색차 신호 U 및 V는 믹스 회로(55)에 공급된다.
믹스 회로(55)에서는 (4:4:4)의 텍스트 신호와 (4:1:1) 또는 (4:2:2)의 영상 신호가, 예컨대 전환되고 믹스된다. 그리고, 믹스 회로(55)의 출력이 D/A 변환기(60Y, 60U 및 60V)에 공급된다.
D/A 변환기(60Y, 60U 및 60V)에서는 휘도 신호 Y, 색차 신호 U 및 V가 각각 아날로그화된다. 아날로그화된 휘도 신호 Y, 색차 신호 U 및 V는 LPF(저역 필터)(61Y, 61U 및 61V)에 공급된다. LPF(61Y, 61U 및 61V)에서는 불필요 신호를 제거하기 위해서, 휘도 신호 Y, 색차 신호 U 및 V에 대하여 필터 처리가 실시된다. 필터 처리가 실시된 휘도 신호 Y, 색차 신호 U 및 V는 출력단자(62Y, 62U 및 62V)로부터 출력된다.
텍스트 신호는 문자를 명료하게 표시하기 위해서, 색차 신호 U 및 V 와, 휘도 신호 Y와는 동등한 대역을 갖는 것으로 된다. 그 때문에 샘플링 주파수의 비율을, (4:4:4)로 하고 있다. 이것에 대하여, 영상 신호에서는 색차 신호의 대역이 휘도 신호 Y에 대하여 좁기 때문에 샘플링 주파수의 비율을, (4:1:1) 또는 (4:2:2)로 하고 있다. 이것에 의해 신호 처리에 필요한 메모리의 용량을 절약하는 것이 가능하다. 그리고, D/A 변환기를 공통으로 하는 목적으로, D/A 변환하기 전에(4:4:4)의 텍스트 신호와, (4:1:1) 또는 (4:2:2)의 영상 신호의 2 개의 신호를 디지털 신호로 믹스하고 있다. 그리고, D/A 변환기의 뒤의 LPF는 휘도 신호 Y, 색차 신호 U 및 V와 더불어 텍스트 신호의 대역에 맞춘 것으로 되어 있다.
그러나 종래의 시스템에서는 D/A 변환기의 후단의 LPF를, 텍스트 신호측의 대역에 맞춘 광대역의 것으로 하고 있기 때문에, 영상 신호측의 색차 신호의 고조파 성분을 충분하게 감쇄시킬 수 없고, 예컨대 도 2에 도시된 바와 같이 대각선이 되는 경사의 색의 엣지가 단계 형태로 되는 문제가 있었다.
한편, 영상 신호의 색차 신호의 좁은 대역에 LPF를 맞추면 텍스트 신호의 고역 성분이 없어지기 때문에, 텍스트 신호의 색차 신호가 둔화되고, 색 번짐이 생겨서 텍스트가 매우 판독하기 어렵게 되는 문제가 있었다.
본 발명은 영상 신호의 색차 신호의 고주파 성분을 충분히 감쇠할 수 있는 대역 제한 필터를 적용한 신호 처리 장치를 제공한다.
본 발명은 제 1 의 디지털 컴포넌트 신호와, 제 1 의 디지털 컴포넌트 신호에 비하여, 색 성분의 샘플링 주파수가 보다 낮은 제 2 의 디지털 컴포넌트 신호를 혼합하게 한 신호 처리 장치에 있어서, 제 2 의 디지털 컴포넌트 신호의 색 성분에 대하여 대역 제한을 행하는 디지털 필터와, 제 1 의 디지털 컴포넌트 신호와, 제 2 의 디지털 컴포넌트 신호를 믹스하는 믹스 수단과, 믹스 수단의 출력을 D/A 변환하는 D/A 변환수단과, D/A 변환 수단에 의해서 변환된 아날로그 신호에 대하여 대역 제한을 행하는 필터로 이루는 신호 처리 장치이다.
본 발명에 의하면, (4:2:2) 또는 (4:1:1)의 샘플링 주파수의 비율의 영상 신호(제 2 의 디지털 컴포넌트 신호)의 색차 신호에 대하여, 디지털의 대역 제한 필터를 사용하여 고주파 성분이 제거된다. 그 후, 믹스하여, 믹스 신호를 D/A 변환한다. 따라서, D/A 변환기의 후단의 LPF를, (4:4:4)의 샘플링 주파수의 비율의 텍스트 신호 또는 퍼스널 컴퓨터 신호(제 1 의 디지털 컴포넌트 신호)에 맞춘 광대역의 것으로 해도 경사의 색의 엣지가 매끄럽게 나타내어진다.
이하, 본 발명의 일 실시예에 대하여 도면 참조해서 설명한다. 도 3 은 본 발명이 적용된 일 실시예의 전체구성을 도시한다. 아날로그의 휘도 신호 Y, 색차신호 U 및 V로 이루는 문자의 텍스트 신호가 입력단자(11Y, 11U 및 11V)로부터 입력된다. 입력된 휘도 신호 Y, 색차 신호 U 및 V는 A/D 변환기(12Y, 12U 및 12V)로 공급된다. A/D 변환기(12Y, 12U 및 12V)에서는 공급된 휘도 신호 Y, 색차 신호 U 및 V가 소정의 샘플링 주파수로 디지털화되고 디지털 컴포넌트 신호의 텍스트 신호가 텍스트 신호 처리 회로(13)에 공급된다. A/D 변환기(12Y, 12U 및 12V)에 있어서의 샘플링 주파수의 비율은 (4:4:4)로 되어 있다.
휘도 신호 Y, 색차 신호 U 및 V는 텍스트 신호 처리 회로(13)에 접속되고 있는 필드 메모리(14)로 공급되고 기억된다. 텍스트 신호 처리 회로(13)에서는 필드 메모리(14)에 기억된 휘도 신호 Y, 색차 신호 U 및 V에 대하여 예컨대 회수를 조작하기 위한 필터에 의해서 보간 처리, 스케일링 등 소정의 신호 처리가 실시된다. 신호 처리가 실시된 휘도 신호 Y, 색차 신호 U 및 V 는 믹스 회로(15)에 공급된다.
아날로그 휘도 신호 Y, 색차 신호 U 및 V 가 입력단자(16Y, 16U 및 16V)로부터 입력된다. 입력된 휘도 신호 Y, 색차 신호 U 및 V 는 A/D 변환기(17Y, 17Y 및17V)로 공급된다. A/D 변환기(17Y, 17U 및 17V)에서는 공급된 휘도 신호 Y, 색차 신호 U 및 V가 소정의 샘플링 주파수로 디지털화되고, 디지털 컴포넌트 신호의 영상 신호가 영상 신호 처리 회로(18)에 공급된다. A/D 변환기(17Y, 17U 및 17V)에 있어서의 샘플링 주파수의 비율은(4:1:1) 또는 (4:2:2)로 되어 있다.
휘도 신호 Y, 색차 신호 U 및 V는 영상 신호 처리 회로(18)에 접속되고 있는 필드 메모리(19)로 공급되고, 기억된다. 영상 신호 처리 회로(18)에서는 필드 메모리(19)에 기억된 회로 신호 Y, 색차 신호 U 및 V 에 대하여, 예컨대 치수를 조작하기 위한 필터에 의해서 보간 처리, 스케일링 등의 소정의 신호 처리가 실시된다.
신호 처리가 실시된 휘도 신호 Y 는 지연 조정 회로(20)에서 타이밍 조정을 위한 지연이 실시된 후, 믹스 회로(15)에 공급된다. 또, 신호 처리가 실시된 색차 신호 U 및 V는 대역 제한 필터(21U, 21V)에 공급된다. 대역 제한 필터(21U, 21V)는 후술하듯이 (4:1:1) 또는 (4:2:2)의 샘플링 주파수의 비율에 따라서 색차 신호 U 및 Y의 고주파 성분이 제거된다. 고주파 성분이 제거된 색차 신호 U 및 V는 믹스 회로(15)에 공급된다.
믹스 회로(15)에서는, 텍스트 신호 처리 회로(13)부터의 휘도 신호 Y와 지연 조정 회로(20)로부터의 휘도 신호 Y가 예컨대 고속 스위치 등으로 전환되고 믹스된다. 마찬가지로 믹스 회로(15)에서는, 텍스트 신호 처리 회로(13)부터의 색차 신호 U 및 V 와 대역 제한 필터(21U, 21V)부터의 색차 신호 U 및 V 가 전환되고 믹스된다. 믹스 회로(15)부터의 휘도 신호 Y, 색차 신호 U 및 V는 D/A 변환기(22Y, 22U 및 22V)에 공급된다.
D/A 변환기(22Y, 22U 및 22V)에서는 공급된 휘도 신호 Y, 색차 신호 U 및 V가 아날로그화된다. 아날로그화된 휘도 신호 Y, 색차 신호 U 및 V는 LPF(23Y, 23U 및 23V)에 공급된다. LPF(23Y, 23U 및 23V)에서는 공급된 휘도 신호 Y, 색차 신호 U 및 V에 대하여 필터 처리가 실시된 후, 출력단자(24Y, 24U 및 24V)로부터 출력된다. LPF(23Y, 23U 및 23V)의 통과 대역은 (4:4:4)에 맞춘 것으로 된다.
디지털 영상 신호의 색차 신호 U 및 V 에 대한 대역 제한 필터(21U, 21V)의 일례를 도 4 에 도시한다. 이 도 4 의 대역 제한 필터는 색차 신호 U 및 V 에 대하여 동일한 구성이다. 1 샘플이 8 비트로 되는 색차 신호가 입력단자(31)로부터 공급된다. 공급된 색차 신호는 D 플립플롭(32), 가산기(39), 셀렉터(43)에 공급된다. 이 도 4 에서 사용하는 D 플립플롭은 8 비트의 병렬 처리가 가능한 것이다. D 플립플롭(32)에 공급된 색차 신호는 D 플립플롭(33 및 34)을 거쳐서 셀렉터(41)로 공급된다. 또 D 플립플롭(32)으로부터의 색차 신호는 D 플립플롭(33)을 거쳐서 가산기(39)에 공급된다.
가산기(39)에서는, 입력단자(31)부터의 색차 신호와, D 플립플롭(33)부터의 색차 신호가 가산된다. 이 가산기(39)는 8 비트의 가산기이며 가산 결과에 대하여 게인 조정을 위한 1 비트 시프트를 행한 후, 즉 가산 결과를 1/2로 한 후, 출력된다. D 플립플롭(32, 33) 및 가산기(39)에 의해서 전달함수(1+z-2)를 갖는 디지털 필터가 구성된다. 가산기(39)의 출력(색차 신호)는 D 플립플롭(35)을 거쳐서 셀렉터(41)로 공급된다.
색차 신호가 D 플립플롭(34 및 35)으로부터 공급되는 셀렉터(41)에서는 어느 쪽인지 한쪽이 선택되고 출력된다. 이 셀렉터(41)는 2 비트의 2 입력 1 출력의 전환기이다. 셀렉터(41)에서 선택된 색차 신호는 D 플립플롭(36) 및 가산기(40)로 공급된다.
D 플립플롭(36)에서는 공급된 색차 신호는 D 플립플롭(37)을 거쳐서 셀렉터(42)로 공급된다. 또, D 플립플롭(36)에 공급된 색차 신호는 가산기(40)에 공급된다.
가산기(40)에서는 셀렉터(41)부터의 색차 신호와 D 플립플롭(36)부터의 색차 신호가 가산된다. 이 가산기(40)는 상술한 가산기(39)와 마찬가지로 8 비트의 가산기이며, 가산 결과에 대하여 게인 조정을 위한 1 비트 시프트를 행한 후 출력한다. D 플립플롭(36) 및 가산기(40)에 의해서 전달함수(1+z-1)를 갖는 디지털 필터가 구성된다. 가산기(40)의 출력(색차 신호)은 D 플립플롭(38)을 거쳐서 셀렉터(42)로 공급된다.
색차 신호가 D 플립플롭(37 및 38)으로부터 공급되는 셀렉터(42)에서는, 어느 한쪽이 선택되어 출력된다. 이 셀렉터(42)는 상술한 셀렉터(43)와 마찬가지로 8 비트의 2 입력 1 출력의 전환기이다. 셀렉터(42)에서 선택된 색차 신호는 셀렉터(43)에 공급된다. 색차 신호가 입력단자(31) 및 셀렉터(42)로부터 공급되는 셀렉터(43)에서는 어느 한쪽이 선택되고 출력단자(44)로부터 출력된다.
이 대역 제한 필터는 YUV 신호의 샘플링 주파수의 비율이 (4:4:4), (4:2:2), (4:1:1)와 각각의 경우에 따라서 셀렉터(41, 42 및 43)을 전환하고 있다. 하기에 나타내듯이, 입력된 샘플링 주파수의 비율이 (4:4:4)인 경우, 필터를 스루로 하고, (4:2:2)의 경우, 전달함수(1+z-1)의 필터로 전환, (4:1:1)인 경우, 전달함수(1+z-1)(1+z-2)의 필터로 전환하고 있다. 또, 각각의 주파수 특성도 하기에 표시한다.
Y : U : V U/V 셀렉터 전달함수 주파수 특성
4 : 4 : 4 100
4 : 2 : 2 110 (1+z-1) cos(wT/2)
4 : 1 : 1 111 (1+z-1)(1+z-2) cos(wT/2)cos(wT)
다만, U/V 셀렉터는 셀렉터(43, 42, 41)의 선택 상태를 차례로 나타내고 있다.
예컨대, 샘플링 주파수의 비율이 (4:4:4)인 경우, 셀렉터(41 및 42)는 도면 중의 0으로 표시하는 입력의 색차 신호가 선택되고, 셀렉터(43)는 도면중 1로 도시하는 입력의 색차 신호가 선택된다. 또, 샘플링 주파수의 비율이 (4:2:2)인 경우, 셀렉터(41)는 도면중 0으로 도시하는 입력의 색차 신호가 선택되며, 셀렉터(42 및 43)는 도면중 1로 도시하는 입력의 색차 신호가 선택된다. 또한, 샘플링 주파수의 비율이(4:2:2)의 경우, 셀렉터(41, 42 및 43)은 도면중 1로 도시하는 입력의 색차 신호가 선택된다.
여기에서 도 4 에 도시하는 대역 제한 필터를 사용해서 (4:1:1)의 샘플링 주파수의 비율의 디지털 모터 옆에 대한 대역 제한 필터의 시뮬레이션 결과를 도 5 에 도시한다. 도 5 의 {7:0}은, 7 번째 비트를 MSB로 하고, 0 번째 비트를 LSB로 하는 8 비트의 데이터를 의미한다. 클록(clk)에 따라서 휘도 신호 Yin{7:0}, 색차 신호 Uin{7:0} 및 Vin{7:0}이 입력된다. 그리고 대역 제한 필터(21U, 21V)에 의해서 도 5 에 도시한 바와 같이 색차 신호 Uout{7:0} 및 Vout{7:0}간의 부족한 값이 보간되고, 출력된다.
이 일 실시예에 적용되는 대역제한 필터의 주파수 특성을 도 6a, 6b, 6c에 도시한다. 도 6a, 6b, 6c 의 fsc 는 (4:1:1)인 때의 색차 신호 U 또는 V의 샘플링 주파수이다. 도 6a에 도시하는 대역 제한 필터의 주파수 특성은 전달 함수가 (1+z-1)인 경우이며, 공급되는 디지털 컴포넌트 신호의 샘플링 주파수의 비율이 (4:2:2)의 경우에 적용된다. 이 도 6a 는 샘플링 주파수 fsc까지의 대역의 색차 신호 U 또는 V를 통과시키는 대역 제한 필터의 주파수 특성이다.
전달함수(1+z-1)의 도 6a 와 전달함수(1+z-2)의 도 6b를 곱함으로써, 도 6c 에 표시하는 전달함수(1+z-1)(1+z-2)가 얻어진다. 이 도 6c 의 대역 제한의 주파수 특성은 샘플링 주파수의 비율이(4:1:1)의 경우에 적용된다. 즉, 샘플링 주파수의 비율이(4:1:1)인 경우, 도 6a와 도 6b에 도시하는 주파수 특성을 갖는 대역 제한 필터를 통과시킨다. 이 도 6c는 샘플링 주파수 fsc/2까지의 대역의 색차 신호 U 또는 V를 통과시키는 대역 제한 필터의 주파수 특성이다. 여기에 나타내는 대역 제한 필터의 주파수 특성에 의해 색차 신호의 고조파 성분을 감쇠시킨다.
상술한 일 실시예에서는, (4:4:4)의 샘플링 주파수의 비율이 신호와 (4:2:2) 또는 (4:1:1)의 샘플링 주파수의 비율의 신호로 믹스하는 일례로서 고속 스위치를 사용하는 것을 나타내었는데 이것에 한하지 않고 이것들의 신호를 가산하도록 해도 좋다.
본 발명에 의하면, (4:2:2) 또는 (4:1:1)의 샘플링 주파수의 비율의 영상 신호(제 2 의 디지털 컴포넌트 신호)의 색차 신호에 대하여, 디지털의 대역 제한 필터를 사용하여 고주파 성분이 제거된다. 그 후, 믹스하여, 믹스 신호를 D/A 변환한다. 따라서, D/A 변환기의 후단의 LPF를, (4:4:4)의 샘플링 주파수의 비율의 텍스트 신호 또는 퍼스널 컴퓨터 신호(제 1 의 디지털 컴포넌트 신호)에 맞춘 광대역의 것으로 해도 경사의 색의 엣지가 매끄럽게 나타내어진다.
도 1 은 종래의 신호 처리 장치의 블록도.
도 2 는 색차 신호의 LPF 의 통과 대역은 텍스트에 맞춘 경우의 영상의 색차 신호의 표시화면의 일례.
도 3 은 본 발명이 적용된 신호 처리 장치의 일 실시예의 블록도.
도 4 는 본 발명의 대역 제한 필터의 구성의 일례.
도 5 는 본 발명의 대역 제한 필터의 시뮬레이션 결과의 일례.
도 6a, 6b, 6c는 본 발명에 적용된 대역 제한 필터의 주파수 특성의 일례.
*도면의 주요부분에 대한 부호의 설명*
13 : 텍스트 신호 처리 회로 14, 19 : 필드 메모리
15 : 믹스 회로 18 : 영상 신호 처리 회로
20 : 지연 조정 회로 21U, 21V : 대역 제한 필터

Claims (6)

  1. 제 1 의 디지털 컴포넌트 신호와, 상기 제 1 의 디지털 컴포넌트 신호에 비하여 색성분의 샘플링 주파수가 보다 낮은 제 2 의 디지털 컴포넌트 신호를 혼합하게 한 신호 처리 장치에 있어서,
    상기 제 2 의 디지털 컴포넌트 신호의 색 성분에 대하여 대역 제한을 행하는 디지털 필터와,
    상기 제 1 의 디지털 컴포넌트 신호와 상기 제 2 의 디지털 컴포넌트 신호를 믹스하는 믹스 수단과,
    상기 믹스 수단의 출력을 D/A 변환하는 D/A 변환 수단과,
    상기 D/A 변환 수단에 의해서 변환된 아날로그 신호에 대하여 대역 제한을 행하는 필터로 된 것을 특징으로 하는, 신호 처리 장치.
  2. 제 1 항에 있어서, 상기 제 2 의 디지털 컴포넌트 신호의 휘도 성분에 대하여 타이밍 조정을 행하는 지연(delay) 조정 수단을 더 갖는 것을 특징으로 하는, 신호 처리 장치.
  3. 제 1 항에 있어서, 상기 제 1 의 디지털 컴포넌트 신호는 텍스트 신호 또는 퍼스널 컴퓨터 신호이며, 상기 제 2 의 디지털 컴포넌트 신호는 영상 신호인 것을 특징으로 하는, 신호 처리 장치.
  4. 제 1 항에 있어서, 상기 디지털 필터는,
    상기 제 2 의 디지털 컴포넌트 신호의 색 성분의 샘플링 주파수에 따라서 필터 특성을 전환하도록 한 것을 특징으로 하는, 신호 처리 장치.
  5. 제 2 항에 있어서, 상기 믹스 수단은,
    상기 제 1 의 디지털 컴포넌트 신호의 휘도 신호와, 상기 지연 조정 수단으로부터의 제 2 의 디지털 컴포넌트 신호의 휘도 신호를, 고속으로 전환해서 믹스하도록 한 것을 특징으로 하는, 신호 처리 장치.
  6. 제 2 항에 있어서, 상기 믹스 수단은,
    상기 제 1 의 디지털 컴포넌트 신호의 휘도 신호와, 상기 지연 조정 수단으로부터의 제 2 의 디지털 컴포넌트 신호의 휘도 신호를, 가산하여 믹스하도록 한 것을 특징으로 하는, 신호 처리 장치.
KR1019980052720A 1997-12-04 1998-12-03 신호처리장치 KR100544802B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33399997A JP3890715B2 (ja) 1997-12-04 1997-12-04 信号処理装置および方法
JP97-333999 1997-12-04

Publications (2)

Publication Number Publication Date
KR19990062753A KR19990062753A (ko) 1999-07-26
KR100544802B1 true KR100544802B1 (ko) 2006-05-12

Family

ID=18272372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980052720A KR100544802B1 (ko) 1997-12-04 1998-12-03 신호처리장치

Country Status (6)

Country Link
US (1) US6822694B2 (ko)
EP (1) EP0921693A3 (ko)
JP (1) JP3890715B2 (ko)
KR (1) KR100544802B1 (ko)
CN (1) CN1158870C (ko)
MY (1) MY123719A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3890715B2 (ja) * 1997-12-04 2007-03-07 ソニー株式会社 信号処理装置および方法
US6674479B2 (en) * 2000-01-07 2004-01-06 Intel Corporation Method and apparatus for implementing 4:2:0 to 4:2:2 and 4:2:2 to 4:2:0 color space conversion
JP4541482B2 (ja) * 2000-02-29 2010-09-08 キヤノン株式会社 画像処理装置及び画像処理方法
US7006147B2 (en) * 2000-12-22 2006-02-28 Thomson Lincensing Method and system for MPEG chroma de-interlacing
TWI229562B (en) * 2003-04-17 2005-03-11 Mediatek Inc Apparatus and method for signal processing of format conversion and combination of video signals
JP2005099516A (ja) * 2003-09-25 2005-04-14 Sony Corp 画像処理回路および画像表示装置
JP4737991B2 (ja) * 2005-01-04 2011-08-03 株式会社東芝 再生装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0723417A (ja) * 1993-06-17 1995-01-24 Sharp Corp 記録電流補正装置
JPH08223590A (ja) * 1994-12-16 1996-08-30 Hitachi Denshi Ltd テレビジョンカメラ装置
KR100459109B1 (ko) * 1996-12-16 2005-01-27 엘지전자 주식회사 영상포맷변환장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159453A (en) * 1990-09-07 1992-10-27 New York Institute Of Technology Video processing method and apparatus
JPH07236151A (ja) * 1994-02-23 1995-09-05 Sony Corp デジタルビデオスイッチャ
US5534942A (en) * 1994-06-17 1996-07-09 Thomson Consumer Electronics, Inc. On screen display arrangement for digital video signal processing system
JPH0823551A (ja) * 1994-07-05 1996-01-23 Mitsubishi Electric Corp 信号処理方法及び信号処理装置
JP3188135B2 (ja) * 1995-05-19 2001-07-16 三洋電機株式会社 映像信号処理回路
US5969767A (en) * 1995-09-08 1999-10-19 Matsushita Electric Industrial Co., Ltd. Multipicture video signal display apparatus with modified picture indication
GB2312350B (en) * 1996-04-17 2000-08-30 Quantel Ltd A signal processing system
US5712687A (en) * 1996-04-25 1998-01-27 Tektronix, Inc. Chrominance resampling for color images
GB2322753B (en) * 1997-02-27 2001-05-09 Quantel Ltd A signal processing system
US6061099A (en) * 1997-10-14 2000-05-09 Motorola, Inc. Video overlay circuit and method for overlaying a video signal
JP3890715B2 (ja) * 1997-12-04 2007-03-07 ソニー株式会社 信号処理装置および方法
US6188730B1 (en) * 1998-03-23 2001-02-13 Internatonal Business Machines Corporation Highly programmable chrominance filter for 4:2:2 to 4:2:0 conversion during MPEG2 video encoding
KR100275700B1 (ko) * 1998-07-10 2000-12-15 윤종용 영상신호 규격 변환장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0723417A (ja) * 1993-06-17 1995-01-24 Sharp Corp 記録電流補正装置
JPH08223590A (ja) * 1994-12-16 1996-08-30 Hitachi Denshi Ltd テレビジョンカメラ装置
KR100459109B1 (ko) * 1996-12-16 2005-01-27 엘지전자 주식회사 영상포맷변환장치

Also Published As

Publication number Publication date
US20020105594A1 (en) 2002-08-08
MY123719A (en) 2006-05-31
CN1158870C (zh) 2004-07-21
EP0921693A3 (en) 2002-02-06
KR19990062753A (ko) 1999-07-26
US6822694B2 (en) 2004-11-23
JPH11168751A (ja) 1999-06-22
EP0921693A2 (en) 1999-06-09
JP3890715B2 (ja) 2007-03-07
CN1226120A (zh) 1999-08-18

Similar Documents

Publication Publication Date Title
EP0618739A2 (en) Digital video camera and recording apparatus
US5512946A (en) Digital video signal processing device and TV camera device arranged to use it
US5253043A (en) Upsampled interpolative processing of digital video signals
EP0336669A2 (en) Sampling frequency converter
EP0233720A2 (en) Television signal - standard converting apparatus
KR100544802B1 (ko) 신호처리장치
US5684543A (en) Input and output signal converter with small-sized connection crosspoint
KR100333333B1 (ko) 영상신호 처리 시스템의 색신호 처리장치
CA1265610A (en) Digital video encoder circuit
KR960005118B1 (ko) 비디오 신호 처리 시스템
JPH0294814A (ja) Ａ／ｄ変換器
JP2811647B2 (ja) デジタル色差信号の変調方式
EP0161923A2 (en) A separating filter of luminance and chrominance signals of pal system
GB2178266A (en) Digital sample rate reduction system
JPH07327237A (ja) ビデオ信号処理回路
US5192996A (en) Video chroma signal processing circuit
JPS6148316B2 (ko)
JP5513179B2 (ja) 画像処理システム
KR100189541B1 (ko) 디지탈 영상신호 처리장치 및 그 방법
KR930004927B1 (ko) 다화면 표시를 위한 영상신호의 수평 샘플링 레이트 변환장치
JPH05336400A (ja) 同期信号発生回路および映像信号処理装置
KR0164057B1 (ko) 디지탈 영상신호 혼합장치
EP0219338A2 (en) Digital color signal processing circuit
EP0341989A2 (en) Apparatus for simultaneously outputting plural image signals derived from a video signal, comprising a single digital-to- analogue converter
CA1239450A (en) Digital data modulator and digital-to-analog converter

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120112

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee