KR100542211B1 - Driving apparatus of plasma display panel - Google Patents

Driving apparatus of plasma display panel Download PDF

Info

Publication number
KR100542211B1
KR100542211B1 KR1020030061186A KR20030061186A KR100542211B1 KR 100542211 B1 KR100542211 B1 KR 100542211B1 KR 1020030061186 A KR1020030061186 A KR 1020030061186A KR 20030061186 A KR20030061186 A KR 20030061186A KR 100542211 B1 KR100542211 B1 KR 100542211B1
Authority
KR
South Korea
Prior art keywords
inductor
electrically connected
plasma display
display panel
impedance element
Prior art date
Application number
KR1020030061186A
Other languages
Korean (ko)
Other versions
KR20050022542A (en
Inventor
이준영
안병남
정남성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030061186A priority Critical patent/KR100542211B1/en
Publication of KR20050022542A publication Critical patent/KR20050022542A/en
Application granted granted Critical
Publication of KR100542211B1 publication Critical patent/KR100542211B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/041Temperature compensation

Abstract

본 발명은 플라즈마 디스플레이 패널(plasma display panel, PDP)의 구동 장치에 관한 것으로서, 특히 어드레싱 전압을 인가하기 위한 어드레스 구동 회로에 관한 것이다. 플라즈마 디스플레이 패널의 어드레스 구동 장치는 스위치들의 동작으로 인덕터와 패널커패시터의 LC 공진이 형성되는 순간 소자들에 인가되는 전압이 급격히 변할 경우 소자들에 존재하는 기생 인덕턴스로 인해 변위전류가 발생하는데 이러한 변위전류의 경로에 변위전류를 저감시키는 임피던스 소자(인덕터, 비드, 저항 등)를 배치시킨다. 이를 통해 소자에 존재하는 기생 커패시턴스로 인해 발생되는 변위전류의 영향으로 스위칭 소자의 스위칭 손실이 발생하는 문제를 막을 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving apparatus for a plasma display panel (PDP), and more particularly to an address driving circuit for applying an addressing voltage. The address driving device of the plasma display panel generates a displacement current due to parasitic inductances present in the devices when the voltage applied to the devices changes suddenly when the LC resonance of the inductor and the panel capacitor is formed by the operation of the switches. Place an impedance element (inductor, bead, resistor, etc.) to reduce the displacement current in the path of. This prevents the problem of switching loss of the switching device due to the displacement current generated by the parasitic capacitance present in the device.

플라즈마 디스플레이 패널(plasma display panel), LC 공진, 전력 회수, 임피던스 소자, 변위 전류Plasma display panel, LC resonance, power recovery, impedance element, displacement current

Description

플라즈마 디스플레이 패널의 구동 장치{DRIVING APPARATUS OF PLASMA DISPLAY PANEL}Driving device of plasma display panel {DRIVING APPARATUS OF PLASMA DISPLAY PANEL}

도 1은 플라즈마 디스플레이 패널의 어드레스 구동 장치에 관한 종래의 기술을 나타내는 도면이다. 1 is a diagram showing a conventional technology relating to an address driving device of a plasma display panel.

도 2는 도 1과 같은 어드레스 구동 장치의 제1 모드 동작시의 등가회로와 변위전류의 경로를 나타내는 도면이다.FIG. 2 is a diagram illustrating an equivalent circuit and a path of a displacement current in the first mode operation of the address driving device as shown in FIG. 1.

도 3은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.3 is a diagram illustrating a plasma display panel according to an exemplary embodiment of the present invention.

도 4a는 본 발명의 제1 실시예에 따른 어드레스 구동회로의 개략적인 회로를 나타내는 도면이다.4A is a diagram showing a schematic circuit of an address driving circuit according to a first embodiment of the present invention.

도 4b 및 도 4c는 본 발명의 제1 실시예에 따른 어드레스 구동회로에서 발생되는 변위전류의 경로를 나타내는 도면이다.4B and 4C are diagrams showing a path of a displacement current generated in the address driving circuit according to the first embodiment of the present invention.

도 5a는 본 발명의 제2 실시예에 따른 어드레스 구동회로의 개략적인 회로를 나타내는 도면이다.5A is a diagram showing a schematic circuit of an address driving circuit according to a second embodiment of the present invention.

도 5b 및 도 5c는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 어드레스 구동 장치에서 발생되는 변위전류의 경로를 나타내는 도면이다.5B and 5C are diagrams illustrating a path of a displacement current generated in the address driving apparatus of the plasma display panel according to the second embodiment of the present invention.

도 6a는 본 발명의 제3 실시예에 따른 어드레스 구동회로의 개략적인 회로를 나타내는 도면이다.6A is a schematic circuit diagram of an address driving circuit according to a third embodiment of the present invention.

도 6b 및 도 6c는 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 어드레스 구동 장치에서 발생되는 변위전류의 경로를 나타내는 도면이다.6B and 6C are diagrams illustrating a path of a displacement current generated in the address driving apparatus of the plasma display panel according to the third embodiment of the present invention.

본 발명은 플라즈마 디스플레이 패널(plasma display panel, PDP)의 구동 장치에 관한 것으로서, 특히 어드레싱 전압을 인가하기 위한 어드레스 구동 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving apparatus for a plasma display panel (PDP), and more particularly to an address driving circuit for applying an addressing voltage.

최근 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), 플라즈마 디스플레이 패널 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 플라즈마 디스플레이 패널은 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, 플라즈마 디스플레이 패널이 40인치 이상의 대형 표시 장치에서 종래의 음극선관(cathode ray tube, CRT)을 대체할 표시 장치로서 각광받고 있다. Recently, flat display devices such as a liquid crystal display (LCD), a field emission display (FED), and a plasma display panel have been actively developed. Among these flat panel display devices, the plasma display panel has advantages of higher luminance and luminous efficiency and wider viewing angle than other flat panel display devices. Therefore, the plasma display panel is in the spotlight as a display device to replace a conventional cathode ray tube (CRT) in a large display device of 40 inches or more.

플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 디스플레이 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형 으로 구분된다.A plasma display panel is a flat panel display device that displays characters or images using plasma generated by gas discharge, and tens to millions or more of pixels are arranged in a matrix form according to their size. The plasma display panel is classified into a direct current type and an alternating current type according to the shape of the driving voltage waveform applied and the structure of the discharge cell.

직류형 플라즈마 디스플레이 패널은 전극의 방전 공간이 절연되지 않은 채 노출되어 있어서 전압이 인가되는 동안 전류가 방전 공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 디스플레이 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다. In the DC plasma display panel, the discharge space of the electrode is exposed without being insulated, so that the current flows in the discharge space while the voltage is applied, and there is a disadvantage in that a resistance for limiting the current must be made. On the other hand, in the AC plasma display panel, since the electrode covers the dielectric layer, the current is limited by the formation of a natural capacitance component, and the electrode is protected from the impact of ions during discharge.

이러한 교류형 플라즈마 디스플레이 패널에는 그 한쪽 면에 서로 평행인 주사 전극 및 유지 전극이 형성되고 다른 쪽 면에 이들 전극과 직교하는 방향으로 어드레스 전극이 형성된다. 그리고 유지 전극은 각 주사 전극에 대응해서 형성되며, 그 일단이 서로 공통으로 연결되어 있다. In such an AC plasma display panel, scan electrodes and sustain electrodes parallel to each other are formed on one surface thereof, and address electrodes are formed on the other surface in a direction orthogonal to these electrodes. The sustain electrode is formed corresponding to each scan electrode, and one end thereof is connected in common to each other.

일반적으로 이러한 교류형 플라즈마 디스플레이 패널의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레싱 기간, 유지 기간, 소거 기간으로 이루어진다. In general, the driving method of the AC plasma display panel includes a reset period, an addressing period, a sustain period, and an erase period.

리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레싱 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하기 위하여 켜지는 셀(어드레싱된 셀)에 어드레스 전압을 인가하여 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 유지방전 전압 펄스를 인가하여 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이며, 소거 기간은 셀의 벽전하를 감소시켜 유지 방전을 종료시키는 기간이다. The reset period is a period of initializing the state of each cell in order to perform an addressing operation smoothly on the cell. The addressing period is an address voltage for a cell (addressed cell) turned on to select a cell that is turned on and a cell that is not turned on in a panel. It is a period of time to perform the operation of accumulating wall charge by applying a. The sustain period is a period in which discharge for actually displaying an image is performed on the addressed cell by applying a sustain discharge voltage pulse, and the erase period is a period in which the wall discharge of the cell is reduced to end the sustain discharge.

이때, 주사 전극과 유지 전극 사이, 어드레스 전극이 형성된 면과 주사 및 유지 전극이 형성된 면 사이의 방전 공간 등은 용량성 부하(이하 패널 커패시터라 함)로 작용하기 때문에 패널에는 커패시턴스가 존재하게 된다. 따라서 어드레싱을 위한 파형을 인가하기 위해서는 어드레싱을 위한 전력 이외에 무효 전력이 필요하다. 따라서 플라즈마 디스플레이 패널의 어드레스 구동 회로는 무효 전력을 회수하여 재사용하는 전력 회수 회로를 일반적으로 포함한다. 이러한 전력 회수 회로로서 L.F. Weber에 의해 제안된 회로(미국특허 제4,866,349호 및 제5,081,400호)가 있다. At this time, since the discharge space between the scan electrode and the sustain electrode, the surface where the address electrode is formed, and the surface where the scan and sustain electrode are formed acts as a capacitive load (hereinafter referred to as a panel capacitor), capacitance exists in the panel. Therefore, in order to apply the waveform for addressing, reactive power is required in addition to the power for addressing. Therefore, the address driving circuit of the plasma display panel generally includes a power recovery circuit that recovers and reuses reactive power. As such a power recovery circuit, L.F. There is a circuit proposed by Weber (US Pat. Nos. 4,866,349 and 5,081,400).

도 1은 종래의 기술로서 L.F. Weber에 의해 제안된 어드레스 전력 회수 회로를 나타내는 도면이다. 도 1과 같은 종래의 어드레스 전력 회수 회로는 4단계의 모드로 동작하는데, 스위칭 소자(Ar)이 턴온되고 스위칭 소자(Af, Aa, Ag)가 턴오프되는 제1 모드, 스위칭 소자(Ar, Aa)가 턴온되고 스위칭 소자(Af, Ag)가 턴오프되는 제2 모드, 스위칭 소자(Af)가 턴온되고 스위칭 소자(Ar, Aa, Ag)가 턴오프되는 제3 모드, 스위칭 소자(Af, Ag)가 턴온되고 스위칭 소자(Ar, Aa)가 턴오프되는 제4 모드가 있다. 이러한, 4단계의 모드의 모드 동작으로 어드레싱을 하는데, 상기 제1 모드와 상기 제 3모드 동작 개시 시 소자에 걸리는 전압이 급격이 변하기 때문에 기생 커패시터 Cpar1, Cpar2에 의해 급격한 전류가 흘러 스위칭 소자(Ar,Af)의 스위칭 손실이 심하게 나타난다.1 is a conventional technique of L.F. It is a figure which shows the address power recovery circuit proposed by Weber. The conventional address power recovery circuit as shown in FIG. 1 operates in a four-stage mode, in which the switching element Ar is turned on and the switching elements Af, Aa and Ag are turned off. ) Is turned on and the second mode in which the switching elements Af and Ag are turned off, the third mode in which the switching element Af is turned on and the switching elements Ar, Aa and Ag are turned off, and the switching elements Af and Ag ) Is turned on and the switching elements Ar and Aa are turned off. This mode of addressing is performed in the mode operation of the four-stage mode, and since the voltage applied to the device changes suddenly at the start of the first mode and the third mode operation, a sudden current flows through the parasitic capacitors Cpar1 and Cpar2 so that the switching element (Ar The switching loss of (Af) is severe.

즉, 제 1모드 동작시에 도 1에 나타낸 바와 같이 스위칭 소자(Ar)가 턴온되고 나머지 스위칭 소자(Af, Aa, Ag)가 턴오프된 경우 커패시터(Cr), 스위칭 소자(Ar), 다이오드(D1), 인덕터(L1)를 거쳐 패널 커패시터(Cp)로 전류 경로가 형성되어 LC 공진이 발생한다. 이때, 제1 모드가 동작하기 직전에는 상기 다이오드 D1과 D2의 접점의 전위는 그라운드(ground)상태이며, 제1 모드 동작 시에는 상기 다이오드 D1과 D2의 접점의 전위는 VA/2로 변하므로 스위칭 소자(Af)와 다이오드 Dc2에는 전압이 급격하게 변하게 된다. 또한, 도 1에 나타낸 바와 같이 스위칭 소자(Af)와 다이오드(Dc2)에 각각 존재하는 기생 커패시터 Cpar1, Cpar2가 존재하는데 상기와 같이 제1 모드 동작시에는 스위칭 소자(Af)와 다이오드(Dc2)에 걸리는 전압이 급격히 변하므로 Ip1과 Ip2와 같은 변위전류가 흘러 스위칭 소자(Ar)에 스위칭 손실이 발생하는 문제가 발생한다. 이러한 제1 모드 동작 개시 시의 기생 커패시턴스와 변위전류를 등가로 나타낸 것이 도 2의 도면이다.That is, in the first mode operation, when the switching element Ar is turned on and the remaining switching elements Af, Aa, and Ag are turned off as shown in FIG. 1, the capacitor Cr, the switching element Ar, and the diode ( D1) and a current path is formed through the inductor L1 to the panel capacitor Cp to generate LC resonance. In this case, immediately before the first mode is operated, the potentials of the contacts of the diodes D1 and D2 are in a ground state. In the first mode of operation, the potentials of the contacts of the diodes D1 and D2 are changed to VA / 2. The voltage is rapidly changed in the device Af and the diode Dc2. In addition, as shown in FIG. 1, parasitic capacitors Cpar1 and Cpar2 respectively present in the switching element Af and the diode Dc2 exist. In the first mode operation as described above, the switching element Af and the diode Dc2 Since the voltage applied is drastically changed, displacement currents such as Ip1 and Ip2 flow to cause a switching loss in the switching element Ar. FIG. 2 is a diagram illustrating equivalent parasitic capacitances and displacement currents at the start of the first mode operation.

그리고, 제 3모드 동작 시에는 제 1 모드 동작시와는 반대로 스위칭 소자(Ar)과 다이오드(Dc1)에 걸리는 전압이 급격하게 변하게 되어 스위칭 소자(Af)에 스위칭 손실이 발생하는 문제가 발생한다.In operation of the third mode, the voltage applied to the switching element Ar and the diode Dc1 changes rapidly, as opposed to the operation of the first mode, thereby causing a problem in that switching loss occurs in the switching element Af.

상기와 같이 종래의 어드레스 구동회로에 있어서는 스위칭 소자(Ar, Af)에 스위칭 손실이 발생하는 문제가 발생하며 더욱이 어드레스 구동회로는 서스테인 구동회로에 비해 스위칭 상당이 많아서 스위칭 손실이 발생할 경우 소자의 열적 스트레스가 매우 크고 전력소비도 심하다.As described above, in the conventional address driving circuit, a switching loss occurs in the switching elements Ar and Af. Furthermore, the address driving circuit has a large amount of switching compared with the sustain driving circuit. It is very large and consumes a lot of power.

본 발명이 이루고자 하는 기술적 과제는 상기의 종래 기술의 문제점을 해결하기 위한 것으로서 스위칭 동작 시 소자에 걸리는 전압의 급격한 변화와 변위전류 의 발생으로 인해 스위칭 손실이 발생하는 문제를 변위전류의 경로에 변위전류의 기울기를 저감시키는 소자를 두어 스위칭 손실을 줄이는 방법을 제공하는 것이다. The technical problem to be achieved by the present invention is to solve the problems of the prior art described above, the problem that switching loss occurs due to the sudden change of the voltage applied to the device during the switching operation and the generation of the displacement current, the displacement current in the path of the displacement current It is to provide a method of reducing switching loss by placing a device to reduce the slope of the.

상기한 목적을 달성하기 위한 본 발명의 하나의 특징에 따른 플라즈마 디스플레이의 구동 장치는Driving apparatus for a plasma display according to an aspect of the present invention for achieving the above object is

제1 전극 및 제2 전극 사이에 형성되는 패널 커패시터를 포함하는 플라즈마 디스플레이 패널을 구동하는 플라즈마 디스플레이 패널의 구동 장치에 있어서,A driving apparatus of a plasma display panel for driving a plasma display panel including a panel capacitor formed between a first electrode and a second electrode,

상기 패널 커패시터의 제1 단에 제1 단이 전기적으로 연결되는 인덕터;An inductor having a first end electrically connected to the first end of the panel capacitor;

상기 인덕터의 제1 단과 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 스위치;A first switch electrically connected between a first end of the inductor and a first power supply for supplying a first voltage;

상기 인덕터의 제1 단과 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 스위치;A second switch electrically connected between a first end of the inductor and a second power supply for supplying a second voltage;

상기 인덕터의 제2 단에 제1 단이 각각 전기적으로 연결되는 제1 임피던스 소자 및 제2 임피던스 소자;A first impedance element and a second impedance element each having a first end electrically connected to a second end of the inductor;

상기 제1 임피던스 소자의 제2 단에 전기적으로 연결되며, 상기 패널 커패시터를 충전시키는 경로를 스위칭하는 제3 스위치; 및A third switch electrically connected to a second end of the first impedance element and switching a path for charging the panel capacitor; And

상기 제2 임피던스 소자의 제2 단에 전기적으로 연결되며, 상기 패널 커패시터를 방전시키는 경로를 스위칭하는 제4 스위치를 포함한다.And a fourth switch electrically connected to a second end of the second impedance element and switching a path for discharging the panel capacitor.

그리고, 상기 플라즈마 디스플레이 패널의 구동 장치는 어드레스 구동 장치인 것을 특징으로 한다.In addition, the driving device of the plasma display panel may be an address driving device.

이때, 상기 제1 임피던스 소자 및 제2 임피던스 소자는 상기 제3 스위치의 턴온 또는 상기 제4 스위칭의 턴온에 의해, 상기 인덕터와 상기 패널 커패시터의 공진에 의해 상기 패널 커패시터가 충전 또는 방전되는 순간에 발생되는 변위전류를 저감시키는 것을 특징으로 한다.In this case, the first impedance element and the second impedance element are generated when the panel capacitor is charged or discharged by the turn-on of the third switch or the turn-on of the fourth switching and by the resonance of the inductor and the panel capacitor. It is characterized by reducing the displacement current.

본 발명의 다른 특징에 따른 플라즈마 디스플레이 패널의 구동 장치는 A driving apparatus of a plasma display panel according to another aspect of the present invention is

제1 전극 및 제2 전극 사이에 형성되는 패널 커패시터를 포함하는 플라즈마 디스플레이 패널을 구동하는 플라즈마 디스플레이 패널의 구동 장치에 있어서,A driving apparatus of a plasma display panel for driving a plasma display panel including a panel capacitor formed between a first electrode and a second electrode,

상기 패널 커패시터의 제1 단에 제1 단이 전기적으로 연결되는 인덕터;An inductor having a first end electrically connected to the first end of the panel capacitor;

상기 인덕터의 제1 단과 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 스위치;A first switch electrically connected between a first end of the inductor and a first power supply for supplying a first voltage;

상기 인덕터의 제1 단과 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 스위치;A second switch electrically connected between a first end of the inductor and a second power supply for supplying a second voltage;

상기 인덕터의 제2 단과 상기 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제1 임피던스 소자;A first impedance element electrically connected between a second end of the inductor and a second power supply for supplying the second voltage;

상기 인덕터의 제2 단에 전기적으로 연결되며, 상기 패널 커패시터를 충전시키는 경로를 스위칭하는 제3 스위치; 및A third switch electrically connected to the second end of the inductor and switching a path for charging the panel capacitor; And

상기 인덕터의 제2 단에 전기적으로 연결되며, 상기 패널 커패시터를 방전시키는 경로를 스위칭하는 제4 스위치를 포함한다. And a fourth switch electrically connected to the second end of the inductor and switching a path for discharging the panel capacitor.

또한, 상기 인덕터의 제2 단과 상기 제1 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 임피던스 소자를 더 포함한다.The apparatus further includes a second impedance element electrically connected between the second end of the inductor and the second power supply for supplying the first voltage.

그리고, 상기 플라즈마 디스플레이 패널의 구동 장치는 어드레스 구동 장치인 것을 특징으로 한다.In addition, the driving device of the plasma display panel may be an address driving device.

이때, 상기 제1 임피던스 소자 및 제2 임피던스 소자는 상기 제3 스위치의 턴온 또는 상기 제4 스위칭의 턴온에 의해, 상기 인덕터와 상기 패널 커패시터의 공진에 의해 상기 패널 커패시터가 충전 또는 방전되는 순간에 발생되는 변위전류를 저감시키는 것을 특징으로 한다. In this case, the first impedance element and the second impedance element are generated when the panel capacitor is charged or discharged by the turn-on of the third switch or the turn-on of the fourth switching and by the resonance of the inductor and the panel capacitor. It is characterized by reducing the displacement current.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

이제 본 발명의 실시예에 따른 어드레스 구동회로에 대하여 도면을 참고로 하여 상세하게 설명한다.An address driving circuit according to an embodiment of the present invention will now be described in detail with reference to the drawings.

먼저, 도 3을 참조하여 본 발명의 실시예에 따른 플라즈마 디스플레이 패널에 대해서 설명한다. First, a plasma display panel according to an exemplary embodiment of the present invention will be described with reference to FIG. 3.

도 3은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다. 3 is a diagram illustrating a plasma display panel according to an exemplary embodiment of the present invention.

도 3에서 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널은 플라즈마 패널(100), 어드레스 구동부(200), 주사ㆍ유지 구동부(300) 및 제어부(400)를 포함한다.As shown in FIG. 3, the plasma display panel according to the exemplary embodiment of the present invention includes a plasma panel 100, an address driver 200, a scan / sustain driver 300, and a controller 400.

플라즈마 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1-Am), 행 방향으로 나란히 배열되어 있는 복수의 주사 전극(Y1-Yn)(이하 Y 전극이라 함) 및 복수의 유지 전극(X1-Xn)(이하 X전극이라 함)을 포함한다. X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되며, 일반적으로 서로 공통으로 연결되어 있다.The plasma panel 100 includes a plurality of address electrodes A1-Am arranged in the column direction, a plurality of scan electrodes Y1-Yn (hereinafter referred to as Y electrodes) and a plurality of sustain electrodes arranged side by side in the row direction. (X1-Xn) (hereinafter referred to as X electrode). The X electrodes X1 to Xn are formed corresponding to the respective Y electrodes Y1 to Yn, and are generally connected to each other in common.

어드레스 구동부(200)는 어드레스 구동회로(220)를 포함하며, 이 어드레스 구동회로는 제어부(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다. 주사ㆍ유지 구동부(300)는 유지 방전 회로를 포함하며, 이 유지 방전회로는 제어부로부터 유진 방전신호를 수신하여 Y전극과 X전극에 유지 펄스 전압을 번갈아 입력한다. 입력된 유지 펄스 전압에 의해 선택된 방전 셀에서 유지 방전이 일어난다.The address driver 200 includes an address driver circuit 220. The address driver circuit receives an address drive control signal from the controller 400 and displays a display data signal for selecting a discharge cell to be displayed on each address electrode. Is authorized. The scan and sustain drive unit 300 includes a sustain discharge circuit, which receives an oil discharge signal from the controller and alternately inputs a sustain pulse voltage to the Y electrode and the X electrode. The sustain discharge occurs in the discharge cell selected by the input sustain pulse voltage.

아래에서는 어드레스 구동부(200)에 포함되어 있는 어드레스 구동회로(220)의 구조 및 동작에 대해서, 도4 내지 도 6을 참조하여 자세하게 설명한다.Hereinafter, the structure and operation of the address driver circuit 220 included in the address driver 200 will be described in detail with reference to FIGS. 4 to 6.

도 4a는 본 발명의 제1 실시예에 따른 어드레스 구동회로의 개략적인 회로를 타내는 도면이다. 4A is a diagram showing a schematic circuit of the address driving circuit according to the first embodiment of the present invention.

도 4a에서는 설명의 편의를 위해 어드레스 전압(VA)이 인가되는 패널 커패시터(Cp)의 다른 쪽 단자에는 패널 커패시터 양단 전압이 방전 셀을 선택할 수 있을 정도의 전압이 인가되는데, 도 4a에서는 이 전압을 접지전압(0V)으로 가정하고 설 명한다. In FIG. 4A, for convenience of description, a voltage such that the voltage across the panel capacitor can select a discharge cell is applied to the other terminal of the panel capacitor Cp to which the address voltage V A is applied. Is assumed to be the ground voltage (0V).

도 4a에 나타낸 바와 같이, 어드레스 구동 회로(220)는 크게 두 부분으로 나뉘어지는데, 어드레스 전압의 반 전압(VA/2)을 이용해 공진하는 충방전 회로부(222)와 어드 정도 패널의 어드레스 전압이 상승한 상태에서 클램핑(clamping)하는 클램핑(clamping) 회로부(224)를 포함한다. 인덕터(L3)와 스위칭 소자(Aa, Ag)의 접점과 접지단(0) 사이에는 패널 커패시터(Cp)가 연결되어 있다.As shown in FIG. 4A, the address driving circuit 220 is largely divided into two parts. The charge / discharge circuit unit 222 which resonates using the half voltage (V A / 2) of the address voltage and the address voltage of the panel about to And a clamping circuit portion 224, which clamps in the raised state. The panel capacitor Cp is connected between the contact point of the inductor L3 and the switching elements Aa and Ag and the ground terminal 0.

충방전 회로부(222)는 전력 회수용 커패시터(Cr), 인덕터(L3), 프리휠링 다이오드(Df1, Df2), 변위 전류를 저감시키는 임피던스 소자(Z1, Z2) 및 스위칭 소자(Ar, Af)를 포함하며, 클램핑(clamping) 회로부(224)는 스위칭 소자(Aa, Ag) 및 클램핑 다이오드(도 4a에는 도시하지 않았음)를 포함한다. 이때, 프리휠링 전류가 전원(VA) 또는 접지단(0)으로 흐를 수 있도록 하는 다른 능동 소자가 프릴휠링 다이오드(Df1, Df2) 대신에 사용될 수 있다. 또한, 도 4a에서는 스위칭 소자(Ar, Af, Aa, Ag)를 MOSFET으로 표시하였지만 이에 한정되지 않고 동일 또는 유사한 기능을 수행한다면 어떠한 스위칭 소자를 사용하여도 관계없다. 그리고 스위칭 소자(Ar, Af, Aa, Ag)는 반도체 직접회로의 pn 접합 분리 구조와 같은 바디 다이오드를 가지는 것이 바람직하다.The charge / discharge circuit unit 222 may include the power recovery capacitor Cr, the inductor L3, the freewheeling diodes Df1 and Df2, the impedance elements Z1 and Z2 for reducing the displacement current, and the switching elements Ar and Af. The clamping circuit portion 224 includes switching elements Aa and Ag and clamping diodes (not shown in FIG. 4A). In this case, another active element that allows the freewheeling current to flow to the power supply V A or the ground terminal 0 may be used instead of the frill wheeling diodes Df1 and Df2. In addition, although the switching elements Ar, Af, Aa, and Ag are represented by MOSFETs in FIG. 4A, the switching elements Ar, Af, Aa, and Ag are represented as MOSFETs. In addition, the switching elements Ar, Af, Aa, and Ag preferably have a body diode such as a pn junction isolation structure of a semiconductor integrated circuit.

충방전 회로부(222)에서, 인덕터(L3)는 패널 커패시터(Cp)에 전기적으로 연결되어 있으며, 프리휠링 다이오드(Df1, Df2)는 임피던스 소자(Z1)와 전원(VA)사이 및 임피던스 소자(Z2)와 접지단(0) 사이에 각각 전기적으로 연결되어 있다. 임피 던스 소자(Z1, Z2)는 각각 인덕터(L3)와 프리휠링 다이오드(Df1)사이 및 인덕터(L3)와 프리휠링 다이오드(Df2)에 전기적으로 연결되어 있다. 스위칭 소자(Ar, Af)는 임피던스 소자(Z1)와 커패시터(Cr)사이 및 임피던스 소자(Z2)와 커패시터(Cr)사이에 각각 연결되며, 커패시터(Cr)는 접지단(0)에 연결되어 있다. 그리고, 임피던스 소자(Z1, Z2)와 커패시터(Cr) 사이에는 스위칭 소자(Ar, Af)의 바디 다이오드를 통하여 흐를 수 있는 전류를 차단하기 위한 다이오드(D1, D2)를 추가로 형성될 수 있다. 이러한 스위칭 소자(Ar, Af)는 패널 커패시터(Cp)를 충전 및 방전시키기 위한 충전 및 방전 수단으로 작용한다.In the charge / discharge circuit unit 222, the inductor L3 is electrically connected to the panel capacitor Cp, and the freewheeling diodes Df1 and Df2 are connected between the impedance element Z1 and the power supply VA and the impedance element Z2. ) And ground terminal (0) are each electrically connected. Impedance elements Z1 and Z2 are electrically connected between inductor L3 and freewheeling diode Df1 and to inductor L3 and freewheeling diode Df2, respectively. The switching elements Ar and Af are connected between the impedance element Z1 and the capacitor Cr and between the impedance element Z2 and the capacitor Cr, respectively, and the capacitor Cr is connected to the ground terminal 0. . In addition, diodes D1 and D2 may be additionally formed between the impedance elements Z1 and Z2 and the capacitor Cr to block a current that may flow through the body diodes of the switching elements Ar and Af. The switching elements Ar and Af serve as charging and discharging means for charging and discharging the panel capacitor Cp.

클램핑(clamping) 회로부(224)에서, 스위칭 소자(Aa, Ag)는 인덕터(L3)와 패널 커패시터(Cp)의 접점과 전원(VA)사이 및 인덕터(L3)와 패널 커패시터(Cp)의 접점과 접지단(0) 사이에 각각 연결된다. 이때, 스위칭 소자(Aa, Ag)는 패널 커패시터(Cp)를 충전 또는 방전시킨 후에 클램핑 하기 위해 사용된다. 그리고, 도 4a에는 나타내지 않았지만 스위칭 소자(Aa, Ag)에 병렬로 클램핑 다이오드가 각각 형성될 수 있는데, 이 클램핑 다이오드는 각각 실제 회로에서 패널 커패시터(Cp)의 전압이 어드레스 전압(VA) 이상과 0V 이하로 되는 것을 방지하는 역할을 한다.In the clamping circuit section 224, the switching elements Aa and Ag are connected between the contact of the inductor L3 and the panel capacitor Cp and the power supply V A and the contact of the inductor L3 and the panel capacitor Cp. And ground terminal (0) are respectively connected. In this case, the switching elements Aa and Ag are used to clamp the panel capacitor Cp after charging or discharging. Although not shown in FIG. 4A, clamping diodes may be formed in parallel to the switching elements Aa and Ag, respectively, in which the voltage of the panel capacitor Cp is greater than or equal to the address voltage V A in the actual circuit. It prevents it from becoming below 0V.

이하에서는 본 발명의 제1 실시예에 따른 어드레스 구동회로의 동작에 있어서, 상기 변위전류를 저감시키는 임피던스 소자(Z1, Z2)의 역할에 대해서 도 4b 및 도 4c를 참조하여 설명한다. Hereinafter, the role of the impedance elements Z1 and Z2 for reducing the displacement current in the operation of the address driving circuit according to the first embodiment of the present invention will be described with reference to FIGS. 4B and 4C.

스위칭 소자(Ar)가 턴온되고 스위칭 소자(Af, Aa, Ag)가 턴오프되어 커패시터(Cr), 스위칭 소자(Ar), 다이오드(D1), 인덕터(L1)를 거쳐 패널 커패시터(Cp)로 전류 경로가 형성되는 LC 공진의 제1 모드 동작 개시 시, 도 1에서 설명한 바와 같이 스위칭 소자(Af)와 프리휠링 다이오드(Df2)의 접점의 전압(다이오드 D2에 거리는 전압을 무시한 경우)은 그라운드(ground)에서 VA/2로 급격하게 변하므로 스위칭 소자(Af)와 프리휠링 다이오드(Df2)에 존재하는 기생 커패시턴스로 인해 변위전류가 발생한다. 도 4b는 상기 변위전류의 흐름을 나타내는 도면이다. 이때, 스위칭 소자(Af)와 프리휠링 다이오드(Df2)의 기생 커패시턴스로 인해 발생되는 변위전류의 경로 상에 도 4b와 같이 변위전류를 저감시키는 임피던스 소자(Z1, Z2)가 연결된 경우에는 변위전류가 급격하게 변하지 않는다. 상기 변위전류를 저감시키는 임피던스 소자로서는 비드(bead), 인덕터, 저항 등 전류의 기울기를 줄일 수 있는 소자가 배치될 수 있다. 즉, 비드(bead), 인덕터, 저항 등과 같은 소자들로 인해 상기와 같이 발생되는 변위전류의 기울기를 줄임으로써 스위칭 소자(Ar)가 턴온되는 순간에 스위칭 소자(Ar)에 발생되는 스위칭 손실을 막을 수 있다. 이때, 임피던스 소자(Z1, Z2)가 인덕터(L1, L2)인 경우에는 인덕터 L1, L2, L3간에 L1+L3 = L, L2+L3 = L 이 되도록 인덕터 L1, L2, L3를 설계하고, 상기 L은 패널 커패시터(Cp)와 공진을 위해 적정한 값으로 설계한다. The switching element Ar is turned on and the switching elements Af, Aa and Ag are turned off so that current flows through the capacitor Cr, the switching element Ar, the diode D1 and the inductor L1 to the panel capacitor Cp. At the start of the first mode operation of the LC resonance in which the path is formed, as described with reference to FIG. 1, the voltage of the contact point of the switching element Af and the freewheeling diode Df2 (if the voltage distanced to the diode D2 is ignored) is grounded. ), The current rapidly changes from V A / 2 to parasitic capacitance present in the switching element Af and the freewheeling diode Df2. 4B is a diagram illustrating the flow of the displacement current. At this time, when impedance elements Z1 and Z2 for reducing the displacement current are connected to the path of the displacement current generated by the parasitic capacitance of the switching element Af and the freewheeling diode Df2, the displacement current is It doesn't change dramatically. As the impedance element for reducing the displacement current, an element capable of reducing the slope of the current such as a bead, an inductor, and a resistor may be disposed. That is, by reducing the inclination of the displacement current generated by the devices such as beads, inductors, and resistors, the switching loss generated in the switching element Ar is prevented at the moment the switching element Ar is turned on. Can be. In this case, when the impedance elements Z1 and Z2 are the inductors L1 and L2, the inductors L1, L2 and L3 are designed such that L1 + L3 = L and L2 + L3 = L between the inductors L1, L2 and L3. L is designed to be appropriate for resonance with the panel capacitor (Cp).

제2 모드에서는 스위칭 소자(Ar)가 턴온되어 패널 커패시터(Cp)의 전압이 어느 정도 상승된 상태에서 스위칭 소자(Aa)가 턴온된다. 이러한, 제2 모드 동작은 어드레스 전압(VA)으로 클램핑 하여 유지하는 동작이다.In the second mode, the switching element Ar is turned on and the switching element Aa is turned on while the voltage of the panel capacitor Cp is raised to some extent. The second mode operation is an operation of clamping and maintaining the address voltage V A.

제2 모드에서 제3 모드로 변하는 순간에서는, 스위칭 소자(Af)가 턴온되고 스위칭 소자(Ar, Aa, Ag)는 턴오프되는데 패널 커패시터(Cp)와 인덕터(L3)에 의해 형성되는 LC 공진에 의해 패널 커패시터(Cp)에 충전된 전력은 커패시터(Cr)로 회수 된다. 제2 모드에서 제3 모드로 변하는 순간에, 스위칭 소자(Ar)와 프리휠링 다이오드(Df1)에 걸리는 전압이 급격하게 변하게 되고, 이때 스위칭 소자(Ar)와 프리휠링 다이오드(Df1)에 존재하는 기생 커패시턴스 성분으로 인해 변위전류가 발생한다. 이러한 변위전류를 나타낸 것이 도 4c이다. 도 4c와 같은 변위전류가 발생하는 경우 도 4c에 나타낸 바와 같이 변위전류 경로상에 변위전류의 저감시키는 임피던스 소자(Z1, Z2)가 배치됨으로써, 상기 변위전류로 인해 스위칭 소자(Af)에 발생될 수 있는 스위칭 손실을 막을 수 있다.At the moment of the change from the second mode to the third mode, the switching element Af is turned on and the switching elements Ar, Aa, Ag are turned off, due to the LC resonance formed by the panel capacitor Cp and the inductor L3. The power charged in the panel capacitor Cp is recovered to the capacitor Cr. At the moment of changing from the second mode to the third mode, the voltage applied to the switching element Ar and the freewheeling diode Df1 changes rapidly, and parasitics present in the switching element Ar and the freewheeling diode Df1 are changed. The capacitance component causes displacement current. This displacement current is shown in Figure 4c. When a displacement current as shown in FIG. 4C is generated, impedance elements Z1 and Z2 for reducing the displacement current are disposed on the displacement current path as shown in FIG. 4C, and thus the displacement current is generated in the switching element Af. Can prevent switching losses.

제 4모드 동작은 제3 모드 동작으로 커패시터(Cr)로 전력이 거의 회수된 상태에서 스위칭 소자(Ag)를 턴온하고 스위칭 소자(Ar, Af, Aa)를 턴오프함으로써 패널 커패시터(Cp)를 OV로 클램핑하는 동작이다. In the fourth mode operation, the panel capacitor Cp is turned on by turning on the switching element Ag and turning off the switching elements Ar, Af, and Aa while power is almost recovered to the capacitor Cr in the third mode operation. This is the operation to clamp.

상기에서 알 수 있듯이 제1 모드 동작과 제3 모드 동작이 시작하는 순간에 스위칭 소자(Ar, Af)에 발생할 수 있는 스위칭 손실을 임피던스 소자(Z1, Z2)를 변위전류 경로상에 도 4a와 같이 배치함으로써 막을 수 있다. As can be seen from the above, the switching losses that may occur in the switching elements Ar and Af at the moments of the first mode operation and the third mode operation start are shown in FIG. 4A in the displacement current paths of the impedance elements Z1 and Z2. It can be prevented by arrange | positioning.

도 5a는 본 발명의 제2 실시예에 따른 어드레스 구동회로의 개략적인 회로를 타내는 도면이다. 5A is a diagram showing a schematic circuit of an address driving circuit according to a second embodiment of the present invention.

도 5a에 나타낸 바와 같이, 본 발명의 제2 실시예의 어드레스 구동회로는 변위전류를 저감시키기 위한 임피던스 소자(Z1, Z2)의 배치가 다른 것을 제외하고는 본 발명의 제1 실시예와 동일하므로 중복되는 설명을 생략한다. 즉, 도 5a에 나타낸 바와 같이 임피던스 소자(Z1, Z2)의 위치가 프리휠링 다이오드(Df1)와 인덕터(L3)의 접점과 다이오드(D1)의 사이 및 프리휠링 다이오드(Df2)와 인덕터(L3)의 접점과 다이오드(D2)의 사이에 각각 연결되는 것을 제외하고 다른 소자들의 배치는 제1 실시예와 동일하며 그 동작 또한 제1 실시예와 동일하다. As shown in Fig. 5A, the address driving circuit of the second embodiment of the present invention is the same as that of the first embodiment of the present invention except that the impedance elements Z1 and Z2 for reducing the displacement current are different. Omitted explanation is omitted. That is, as shown in FIG. 5A, the positions of the impedance elements Z1 and Z2 are positioned between the contacts of the freewheeling diode Df1 and the inductor L3 and the diode D1, and the freewheeling diode Df2 and the inductor L3. The arrangement of the other elements is the same as that of the first embodiment except that they are connected between the contacts of and the diode D2, respectively, and the operation thereof is also the same as the first embodiment.

본 발명의 제2 실시예의 동작 또한 제1 실시예와 동일한데, 상기에서 설명한 바와 같이 제1 모드와 제3 모드 동작 개시 시에 소자(Ar, Af, Df1, Df2)에 존재하는 기생 커패시턴스로 인해 변위전류가 발생할 수 있다. 이러한, 기생 커패시턴스로 인한 변위전류의 경로를 나타낸 것이 도 5b 및 도 5c이다. 도 5b는 제1 모드가 동작하는 순간의 변위전류의 경로를 나타내고, 도 5c는 제3 모드가 동작하는 순간의 변위전류의 경로를 나타내는 도면이다. 도 5b 및 도 5c에 나타낸 바와 같이 변위전류의 경로에 임피던스 소자(Z1, Z2)가 위치함으로써 변위전류의 기울기를 줄이고 이를 통해 스위칭 소자(Ar, Af)에 발생할 수 있는 스위칭 손실을 막을 수 있다. 또한, 본 발명의 제2 실시예에 있어서도 임피던스 소자(Z1, Z2)는 비드(bead), 인덕터, 저항 등 전류의 기울기를 줄일 수 있는 소자이다. The operation of the second embodiment of the present invention is also the same as the first embodiment, due to the parasitic capacitance present in the elements Ar, Af, Df1, Df2 at the start of the first mode and the third mode operation as described above. Displacement current may occur. 5B and 5C show the path of the displacement current due to parasitic capacitance. FIG. 5B shows the path of the displacement current at the moment when the first mode is in operation, and FIG. 5C is a diagram showing the path of the displacement current at the moment when the third mode is in operation. As shown in FIGS. 5B and 5C, the impedance elements Z1 and Z2 are positioned in the path of the displacement current, thereby reducing the slope of the displacement current, thereby preventing switching losses that may occur in the switching elements Ar and Af. Also in the second embodiment of the present invention, the impedance elements Z1 and Z2 are elements that can reduce the inclination of the current such as beads, inductors, and resistors.

도 6a은 본 발명의 제3 실시예에 따른 어드레스 구동회로의 개략적인 회로를 나타내는 도면이다.6A is a schematic diagram of a circuit of an address driving circuit according to a third embodiment of the present invention.

도 6a에 나타낸 바와 같이, 본 발명의 제3 실시예의 어드레스 구동회로도 변위전류를 저감시키기 위한 임피던스 소자(Z1, Z2)의 배치가 다른 것을 제외하고는 본 발명의 제1 실시예와 동일하므로 중복되는 설명을 생략한다. 즉, 도 6a에 나타 낸 바와 같이 변위전류를 저감시키기 위해 임피던스 소자(Z1, Z2)의 위치가 프리휠링 다이오드(Df1)와 전원의 사이 및 프리휠링 다이오드(Df2)와 접지단(0V)의 사이에 각각 연결되는 것을 제외하고 다른 소자들의 배치는 제1 실시예와 동일하며, 그 동작 또한 제1 실시예와 동일하다. As shown in Fig. 6A, the address driving circuit of the third embodiment of the present invention is the same as the first embodiment of the present invention except that the impedance elements Z1 and Z2 for reducing the displacement current are different. Omit the description. That is, as shown in FIG. 6A, the positions of the impedance elements Z1 and Z2 are positioned between the freewheeling diode Df1 and the power supply and between the freewheeling diode Df2 and the ground terminal 0V to reduce the displacement current. Except that respectively connected to the arrangement of the other elements are the same as in the first embodiment, the operation is also the same as the first embodiment.

본 발명의 제3 실시예의 동작 또한 제1 실시예와 동일한데, 상기에서 설명한 바와 같이 제1 모드와 제3 모드 동작 개시 시에 소자(Ar, Af, Df1, Df2)에 존재하는 기생 커패시턴스로 인해 변위전류가 발생할 수 있다. 이러한, 기생 커패시턴스로 인한 변위전류의 경로를 나타낸 것이 도 6b 및 도 6c이다. 도 6b는 제1 모드가 동작하는 순간의 변위전류의 경로를 나타내고, 도 6c는 제3 모드가 동작하는 순간의 변위전류의 경로를 나타내는 도면이다. 도 6b 및 도 6c에 나타낸 바와 같이 변위전류의 경로에 임피던스 소자(Z1, Z2)가 위치함으로써 변위전류의 기울기를 줄이고 이를 통해 스위칭 소자(Ar, Af)에 발생할 수 있는 스위칭 손실을 막을 수 있다. 또한, 본 발명의 제3 실시예에 있어서도 임피던스 소자(Z1, Z2)는 비드(bead), 인덕터, 저항 등 전류의 기울기를 줄일 수 있는 소자이다. The operation of the third embodiment of the present invention is also the same as the first embodiment, due to the parasitic capacitance present in the elements Ar, Af, Df1, and Df2 at the start of the first mode and the third mode operation as described above. Displacement current may occur. 6B and 6C illustrate the path of the displacement current due to parasitic capacitance. FIG. 6B illustrates a path of the displacement current at the moment when the first mode is operated, and FIG. 6C is a diagram illustrating a path of the displacement current at the moment when the third mode is operated. As shown in FIGS. 6B and 6C, the impedance elements Z1 and Z2 are positioned in the path of the displacement current, thereby reducing the slope of the displacement current, thereby preventing switching losses that may occur in the switching elements Ar and Af. Also in the third embodiment of the present invention, the impedance elements Z1 and Z2 are elements that can reduce the inclination of the current such as beads, inductors, and resistors.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 설명한 바와 같이, 본 발명에 따르면 변위전류의 경로상에 변위전 류의 기울기를 저감시키는 임피던스 소자를 연결함으로써, 소자에 존재하는 기생 커패시턴스로 인해 발생되는 변위전류의 영향으로 스위칭 소자의 스위칭 손실이 발생하는 문제를 막을 수 있다. 또한, 스위칭 손실을 통해 발생될 수 있는 스위치 소자에 발생되는 온도를 저감시킬 수 있다.As described above, according to the present invention, by connecting an impedance element for reducing the slope of the displacement current on the path of the displacement current, switching loss of the switching element under the influence of the displacement current generated by the parasitic capacitance present in the element. This can prevent problems from occurring. In addition, it is possible to reduce the temperature generated in the switch element that can be generated through the switching loss.

Claims (13)

제1 전극 및 제2 전극 사이에 형성되는 패널 커패시터를 포함하는 플라즈마 디스플레이 패널을 구동하는 플라즈마 디스플레이 패널의 구동 장치에 있어서,A driving apparatus of a plasma display panel for driving a plasma display panel including a panel capacitor formed between a first electrode and a second electrode, 상기 패널 커패시터의 제1 단에 제1 단이 전기적으로 연결되는 인덕터;An inductor having a first end electrically connected to the first end of the panel capacitor; 상기 인덕터의 제1 단과 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 스위치;A first switch electrically connected between a first end of the inductor and a first power supply for supplying a first voltage; 상기 인덕터의 제1 단과 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 스위치;A second switch electrically connected between a first end of the inductor and a second power supply for supplying a second voltage; 상기 인덕터의 제2 단에 제1 단이 각각 전기적으로 연결되는 제1 임피던스 소자 및 제2 임피던스 소자;A first impedance element and a second impedance element each having a first end electrically connected to a second end of the inductor; 상기 제1 임피던스 소자의 제2 단에 전기적으로 연결되며, 상기 패널 커패시터를 충전시키는 경로를 스위칭하는 제3 스위치; 및A third switch electrically connected to a second end of the first impedance element and switching a path for charging the panel capacitor; And 상기 제2 임피던스 소자의 제2 단에 전기적으로 연결되며, 상기 패널 커패시터를 방전시키는 경로를 스위칭하는 제4 스위치를 포함하는 플라즈마 디스플레이 패널의 구동 장치.And a fourth switch electrically connected to a second end of the second impedance element and switching a path for discharging the panel capacitor. 제1항에 있어서,The method of claim 1, 상기 플라즈마 디스플레이 패널의 구동 장치는 어드레스 구동 장치인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.The driving device of the plasma display panel is an address driving device. 제1항에 있어서,The method of claim 1, 상기 제1, 제2 임피던스 소자의 제2단과 상기 제1, 제2전원 사이에 각각 전기적으로 연결되는 제1 및 제2 프리휠링 다이오드를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.And first and second freewheeling diodes electrically connected between second ends of the first and second impedance elements and the first and second power sources, respectively. 제1항에 있어서,The method of claim 1, 상기 제1, 제2 임피던스 소자의 제1단과 상기 제1, 제2전원 사이에 각각 전기적으로 연결되는 제1 및 제2 프리휠링 다이오드를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.And a first and a second freewheeling diode electrically connected between the first end of the first and second impedance elements and the first and second power sources, respectively. 제1항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 제1 임피던스 소자 및 제2 임피던스 소자는 상기 제3 스위치의 턴온 또는 상기 제4 스위칭의 턴온에 의해, 상기 인덕터와 상기 패널 커패시터의 공진에 의해 상기 패널 커패시터가 충전 또는 방전되는 순간에 발생되는 변위전류를 저감시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.The first impedance element and the second impedance element are displacements generated when the panel capacitor is charged or discharged by the turn-on of the third switch or the turn-on of the fourth switching, and the resonance of the inductor and the panel capacitor. A device for driving a plasma display panel, which reduces current. 제1항에 있어서,The method of claim 1, 상기 제1 임피던스 소자 및 제2 임피던스 소자는 인덕터 소자인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.And the first impedance element and the second impedance element are inductor elements. 제1항에 있어서,The method of claim 1, 상기 제1 임피던스 소자 및 제2 임피던스 소자는 저항 또는 비드(bead) 소자인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.And the first impedance element and the second impedance element are resistors or bead elements. 제1항에 있어서,The method of claim 1, 상기 제3 스위치와 상기 제4 스위치가 서로 전기적으로 연결된 접점에 전기적으로 연결된 커패시터를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.And a capacitor electrically connected to a contact point of the third switch and the fourth switch electrically connected to each other. 제1 전극 및 제2 전극 사이에 형성되는 패널 커패시터를 포함하는 플라즈마 디스플레이 패널을 구동하는 플라즈마 디스플레이 패널의 구동 장치에 있어서,A driving apparatus of a plasma display panel for driving a plasma display panel including a panel capacitor formed between a first electrode and a second electrode, 상기 패널 커패시터의 제1 단에 제1 단이 전기적으로 연결되는 인덕터;An inductor having a first end electrically connected to the first end of the panel capacitor; 상기 인덕터의 제1 단과 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 스위치;A first switch electrically connected between a first end of the inductor and a first power supply for supplying a first voltage; 상기 인덕터의 제1 단과 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 스위치;A second switch electrically connected between a first end of the inductor and a second power supply for supplying a second voltage; 상기 인덕터의 제2 단과 상기 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제1 임피던스 소자;A first impedance element electrically connected between a second end of the inductor and a second power supply for supplying the second voltage; 상기 인덕터의 제2 단에 전기적으로 연결되며, 상기 패널 커패시터를 충전시키는 경로를 스위칭하는 제3 스위치; 및A third switch electrically connected to the second end of the inductor and switching a path for charging the panel capacitor; And 상기 인덕터의 제2 단에 전기적으로 연결되며, 상기 패널 커패시터를 방전시키는 경로를 스위칭하는 제4 스위치를 포함하는 플라즈마 디스플레이 패널의 구동 장치.And a fourth switch electrically connected to the second end of the inductor and switching a path for discharging the panel capacitor. 제9항에 있어서,The method of claim 9, 상기 플라즈마 디스플레이 패널의 구동 장치는 어드레스 구동 장치인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.The driving device of the plasma display panel is an address driving device. 제9항에 있어서,The method of claim 9, 상기 인덕터의 제2 단과 상기 제1 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 임피던스 소자를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.And a second impedance element electrically connected between a second end of the inductor and a second power supply for supplying the first voltage. 제9항에 있어서,The method of claim 9, 상기 제1, 제2 임피던스 소자와 상기 제3 인덕터 사이에 각각 전기적으로 연결되는 제1 및 제2 프리휠링 다이오드를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.And a first and a second freewheeling diode electrically connected between the first and second impedance elements and the third inductor, respectively. 제11항에 있어서, The method of claim 11, 상기 제1 임피던스 소자 및 제2 임피던스 소자는 상기 제3 스위치의 턴온 또 는 상기 제4 스위칭의 턴온에 의해, 상기 인덕터와 상기 패널 커패시터의 공진에 의해 상기 패널 커패시터가 충전 또는 방전되는 순간에 발생되는 변위전류를 저감시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.The first impedance element and the second impedance element are generated when the panel capacitor is charged or discharged by the turn-on of the third switch or the turn-on of the fourth switching, and by the resonance of the inductor and the panel capacitor. A drive device for a plasma display panel characterized by reducing a displacement current.
KR1020030061186A 2003-09-02 2003-09-02 Driving apparatus of plasma display panel KR100542211B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030061186A KR100542211B1 (en) 2003-09-02 2003-09-02 Driving apparatus of plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030061186A KR100542211B1 (en) 2003-09-02 2003-09-02 Driving apparatus of plasma display panel

Publications (2)

Publication Number Publication Date
KR20050022542A KR20050022542A (en) 2005-03-08
KR100542211B1 true KR100542211B1 (en) 2006-01-10

Family

ID=37230385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030061186A KR100542211B1 (en) 2003-09-02 2003-09-02 Driving apparatus of plasma display panel

Country Status (1)

Country Link
KR (1) KR100542211B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599649B1 (en) * 2003-11-24 2006-07-12 삼성에스디아이 주식회사 Driving apparatus of plasma display panel
KR100784519B1 (en) 2006-02-15 2007-12-11 엘지전자 주식회사 Plasma Display Apparatus

Also Published As

Publication number Publication date
KR20050022542A (en) 2005-03-08

Similar Documents

Publication Publication Date Title
KR100463187B1 (en) Plasm display panel and driving apparatus and driving method thereof
KR100477985B1 (en) A plasma display panel, a driving apparatus and a method of the plasma display panel
KR100463185B1 (en) A plasma display panel, a driving apparatus and a method of the plasma display panel
KR100458571B1 (en) Driving apparatus and method of plasm display panel
KR100467448B1 (en) Plasma display panel and driving apparatus and method thereof
KR100599649B1 (en) Driving apparatus of plasma display panel
KR100515330B1 (en) Plasma display panel and driving apparatus and method thereof
KR100458572B1 (en) Plasm display panel and driving method thereof
KR100497230B1 (en) Apparatus and method for driving a plasma display panel
KR100502905B1 (en) Driving apparatus and method of plasma display panel
KR100542211B1 (en) Driving apparatus of plasma display panel
KR100502913B1 (en) Driving apparatus and method of plasma display panel
KR100560503B1 (en) Plasma display device and drving method thereof
KR100490615B1 (en) Driving method of plasm display panel
KR100502906B1 (en) Driving method of plasma display panel
KR100560524B1 (en) Plasma display device
KR100490636B1 (en) A plasma display panel, a driving apparatus and a method of the plasma display panel
KR100454025B1 (en) Plasma display panel and driving apparatus thereof and driving method thereof
KR100536245B1 (en) Plasma display device
KR100502934B1 (en) A plasma display panel, a driving apparatus and a method of the plasma display panel
KR100508929B1 (en) Plasma display panel and driving apparatus thereof
KR20050050867A (en) Plasma display panel, driving apparatus and method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091229

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee