KR100784519B1 - Plasma Display Apparatus - Google Patents

Plasma Display Apparatus Download PDF

Info

Publication number
KR100784519B1
KR100784519B1 KR1020060014857A KR20060014857A KR100784519B1 KR 100784519 B1 KR100784519 B1 KR 100784519B1 KR 1020060014857 A KR1020060014857 A KR 1020060014857A KR 20060014857 A KR20060014857 A KR 20060014857A KR 100784519 B1 KR100784519 B1 KR 100784519B1
Authority
KR
South Korea
Prior art keywords
voltage
unit
data
supply
plasma display
Prior art date
Application number
KR1020060014857A
Other languages
Korean (ko)
Other versions
KR20070082264A (en
Inventor
최윤창
한정관
옥치연
도현락
정경진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060014857A priority Critical patent/KR100784519B1/en
Publication of KR20070082264A publication Critical patent/KR20070082264A/en
Application granted granted Critical
Publication of KR100784519B1 publication Critical patent/KR100784519B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42—Fluorescent layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Abstract

본 발명은 어드레스 전극(X)을 구동시키기 위한 데이터 구동부를 개선한 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것으로, LC공진을 이용하여 상대적으로 완만하게 상승 및/또는 하강하는 데이터 펄스를 어드레스 전극(X)으로 공급함으로써, 노이즈(Noise) 및 전자파(EMI) 장애의 발생을 저감시키는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device (Plasma Display Apparatus) with an improved data driver for driving the address electrode (X). Supplying to X) has the effect of reducing the occurrence of noise and electromagnetic interference (EMI).

또한, 본 발명의 플라즈마 디스플레이 장치는 특정한 스위칭 소자에 열이 편중되어 발생하는 것을 방지하여 스위칭 소자의 열적 손상을 방지함으로써, 동작 신뢰성을 높이는 효과가 있다.In addition, the plasma display device of the present invention prevents heat generated from being concentrated on a specific switching element and thus prevents thermal damage of the switching element, thereby improving operation reliability.

이러한, 본 발명의 플라즈마 디스플레이 장치는 어드레스 전극이 형성된 플라즈마 디스플레이 패널과, 미리 설정된 스위칭(Switching) 동작을 통해 자신에게 공급되는 전압을 상기 어드레스 전극으로 공급하는 데이터 드라이브 집적회로부(Data Drive Integrated Circuit : Data IC)와, 데이터 전압(Vd)을 상기 데이터 드라이브 집적회로부로 공급하는 데이터 전압 공급 제어부와, 상기 데이터 드라이브 집적회로부와 접지(GND)의 사이에서 전압 회수 경로 또는 전압 공급 경로를 각각 형성하는 전압 회수/공급 제어부와, 상기 전압 회수 경로 형성 시에 상기 어드레스 전극의 무효 전압을 공진을 통해 회수하여 저장하고, 상기 전압 공급 경로 형성 시에 자신에게 저장된 전압을 공진을 통해 상기 데이터 드라이브 집적회로부로 공급하는 전압 저장/공급부 및 상기 전압 저장/공급부에 발생하는 노이즈(Noise)의 전 류 성분을 제거하는 노이즈 제거부를 포함하는 것이 바람직하다.The plasma display apparatus of the present invention includes a plasma display panel having an address electrode and a data drive integrated circuit (DSD) supplying a voltage supplied to the address electrode through a predetermined switching operation to the address electrode. IC), a data voltage supply control unit for supplying a data voltage Vd to the data drive integrated circuit unit, and a voltage recovery path forming a voltage recovery path or a voltage supply path, respectively, between the data drive integrated circuit unit and ground GND. And retrieving and storing an invalid voltage of the address electrode through resonance when the voltage recovery path is formed, and supplying the voltage stored therein to the data drive integrated circuit through resonance when the voltage supply path is formed. Voltage storage / supply and the voltage low / Noise cancellation for the current component of the noise (Noise) generated in the supply preferably including a.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}Plasma Display Apparatus {Plasma Display Apparatus}

도 1은 종래의 플라즈마 디스플레이 장치의 구동부에 대해 설명하기 위한 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a diagram for explaining a driving unit of a conventional plasma display device.

도 2는 종래 플라즈마 디스플레이 장치의 구동부의 동작을 설명하기 위한 도면.2 is a view for explaining the operation of the driving unit of the conventional plasma display device.

도 3은 본 발명의 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면.3 is a view for explaining the configuration of the plasma display device of the present invention.

도 4a 내지 도 4b는 본 발명의 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 장치의 구조의 일례를 설명하기 위한 도면.4A to 4B are views for explaining an example of the structure of a plasma display device included in the plasma display device of the present invention.

도 5는 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면.FIG. 5 is a diagram for explaining a frame for implementing gradation of an image in the plasma display device of the present invention; FIG.

도 6은 본 발명의 플라즈마 디스플레이 장치의 동작의 일례를 상세히 설명하기 위한 도면.6 is a view for explaining an example of the operation of the plasma display device of the present invention;

도 7a 내지 도 7b는 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부의 구성을 보다 상세히 설명하기 위한 도면.7A to 7B are views for explaining in detail the configuration of the data driver of the plasma display device of the present invention.

도 8은 본 발명에 따른 데이터 구동부의 동작을 설명하기 위한 도면.8 is a view for explaining the operation of the data driver according to the present invention.

도 9a 내지 도 9c는 본 발명에 따른 노이즈 제거부의 동작을 설명하기 위한 도면.9A to 9C are views for explaining the operation of the noise removing unit according to the present invention.

도 10은 어드레스 지터 특성을 고려한 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부에 대해 설명하기 위한 도면.10 is a diagram for explaining a data driver of the plasma display device of the present invention in consideration of address jitter characteristics.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

300 : 플라즈마 디스플레이 패널 301 : 데이터 구동부300: plasma display panel 301: data driver

302 : 스캔 구동부 303 : 서스테인 구동부302: scan driver 303: sustain driver

본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 보다 상세하게는 어드레스 전극(X)을 구동시키기 위한 데이터 구동부를 개선한 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to a plasma display device (Plasma Display Apparatus) improved by a data driver for driving the address electrode (X).

플라즈마 디스플레이 장치는 전극이 형성된 플라즈마 디스플레이 패널과, 이러한 플라즈마 디스플레이 패널의 전극에 소정의 구동 신호를 공급하는 구동부를 포함하여 이루어진다.The plasma display apparatus includes a plasma display panel having electrodes formed thereon, and a driving unit supplying predetermined driving signals to the electrodes of the plasma display panel.

일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode), 예를 들면 스캔 전극(Y), 서스테인 전극(Z), 어드레스 전극(X)이 형성된다.In a plasma display panel, a phosphor layer is formed in a discharge cell divided by a partition wall, and a plurality of electrodes, for example, a scan electrode Y, a sustain electrode Z, and an address electrode X are formed. Is formed.

그리고 구동부는 전극을 통해 방전 셀로 구동 신호를 공급한다.The driver supplies a driving signal to the discharge cell through the electrode.

그러면, 방전 셀 내에서는 공급되는 구동 전압에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 전압에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있 는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.Then, the discharge is generated by the driving voltage supplied in the discharge cell. Here, when discharged by the driving voltage in the discharge cell, the discharge gas filled in the discharge cell generates vacuum ultraviolet rays, and the vacuum ultraviolet light emits the fluorescent material formed in the discharge cell to display visible light. Generates. The visible light displays an image on the screen of the plasma display panel.

여기서, 플라즈마 디스플레이 패널의 방전 셀 내에서 발생하는 방전은 리셋 방전, 어드레스 방전, 서스테인 방전 등이 있다.Here, the discharges generated in the discharge cells of the plasma display panel include reset discharges, address discharges, sustain discharges, and the like.

리셋 방전은 모든 방전 셀을 초기화하기 위한 방전 이고, 어드레스 방전은 표시 방전인 서스테인 방전이 발생될 방전 셀을 선택하기 위한 방전 이고, 서스테인 방전은 영상을 화면상에 표시하기 위한 표시 방전이다.The reset discharge is a discharge for initializing all the discharge cells, the address discharge is a discharge for selecting a discharge cell in which the sustain discharge which is the display discharge is to be generated, and the sustain discharge is the display discharge for displaying an image on the screen.

여기서 어드레스 방전은 어드레스 전극(X)으로 공급되는 데이터 펄스와 스캔 전극(Y)으로 공급되는 스캔 펄스에 의해 발생한다.The address discharge is generated by the data pulse supplied to the address electrode X and the scan pulse supplied to the scan electrode Y.

이러한 어드레스 방전을 발생시키기 위한 종래 구동부에 대해 첨부된 도 1을 참조하여 살펴보면 다음과 같다.A conventional driving unit for generating such an address discharge will be described with reference to FIG. 1.

도 1은 종래의 플라즈마 디스플레이 장치의 구동부에 대해 설명하기 위한 도면이다.1 is a view for explaining a driving unit of a conventional plasma display device.

도 1을 살펴보면, 종래의 플라즈마 디스플레이 장치의 구동부는 데이터 전압(Vd)을 공급하는 데이터 전압원(미도시)과 기저 전압(GND)을 공급하는 기저 전압원(미도시) 사이에 직렬로 연결된 탑(Top) 스위치(Qt)와 바텀(Bottom) 스위치(Qb)를 포함한다.Referring to FIG. 1, a driving unit of a conventional plasma display apparatus includes a tower connected in series between a data voltage source (not shown) for supplying a data voltage (Vd) and a base voltage source (not shown) for supplying a base voltage (GND). ) Switch Qt and bottom switch Qb.

이러한 탑(Top) 스위치(Qt)와 바텀(Bottom) 스위치(Qb)의 사이에서 플라즈마 디스플레이 패널의 어드레스 전극(X)과 접속된다.It is connected to the address electrode X of the plasma display panel between the top switch Qt and the bottom switch Qb.

이러한 종래의 플라즈마 디스플레이 장치의 구동부의 동작을 첨부된 도 2를 결부하여 살펴보면 다음과 같다.The operation of the driving unit of the conventional plasma display apparatus will be described with reference to FIG. 2.

도 2는 종래 플라즈마 디스플레이 장치의 구동부의 동작을 설명하기 위한 도면이다.2 is a view for explaining the operation of the driving unit of the conventional plasma display device.

도 2를 살펴보면, 어드레스 기간에서 탑 스위치(Qt)가 턴 온(Turn On)되면 데이터 전압원(미도시)으로부터 데이터 전압(Vd)이 전술한 탑 스위치(Qt)를 통해 어드레스 전극(X)으로 공급되고, 이에 따라 어드레스 전극(X)의 전압이 Vd까지 상승하여 유지된다.2, when the top switch Qt is turned on in the address period, the data voltage Vd is supplied from the data voltage source (not shown) to the address electrode X through the above-described top switch Qt. As a result, the voltage of the address electrode X rises and is maintained to Vd.

이후, 탑 스위치(Qt)가 턴 오프(Turn Off)되고, 바텀 스위치(Qb)가 턴 온 되면, 어드레스 전극(X)의 전압은 기저 전압(GND)이 된다.After that, when the top switch Qt is turned off and the bottom switch Qb is turned on, the voltage of the address electrode X becomes the base voltage GND.

이와 같이, 탑 스위치(Qt)와 바텀 스위치(Qb)가 교대로 동작하면서 어드레스 전극(X)에 데이터 전압(Vd)의 데이터 펄스를 공급한다.In this manner, the top switch Qt and the bottom switch Qb alternately operate to supply data pulses of the data voltage Vd to the address electrode X.

여기서, 어드레스 전극(X)에 데이터 전압(Vd)이 공급될 때는 탑 스위치(Qt)에 대부분의 전류가 흐르게 되고, 이에 따라 탑 스위치(Qt)에서 상대적으로 많은 열이 발생하는 문제점이 있다.Here, when the data voltage Vd is supplied to the address electrode X, most of the current flows through the top switch Qt, and thus, a relatively large amount of heat is generated in the top switch Qt.

아울러, 어드레스 전극(X)에 기저 전압(GND)이 공급될 때는 바텀 스위치(Qb)에 대부분의 전류가 흐르게 되고, 이에 따라 바텀 스위치(Qb)에서도 상대적으로 많은 열이 발생하는 문제점이 있다.In addition, when the ground voltage GND is supplied to the address electrode X, most of the current flows through the bottom switch Qb, which causes a relatively large amount of heat to be generated in the bottom switch Qb.

특히, 논리(Logic) 값이 1과 0이 반복되는 격자 패턴(Lattice Pattern) 등의 특정 패턴의 영상이 입력되는 경우에는 탑 스위치(Qt) 또는 바텀 스위치(Qb)의 스 위칭(Switching) 횟수가 과도하게 증가하게 되고, 이에 따라 순간적으로 매우 큰 전류가 탑 스위치(Qt) 또는 바텀 스위치(Qb)에 흐르게 된다. 이에 따라 탑 스위치(Qt) 또는 바텀 스위치(Qb)에 과도하게 큰 열이 발생하게 되어 탑 스위치(Qt) 또는 바텀 스위치(Qb)가 오동작을 일으킬 가능성이 높아지게 되고, 심지어는 탑 스위치(Qt) 또는 바텀 스위치(Qb)가 열적 손상을 입어 동작 불능이 되는 문제점이 발생한다.In particular, when an image of a specific pattern, such as a lattice pattern, in which logic values 1 and 0 are repeated is input, the number of switching of the top switch Qt or the bottom switch Qb is increased. It is excessively increased so that a very large current flows instantaneously through the top switch Qt or the bottom switch Qb. Accordingly, excessively large heat is generated in the top switch Qt or the bottom switch Qb, thereby increasing the possibility that the top switch Qt or the bottom switch Qb malfunctions, and even the top switch Qt or the bottom switch Qb. There is a problem that the bottom switch Qb is thermally damaged and becomes inoperable.

한편, 종래의 플라즈마 디스플레이 장치에서 사용되는 데이터 펄스는 여기 도 2에서와 같이 그 전압이 급격히 상승하고 하강한다. 이에 따라, 데이터 펄스의 전압 상승하는 시점 및 하강 하는 시점에서 인접하는 다른 어드레스 전극(X)으로 공급되는 데이터 펄스간의 커플링(Coupling) 효과로 인해 노이즈(Noise) 및 전자파(EMI : Electro Magnetic Interference) 장애가 발생하는 문제점이 있다.On the other hand, the data pulses used in the conventional plasma display device, as shown in FIG. Accordingly, noise and electromagnetic waves (EMI) are caused by the coupling effect between data pulses supplied to other address electrodes X at the time when the voltage of the data pulse rises and falls. There is a problem that a failure occurs.

상술한 문제점을 해결하기 위해 본 발명은 어드레스 전극(X)을 구동시키기 위한 데이터 구동부를 개선하여 노이즈 및 전자파 장애의 발생을 저감시키며 데이터 구동부에 사용되는 스위칭 소자의 손상을 방지하는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.In order to solve the above problems, the present invention provides a plasma display apparatus which improves the data driver for driving the address electrode (X) to reduce the occurrence of noise and electromagnetic interference and to prevent damage to the switching elements used in the data driver. Its purpose is to.

상술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 어드레스 전극이 형성된 플라즈마 디스플레이 패널과, 미리 설정된 스위칭(Switching) 동작을 통해 자신에게 공급되는 전압을 상기 어드레스 전극으로 공급하는 데이터 드라 이브 집적회로부(Data Drive Integrated Circuit : Data IC)와, 데이터 전압(Vd)을 상기 데이터 드라이브 집적회로부로 공급하는 데이터 전압 공급 제어부와, 상기 데이터 드라이브 집적회로부와 접지(GND)의 사이에서 전압 회수 경로 또는 전압 공급 경로를 각각 형성하는 전압 회수/공급 제어부와, 상기 전압 회수 경로 형성 시에 상기 어드레스 전극의 무효 전압을 공진을 통해 회수하여 저장하고, 상기 전압 공급 경로 형성 시에 자신에게 저장된 전압을 공진을 통해 상기 데이터 드라이브 집적회로부로 공급하는 전압 저장/공급부 및 상기 전압 저장/공급부에 발생하는 노이즈(Noise)의 전류 성분을 제거하는 노이즈 제거부를 포함하는 것이 바람직하다.The plasma display apparatus of the present invention for achieving the above object is a data drive integrated circuit unit for supplying the voltage supplied to the address electrode through the plasma display panel with the address electrode and a predetermined switching operation (Data) Drive Integrated Circuit (Data IC), a data voltage supply controller for supplying a data voltage (Vd) to the data drive integrated circuit portion, and a voltage recovery path or voltage supply path between the data drive integrated circuit portion and ground (GND) A voltage recovery / supply control unit for forming each of the voltage recovery paths; and a reactive voltage of the address electrode when the voltage recovery paths are formed by resonating and storing the voltages stored therein; Voltage storage / supply to integrated circuit part And a noise removing unit for removing a current component of noise generated in the voltage storage / supply unit.

또한, 상기 데이터 드라이브 집적회로부는 탑(Top) 스위치부와 바텀(Bottom) 스위치부를 포함하는 것을 특징으로 한다.The data drive integrated circuit unit may include a top switch unit and a bottom switch unit.

또한, 상기 탑 스위치부의 일단은 상기 데이터 전압 공급 제어부의 타단과 전압 저장/공급부의 타단과 공통 연결되고, 타단은 상기 바텀 스위치부의 일단과 연결되고, 상기 바텀 스위치부의 타단은 접지되고, 상기 탑 스위치부의 타단과 바텀 스위치부의 일단의 사이에서 어드레스 전극과 연결되고, 상기 데이터 전압 공급 제어부의 일단은 데이터 전압원과 연결되고, 상기 전압 저장/공급부의 일단은 전압 회수/공급 제어부의 일단과 노이즈 제거부의 타단과 공통 연결되고, 상기 전압 회수/공급 제어부의 타단은 접지되고, 상기 노이즈 제거부의 일단은 데이터 전압원과 연결되는 것을 특징으로 한다.In addition, one end of the top switch unit is commonly connected to the other end of the data voltage supply control unit and the other end of the voltage storage / supply unit, the other end is connected to one end of the bottom switch unit, the other end of the bottom switch unit is grounded, and the top switch It is connected to an address electrode between the other end of the negative terminal and one end of the bottom switch unit, one end of the data voltage supply control unit is connected to a data voltage source, and one end of the voltage storage / supply unit is one end of the voltage recovery / supply control unit and the noise removing unit The other end is connected in common, and the other end of the voltage recovery / supply control unit is grounded, and one end of the noise removing unit is connected to a data voltage source.

또한, 상기 전압 저장/공급부는 상기 어드레스 전극으로부터 회수된 무효 전압을 저장하는 전압 저장용 캐패시터(Capacitor)부와, 상기 공진을 발생시키기 위 한 인덕터(Inductor)부를 포함하는 것을 특징으로 한다.The voltage storage / supply unit may include a voltage storage capacitor unit for storing an invalid voltage recovered from the address electrode, and an inductor unit for generating the resonance.

또한, 상기 캐패시터부는 상기 인덕터부와 데이터 드라이브 집적회로부의 사이에 배치되는 것을 특징으로 한다.The capacitor unit may be disposed between the inductor unit and the data drive integrated circuit unit.

또한, 상기 노이즈 제거부는 상기 노이즈 제거용 다이오드부를 포함하는 것을 특징으로 한다.The noise removing unit may include the noise removing diode unit.

또한, 상기 노이즈 제거용 다이오드부는 애노드(Anode)가 상기 전압 저장/공급부 및 전압 회수/공급 제어부의 방향이고, 캐소드(Cathode)는 데이터 전압원의 방향으로 배치되는 것을 특징으로 한다.In addition, an anode of the noise removing diode unit is a direction of the voltage storage / supply unit and a voltage recovery / supply control unit, and a cathode is disposed in the direction of a data voltage source.

또한, 상기 전압 공급 경로 형성 시에 상기 데이터 드라이브 집적회로로 공급되는 전압의 전압 상승 시간을 저감시키기 위한 상승 타임(Rising Time) 저감부를 더 포함하는 것을 특징으로 한다.The method may further include a rising time reduction unit for reducing a voltage rising time of the voltage supplied to the data drive integrated circuit when the voltage supply path is formed.

또한, 상기 상승 타임 저감부는 상승 타임 저감용 다이오드부를 포함하고, 상기 상승 타임 저감용 다이오드부는 전압 회수/공급 제어부와 병렬 배치되는 것을 특징으로 한다.The rising time reduction part may include a rising time reduction diode part, and the rising time reduction diode part may be disposed in parallel with the voltage recovery / supply control unit.

또한, 상기 상승 타임 저감용 다이오드부는 애노드가 접지 방향이고, 캐소드는 상기 전압 회수/공급 제어부의 방향으로 배치되는 것을 특징으로 한다.In addition, the rise time reduction diode portion, the anode is characterized in that the ground direction, the cathode is arranged in the direction of the voltage recovery / supply control unit.

이하, 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 장치를 상세히 설명하기로 한다.Hereinafter, a plasma display device of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면이다.3 is a view for explaining the configuration of the plasma display device of the present invention.

도 3을 살펴보면, 본 발명의 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(300)과, 데이터 구동부(301)를 포함한다. 아울러, 본 발명의 플라즈마 디스플레이 장치는 스캔 구동부(302)와 서스테인 구동부(303)를 더 포함하는 것이 바람직하다.Referring to FIG. 3, the plasma display apparatus of the present invention includes a plasma display panel 300 and a data driver 301. In addition, the plasma display apparatus of the present invention preferably further includes a scan driver 302 and a sustain driver 303.

여기서, 데이터 구동부(301)는 플라즈마 디스플레이 패널(300)의 어드레스 전극(X)에 데이터 펄스를 공급하여 어드레스 전극(X)을 구동시킨다.The data driver 301 drives the address electrode X by supplying a data pulse to the address electrode X of the plasma display panel 300.

특히, 데이터 구동부(301)는 어드레싱(Addressing)을 위한 어드레스 기간에서 플라즈마 디스플레이 패널(300)의 어드레스 전극(X)으로 LC공진을 통해 데이터 펄스를 공급함으로써 어드레스 전극(X)을 구동시킨다.In particular, the data driver 301 drives the address electrode X by supplying a data pulse through LC resonance to the address electrode X of the plasma display panel 300 in an address period for addressing.

여기서, 본 발명의 플라즈마 디스플레이 장치의 주요 특징인 데이터 구동부(301)는 이후의 설명을 통해 보다 명확히 될 것이다.Here, the data driver 301, which is a main feature of the plasma display device of the present invention, will be more clearly described later.

스캔 구동부(302)는 플라즈마 디스플레이 패널(300)의 스캔 전극(Y)에 리셋 펄스, 스캔 펄스, 서스테인 펄스를 공급하는 방법 등을 통해 스캔 전극(Y)을 구동시킨다.The scan driver 302 drives the scan electrode Y through a method of supplying a reset pulse, a scan pulse, and a sustain pulse to the scan electrode Y of the plasma display panel 300.

서스테인 구동부(303)는 플라즈마 디스플레이 패널(300)의 서스테인 전극(Z)에 서스테인 바이어스 전압(Vzb), 서스테인 펄스를 공급하는 방법 등을 통해 서스테인 전극(Z)을 구동시킨다.The sustain driver 303 drives the sustain electrode Z through a method of supplying a sustain bias voltage Vzb and a sustain pulse to the sustain electrode Z of the plasma display panel 300.

플라즈마 디스플레이 패널(300)에는 어드레스 전극(X)이 형성되고, 더욱 바람직하게는 스캔 전극(Y)과 서스테인 전극(Z)이 함께 형성된다.The address electrode X is formed in the plasma display panel 300, and more preferably, the scan electrode Y and the sustain electrode Z are formed together.

여기서, 플라즈마 디스플레이 패널(300)의 구조의 일례를 첨부된 도 4a 내지 도 4b를 결부하여 상세히 살펴보면 다음과 같다.Here, an example of the structure of the plasma display panel 300 will be described in detail with reference to FIGS. 4A to 4B.

도 4a 내지 도 4b는 본 발명의 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 장치의 구조의 일례를 설명하기 위한 도면이다.4A to 4B are views for explaining an example of the structure of the plasma display device included in the plasma display device of the present invention.

먼저, 도 4a를 살펴보면 본 발명의 플라즈마 디스플레이 패널은 전극(Electrode), 바람직하게는 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 형성되는 전면 기판(401)을 포함하는 전면 패널(400)과, 전술한 스캔 전극(402, Y) 및 서스테인 전극(403, Z)과 교차하는 전극, 바람직하게는 어드레스 전극(413, X)이 형성되는 후면 기판(411)을 포함하는 후면 패널(410)이 합착되어 이루어진다.First, referring to FIG. 4A, a plasma display panel of the present invention includes a front panel including a front substrate 401 on which electrodes, preferably scan electrodes 402 and Y and sustain electrodes 403 and Z, are formed. A rear panel (400) and a rear substrate 411 on which electrodes, preferably address electrodes 413 and X, which intersect the aforementioned scan electrodes 402 and Y and the sustain electrodes 403 and Z are formed ( 410 is made of a combination.

여기서, 전면 기판(401) 상에 형성되는 전극, 바람직하게는 스캔 전극(402, Y)과 서스테인 전극(403, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지한다.Here, the electrodes formed on the front substrate 401, preferably the scan electrodes 402 and Y and the sustain electrodes 403 and Z, generate a discharge in a discharge space, that is, a discharge cell, and at the same time Maintain the discharge.

이러한 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 형성된 전면 기판(401)의 상부에는 스캔 전극(402, Y)과 서스테인 전극(403, Z)을 덮도록 유전체 층, 바람직하게는 상부 유전체 층(404)이 형성된다.The dielectric layer, preferably on the front substrate 401 on which the scan electrodes 402 and Y and the sustain electrodes 403 and Z are formed, covers the scan electrodes 402 and Y and the sustain electrodes 403 and Z. Upper dielectric layer 404 is formed.

이러한, 상부 유전체 층(404)은 스캔 전극(402, Y) 및 서스테인 전극(403, Z)의 방전 전류를 제한하며 스캔 전극(402, Y)과 서스테인 전극(403, Z) 간을 절연시킨다.This upper dielectric layer 404 limits the discharge current of the scan electrodes 402 and Y and the sustain electrodes 403 and Z and insulates the scan electrodes 402 and Y from the sustain electrodes 403 and Z.

이러한, 상부 유전체 층(404) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(405)이 형성된다. 이러한 보호 층(405)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(404) 상부에 증착하는 방법 등을 통해 형성된다.A protective layer 405 is formed on the upper dielectric layer 404 to facilitate discharge conditions. The protective layer 405 is formed through a method of depositing a material such as magnesium oxide (MgO) over the upper dielectric layer 404.

한편, 후면 기판(411) 상에 형성되는 전극, 바람직하게는 어드레스 전극(413, X)은 방전 셀에 데이터(Data) 펄스를 공급하기 위한 전극이다.Meanwhile, the electrodes formed on the rear substrate 411, preferably the address electrodes 413 and X, are electrodes for supplying data pulses to the discharge cells.

이러한 어드레스 전극(413, X)이 형성된 후면 기판(411)의 상부에는 어드레스 전극(413, X)을 덮도록 유전체 층, 바람직하게는 하부 유전체 층(415)이 형성된다.A dielectric layer, preferably a lower dielectric layer 415 is formed on the rear substrate 411 on which the address electrodes 413 and X are formed to cover the address electrodes 413 and X.

이러한, 하부 유전체 층(415)은 어드레스 전극(413, X)을 절연시킨다.This lower dielectric layer 415 insulates the address electrodes 413, X.

이러한 하부 유전체 층(415)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type) 또는 웰 타입(Well Type) 등의 격벽(412)이 형성된다. 이에 따라, 전면 기판(401)과 후면 기판(411)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 등의 방전 셀이 형성된다.The upper portion of the lower dielectric layer 415 is formed with a discharge space, that is, a partition wall 412 such as a stripe type or a well type for partitioning the discharge cells. Accordingly, discharge cells such as red (R), green (G), and blue (B) are formed between the front substrate 401 and the rear substrate 411.

여기서, 격벽(412)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워진다.Here, a predetermined discharge gas is filled in the discharge cell partitioned by the partition wall 412.

아울러, 격벽(412)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(414)이 형성된다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.In addition, a phosphor layer 414 is formed in a discharge cell partitioned by the partition wall 412 to emit visible light for image display during address discharge. For example, red (R), green (G), and blue (B) phosphor layers may be formed.

이상에서 설명한 본 발명의 플라즈마 디스플레이 패널에서는 스캔 전극(402, Y), 서스테인 전극(403, Z) 또는 어드레스 전극(413, X) 중 적어도 하나 이상의 전극으로 도 3의 데이터 구동부(301), 스캔 구동부(302), 서스테인 구동부(303) 중 적어도 하나 이상에 의해 구동 전압이 공급되면, 격벽(412)에 의해 구획된 방전 셀 내에서 방전이 발생한다.In the plasma display panel of the present invention described above, at least one of the scan electrodes 402, Y, sustain electrodes 403, Z, and address electrodes 413, X includes the data driver 301 and the scan driver of FIG. 3. 302, when the driving voltage is supplied by at least one of the sustain driver 303, a discharge occurs in the discharge cell partitioned by the partition wall 412.

그러면, 방전 셀 내에 채워진 방전 가스에서 진공 자외선이 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체 층(414)에 가해진다. 그러면, 형광체 층(414)에서 소정의 가시광선이 발생되고, 이렇게 발생된 가시광선이 상부 유전체 층(404)이 형성된 전면 기판(401)을 통해 외부로 방출되고, 이에 따라 전면 기판(401)의 외부 면에 소정의 영상이 표시된다.Then, vacuum ultraviolet rays are generated in the discharge gas filled in the discharge cells, and the vacuum ultraviolet rays are applied to the phosphor layer 414 formed in the discharge cells. Then, a predetermined visible light is generated in the phosphor layer 414, and the visible light is emitted to the outside through the front substrate 401 on which the upper dielectric layer 404 is formed. A predetermined image is displayed on the outer surface.

한편, 여기 도 4a의 설명에서는 스캔 전극(402, Y) 및 서스테인 전극(403, Z)이 각각 하나의 층(Layer)으로 이루어지는 경우만을 도시하고 설명하였지만, 이와는 다르게 스캔 전극(402, Y) 또는 서스테인 전극(403, Z) 중 하나 이상이 복수의 층으로 이루어지는 것도 가능하다. 이에 대해 도 4b를 참조하여 살펴보면 다음과 같다.Meanwhile, in the description of FIG. 4A, only the case where the scan electrodes 402 and Y and the sustain electrodes 403 and Z each consist of one layer is illustrated and described. Alternatively, the scan electrodes 402 and Y or It is also possible that at least one of the sustain electrodes 403 and Z consists of a plurality of layers. This will be described with reference to FIG. 4B.

도 4b를 살펴보면, 스캔 전극(402, Y)과 서스테인 전극(403, Z)은 각각 두 개의 층(Layer)으로 이루어질 수 있다.Referring to FIG. 4B, the scan electrodes 402 and Y and the sustain electrodes 403 and Z may be formed of two layers, respectively.

특히, 광 투과율 및 전기 전도도를 고려하면 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하는 차원에서 스캔 전극(402, Y)과 서스테인 전극(403, Z)은 불투명한 은(Ag) 재질의 버스 전극(402b, 403b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 재질의 투명 전극(402a, 403a)을 포함하는 것이 바람직하다.In particular, in consideration of light transmittance and electrical conductivity, the scan electrodes 402 and Y and the sustain electrodes 403 and Z are opaque silver (Ag) in order to emit light generated in the discharge cell to the outside and to secure driving efficiency. Bus electrodes 402b and 403b and transparent electrodes 402a and 403a made of transparent indium tin oxide (ITO).

이와 같이, 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 투명 전극(402a, 403a)을 포함하도록 하는 이유는, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출되도록 하기 위해서이다.As such, the reason why the scan electrodes 402 and Y and the sustain electrodes 403 and Z include the transparent electrodes 402a and 403a is that when visible light generated in the discharge cells is emitted to the outside of the plasma display panel. To be released effectively.

아울러, 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 버스 전극(402b, 403b)을 포함하도록 하는 이유는, 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 투명 전극(402a, 403a)만을 포함하는 경우에는 투명 전극(402a, 403a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있어서, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(402a, 403a)의 낮은 전기 전도도를 보상하기 위해서이다.In addition, the reason why the scan electrodes 402 and Y and the sustain electrodes 403 and Z include the bus electrodes 402b and 403b is that the scan electrodes 402 and Y and the sustain electrodes 403 and Z are transparent electrodes. In the case of including only 402a and 403a, the driving efficiency can be reduced because the electrical conductivity of the transparent electrodes 402a and 403a is relatively low, so that the transparent electrodes 402a and 403a can cause such a reduction in driving efficiency. To compensate for the low electrical conductivity.

이상의 도 4a 내지 도 4b에서는 본 발명의 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 여기 도 4a 내지 도 4b와 같은 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 도 4a 내지 도 4b의 플라즈마 디스플레이 패널에는 상부 유전체 층(404) 및 하부 유전체 층(415)이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 상부 유전체 층(404) 및 하부 유전체 층(415) 중 적어도 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.4A to 4B, only one example of the plasma display panel of the present invention is shown and described, and the present invention is not limited to the plasma display panel having the structure as shown in FIGS. 4A to 4B. For example, the plasma display panel of FIGS. 4A to 4B shows only the case where the upper dielectric layer 404 and the lower dielectric layer 415 are each one layer, but the upper dielectric layer 404 and At least one or more of the lower dielectric layers 415 may be formed of a plurality of layers.

이상의 내용을 고려할 때, 본 발명의 플라즈마 디스플레이 장치에 적용될 수 있는 플라즈마 디스플레이 패널은 어드레스 전극(X, 413)이 형성된 것이고, 그 이외의 조건은 무방한 것이다.In view of the above, the plasma display panel which can be applied to the plasma display device of the present invention is provided with address electrodes X and 413, and other conditions are acceptable.

이러한 플라즈마 디스플레이 패널을 포함하는 본 발명의 플라즈마 디스플레이 장치의 동작의 일례에 대해 첨부된 도 5 내지 도 6을 결부하여 살펴보면 다음과 같다.An example of the operation of the plasma display apparatus of the present invention including the plasma display panel will be described with reference to FIGS. 5 to 6.

도 5는 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위 한 프레임(Frame)에 대해 설명하기 위한 도면이다.FIG. 5 is a diagram for explaining a frame for implementing gray levels of an image in the plasma display apparatus of the present invention.

또한, 도 6은 본 발명의 플라즈마 디스플레이 장치의 동작의 일례를 상세히 설명하기 위한 도면이다.6 is a view for explaining an example of the operation of the plasma display device of the present invention in detail.

먼저, 도 5를 살펴보면 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 프레임은 발광횟수가 다른 여러 서브필드로 나누어진다. 또한, 도시하지는 않았지만 각 서브필드는 다시 모든 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어진다.First, referring to FIG. 5, in the plasma display device of the present invention, a frame for implementing gray levels of an image is divided into several subfields having different emission counts. Although not shown, each subfield may further include a reset period for initializing all discharge cells, an address period for selecting discharge cells to be discharged, and a sustain period for implementing gray levels according to the number of discharges. Sustain Period).

예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 예컨대, 도 5와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.For example, when displaying an image with 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8 as shown in FIG. Each of the subfields SF1 to SF8 is divided into a reset period, an address period, and a sustain period.

여기서, 각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일하다.Here, the reset period and the address period of each subfield are the same for each subfield.

한편, 서스테인 기간에 공급되는 서스테인 펄스의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법 으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.Meanwhile, the gray scale weight of the corresponding subfield may be set by adjusting the number of sustain pulses supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , 2, 3, 4, 5, 6, and 7) to increase the gray scale weight of each subfield. As such, by adjusting the number of sustain pulses supplied in the sustain period of each subfield according to the gray scale weight in each subfield, gray levels of various images are realized.

이러한 본 발명의 플라즈마 디스플레이 장치는 1초의 영상을 표시하기 위해 복수의 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 프레임을 사용하는 것이다.The plasma display device of the present invention uses a plurality of frames to display an image of one second. For example, 60 frames are used to display an image of 1 second.

여기 도 5에서는 하나의 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 프레임을 구성할 수도 있는 것이다.In FIG. 5, only one frame is composed of eight subfields. However, the number of subfields forming one frame may be changed in various ways. For example, one frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one frame may be configured with 10 subfields.

이러한, 프레임으로 영상의 계조를 구현하는 플라즈마 디스플레이 장치가 구현하는 영상의 화질은 프레임에 포함되는 서브필드의 개수에 따라 결정될 수 있다. 즉, 프레임에 포함되는 서브필드가 12개인 경우는 212 가지의 영상의 계조를 표현할 수 있고, 프레임에 포함되는 서브필드가 8개인 경우는 28 가지의 영상의 계조를 구현할 수 있게 되는 것이다.The image quality of the image implemented by the plasma display apparatus implementing the gray level of the image using the frame may be determined according to the number of subfields included in the frame. That is, when 12 subfields are included in a frame, gray levels of 2 12 images may be expressed. When 8 subfields are included in a frame, gray levels of 2 8 images may be realized.

또한, 여기 도 5에서는 하나의 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 프레임에서 서브필 드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 5, subfields are arranged according to the order of increasing gray scale weight in one frame. Alternatively, the subfields may be arranged according to the order of decreasing gray scale weight in one frame. Subfields may be arranged regardless of the gray scale weight.

다음, 도 6을 살펴보면 도 5와 같은 프레임에 포함된 복수의 서브필드 어느 하나의 서브필드(Subfield)에서의 본 발명의 플라즈마 디스플레이 장치의 동작의 일례가 나타나 있다.Next, referring to FIG. 6, an example of an operation of the plasma display apparatus of the present invention in any one of a plurality of subfields included in the frame shown in FIG. 5 is illustrated.

도 6을 살펴보면, 도 3의 본 발명의 플라즈마 디스플레이 장치에서 스캔 구동부(302)는 리셋 기간의 셋업 기간에서 스캔 전극(Y)에 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 파형을 인가할 수 있다.Referring to FIG. 6, in the plasma display apparatus of FIG. 3, the scan driver 302 may apply a ramp-up waveform in which a voltage gradually increases to the scan electrode Y in a setup period of a reset period. Can be.

이러한, 상승 램프 파형에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓이게 된다.Due to this rising ramp waveform, a weak dark discharge, that is, a setup discharge, occurs in the discharge cell. This setup discharge causes a certain amount of wall charges to accumulate in the discharge cell.

또한, 셋업 기간 이후의 셋다운 기간에서는 스캔 전극(Y)에 상승 램프 파형을 공급한 후, 상승 램프 파형의 피크전압보다 낮은 소정의 정극성 전압에서부터 전압이 점진적으로 하강하는 하강 램프(Ramp-Down) 파형을 인가할 수 있다.In addition, in the set-down period after the setup period, a ramp-down that ramps down gradually from a predetermined positive voltage lower than the peak voltage of the ramp ramp after supplying the ramp ramp waveform to the scan electrode Y. A waveform can be applied.

이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 이전의 셋업 방전에 의해 방전 셀 내에 쌓여있던 벽 전하의 일부가 소거되어 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.As a result, weak erase discharge, that is, set-down discharge, occurs in the discharge cell. This set-down discharge erases a part of the wall charges accumulated in the discharge cell by the previous setup discharge, and the wall charges such that the address discharge can be stably generated in the discharge cell remain uniformly.

이러한, 셋업 기간과 셋다운 기간을 포함하는 리셋 기간 이후의 어드레스 기간에서는 스캔 기준 전압(Vsc) 및 이러한 스캔 기준 전압(Vsc)으로부터 하강하는 부극성 스캔 펄스(Scan)의 전압(-Vy)을 스캔 전극(Y)에 인가할 수 있다.In the address period after the reset period including the set-up period and the set-down period, the scan electrode includes the scan reference voltage Vsc and the voltage (-Vy) of the negative scan pulse Scan falling from the scan reference voltage Vsc. It can be applied to (Y).

아울러, 스캔 구동부(302)가 부극성 스캔 펄스의 전압(-Vy)을 스캔 전극(Y)으로 인가할 때, 이에 대응되게 데이터 구동부(301)는 어드레스 전극(X)에 데이터 펄스의 전압(Vd)을 공급한다.In addition, when the scan driver 302 applies the negative scan pulse voltage (-Vy) to the scan electrode Y, the data driver 301 corresponds to the data electrode voltage Vd to the address electrode X. ).

아울러, 서스테인 구동부(303)는 어드레스 기간에서 서스테인 전극(Z)의 간섭으로 인한 오방전의 발생을 방지하기 위해 어드레스 기간에서 서스테인 전극(Z)에 서스테인 바이어스 전압(Vzb)을 인가한다.In addition, the sustain driver 303 applies the sustain bias voltage Vzb to the sustain electrode Z in the address period in order to prevent the occurrence of an erroneous discharge due to the interference of the sustain electrode Z in the address period.

이러한, 어드레스 기간에서는 부극성 스캔 펄스의 전압(-Vy)과 데이터 펄스의 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 펄스의 전압(Vd)이 인가되는 방전 셀 내에는 어드레스 방전이 발생된다.In the address period, the voltage difference between the voltage of the negative scan pulse (-Vy) and the voltage of the data pulse (Vd) and the wall voltage caused by the wall charges generated in the reset period are added to the voltage Vd of the data pulse. An address discharge is generated in the discharge cell applied.

이러한, 어드레스 방전에 의해 선택된 방전 셀 내에는 서스테인 펄스의 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된다.In this discharge cell selected by the address discharge, wall charges are formed such that the discharge can occur when the sustain voltage Vs of the sustain pulse is applied.

이러한, 어드레스 기간 이후의 서스테인 기간에서 스캔 구동부(302)와 서스테인 구동부(303)는 스캔 전극(Y) 또는 서스테인 전극(Z)에 서스테인 펄스(SUS)를 인가한다.In the sustain period after the address period, the scan driver 302 and the sustain driver 303 apply a sustain pulse SUS to the scan electrode Y or the sustain electrode Z. FIG.

이에 따라 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 펄스(SUS)의 서스테인 전압(Vs)이 더해지면서 매 서스테인 펄스(SUS)가 인가될 때 마다 스캔 전극(Y)과 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다. 이에 따라, 플라즈마 디스플레이 패널 상에 소정의 영상이 구현되는 것이다.Accordingly, the discharge cells selected by the address discharge have the scan voltage (Y) and the sustain electrode (E) every time the sustain pulse (SUS) is applied while the wall voltage and the sustain voltage (Vs) of the sustain pulse (SUS) are added. Sustain discharge, that is, display discharge, occurs between Z). Accordingly, a predetermined image is implemented on the plasma display panel.

여기서, 전술한 어드레스 기간에서 어드레스 전극(X)에 데이터 펄스를 공급하는 데이터 구동부에 대해 보다 상세히 살펴보면 다음과 같다.Here, the data driver for supplying the data pulse to the address electrode X in the above-described address period will be described in more detail as follows.

도 7a 내지 도 7b는 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부의 구성을 보다 상세히 설명하기 위한 도면이다.7A to 7B are views for explaining the configuration of the data driver of the plasma display device of the present invention in more detail.

먼저, 도 7a를 살펴보면, 데이터 드라이브 집적회로부(Data Drive Integrated Circuit : Data IC, 700)와, 데이터 전압 공급 제어부(710)와, 전압 회수/공급 제어부(720)와, 전압 저장/공급부(740)와, 노이즈 제거부(730)를 포함한다.First, referring to FIG. 7A, a data drive integrated circuit (Data IC) 700, a data voltage supply controller 710, a voltage recovery / supply controller 720, and a voltage storage / supply unit 740 may be described. And a noise removing unit 730.

여기서, 데이터 드라이브 집적회로부(700)는 탑(Top) 스위치부(S1)와 바텀(Bottom) 스위치부(S2)를 포함하고, 이러한 탑(Top) 스위치부(S1)와 바텀(Bottom) 스위치부(S2)를 이용하여 미리 설정된 스위칭(Switching) 동작을 통해 자신에게 공급되는 전압을 어드레스 전극(X)으로 공급한다.Here, the data drive integrated circuit unit 700 includes a top switch unit S1 and a bottom switch unit S2, and the top switch unit S1 and a bottom switch unit are included. The voltage supplied to the self is supplied to the address electrode X through the preset switching operation using S2.

데이터 전압 공급 제어부(710)는 데이터 전압 공급 제어용 스위치부(S3)를 포함하고, 이러한 데이터 전압 공급 제어용 스위치부(S3)를 이용하여 데이터 전압원이 공급하는 데이터 전압(Vd)을 데이터 드라이브 집적회로부(700)로 공급한다.The data voltage supply control unit 710 includes a data voltage supply control switch unit S3, and uses the data voltage supply control switch unit S3 to supply the data voltage Vd supplied by the data voltage source to the data drive integrated circuit unit ( 700).

전압 회수/공급 제어부(720)는 전압 회수/공급 제어용 스위치부(S4)를 포함하고, 전압 회수/공급 제어용 스위치부(S4)를 이용하여 데이터 드라이브 집적회로부(700)와 접지(GND)의 사이에서 전압 회수 경로 또는 전압 공급 경로를 각각 형성 한다.The voltage recovery / supply control unit 720 includes a voltage recovery / supply control switch unit S4 and between the data drive integrated circuit unit 700 and the ground GND using the voltage recovery / supply control switch unit S4. In each form a voltage recovery path or a voltage supply path.

예를 들면, 전압 회수 기간에서 온(On) 되어 어드레스 전극(X)으로부터 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1), 전압 저장/공급부(740)의 캐패시터부(C), 인덕터부(L) 및 전압 회수/공급 제어부(720)의 전압 회수/공급 제어용 스위치부(S4)를 순차적으로 경유하는 전압 회수 경로를 형성한다.For example, the top switch unit S1 of the data drive integrated circuit unit 700, the capacitor unit C of the voltage storage / supply unit 740, and the inductor unit are turned on in the voltage recovery period from the address electrode X. A voltage recovery path is sequentially formed through the L and the voltage recovery / supply control switch unit S4 of the voltage recovery / supply control unit 720.

또한, 전압 공급 기간에서 오프(Off) 되어 전술한 전압 회수 경로와 역방향의 전압 공급 경로를 형성한다.In addition, it is turned off in the voltage supply period to form a voltage supply path in a reverse direction to the above-described voltage recovery path.

이와 같이, 전압 회수/공급 제어부(720)는 온 시에 전압 회수 경로를 형성하고, 오프 시에 전압 공급 경로를 형성한다. 이러한 기능을 수행하기 위한 전압 회수/공급 제어부(720)의 구조의 일례가 도 7b에 나타나 있다.In this way, the voltage recovery / supply control unit 720 forms a voltage recovery path when it is on, and forms a voltage supply path when it is off. An example of the structure of the voltage recovery / supply control unit 720 for performing this function is shown in FIG. 7B.

도 7b를 참조하면, 본 발명에 따른 전압 회수/공급 제어부(720)는 애노드(Anode)가 접지(GND) 방향이고, 캐소드(Cathode)가 제 3 노드(n3)방향인 내부 다이오드(Din)를 구비한 모스(MOS) 트랜지스터일 수 있다.Referring to FIG. 7B, the voltage recovery / supply controller 720 according to the present invention uses an internal diode (Din) in which an anode is in the direction of ground (GND) and a cathode is in the direction of a third node (n3). It may be a MOS transistor provided.

이러한, 모스 트랜지스터는 온 시에 제 3 노드(n3)로부터 접지(GND)로의 전류 경로를 형성하고, 오프 시에는 전술한 제 3 노드(n3)로부터 접지(GND)로의 전류 경로를 차단하고 접지(GND)로부터 제 3 노드(n3)로의 전류 경로만을 형성한다.Such a MOS transistor forms a current path from the third node n3 to ground GND when it is turned on, and blocks the current path from the third node n3 described above to ground GND when turned off and ground ( Only the current path from GND to the third node n3 is formed.

이에 따라, 전술한 전압 공급 경로 및 전압 회수 경로를 각각 형성할 수 있다.Accordingly, the above-described voltage supply path and voltage recovery path can be formed respectively.

전압 저장/공급부(740)는 전술한 전압 회수 경로 형성 시에 어드레스 전극(X)의 무효 전압을 공진을 통해 회수하여 저장하고, 아울러 전압 공급 경로 형성 시에 자신에게 저장된 전압을 공진을 통해 데이터 드라이브 집적회로부(700)로 공급한다.The voltage storage / supply unit 740 recovers and stores the invalid voltage of the address electrode X through the resonance at the time of forming the voltage recovery path, and also stores the voltage stored in itself at the time of the voltage supply path through the resonance. Supply to the integrated circuit 700.

이러한, 전압 저장/공급부(740)는 어드레스 전극으로부터 회수된 무효 전압을 저장하는 전압 저장용 캐패시터(Capacitor, C)부와, 공진을 발생시키기 위한 인덕터(Inductor, L)부를 포함하는 것이 바람직하다.The voltage storage / supply unit 740 preferably includes a voltage storage capacitor (C) unit for storing the invalid voltage recovered from the address electrode, and an inductor (L) unit for generating resonance.

여기서, 캐패시터부(C)는 인덕터부(L)와 데이터 드라이브 집적회로부(700)의 사이에 배치되는 것이 바람직하다. 즉, 인덕터부(L), 캐패시터부(C), 데이터 드라이브 집적회로부(700)의 순서로 배치되는 것이다.Here, the capacitor part C is preferably disposed between the inductor part L and the data drive integrated circuit part 700. That is, the inductor part L, the capacitor part C, and the data drive integrated circuit part 700 are arranged in this order.

이와 같이, 인덕터부(L)와 캐패시터부(C)를 배치하는 이유에 대해서는 이후의 설명을 통해 명확히 하도록 한다.As such, the reason for disposing the inductor part L and the capacitor part C will be made clear through the following description.

노이즈 제거부(730)는 전압 저장/공급부(740)에 발생하는 노이즈(Noise)의 전류 성분을 제거한다.The noise removing unit 730 removes a current component of noise generated in the voltage storage / supply unit 740.

이러한, 노이즈 제거부(730)는 노이즈 제거용 다이오드부(D1)를 포함하는 것이 바람직하다.Such a noise removing unit 730 preferably includes a noise removing diode unit D1.

여기서, 노이즈 제거용 다이오드부(D1)는 애노드(Anode)가 전압 저장/공급부(740) 및 전압 회수/공급 제어부(720)의 방향이고, 캐소드(Cathode)는 데이터 전압원의 방향으로 배치된다.Here, in the noise removing diode unit D1, the anode is in the direction of the voltage storage / supply unit 740 and the voltage recovery / supply control unit 720, and the cathode is disposed in the direction of the data voltage source.

이러한, 본 발명에 따른 데이터 구동부에서는 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)의 일단은 데이터 전압 공급 제어부(710)의 타단과 전압 저장/공급부(740)의 타단과 제 2 노드(n2)에서 공통 연결된다.In the data driver according to the present invention, one end of the top switch unit S1 of the data drive integrated circuit unit 700 has the other end of the data voltage supply controller 710 and the other end of the voltage storage / supply unit 740 and the second node ( common connection in n2).

아울러, 탑 스위치부(S1)의 타단은 바텀 스위치부(S2)의 일단과 제 1 노드(n1)에서 연결되며, 바텀 스위치부(S2)의 타단은 접지(GND)된다.In addition, the other end of the top switch unit S1 is connected to one end of the bottom switch unit S2 and the first node n1, and the other end of the bottom switch unit S2 is grounded GND.

그리고, 탑 스위치부(S1)의 타단과 바텀 스위치부(S2)의 일단의 사이에서, 즉 제 1 노드(n1)에서 플라즈마 디스플레이 패널의 어드레스 전극(X)과 연결된다.The first switch n1 is connected to the address electrode X of the plasma display panel between the other end of the top switch unit S1 and one end of the bottom switch unit S2, that is, at the first node n1.

데이터 전압 공급 제어부(710)의 일단은 제 4 노드(n4)에서 데이터 전압원과 연결된다.One end of the data voltage supply controller 710 is connected to the data voltage source at the fourth node n4.

전압 저장/공급부(740)의 일단은 전압 회수/공급 제어부(720)의 일단과 노이즈 제거부(730)의 타단과 제 3 노드(n3)에서 공통 연결되고, 아울러 전압 회수/공급 제어부(720)의 타단은 접지(GND)된다.One end of the voltage storage / supply unit 740 is commonly connected at one end of the voltage recovery / supply control unit 720, the other end of the noise removing unit 730, and the third node n3, and the voltage recovery / supply control unit 720 is provided. The other end of is grounded (GND).

노이즈 제거부(730)의 일단은 데이터 전압 공급 제어부(710)와 마찬가지로 제 4 노드(n4)에서 데이터 전압원과 연결된다.One end of the noise removing unit 730 is connected to the data voltage source at the fourth node n4 similarly to the data voltage supply control unit 710.

이러한 본 발명에 따른 데이터 구동부의 동작을 첨부된 도 8을 결부하여 살펴보면 다음과 같다.The operation of the data driver according to the present invention will be described with reference to FIG. 8.

도 8은 본 발명에 따른 데이터 구동부의 동작을 설명하기 위한 도면이다.8 is a view for explaining the operation of the data driver according to the present invention.

도 8을 살펴보면, 먼저 d1기간에서 데이터 전압 공급 제어부(710)의 데이터 전압 공급 제어용 스위치부(S3)와, 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)가 온(On) 되고, 전압 회수/공급 제어부(720)의 전압 회수/공급 제어용 스위치부(S4)와 데이터 드라이브 집적회로부(700)의 바텀 스위치부(S2)가 오프(Off) 된 상태이다.Referring to FIG. 8, first, in the d1 period, the data voltage supply control switch unit S3 of the data voltage supply control unit 710 and the top switch unit S1 of the data drive integrated circuit unit 700 are turned on. The voltage recovery / supply control switch unit S4 of the recovery / supply control unit 720 and the bottom switch unit S2 of the data drive integrated circuit unit 700 are turned off.

이에 따라, 데이터 전압원이 공급하는 데이터 전압(Vd)이 데이터 전압 공급 제어용 스위치부(S3)를 경유하여 데이터 드라이브 집적회로부(700)로 공급되고, 그리고 데이터 전압(Vd)이 탑 스위치부(S1)를 통해 플라즈마 디스플레이 패널의 어드레스 전극(X)으로 공급된다.Accordingly, the data voltage Vd supplied by the data voltage source is supplied to the data drive integrated circuit unit 700 via the data voltage supply control switch unit S3, and the data voltage Vd is supplied to the top switch unit S1. Through the supplied to the address electrode (X) of the plasma display panel.

여기, d1기간에서는 전압 저장/공급부(740)의 인덕터부(L)의 양단에 전압의 변화가 없어 인덕터부(L)에 흐르는 전류(i)는 0A(암페어)이다.Here, in the period d1, since the voltage does not change across the inductor portion L of the voltage storage / supply portion 740, the current i flowing through the inductor portion L is 0A (amps).

다음, 전압 회수 기간, 즉 d2기간에서는 데이터 전압 공급 제어부(710)의 데이터 전압 공급 제어용 스위치부(S3)가 오프되고, 전압 회수/공급 제어부(720)의 전압 회수/공급 제어용 스위치부(S4)가 온 된다. 그리고, 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)는 온(On) 상태를 유지하고, 데이터 드라이브 집적회로부(700)의 바텀 스위치부(S2)는 오프(Off) 된 상태를 유지한다.Next, in the voltage recovery period, that is, the period d2, the data voltage supply control switch unit S3 of the data voltage supply control unit 710 is turned off, and the voltage recovery / supply control switch unit S4 of the voltage recovery / supply control unit 720 is turned off. Comes on. The top switch unit S1 of the data drive integrated circuit unit 700 maintains an on state, and the bottom switch unit S2 of the data drive integrated circuit unit 700 maintains an off state. .

이에 따라, 어드레스 전극(X)의 전압이 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)를 거쳐 전압 저장/공급부(740)의 캐패시터부(C)에 회수되어 저장된다.Accordingly, the voltage of the address electrode X is recovered and stored in the capacitor unit C of the voltage storage / supply unit 740 via the top switch unit S1 of the data drive integrated circuit unit 700.

이때, 캐패시터부(C)로 회수되는 전압은 전압 회수 경로 상에 배치된 전압 저장/공급부(740)의 인덕터부(L)에 의해 LC공진을 일으킨다. 즉, 캐패시터부(C)에 저장되는 전압은 LC공진에 의해 저장되는 것이다.At this time, the voltage recovered to the capacitor portion C causes LC resonance by the inductor portion L of the voltage storage / supply portion 740 disposed on the voltage recovery path. That is, the voltage stored in the capacitor portion C is stored by LC resonance.

이에 따라, 어드레스 전극(X)의 전압이 여기 도 8의 d2기간에서와 같이 완만한 굴곡을 가지고 감소한다.Accordingly, the voltage of the address electrode X decreases with a gentle bend as in the period d2 of FIG.

여기, 전압 회수 기간, 즉 d2기간에서는 전압 저장/공급부(740)의 인덕터부(L)의 양단에 역방향의 전압의 변화가 발생하고, 이에 따라 인덕터부(L)에 흐르는 전류(i)는 -iLA(암페어)까지 점진적으로 하강하다가 -iL에서 다시 0A(암페어)까지 점진적으로 상승한다. 즉, d2기간에서 인덕터부(L)에는 어드레스 전극(X)에서 전압 회수/공급 제어부(720)의 방향으로 전류가 흐른다.Here, in the voltage recovery period, i.e., the period d2, a change in voltage in the reverse direction occurs at both ends of the inductor part L of the voltage storage / supply part 740, so that the current i flowing through the inductor part L is-. It gradually descends to i L A (amps) and then gradually rises from -i L to 0 A (amps). That is, in the d2 period, current flows in the inductor part L in the direction of the voltage recovery / supply control unit 720 from the address electrode X. FIG.

다음, 전압 공급 기간, 즉 d3기간에서는 데이터 전압 공급 제어부(710)의 데이터 전압 공급 제어용 스위치부(S3)가 오프된 상태를 유지하고, 전압 회수/공급 제어부(720)의 전압 회수/공급 제어용 스위치부(S4)가 오프된다. 그리고, 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)는 온(On) 상태를 유지하고, 데이터 드라이브 집적회로부(700)의 바텀 스위치부(S2)는 오프(Off) 된 상태를 유지한다.Next, in the voltage supply period, that is, the d3 period, the data voltage supply control switch S3 of the data voltage supply control unit 710 remains off, and the voltage recovery / supply control switch of the voltage recovery / supply control unit 720 is turned off. The part S4 is turned off. The top switch unit S1 of the data drive integrated circuit unit 700 maintains an on state, and the bottom switch unit S2 of the data drive integrated circuit unit 700 maintains an off state. .

이에 따라, 어드레스 전극(X)으로부터 회수되어 전압 저장/공급부(740)의 캐패시터부(C)에 저장된 전압이 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)를 경유하여 어드레스 전극(X)으로 공급된다.Accordingly, the voltage recovered from the address electrode X and stored in the capacitor unit C of the voltage storage / supply unit 740 is transferred to the address electrode X via the top switch unit S1 of the data drive integrated circuit unit 700. Supplied by.

여기서, 전압 회수/공급 제어부(720)의 전압 회수/공급 제어용 스위치부(S4)가 오프된 상태에서도 전압 저장/공급부(740)의 캐패시터부(C)에 저장된 전압이 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)를 경유하여 어드레스 전극(X)으로 공급될 수 있는 이유는, 전압 회수/공급 제어용 스위치부(S4)가 전술한 도 7b에서와 같은 구조를 가지고 있기 때문이다.Here, the voltage stored in the capacitor unit C of the voltage storage / supply unit 740 is stored in the data drive integrated circuit unit 700 even when the voltage recovery / supply control unit 720 of the voltage recovery / supply control unit S4 is turned off. The reason why it can be supplied to the address electrode X via the top switch unit S1 is that the voltage recovery / supply control switch unit S4 has the same structure as in FIG. 7B described above.

이때, 캐패시터부(C)로부터 어드레스 전극(X)으로 공급되는 전압은 전압 공급 경로 상에 배치된 전압 저장/공급부(740)의 인덕터부(L)에 의해 LC공진을 일으킨다. 즉, 캐패시터부(C)로부터 어드레스 전극(X)에 공급되는 전압은 LC공진에 의 해 공급되는 것이다.At this time, the voltage supplied from the capacitor portion C to the address electrode X causes LC resonance by the inductor portion L of the voltage storage / supply portion 740 disposed on the voltage supply path. That is, the voltage supplied from the capacitor portion C to the address electrode X is supplied by LC resonance.

이에 따라, 어드레스 전극(X)의 전압이 여기 도 8의 d3기간에서와 같이 점진적으로 상승한다.As a result, the voltage of the address electrode X gradually rises as in the period d3 of FIG.

여기, 전압 공급 기간, 즉 d3기간에서는 전압 저장/공급부(740)의 인덕터부(L)의 양단에 순방향의 전압의 변화가 발생하고, 이에 따라 인덕터부(L)에 흐르는 전류(i)는 +iLA(암페어)까지 점진적으로 하강하다가 +iL에서 다시 0A(암페어)까지 점진적으로 하강한다. 즉, d3기간에서 인덕터부(L)에는 전압 회수/공급 제어부(720)에서 어드레스 전극(X) 방향으로 전류가 흐른다.Here, in the voltage supply period, that is, the period d3, a change in the forward voltage occurs at both ends of the inductor part L of the voltage storage / supply part 740, so that the current i flowing through the inductor part L is + Gradually descends to i L A (amps) and then gradually descends from + i L to 0 A (amps). That is, in the d3 period, current flows in the inductor part L toward the address electrode X in the voltage recovery / supply control unit 720.

다음, d4기간은 전술한 d1기간과 그 내용이 동일하므로 중복되는 설명을 생략하기로 한다.Next, the d4 period is the same as the above-described d1 period, and thus description thereof will be omitted.

이러한 과정을 통해 어드레스 전극(X)으로 데이터 펄스가 공급되는 것이다.Through this process, the data pulse is supplied to the address electrode (X).

여기 도 8에서는 어드레스 전극(X)으로 소정의 전압, 즉 데이터 펄스가 공급되는 경우만을 설명하고 있지만, 이와는 다르게 어드레스 전극(X)으로 데이터 펄스가 공급되지 않는 경우에는 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)를 오프 한 상태에서 바텀 스위치부(S2)를 온 시킨다.8 illustrates only a case in which a predetermined voltage, that is, a data pulse is supplied to the address electrode X. In contrast, in the case where a data pulse is not supplied to the address electrode X, the data drive integrated circuit unit 700 may not be provided. The bottom switch unit S2 is turned on while the top switch unit S1 is turned off.

그러면 어드레스 전극(X)으로 기저 전압(GND)이 공급, 즉 어드레스 전극(X)이 접지됨으로써 데이터 펄스의 공급이 생략된다.Then, the base voltage GND is supplied to the address electrode X, that is, the address electrode X is grounded, thereby supplying data pulses.

이상에서와 같이, 전압 상승 기간 동안 또는 전압 상승 시간 동안 LC공진으로 인해 데이터 펄스의 전압이 소정의 기울기를 가지고 점진적으로 상승하며 데이 터 펄스의 전압이 소정의 기울기를 가지고 점진적으로 하강한다.As described above, due to LC resonance during the voltage rising period or during the voltage rising time, the voltage of the data pulse gradually rises with a predetermined slope, and the voltage of the data pulse gradually falls with a predetermined slope.

이로 인해, 데이터 펄스의 전압이 상승하기 시작하는 시점에서의 시간당 전압 변화율이 저감됨으로써 서로 인접하는 어드레스 전극(X)으로 공급되는 데이터 펄스간의 커플링(Coupling) 효과가 저감되고, 이에 따라 데이터 펄스의 전압이 상승하는 동안 노이즈(Noise) 및 전자파(EMI : Electro Magnetic Interference) 장애의 발생이 저감된다.As a result, the rate of change of the voltage per hour at the time when the voltage of the data pulse starts to increase is reduced, thereby reducing the coupling effect between the data pulses supplied to the address electrodes X adjacent to each other. While the voltage rises, the occurrence of noise and electromagnetic interference (EMI) is reduced.

아울러, 도 8의 내용을 고려하면 어드레스 전극(X)에 데이터 펄스가 공급될 때 데이터 전압 공급 제어용 스위치부(S3), 탑 스위치부(S1), 전압 회수/공급 제어용 스위치부(S4)가 모두 동작함으로써, 이러한 데이터 전압 공급 제어용 스위치부(S3), 탑 스위치부(S1), 전압 회수/공급 제어용 스위치부(S4)에 전체 전류가 분산되어 흐른다.8, when the data pulse is supplied to the address electrode X, the data voltage supply control switch S3, the top switch unit S1, and the voltage recovery / supply control switch S4 are all present. By operating, the total current flows to the data voltage supply control switch section S3, the top switch section S1, and the voltage recovery / supply control switch section S4.

즉, 어드레스 전극(X)에 데이터 펄스가 공급되는 경우에 특정한 스위칭 소자에 전류가 집중되지 않고 데이터 전압 공급 제어용 스위치부(S3), 탑 스위치부(S1), 전압 회수/공급 제어용 스위치부(S4)에 전체 전류가 분산되어 흐른다. 이에 따라 스위칭(Switching) 동작에 의해 발생하는 열도 데이터 전압 공급 제어용 스위치부(S3), 탑 스위치부(S1), 전압 회수/공급 제어용 스위치부(S4)에 분산되어 데이터 전압 공급 제어용 스위치부(S3), 탑 스위치부(S1), 전압 회수/공급 제어용 스위치부(S4)가 열적 손상을 입는 것이 방지된다.That is, when the data pulse is supplied to the address electrode X, current is not concentrated in a specific switching element, and the data voltage supply control switch unit S3, the top switch unit S1, and the voltage recovery / supply control switch unit S4. ) The entire current flows in a distributed manner. Accordingly, the data voltage supply control switch unit S3 is distributed to the thermal conductivity data voltage supply control switch unit S3, the top switch unit S1, and the voltage recovery / supply control switch unit S4 generated by the switching operation. ), The top switch unit S1 and the voltage recovery / supply control switch unit S4 are prevented from being thermally damaged.

심지어는, 논리(Logic) 값이 1과 0이 반복되는 격자 패턴(Lattice Pattern) 등의 특정 패턴의 영상이 입력되는 경우에도 데이터 전압 공급 제어용 스위치부 (S3), 탑 스위치부(S1), 전압 회수/공급 제어용 스위치부(S4)에 열이 고르게 분산되기 때문에 스위칭 소자의 열적 손상이 방지된다.Even in the case where an image having a specific pattern such as a lattice pattern in which logic values 1 and 0 are repeated is input, the switch unit S3 for controlling the supply of data voltage, the top switch unit S1, the voltage Since heat is evenly distributed in the recovery / supply control switch unit S4, thermal damage of the switching element is prevented.

여기서, 전술한 도 7a에서의 노이즈 제거부(730)에 대해 첨부된 도 9a 내지 도 9c를 참조하여 보다 상세히 살펴보면 다음과 같다.Here, the noise removing unit 730 of FIG. 7A described above will be described in detail with reference to FIGS. 9A to 9C.

도 9a 내지 도 9c는 본 발명에 따른 노이즈 제거부의 동작을 설명하기 위한 도면이다.9A to 9C are diagrams for describing an operation of a noise removing unit according to the present invention.

먼저, 도 9a를 살펴보면 전술한 도 8의 전압 공급 기간, 즉 d3기간과 d4기간의 사이에서 데이터 전압 공급 제어부(710)의 데이터 전압 공급 제어용 스위치부(S3)가 온 되는 시점이 전압 저장/공급부(740)의 인덕터부(L)에 흐르는 전류(i)가 0A(암페어)가 되는 시점보다 늦게 되면, 인덕터부(L)에 순간적으로 큰 역방향 전류(Ir1) 성분을 갖는 노이즈(Noise)가 d4기간에서 발생하게 된다.First, referring to FIG. 9A, the voltage storage / supply unit is a time point at which the data voltage supply control switch S3 of the data voltage supply controller 710 is turned on between the voltage supply period of FIG. 8, that is, the d3 period and the d4 period. When the current i flowing through the inductor portion L of the terminal 740 becomes later than 0A (amperes), the noise having a momentarily large reverse current Ir1 component in the inductor portion L is d4. Occurs in the period.

여기서. 데이터 전압 공급 제어용 스위치부(S3)가 온 되는 시점이 전압 저장/공급부(740)의 인덕터부(L)에 흐르는 전류(i)가 0A(암페어)가 되는 시점간의 차이는 데이터 전압 공급 제어용 스위치부(S3)의 스위칭 딜레이(Switching Delay) 특성 및 제어 신호의 전송 딜레이 등의 원인에 의해 빈번히 발생할 수 있다.here. The difference between the point in time at which the data voltage supply control switch S3 is turned on and the point in time at which the current i flowing through the inductor L of the voltage storage / supply unit 740 becomes 0A (ampere) is the switch portion for the data voltage supply control. It may occur frequently due to a switching delay characteristic of S3 and a transmission delay of a control signal.

이러한 원인에 의해 발생하는 역방향 전류(Ir1) 성분을 갖는 노이즈는 전체 전력 소모를 증가시켜 전체 효율을 저하시키며 아울러 전체 구동을 불안정하게 하는 원인이 될 수 있다.Noise having a reverse current Ir1 component caused by this cause may increase overall power consumption, thereby lowering overall efficiency and causing unstable driving.

이러한, 역방향 전류(Ir1) 성분을 갖는 노이즈가 발생하는 경우에서의 본 발명에 따른 노이즈 제거부(730)의 동작을 살펴보면 다음 도 9b와 같다.Referring to the operation of the noise removing unit 730 according to the present invention when the noise having the reverse current Ir1 component occurs as shown in FIG. 9B.

도 9b를 살펴보면, 전술한 도 8에서와 같이 d4기간에서 데이터 전압 공급 제어부(710)의 데이터 전압 공급 제어용 스위치부(S3)가 온 되기 때문에, 인덕터부(L), 노이즈 제거부(730)의 노이즈 제거용 다이오드부(D1), 데이터 전압 공급 제어용 스위치부(S3), 캐패시터부(C)를 경유하는 전류 경로가 형성된다.Referring to FIG. 9B, since the data voltage supply control switch S3 of the data voltage supply controller 710 is turned on in the period d4 as shown in FIG. 8, the inductor L and the noise removing unit 730 may be separated. A current path is formed through the noise removing diode portion D1, the data voltage supply control switch portion S3, and the capacitor portion C.

이에 따라, 도 9a와 같이 인덕터부(L)에서 발생하는 역전류에 따른 전압 성분이 캐패시터부(C)에 저장되면서 역전류의 크기가 도 9c의 영역 B에서와 같이 Ir2로 저감된다.Accordingly, as shown in FIG. 9A, the voltage component corresponding to the reverse current generated in the inductor L is stored in the capacitor C, and the magnitude of the reverse current is reduced to Ir2 as in the region B of FIG. 9C.

이에 따라, 전체 전력 소모가 줄어 효율이 향상되고, 아울러 전체 구동이 안정된다.Accordingly, the overall power consumption is reduced, the efficiency is improved, and the overall driving is stabilized.

한편, 전술한 도 8의 d3기간에서 어드레스 전극(X)의 전압이 상승하는데 걸리는 시간이 길어지게 되면, 데이터 전압(Vd)이 인가되는 시점부터 어드레스 방전이 발생하는 시점의 시간 차이가 증가, 즉 어드레스 지터(Jitter) 특성이 악화된다.On the other hand, if the time taken for the voltage of the address electrode X to increase in the period d3 of FIG. 8 described above is increased, the time difference from the time point at which the data voltage Vd is applied to the time point at which the address discharge occurs is increased, that is, The address jitter characteristic deteriorates.

이러한 어드레스 지터 특성의 악화를 방지하기 위한 본 발명에 따른 데이터 구동부의 구성을 살펴보면 다음과 같다.The configuration of the data driver according to the present invention for preventing such deterioration of address jitter characteristics is as follows.

도 10은 어드레스 지터 특성을 고려한 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부에 대해 설명하기 위한 도면이다.FIG. 10 is a diagram for describing a data driver of the plasma display device of the present invention in consideration of the address jitter characteristic.

도 10을 살펴보면, 어드레스 지터 특성을 고려한 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부는 상승 타임 저감부(1000)를 더 포함한다.Referring to FIG. 10, the data driver of the plasma display apparatus according to the present invention considering the address jitter characteristic further includes a rise time reduction unit 1000.

아울러, 전압 회수/공급 제어부(720)로부터 제 3 노드(n3)로 흐르는 전류를 차단하기 위한 전류 차단부(1010)가 더 포함되는 것이 바람직하다.In addition, it is preferable to further include a current blocking unit 1010 for blocking the current flowing from the voltage recovery / supply control unit 720 to the third node (n3).

상승 타임 저감부(1000)는 상승 타임 저감용 다이오드부(D2)를 포함하고, 이러한 상승 타임 저감용 다이오드부(D2)를 이용하여 전압 공급 경로 형성 시에 데이터 드라이브 집적회로(700)로 공급되는 전압의 전압 상승 시간(Rising Time)을 저감시킨다.The rise time reduction unit 1000 includes a rise time reduction diode unit D2, and is supplied to the data drive integrated circuit 700 when a voltage supply path is formed using the rise time reduction diode unit D2. Reduces the voltage rising time of the voltage.

이러한, 상승 타임 저감용 다이오드부(D2)는 전압 회수/공급 제어부(720)와 병렬 배치된다. 보다 상세하게는 상승 타임 저감용 다이오드부(D2)는 애노드가 접지 방향이고, 캐소드는 전압 회수/공급 제어부(720)의 방향, 즉 제 3 노드(n3)방향으로 배치된다.The rise time reduction diode unit D2 is disposed in parallel with the voltage recovery / supply control unit 720. In more detail, the rise time reduction diode unit D2 has an anode in the ground direction, and the cathode is disposed in the direction of the voltage recovery / supply control unit 720, that is, in the direction of the third node n3.

이러한, 본 발명에 따른 데이터 구동부는 도 8의 전압 회수 기간, 즉 d2기간에서는 어드레스 전극(X)으로부터 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1), 전압 저장/공급부(740), 전류 차단부(1010) 및 전압 회수/공급 제어부(720)를 경유하는 전압 회수 경로를 형성한다.Such a data driver according to the present invention, in the voltage recovery period of FIG. 8, that is, in the period d2, the top switch unit S1, the voltage storage / supply unit 740, and the current of the data drive integrated circuit unit 700 from the address electrode X. A voltage recovery path is formed through the blocking unit 1010 and the voltage recovery / supply control unit 720.

아울러, 도 8의 전압 공급 기간, 즉 d3기간에서는 상승 타임 저감부(1000), 전압 저장/공급부(740) 및 데이터 드라이브 집적회로부(700)의 탑 스위치부(S1)를 경유하는 전압 공급 경로를 형성한다.In addition, in the voltage supply period of FIG. 8, that is, the period d3, the voltage supply path via the top switch unit S1 of the rise time reduction unit 1000, the voltage storage / supply unit 740, and the data drive integrated circuit unit 700 may be defined. Form.

이와 같이, 여기 도 10에서는 전압 공급 시에 전압 회수/공급 제어부(720)의 전압 회수/공급 제어용 스위치부(S4)를 거치지 않아 상대적으로 빠르게 어드레스 전극(X)의 전압을 상승시킬 수 있다. 이에 따라, 어드레스 지터 특성을 개선할 수 있다.As described above, in FIG. 10, the voltage of the address electrode X may be increased relatively quickly without passing through the voltage recovery / supply control switch unit S4 of the voltage recovery / supply control unit 720 during voltage supply. As a result, the address jitter characteristic can be improved.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이 본 발명의 플라즈마 디스플레이 장치는 LC공진을 이용하여 상대적으로 완만하게 상승 및/또는 하강하는 데이터 펄스를 어드레스 전극(X)으로 공급함으로써, 노이즈(Noise) 및 전자파(EMI) 장애의 발생을 저감시키는 효과가 있다.As described in detail above, the plasma display device of the present invention supplies a data pulse that rises and / or falls relatively gently to the address electrode X using LC resonance, thereby preventing noise and electromagnetic interference. There is an effect of reducing the occurrence of.

또한, 본 발명의 플라즈마 디스플레이 장치는 특정한 스위칭 소자에 열이 편중되어 발생하는 것을 방지하여 스위칭 소자의 열적 손상을 방지함으로써, 동작 신뢰성을 높이는 효과가 있다.In addition, the plasma display device of the present invention prevents heat generated from being concentrated on a specific switching element and thus prevents thermal damage of the switching element, thereby improving operation reliability.

Claims (10)

어드레스 전극이 형성된 플라즈마 디스플레이 패널;A plasma display panel having an address electrode formed thereon; 미리 설정된 스위칭(Switching) 동작을 통해 자신에게 공급되는 전압을 상기 어드레스 전극으로 공급하는 데이터 드라이브 집적회로부(Data Drive Integrated Circuit : Data IC);A data drive integrated circuit (Data IC) for supplying a voltage supplied to the address electrode to the address electrode through a preset switching operation; 데이터 전압(Vd)을 상기 데이터 드라이브 집적회로부로 공급하는 데이터 전압 공급 제어부;A data voltage supply control unit supplying a data voltage Vd to the data drive integrated circuit unit; 상기 데이터 드라이브 집적회로부와 접지(GND)의 사이에서 전압 회수 경로 또는 전압 공급 경로를 각각 형성하는 전압 회수/공급 제어부;A voltage recovery / supply control unit which respectively forms a voltage recovery path or a voltage supply path between the data drive integrated circuit unit and ground (GND); 상기 전압 회수 경로 형성 시에 상기 어드레스 전극의 무효 전압을 공진을 통해 회수하여 저장하고, 상기 전압 공급 경로 형성 시에 자신에게 저장된 전압을 공진을 통해 상기 데이터 드라이브 집적회로부로 공급하는 전압 저장/공급부; 및A voltage storage / supply unit configured to recover and store an invalid voltage of the address electrode through resonance when the voltage recovery path is formed, and to supply the voltage stored therein to the data drive integrated circuit through resonance when the voltage supply path is formed; And 상기 전압 저장/공급부에 발생하는 노이즈(Noise)의 전류 성분을 제거하는 노이즈 제거부;A noise removing unit for removing a current component of noise generated in the voltage storage / supply unit; 를 포함하는 플라즈마 디스플레이 장치.Plasma display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 데이터 드라이브 집적회로부는The data drive integrated circuit unit 탑(Top) 스위치부와 바텀(Bottom) 스위치부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a top switch unit and a bottom switch unit. 제 2 항에 있어서,The method of claim 2, 상기 탑 스위치부의 일단은 상기 데이터 전압 공급 제어부의 타단과 전압 저장/공급부의 타단과 공통 연결되고, 타단은 상기 바텀 스위치부의 일단과 연결되고,One end of the top switch unit is commonly connected to the other end of the data voltage supply controller and the other end of the voltage storage / supply unit, and the other end thereof is connected to one end of the bottom switch unit; 상기 바텀 스위치부의 타단은 접지되고,The other end of the bottom switch unit is grounded, 상기 탑 스위치부의 타단과 바텀 스위치부의 일단의 사이에서 어드레스 전극과 연결되고,It is connected to the address electrode between the other end of the top switch and one end of the bottom switch, 상기 데이터 전압 공급 제어부의 일단은 데이터 전압원과 연결되고,One end of the data voltage supply controller is connected to a data voltage source, 상기 전압 저장/공급부의 일단은 전압 회수/공급 제어부의 일단과 노이즈 제거부의 타단과 공통 연결되고,One end of the voltage storage / supply unit is commonly connected to one end of the voltage recovery / supply control unit and the other end of the noise removing unit, 상기 전압 회수/공급 제어부의 타단은 접지되고,The other end of the voltage recovery / supply control unit is grounded, 상기 노이즈 제거부의 일단은 데이터 전압원과 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.One end of the noise canceller is connected to a data voltage source. 제 1 항에 있어서,The method of claim 1, 상기 전압 저장/공급부는The voltage storage / supply unit 상기 어드레스 전극으로부터 회수된 무효 전압을 저장하는 전압 저장용 캐패시터(Capacitor)부와,A capacitor for storing a reactive voltage recovered from the address electrode; 상기 공진을 발생시키기 위한 인덕터(Inductor)부Inductor unit for generating the resonance 를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device comprising a. 제 4 항에 있어서,The method of claim 4, wherein 상기 캐패시터부는The capacitor unit 상기 인덕터부와 데이터 드라이브 집적회로부의 사이에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a plasma display device disposed between the inductor unit and the data drive integrated circuit unit. 제 1 항에 있어서,The method of claim 1, 상기 노이즈 제거부는The noise removing unit 상기 노이즈 제거용 다이오드부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a noise removing diode unit. 제 6 항에 있어서,The method of claim 6, 상기 노이즈 제거용 다이오드부는The noise removing diode unit 애노드(Anode)가 상기 전압 저장/공급부 및 전압 회수/공급 제어부의 방향이고, 캐소드(Cathode)는 데이터 전압원의 방향으로 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And an anode is a direction of the voltage storage / supply unit and a voltage recovery / supply control unit, and a cathode is disposed in a direction of a data voltage source. 제 1 항에 있어서,The method of claim 1, 상기 전압 공급 경로 형성 시에 상기 데이터 드라이브 집적회로로 공급되는 전압의 전압 상승 시간을 저감시키기 위한 상승 타임(Rising Time) 저감부를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a rising time reduction unit for reducing a voltage rise time of a voltage supplied to the data drive integrated circuit when the voltage supply path is formed. 제 8 항에 있어서,The method of claim 8, 상기 상승 타임 저감부는 상승 타임 저감용 다이오드부를 포함하고,The rise time reduction unit includes a rise time reduction diode unit, 상기 상승 타임 저감용 다이오드부는 전압 회수/공급 제어부와 병렬 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the rise time reduction diode unit is disposed in parallel with the voltage recovery / supply control unit. 제 9 항에 있어서,The method of claim 9, 상기 상승 타임 저감용 다이오드부는The rise time reduction diode unit 애노드가 접지 방향이고, 캐소드는 상기 전압 회수/공급 제어부의 방향으로 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the cathode is disposed in the direction of the voltage recovery / supply control unit.
KR1020060014857A 2006-02-15 2006-02-15 Plasma Display Apparatus KR100784519B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060014857A KR100784519B1 (en) 2006-02-15 2006-02-15 Plasma Display Apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060014857A KR100784519B1 (en) 2006-02-15 2006-02-15 Plasma Display Apparatus

Publications (2)

Publication Number Publication Date
KR20070082264A KR20070082264A (en) 2007-08-21
KR100784519B1 true KR100784519B1 (en) 2007-12-11

Family

ID=38611970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060014857A KR100784519B1 (en) 2006-02-15 2006-02-15 Plasma Display Apparatus

Country Status (1)

Country Link
KR (1) KR100784519B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010084136A (en) 2000-02-24 2001-09-06 구자홍 Energy Recovery Apparatus and Method of Addressing Cells using the same in Plasma Display Panel
KR20040087420A (en) 2003-04-07 2004-10-14 엘지전자 주식회사 Method and Apparatus of Energy Recovery
KR20040092160A (en) 2003-04-25 2004-11-03 삼성에스디아이 주식회사 Energy recovery circuit for address driver of plasma display panel
KR20050022542A (en) 2003-09-02 2005-03-08 삼성에스디아이 주식회사 Driving apparatus of plasma display panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010084136A (en) 2000-02-24 2001-09-06 구자홍 Energy Recovery Apparatus and Method of Addressing Cells using the same in Plasma Display Panel
KR20040087420A (en) 2003-04-07 2004-10-14 엘지전자 주식회사 Method and Apparatus of Energy Recovery
KR20040092160A (en) 2003-04-25 2004-11-03 삼성에스디아이 주식회사 Energy recovery circuit for address driver of plasma display panel
KR20050022542A (en) 2003-09-02 2005-03-08 삼성에스디아이 주식회사 Driving apparatus of plasma display panel

Also Published As

Publication number Publication date
KR20070082264A (en) 2007-08-21

Similar Documents

Publication Publication Date Title
KR20070099971A (en) Plasma display apparatus
KR100793033B1 (en) Plasma Display Apparatus
US20090109138A1 (en) Plsma display apparatus
KR100862556B1 (en) Plasma Display Apparatus
US7714807B2 (en) Plasma display apparatus and method of driving the same
KR100757567B1 (en) Plasma display apparatus
KR100784519B1 (en) Plasma Display Apparatus
KR100800499B1 (en) Plasma Display Apparatus
KR100747308B1 (en) Plasma display apparatus
US8049682B2 (en) Plasma display device
KR100765506B1 (en) Plasma display apparatus
KR100794162B1 (en) Plasma Display Apparatus
KR100784525B1 (en) Plasma Display Apparatus
KR100877820B1 (en) Plasma Display Apparatus
US8044889B2 (en) Plasma display device
KR100784755B1 (en) Plasma Display Apparatus
KR100632211B1 (en) Driving apparatus of plasma display panel wherein characteristics of gate current are enhanced
KR20070095580A (en) Plasma display apparatus
EP2105908A2 (en) Apparatus for driving plasma display panel and plasma display apparatus thereof
KR100811549B1 (en) Plasma Display Apparatus
KR100867579B1 (en) Plasa display apparatus
KR20070081727A (en) Plasma display apparatus
KR100793086B1 (en) Plasma Display Apparatus
KR20080001874A (en) Plasma display apparatus
KR20090047081A (en) Plasma display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee