KR100530162B1 - 반도체 소자의 반사 방지막 형성 방법 - Google Patents

반도체 소자의 반사 방지막 형성 방법 Download PDF

Info

Publication number
KR100530162B1
KR100530162B1 KR10-2002-0081585A KR20020081585A KR100530162B1 KR 100530162 B1 KR100530162 B1 KR 100530162B1 KR 20020081585 A KR20020081585 A KR 20020081585A KR 100530162 B1 KR100530162 B1 KR 100530162B1
Authority
KR
South Korea
Prior art keywords
via hole
reflection film
forming
interlayer insulating
semiconductor device
Prior art date
Application number
KR10-2002-0081585A
Other languages
English (en)
Other versions
KR20040055021A (ko
Inventor
최재성
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2002-0081585A priority Critical patent/KR100530162B1/ko
Publication of KR20040055021A publication Critical patent/KR20040055021A/ko
Application granted granted Critical
Publication of KR100530162B1 publication Critical patent/KR100530162B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 반사 방지막 형성 방법에 관한 것으로, 듀얼 다마신 패턴을 형성하기 위하여 층간 절연막에 비아홀(VIA Hole)이 소정의 패턴으로 형성된 상태에서 반사 방지막(Bottom Anti Reflective Coating; BARC) 물질을 코팅하기 전에 시너(Thinner) 분사 처리로 층간 절연막의 전체 표면을 적시거나 폴리머(Polymer)를 이용하여 비아홀의 대부분을 매립시켜 줌으로써, 홀 패턴 밀도(Hole Pattern Density)에 상관없이 반사 방지막 물질을 비아홀에 완전 매립(VIA Hole Fullfill)하면서 반사 방지막의 두께(BARC Thickness)를 균일하게 형성할 수 있어 균일한 임계 치수의 트렌치를 형성하여 공정의 신뢰성을 향상시킬 수 있는 반도체 소자의 트랜지스터 제조 방법이 개시된다.

Description

반도체 소자의 반사 방지막 형성 방법{Method of forming a BARC layer in a semiconductor device}
본 발명은 반도체 소자의 반사 방지막 형성 방법에 관한 것으로, 특히 홀 패턴 밀도(Hole Pattern Density)에 상관없이 균일한 반사 방지막 매립(BARC Filling) 특성과 막의 두께(BARC Thickness)를 얻을 수 있는 반도체 소자의 반사 방지막 형성 방법에 관한 것이다 .
최근 들어, 반도체 소자가 고집적화되면서 디자인 룰이 0.13um이하로 낮아지고 있으며, 집적도를 보다 더 향상시키기 위하여 초미세패턴을 형성하기 위한 연구가 진행되고 있다.
이를 위하여, 디자인 룰이 0.13um 이하인 반도체 소자의 제조 공정에서는 BEOL(Back-end of line) 공정에 듀얼 다마신(Dual Damascene) 공정을 도입하기 시작하였고, 이에 따라 리소그래피공정에서는 기존 라인 패턴(Line Pattern) 대신 스페이스 트렌치 패턴(Space Trench Pattern)을 형성해야 한다.
최근, 포토리소그래피 공정 기술은 KrF 광원을 이용한 DUV 공정의 경우 0.13um의 라인 패턴을 형성할 수 있는 상태에 이르렀다. 하지만, 광원의 한계상 0.13um 이하의 패턴 형성은 어려운 실정이며, 0.10um의 제조 공정에서는 ArF 공정을 적용하기 위한 연구가 진행되고 있다. 특히, 비아(Via)를 먼저 형성하고 트렌치(Trench)를 형성하는 방식의 듀얼 다마신(Dual Damascene) 공정에서는 투과도가 높은 산화물(Oxide) 계열의 절연막에 트렌치 리소그래피공정을 수행하여야 하기 때문에, 반사 방지막(Bottom Anti Reflective Coating; BARC)을 형성한 상태에서 트렌치 리소그래피 공정을 실시한다. 하지만, 반사 방지막을 사용하더라도 홀 패턴 밀도(Hole Pattern Density)에 따라 반사 방지막 매립(BARC Filling) 특성 불균일해지면서 반사 방지막의 두께(BARC Thickness)가 불균일해지기 때문에 트렌치 임계 치수가 불균일해지고 작은 사이즈의 패터닝 특성이 저하되는 문제점이 발생된다.
이에 대한 해결책으로 반사 방지막 완전 매립(BARC Fullfill)을 적용하여 임계 치수의 균일도(CD Uniformity)를 향상시키는 방법이 시도되고 있는데, 이 역시 근원적으로 반사 방지막의 물질(BARC Material)이 갖는 코팅(Coating) 특성 등으로 인하여, 모든 패턴에서 완전한 반사 방지막 완전 매립(BARC Fullfill) 특성을 얻기가 쉽지 않아 임계 치수의 균일도(CD Uniformity)를 향상시키는데 어려움이 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 듀얼 다마신 패턴을 형성하기 위하여 층간 절연막에 비아홀(VIA Hole)이 소정의 패턴으로 형성된 상태에서 반사 방지막(Bottom Anti Reflective Coating; BARC) 물질을 코팅하기 전에 시너(Thinner) 분사 처리로 층간 절연막의 전체 표면을 적시거나 폴리머(Polymer)를 이용하여 비아홀의 대부분을 매립시켜 줌으로써, 홀 패턴 밀도(Hole Pattern Density)에 상관없이 반사 방지막 물질을 비아홀에 완전 매립(VIA Hole Fullfill)하면서 반사 방지막의 두께(BARC Thickness)를 균일하게 형성할 수 있어 균일한 임계 치수의 트렌치를 형성하여 공정의 신뢰성을 향상시킬 수 있는 반도체 소자의 트랜지스터 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 실시예에 따른 반도체 소자의 반사 방지막 형성 방법은 층간 절연막에 소정의 패턴으로 비아홀이 형성된 반도체 기판이 제공되는 단계와, 비아홀을 폴리머로 매립하는 단계 및 비아홀에 매립된 폴리머와 함께 비아홀의 나머지 공간을 완전히 매립하면서 층간 절연막 상부에 균일한 두께로 반사 방지막이 형성되는 단계를 포함한다.
상기에서, 폴리머는 스핀 코팅 방식으로 도포한 후 스핀 드라이 방식으로 건조하여 비아홀에 형성할 수 있다. 여기서, 폴리머로 분자량이 500 내지 2000 사이인 저분자량 폴리머를 사용하여 매립 특성을 향상시킬 수 있으며, 폴리머로 수용성 폴리머를 사용하여 후속 공정에서 코팅될 반사 방지막 물질과의 상호 혼합이 발생되는 것을 방지할 수 있다. 이때, 수용성 폴리머의 용매로는 순수 탈이온수, 메탄올, 에탄올, 이소프로패놀, 순수 알콜 또는 이들의 혼합액을 사용할 수 있다.
한편, 스핀 코팅은 반도체 기판을 500 내지 4000rpm으로 회전시키면서 실시하고, 스핀 드라이는 반도체 기판을 1 내지 5초 동안 2000 내지 6000rpm으로 회전시키면서 실시할 수 있다.
본 발명의 다른 실시예에 따른 반도체 소자의 반사 방지막 형성 방법은 층간 절연막에 소정의 패턴으로 비아홀이 형성된 반도체 기판이 제공되는 단계와, 시너 분사 처리로 층간 절연막의 전체 표면을 시너로 적시면서 비아홀에 시너를 채우는 단계 및 비아홀에 채워진 시너에 의해 비아홀을 완전히 매립시키면서 층간 절연막 상부에 균일한 두께로 반사 방지막이 형성되는 단계를 포함한다.
상기에서, 시너는 반도체 기판의 크기 또는 비아홀의 밀도나 사이즈에 따른 전체 면적에 따라 0.5ml 내지 5mL의 양이 분사될 수 있다. 이때, 시너 분사 처리 시 반도체 기판을 0.1 내지 2초 동안 500 내지 4000rpm의 속도로 회전시킬 수 있다.
한편, 반사 방지막은 분자량이 1000 내지 100000 사이인 물질을 사용할 수 있으며, 반사 방지막은 반도체 기판을 500 내지 4000rpm으로 회전시키면서 스핀 코팅 방식으로 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 반사 방지막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위하여 트랜지스터나 플래시 메모리 셀과 같은 여러 요소(도시되지 않음)가 형성된 반도체 기판(101) 상부에 층간 절연막(102)을 형성한다. 이어서, 층간 절연막(102) 하부의 접합부(도시되지 않음)와 후속 공정에서 형성될 금속 배선가 전기적으로 연결될 수 있도록 층간 절연막(102)의 소정 영역에 접합부를 노출시키는 비아홀(103)을 형성한다.
도 1b를 참조하면, 반사 방지막을 형성하기 전에, 비아홀(103)에 폴리머(Polymer; 104)를 스핀 코팅(Spin coating)으로 형성한 후 스핀 드라이(Spin dry) 방식으로 건조하여 비아홀(103)의 일부(또는 전부)를 매립한다.
상기에서, 폴리머로는 분자량(Molecular Weight)이 500 내지 2000 사이인 저분자량 폴리머를 사용하여 비아홀(103)에 대한 매립(Filling) 특성을 극대화 하며, 사용량은 기판의 크기(8inch 또는 12inch)나 홀(103)의 밀도나 사이즈에 따른 전체 면적에 따라 0.5 내지 5mL의 범위에서 조절한다. 또한, 후속 공정에서 코팅될 반사 방지막 물질(BARC Material)과의 상호 혼합(Intermixing)을 방지하기 위하여 수용성 폴리머(Water Soluble Polymer)를 사용한다. 수용성 폴리머를 사용하면 큐링(Curing) 등의 추가 공정 없이도 반사 방지막 물질과의 상호 혼합을 방지할 수 있는 장점이 있다. 한편, 수용성 폴리머의 용매(Solvent)로는 순수 탈이온수(DI Water), 메탄올(Methanol), 에탄올(Ethanol), 이소프로패놀(Isopropanol), 순수 알콜(Alcohol) 또는 이들의 혼합액을 사용할 수 있다. 이렇게 폴리머로 수용성 저분자량 폴리머(Water Soluble Low Molecular Weight Polymer)를 500 내지 4000rpm의 스핀 코팅 방식으로 형성한 후 2000 내지 6000rpm으로 회전 속도를 높여서 1 내지 5초 동안 스핀 드라이 방식으로 건조하여 여분의 용매를 제거한다.
도 1c를 참조하면, 층간 절연막(102) 상부에 반사 방지막(105)을 형성한다. 반사 방지막(105)은 폴리머(104)에 의해 비아홀(103)의 일부(또는 전부)가 매립된 상태에서 형성되므로, 비아홀(도 1b의 103)로의 반사 방지막(105) 완전 매립(BARC Fullfill)이 가능해진다. 뿐만 아니라, 비아홀의 밀도 차이에 상관없이 층간 절연막(102)의 전체 상부에서 반사 방지막(105)이 균일한 두께로 형성된다. 이때, 반사 방지막(105) 물질로는 분자량이 1000 내지 100000 사이인 물질을 사용하며 반사 방지막 물질 분사 시 기판(101)을 500 내지 4000rpm으로 회전시킨다.
도 1d를 참조하면, 반사 방지막(105)이 비아홀을 완전 매립하면서 균일한 두께로 형성된 상태에서, 포토레지스트(106)를 도포한 후 트렌치 노광(Trench Photo) 공정을 실시한다. 이때, 포토레지스트(106)는 반사 방지막(105)이 균일하게 형성된 상태에서 도포되므로, 비아홀의 밀도 차이에 상관없이 반사 방지막(105)의 전체 상부에서 균일한 두께로 도포된다. 따라서, 트렌치 노광 공정은 반사 방지막(105)이 균일하게 형성되고 포토레지스트(106)가 균일하게 도포된 상태에서 실시되므로, 반사율이 균일하게 유지되어 균일한 임계 치수의 트렌치 패턴(도시되지 않음)을 얻을 수 있다.
한편, 상기에서는 비아홀에 폴리머를 일부(또는 완전) 매립하여 반사 방지막이 비아홀을 완전 매립하면서 균일한 두께로 형성되도록 하였으나, 비아홀의 내부를 표면 처리하여 반사 방지막이 비아홀을 완전 매립하면서 균일한 두께로 형성되도록 할 수도 있다. 이하, 비아홀 내부의 표면 처리를 이용하여 반사 방지막을 균일한 두께로 형성하는 방법을 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 반도체 소자의 반사 방지막 형성 방법을 설명하기 위한 소자의 단면도들이다. 도 3은 시너 분사 처리에 의해 반사 방지막이 비아홀로 완전 매립된 상태를 보여주는 단면 셈 사진이다.
도 2a를 참조하면, 도 1a에서와 같이, 반도체 기판(201) 상부에 층간 절연막(202)을 형성하고, 층간 절연막(202)에 소정의 패턴으로 비아홀(203)을 형성한다.
도 2b를 참조하면, 반사 방지막을 형성하기 전에, 시너(Thinner)를 분사하여 비아홀(203)의 측벽 및 저면을 포함한 층간 절연막(202)의 표면을 적시면서 비아홀(203)을 시너(204)로 채우는 는 시너 분사 처리를 실시한다. 이때, 시너 분사 처리는 반도체 기판(201)을 회전시키면서 시너를 분사하는 방식으로 실시하거나, 시너를 분사한 후 반도체 기판(201)을 회선시키는 방식으로 실시한다. 한편, 기판(201)으로 분사되는 시너의 양은 기판의 크기(8inch 또는 12inch)나 홀(203)의 밀도나 사이즈에 따른 전체 면적에 따라 0.5ml 내지 5mL 범위에서 조절하며, 기판(201)은 0.1 내지 2초 동안 500 내지 4000rpm의 속도로 회전시킨다.
도 2c 및 도 3을 참조하면, 층간 절연막(202) 상부에 반사 방지막(205)을 형성한다. 반사 방지막(205)은 시너 표면 처리에 의해 층간 절연막(202)의 전체 표면이 시너로 적셔진 상태에서 형성되므로, 반사 방지막 물질이 비아홀(도 2b의 203) 내부로 쉽게 침투하여 반사 방지막(205) 완전 매립(BARC Fullfill)이 가능해진다. 구체적으로 설명하면, 시너는 점성(Viscosity)이 매우 작기 때문에 비아홀 매립 특성이 우수하여 반사 방지막 물질이 분사되기 전에 비아홀이 시너로 매립된다. 이러한 상태에서 시너에 대해 높은 용해도를 가진 반사 방지막 물질이 분사되면, 기존의 방시에 비해 쉽게 반사 방지막 물질이 홀내부로 침투될 수 있다. 도 3을 참조하면, 상기의 방식으로 반사 방지막(205)이 비아홀(203)을 완전히 매립하면서 층간 절연막(202) 상부에서 균일한 두께로 형성된 것을 확인할 수 있다. 이로써, 비아홀의 밀도 차이에 상관없이 층간 절연막(202)의 전체 상부에서 반사 방지막(205)이 균일한 두께로 형성된다. 이때, 반사 방지막(205) 물질로는 분자량이 1000 내지 100000 사이인 물질을 사용하며 반사 방지막 물질 분사 시 기판(201)을 500 내지 4000rpm으로 회전시킨다.
도 2d를 참조하면, 반사 방지막(205)이 비아홀을 완전 매립하면서 균일한 두께로 형성된 상태에서, 포토레지스트(206)를 도포한 후 트렌치 노광(Trench Photo) 공정을 실시한다. 이때, 포토레지스트(206)는 반사 방지막(205)이 균일하게 형성된 상태에서 도포되므로, 비아홀의 밀도 차이에 상관없이 반사 방지막(205)의 전체 상부에서 균일한 두께로 도포된다. 따라서, 트렌치 노광 공정은 반사 방지막(205)이 균일하게 형성되고 포토레지스트(206)가 균일하게 도포된 상태에서 실시되므로, 반사율이 균일하게 유지되어 균일한 임계 치수의 트렌치 패턴(도시되지 않음)을 얻을 수 있다.
상술한 바와 같이, 본 발명은 홀 패턴 밀도에 상관없이 반사 방지막 물질을 비아홀에 완전 매립하면서 반사 방지막의 두께(BARC Thickness)를 균일하게 형성함으로써, 균일한 임계 치수의 트렌치를 미세하게 형성할 수 있어 공정의 신뢰성을 향상시킬 수 있다.
또한, 신규 장비에 대한 투자 없이 안정적으로 공정을 제어할 수 있기 때문에 비용을 감소시키면서 생산 수율을 향상시킬 수 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 반사 방지막 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 반도체 소자의 반사 방지막 형성 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101, 201 : 반도체 기판 102, 202 : 층간 절연막
103, 203 : 비아홀 104 : 폴리머
204 : 시너 105, 205 : 반사 방지막
106, 206 : 포토레지스트

Claims (11)

  1. 층간 절연막에 소정의 패턴으로 비아홀이 형성된 반도체 기판이 제공되는 단계;
    분자량이 500 내지 2000 사이인 저분자량 수용성 폴리머로 상기 비아홀을 매립하는 단계; 및
    상기 비아홀에 매립된 상기 저분자량 수용성 폴리머와 함께 상기 비아홀의 나머지 공간을 완전히 매립하면서 상기 층간 절연막 상부에 균일한 두께로 반사 방지막이 형성되는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.
  2. 제 1 항에 있어서,
    상기 저분자량 수용성 폴리머는 스핀 코팅 방식으로 도포된 후 스핀 드라이 방식에 의해 건조되어 상기 비아홀에 형성되는 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.
  3. 삭제
  4. 제 1 항에 있어서, 상기 저분자량 수용성 폴리머는
    후속 공정에서 코팅될 반사 방지막 물질과의 상호 혼합이 발생되는 것을 방지하는 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.
  5. 제1 항에 있어서,
    상기 저분자량 수용성 폴리머의 용매로는 순수 탈이온수, 메탄올, 에탄올(Ethanol), 이소프로패놀, 순수 알콜 또는 이들의 혼합액을 사용하는 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.
  6. 제2 항에 있어서,
    상기 스핀 코팅은 상기 반도체 기판을 500 내지 4000rpm으로 회전시키면서 실시하고, 상기 스핀 드라이는 상기 반도체 기판을 1 내지 5초 동안 2000 내지 6000rpm으로 회전시키면서 실시하는 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.
  7. 층간 절연막에 소정의 패턴으로 비아홀이 형성된 반도체 기판이 제공되는 단계;
    시너 분사 처리로 상기 층간 절연막의 전체 표면을 시너로 적시면서 상기 비아홀에 시너를 채우는 단계; 및
    상기 비아홀에 채워진 시너에 의해 상기 비아홀을 완전히 매립시키면서 상기 층간 절연막 상부에 균일한 두께로 반사 방지막이 형성되는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.
  8. 제 7 항에 있어서,
    상기 시너는 상기 반도체 기판의 크기 또는 상기 비아홀의 밀도나 사이즈에 따른 전체 면적에 따라 0.5ml 내지 5mL의 양이 분사되는 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.
  9. 제 7 항에 있어서,
    상기 시너 분사 처리 시 상기 반도체 기판을 0.1 내지 2초 동안 500 내지 4000rpm의 속도로 회전시키는 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.
  10. 제 1 항 또는 제 7 항에 있어서,
    상기 반사 방지막은 분자량이 1000 내지 100000 사이인 물질을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.
  11. 제 1 항 또는 제 7 항에 있어서,
    상기 반사 방지막은 상기 반도체 기판을 500 내지 4000rpm으로 회전시키면서 스핀 코팅 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.
KR10-2002-0081585A 2002-12-20 2002-12-20 반도체 소자의 반사 방지막 형성 방법 KR100530162B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0081585A KR100530162B1 (ko) 2002-12-20 2002-12-20 반도체 소자의 반사 방지막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0081585A KR100530162B1 (ko) 2002-12-20 2002-12-20 반도체 소자의 반사 방지막 형성 방법

Publications (2)

Publication Number Publication Date
KR20040055021A KR20040055021A (ko) 2004-06-26
KR100530162B1 true KR100530162B1 (ko) 2005-11-21

Family

ID=37347760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0081585A KR100530162B1 (ko) 2002-12-20 2002-12-20 반도체 소자의 반사 방지막 형성 방법

Country Status (1)

Country Link
KR (1) KR100530162B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365025B2 (en) 2006-02-06 2008-04-29 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics

Also Published As

Publication number Publication date
KR20040055021A (ko) 2004-06-26

Similar Documents

Publication Publication Date Title
US8486612B2 (en) Methods of forming intermediate semiconductor device structures using spin-on, photopatternable, interlayer dielectric materials
US7602066B2 (en) Method of filling structures for forming via-first dual damascene interconnects
US20050079705A1 (en) Process for producing semiconductor device and semiconductor device
US7749904B2 (en) Method of forming a dual damascene structure
JP6737991B2 (ja) オープンフィーチャ内に誘電体分離構造を作成するサブトラクティブ法
US7994050B2 (en) Method for forming dual damascene pattern
KR19990007191A (ko) 희생용 유동성 산화물을 이용하는 이중 다마신 법을 사용한 다층 동일 평면 금속/절연체 막 형성 방법
JP2014507795A (ja) 高度なパターン形成に必要な小型フィーチャのパターン形成プロセス
JP2005328065A (ja) デュアルダマシン配線の形成方法
CN101154586A (zh) 接触孔的制造方法
KR100349680B1 (ko) 듀얼 다마신 배선의 형성 방법
TWI220774B (en) Method for patterning low dielectric constant film and method for manufacturing dual damascene structure
KR20040056112A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100530162B1 (ko) 반도체 소자의 반사 방지막 형성 방법
US20040126705A1 (en) Pattern transfer in device fabrication
JP4002704B2 (ja) 半導体装置の製造方法
KR20070034294A (ko) 듀얼 다마신 공정을 이용한 비아홀 형성방법
US20170154812A1 (en) Enhanced via fill material and processing for dual damscene integration
KR20060113276A (ko) 듀얼 다마신 공정을 이용한 비아홀 형성방법
US9368396B1 (en) Gap fill treatment for via process
KR20050071034A (ko) 반도체 소자의 금속배선 제조 방법
KR20040035570A (ko) 매립 배선 구조의 제조 방법
KR20060127479A (ko) 반도체 소자의 미세패턴 형성방법
KR20070097657A (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee