KR100528693B1 - Fabricating method for low-temperature co-firing ceramic multi-layer substrate - Google Patents

Fabricating method for low-temperature co-firing ceramic multi-layer substrate Download PDF

Info

Publication number
KR100528693B1
KR100528693B1 KR10-2003-0006863A KR20030006863A KR100528693B1 KR 100528693 B1 KR100528693 B1 KR 100528693B1 KR 20030006863 A KR20030006863 A KR 20030006863A KR 100528693 B1 KR100528693 B1 KR 100528693B1
Authority
KR
South Korea
Prior art keywords
green
temperature
green tapes
tapes
firing
Prior art date
Application number
KR10-2003-0006863A
Other languages
Korean (ko)
Other versions
KR20040070684A (en
Inventor
백봉주
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0006863A priority Critical patent/KR100528693B1/en
Publication of KR20040070684A publication Critical patent/KR20040070684A/en
Application granted granted Critical
Publication of KR100528693B1 publication Critical patent/KR100528693B1/en

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/003Joining burned ceramic articles with other burned ceramic articles or other articles by heating by means of an interlayer consisting of a combination of materials selected from glass, or ceramic material with metals, metal oxides or metal salts
    • C04B37/005Joining burned ceramic articles with other burned ceramic articles or other articles by heating by means of an interlayer consisting of a combination of materials selected from glass, or ceramic material with metals, metal oxides or metal salts consisting of glass or ceramic material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00Layered products essentially comprising ceramics, e.g. refractory products
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards

Abstract

본 발명은 이종 재료를 사용하여 제조할 수 있도록 한 저온 동시소성 세라믹 다층기판의 제조방법에 관한 것이다. The present invention relates to a method for producing a low temperature cofired ceramic multilayer substrate which can be produced using a dissimilar material.

본 발명에 따른 저온 동시소성 세라믹 다층기판의 제조방법은 소성온도, 유전율 및 투자율이 서로 다른 다수개의 그린테잎들을 마련하는 단계와; 상기 그린테잎들 중 그 소성온도가 고온인 그린테잎들을 최상층 및 최상층에 위치하도록 상기 그린테잎들을 적층하여 합착하는 단계와; 상기 합착된 그린테잎들을 저온 동시소성하는 단계와; 상기 소성된 그린테잎들에서 상기 최상층 및 최하층에 위치하는 상기 소성온도가 고온인 그린테잎들을 제거하는 단계를 포함하는 것을 특징으로 한다.A method for manufacturing a low temperature cofired ceramic multilayer substrate according to the present invention comprises the steps of: preparing a plurality of green tapes having different firing temperatures, permittivity and permeability; Stacking and bonding the green tapes such that green tapes having a high firing temperature among the green tapes are positioned on a top layer and a top layer; Low temperature co-firing of the bonded green tapes; And removing green tapes having a high temperature at the firing temperature located at the uppermost layer and the lowermost layer from the fired green tapes.

Description

저온 동시소성 세라믹 다층기판의 제조방법{FABRICATING METHOD FOR LOW-TEMPERATURE CO-FIRING CERAMIC MULTI-LAYER SUBSTRATE}Manufacturing method of low temperature cofired ceramic multilayer board {FABRICATING METHOD FOR LOW-TEMPERATURE CO-FIRING CERAMIC MULTI-LAYER SUBSTRATE}

본 발명은 저온 동시소성 세라믹 다층기판의 제조방법에 관한 것으로, 특히 이종 재료로 제조할 수 있도록 한 저온 동시소성 세라믹 다층기판의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a low temperature cofired ceramic multilayer board, and more particularly, to a method for manufacturing a low temperature cofired ceramic multilayer board which can be made of different materials.

최근, 전자제품의 기능이 복잡화되고 각종 전자기기의 소형화 추세에 따라 전자기기를 구동하기 위한 회로들 역시 고집적화되어 가고 있다. 이에 따라, 전자제품에 적용되는 반도체소자 중 LSI(Large Scale Intergrated circuit : 대규모 집적회로소자)의 종류 및 수량 또한 증가하고 있다. 이러한 반도체 소자를 적용하기 위해 소자를 패키지화하는 방법 또한 복잡 다양화되는 추세이다. 이러한 추세에 부응하여 다수의 반도체 소자를 단일 기판 위에 동시에 패키징하는 멀티칩모듈(Mult-Chip Module : 이하 "MCM"이라 함) 기술을 이용하여 높은 집적도의 회로를 구성할 수 있다.Recently, as functions of electronic products are complicated and various electronic devices are miniaturized, circuits for driving electronic devices are also becoming highly integrated. Accordingly, the type and quantity of large scale integrated circuits (LSIs) among semiconductor devices applied to electronic products are also increasing. In order to apply such a semiconductor device, a method of packaging a device is also becoming complicated and diversified. In response to this trend, a high-integration circuit can be configured by using a multi-chip module (hereinafter, referred to as "MCM") technology for simultaneously packaging a plurality of semiconductor devices on a single substrate.

도 1 및 도 2는 종래 MCM 패키지의 제조공정을 나타내는 도면이다. 1 and 2 is a view showing a manufacturing process of a conventional MCM package.

도 1 및 도 2를 참조하면, MCM 패키지의 제조공정은 롤(12)에 감겨진 그린테이프를 미리 설정된 크기로 절단함으로써 시작된다.(S21 단계) 여기서, 그린테잎은 유리분말에 그 유리분말의 점도를 유지하는 결합제, 경화를 방지하도록 유연성을 제공하기 위한 가소제, 상기 결합제와 가소제를 용해시키기 위한 용매 및 그 외 다른 소량의 첨가제가 혼합된 슬러리를 건조한 다음, 그 슬러리를 테잎캐스팅방법으로 일정한 두께로 가공함으로써 형성되고 롤(12)에 감겨지게 된다. 1 and 2, the manufacturing process of the MCM package is started by cutting the green tape wound on the roll 12 to a predetermined size (step S21). Here, the green tape is applied to the glass powder of the glass powder. Binder to maintain viscosity, plasticizer to provide flexibility to prevent hardening, a solvent and a small amount of additives to dissolve the binder and the plasticizer is dried, and then the slurry is tape-cast to a certain thickness It is formed by processing into a roll and wound on the roll 12.

S21 단계에 의해 마련된 4 장의 그린테잎(13a 내지 13d)에는 기계적인 천공(punching)으로 다수의 비아홀(Via hole)(16)이 형성된다.(S22 단계) Four green tapes 13a to 13d prepared by the step S21 are formed with a plurality of via holes 16 by mechanical punching.

이어서, 비아홀(16) 내에는 도전성 페이스트(18)가 충진된 후, 충진된 페이스트(18)가 건조된다.(S23 단계) 비아홀(16) 내에 충진된 도전성물질(18)은 후공정에서 각 그린테잎(13a 내지 13d) 상에 형성되는 회로패턴(20)들 각각을 전기적으로 연결시키는 역할을 한다. Subsequently, after the conductive paste 18 is filled in the via hole 16, the filled paste 18 is dried. (Step S23) The conductive material 18 filled in the via hole 16 is formed in each green in a later process. It serves to electrically connect each of the circuit patterns 20 formed on the tapes 13a to 13d.

S23 단계에 의해 도전성물질이 비아홀(16) 내에 충진된 후, 각 그린테잎(13a 내지 13d) 상에는 스크린 프린트 방법 등을 이용하여 회로패턴(20)이 각각 형성된다.(S24 단계)After the conductive material is filled in the via hole 16 by the step S23, the circuit patterns 20 are formed on the green tapes 13a to 13d by using a screen printing method or the like (step S24).

S24 단계에 의해 회로패턴(20)이 각각 형성된 그린테잎들(13a 내지 13d) 중에 입/출력패드가 형성된 최저층의 그린테잎(13d) 상에 솔더레지스트물질이 코팅된다.(S25단계) 이 때, 솔더레지스트물질은 입/출력패드를 제외한 최저층의 그린테잎(13d) 전면에 코팅된다. The solder resist material is coated on the green tape 13d of the lowest layer in which the input / output pad is formed among the green tapes 13a to 13d on which the circuit pattern 20 is formed in step S24. The solder resist material is coated on the entire surface of the green tape 13d of the lowest layer excluding the input / output pads.

S25 단계에 의해 솔더레지스트가 코팅된 최저층의 그린테잎(13d) 위에 다른 그린테잎들(13a 내지 13c)이 정렬된다.(S26 단계)In operation S25, the other green tapes 13a to 13c are aligned on the green tape 13d of the lowest layer on which the solder resist is coated.

네 장의 그린테잎들(13a 내지 13d)이 S26 단계에 의해 적층형태로 정렬되면, 라미네이팅(laminating) 공정에 의해 네 장의 그린테잎들(13a 내지 13d)이 적층된 형태로 합착된다.(S27 단계)When the four green tapes 13a to 13d are aligned in a stacked form by the step S26, the four green tapes 13a to 13d are laminated by the laminating process (step S27).

S27 단계에 의해 합착된 그린테잎들(13a 내지 13d)은 소정의 열에 의해 동시소성(co-firing)된다.(S28 단계) S28 단계에 의해 동시소성된 그린테잎들(13a 내지 13d) 각각은 세라믹 기판 역할을 하게 되며, S28 단계에 의해 적층된 세라믹 기판들은 다수의 회로층을 가지는 회로 패키지(15)가 된다. The green tapes 13a to 13d joined by the step S27 are co-fired by a predetermined heat. (Step S28) Each of the green tapes 13a to 13d cofired by the step S28 is made of ceramic. Serving as a substrate, the ceramic substrates stacked by the step S28 becomes a circuit package 15 having a plurality of circuit layers.

S28 단계에 의해 마련된 패키지(15)의 상면에는 저항(R), 인덕터(L), 캐패시터(C) 등의 수동소자(Passive device) 및 트랜지스터(Transister), 집적회로칩(Integrated Circuit Chip: IC)와 같은 능동소자(2) 등이 실장된다.(S29단계) The upper surface of the package 15 prepared by the step S28 is a passive device such as a resistor (R), an inductor (L), a capacitor (C), a transistor (Transister), an integrated circuit chip (IC) An active element 2 or the like is mounted.

패키지(6)의 최상측 즉, 전면 상에는 보호층 역할을 하는 물질(5)이 전면코팅된다.(S30 단계)On top of the package 6, that is, on the front surface, a material 5 serving as a protective layer is coated on the entire surface (step S30).

마지막으로, 솔더 볼 리플로우(Solder Ball Reflow) 공정을 이용하여 솔더볼(3)들 각각을 패키지(10)의 저면에 위치한 입/출력 패드들 각각에 부착된다.(S31단계) Finally, each of the solder balls 3 is attached to each of the input / output pads located on the bottom of the package 10 by using a solder ball reflow process (step S31).

이 때, 필요에 따라서는 적층된 기판을 소성한 후에 기판 상의 전극패드를 도금하는 공정을 추가하여 MCM 패키지(10)를 형성한다. At this time, if necessary, after firing the laminated substrate, a process of plating an electrode pad on the substrate is added to form the MCM package 10.

이러한 MCM패키지는 도 3에 도시된 바와 같이 패키지의 배면에 위치하는 솔더볼(3)에 의해 인쇄회로보드(Printed Circuit Board : 이하 "PCB"라 한다)나 그와 다른 기판 상의 전극패드에 실장되는 볼 그리드 어레이(Ball Grid Array : 이하 "BGA"라 함)방식으로 제작된다. 이러한 MCM패키지용 기판재료로는 배선 밀도가 높고 열특성이 우수하며 주파수 특성이 우수한 세라믹스 재료가 사용되고 있다. 이러한 세라믹 기판의 예로는 알루미나 또는 저온 동시소성 세라믹 기판이 대표적이다. MCM패키지는 통상적으로 질화알루미늄(AlN), 알루미나(Al2O3), 또는 유리와 금속의 산화물을 이용하여 제작되는데 이 세라믹 기판의 열팽창 계수는 4~7ppm/℃정도가 된다. The MCM package is a ball mounted on an electrode pad on a printed circuit board (hereinafter referred to as "PCB") or another substrate by solder balls 3 positioned on the back side of the package as shown in FIG. It is manufactured in a grid array (hereinafter referred to as "BGA") method. As the substrate material for the MCM package, a ceramic material having a high wiring density, excellent thermal characteristics, and excellent frequency characteristics is used. Examples of such ceramic substrates are alumina or low temperature cofired ceramic substrates. The MCM package is typically manufactured using aluminum nitride (AlN), alumina (Al 2 O 3), or oxides of glass and metal, and the thermal expansion coefficient of this ceramic substrate is about 4 to 7 ppm / ° C.

그런데, 종래는 MCM패키지는 소성공정시 발생하는 세라믹 기판의 수축현상으로 인해 적층되는 기판의 미스매치(mismatch)의 문제점을 해소하고자 각 층에 해당하는 기판 재질이 서로 같은 것을 사용하여 왔다. 즉, 이종재료 기판을 사용하게 되면 그 기판을 구성하는 금속산화물 및 유리 성분의 조성 및 종류가 다르기 때문에 소성수축량이 서로 다르게 된다. 이러한 이종재료를 동시에 적층하여 소성하는 경우 소성 수축차이에 의한 미스매치(mismatch)에 의하여 기판의 휨현상이나 균열이 발생하게 된다. 그러나, 최근 이동통신 기기등 전자제품의 기능이 복잡화되고 경박단소화 및 집적화가 급속히 진행됨에 따라 이런 제품을 구성하는 부품이 초소화 및 복합 모듈화되고 있는 추세이다. 이에 따라, 단일 종류의 기판재료의 특성으로는 복합 부품 및 복합 모듈을 요구하는 시장의 요구를 달성하는 데 한계가 있다. 예를 들면, 단일 유전율의 기판특성으로는 높은 배선밀도의 회로 구성과 다양한 수동소자 부품(인덕터, 필터, 캐패시터, 저항 등)의 실장 등을 동시에 구현하는 데 한계가 있다. 즉, 고속배선을 위해서는 저유전율 특성을 가지는 기판재료를 써야하며, 고주파용 인덕터 및 저용량 캐패시터에는 저유전율 및 저유전손실 특성을 가지는 기판재료가 사용되어야 한다. 또한, 고용량 인덕터에는 고투자율 특성을 가지는 기판재료를 써야하며, 고용량 캐패시터 및 소형 플래너 필터(planar filter)에는 고유전율 및 저유전손실 특성을 가지는 기판재료가 사용되어야 한다. 그런데, 단일 종류의 기판재료로 제조된 MCM패키지는 패키지의 소형화를 위해 각 수동소자들을 내층화하여 다양한 수동소자들을 동시에 구현하기가 어려운 단점이 있다. However, in the related art, the MCM package has used the same substrate material for each layer in order to solve the problem of mismatch of substrates stacked due to shrinkage of the ceramic substrate generated during the firing process. That is, when the dissimilar material substrate is used, the amount of plastic shrinkage is different because the composition and type of the metal oxide and the glass component constituting the substrate are different. When the different materials are laminated and fired at the same time, warpage or cracking of the substrate may occur due to mismatch due to the plastic shrinkage difference. However, as the functions of electronic products such as mobile communication devices become more complicated and lighter, shorter and smaller, the components of these products are miniaturized and complex modular. Accordingly, the characteristics of a single kind of substrate material are limited in achieving the market demand for composite components and composite modules. For example, a single dielectric constant substrate has limitations in simultaneously implementing a high wiring density circuit configuration and mounting of various passive element components (inductors, filters, capacitors, resistors, etc.). That is, a substrate material having low dielectric constant should be used for high speed wiring, and a substrate material having low dielectric constant and low dielectric loss should be used for a high frequency inductor and a low capacitance capacitor. In addition, a substrate material having high permeability characteristics should be used for a high capacity inductor, and a substrate material having high dielectric constant and low dielectric loss characteristics should be used for a high capacity capacitor and a small planar filter. However, the MCM package made of a single type of substrate material has a disadvantage in that it is difficult to simultaneously implement various passive devices by layering each passive device for miniaturization of a package.

따라서, 본 발명의 목적은 이종 재료로 제조할 수 있도록 한 저온 동시소성 세라믹 다층기판의 제조방법을 제공하는 데 있다. Accordingly, it is an object of the present invention to provide a method for producing a low temperature cofired ceramic multilayer substrate which can be made of different materials.

상기 목적을 달성하기 위하여, 본 발명에 따른 저온 동시소성 세라믹 다층기판의 제조방법은 소성온도, 유전율 및 투자율이 서로 다른 그린테잎들을 마련하는 단계와; 상기 그린테잎들 중 그 소성온도가 고온인 그린테잎들을 최상층 및 최상층에 위치하도록 상기 그린테잎들을 적층하여 합착하는 단계와; 상기 합착된 그린테잎들을 저온 동시소성하는 단계와; 상기 소성된 그린테잎들에서 상기 최상층 및 최하층에 위치하는 상기 소성온도가 고온인 그린테잎을 제거하는 단계를 포함하는 것을 특징으로 한다.상기 저온 동시소성 세라믹 다층기판의 제조방법은 상기 소성온도가 고온인 그린테잎을 제외한 나머지 그린테잎들에 회로패턴을 형성하는 단계를 더 포함한다.상기 고온은 1500℃ 이상인 것을 특징으로 한다.상기 저온은 800℃ 이상 1000℃ 이하인 것을 특징으로 한다.상기 소성온도가 고온인 그린테잎을 제외한 나머지 그린테잎들은 적어도 2매 이상이며, 상기 2매 이상의 그린테잎들 중 적어도 어느 하나의 그린테잎은 그 재료가 나머지 그린테잎들의 재료와 다른 것을 특징으로 한다.상기 소성온도가 고온인 그린테잎은, 상기 합착된 그린테잎들을 저온 동시소성하는 단계에서 상기 합착된 그린테잎들이 면방향으로 수축되는 것을 방지한다.상기 저온 동시소성 세라믹 다층기판의 제조방법은 상기 소성온도가 고온인 그린테잎이 제거된 상기 나머지 그린테잎들의 외부 입/출력단자에 납구를 부착하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the method for manufacturing a low-temperature cofired ceramic multilayer substrate according to the present invention includes the steps of preparing green tapes having different firing temperatures, permittivity and permeability; Stacking and bonding the green tapes such that green tapes having a high firing temperature among the green tapes are positioned on a top layer and a top layer; Low temperature co-firing of the bonded green tapes; And removing the green tape having the high temperature of the firing temperature positioned at the uppermost layer and the lowest layer from the fired green tapes. The method of manufacturing the low temperature cofired ceramic multilayer substrate has a high firing temperature. And forming a circuit pattern on the remaining green tapes except for the green tape. The high temperature is 1500 ° C. or more. The low temperature is 800 ° C. or more and 1000 ° C. or less. The remaining green tapes except for the high temperature green tape are at least two sheets, and at least one of the two or more green tapes has a material different from that of the remaining green tapes. The green tape having a high temperature may include the bonded green tapes at the low temperature co-firing of the bonded green tapes. The method of manufacturing the low temperature cofired ceramic multilayer substrate includes attaching a solder ball to an external input / output terminal of the remaining green tapes from which the green tape having a high firing temperature is removed. It features.

삭제delete

삭제delete

삭제delete

삭제delete

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will be apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시 예를 도 4 내지 도 6을 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 4 to 6.

도 4는 본 발명의 실시 예에 따른 이종재료를 사용한 저온 동시소성 세라믹 다층기판의 제조방법을 단계적으로 나타낸 분해 사시도이다. 4 is an exploded perspective view illustrating a method of manufacturing a low-temperature cofired ceramic multilayer substrate using different materials according to an embodiment of the present invention.

도 4를 참조하면, 저온 동시소성 세라믹 다층기판의 제조공정은 롤에 감겨진 그린테이프를 미리 설정된 크기로 절단함으로써 시작된다.(S41 단계) 각각의 그린테잎(33a 내지 33d)은 소성되는 온도와 유전율 및 투자율특성 등이 각각 다르다. 여기서, 그린테잎은 유리분말에 그 유리분말의 점도를 유지하는 결합제, 경화를 방지하도록 유연성을 제공하기 위한 가소제, 상기 결합제와 가소제를 용해시키기 위한 용매 및 그 외 다른 소량의 첨가제가 혼합된 슬러리를 건조한 다음, 그 슬러리를 테잎캐스팅방법으로 일정한 두께로 가공함으로써 형성되고 롤에 감겨지게 된다. Referring to FIG. 4, the manufacturing process of the low-temperature cofired ceramic multilayer substrate is started by cutting the green tape wound on the roll to a predetermined size. (Step S41) Each green tape 33a to 33d has a temperature that is fired. The dielectric constant and permeability characteristics are different. Here, the green tape may be a binder containing a binder for maintaining the viscosity of the glass powder in a glass powder, a plasticizer for providing flexibility to prevent hardening, a solvent for dissolving the binder and the plasticizer, and other small amounts of additives. After drying, the slurry is formed by processing to a constant thickness with a tape casting method and wound on a roll.

S41 단계에 의해 마련된 고온소성 그린테잎(33d)를 제외한 3 장의 그린테잎(33a 내지 33c)에는 기계적인 천공(punching)으로 다수의 비아홀(Via hole)이 형성된다.(S42 단계) In the three green tapes 33a to 33c except for the high-temperature fired green tape 33d provided by step S41, a plurality of via holes are formed by mechanical punching (step S42).

이어서, 비아홀 내에는 도전성 페이스트가 충진된 후, 충진된 페이스트가 건조된다.(S43 단계) 비아홀 내에 충진된 도전성물질은 후공정에서 각 그린테잎(33a 내지 33c) 상에 형성되는 회로패턴들 각각을 전기적으로 연결시키는 역할을 한다. 이 때, 도전성물질로는 Ag, Cu, Au 등이 일반적으로 사용된다.Subsequently, after the conductive paste is filled in the via hole, the filled paste is dried. (Step S43) The conductive material filled in the via hole is formed on each of the circuit patterns formed on the green tapes 33a to 33c in a later process. It serves to make electrical connections. At this time, Ag, Cu, Au and the like are generally used as the conductive material.

S43 단계에 의해 도전성물질이 비아홀 내에 충진된 후, 각 그린테잎(33a 내지 33c) 상에는 스크린 프린트 방법 등을 이용하여 회로패턴이 각각 형성된다.(S44 단계)After the conductive material is filled in the via hole by the step S43, circuit patterns are formed on the green tapes 33a to 33c by using a screen printing method or the like.

S44 단계에 의해 회로패턴이 각각 형성된 그린테잎들(33a 내지 33c)이 정렬되고 최상층 및 최하층에는 고온소성(예를 들면, 1500℃ 이상)이 가능한 고온소성용 그린테잎들(33d)이 각각 적층된 후 라미네이팅(laminating) 공정에 의해 각 그린테잎들이 적층된 형태로 합착된다.(S45 단계) 일반적으로 Al2O3, ZrO, SiC, AlN, Mullite 등의 금속 산화물을 포함하는 그린테잎들이 고온소성용 그린테잎들(41)로 사용된다.The green tapes 33a to 33c each having the circuit pattern formed by the step S44 are aligned, and the hot-fired green tapes 33d capable of high-temperature firing (for example, 1500 ° C. or higher) are stacked on the uppermost layer and the lowermost layer, respectively. After the laminating process, the green tapes are laminated in a laminated form (step S45). Green tapes containing metal oxides such as Al 2 O 3 , ZrO, SiC, AlN, and Mullite are generally used for high temperature firing. Green tapes 41 are used.

S45 단계에서 정렬된 그린테잎들(33a 내지 33d)은 소정의 열에 의해 동시소성(co-firing)된다.(S46 단계) 즉, 약 800℃ 내지 1000℃ 의 저온에서 소성공정이 실시된다. 저온소성공정이 실시되면 최상층 및 최하층에 위치하는 고온소성용 그린테잎들(33d)이 소성수축이 일어나지 않게 된다. 이에 따라, 회로패턴이 각각 형성된 이종재료의 그린테잎들(33a 내지 33c)은 면방향(예를 들면, X축 및 Y축)의 수축은 억제되고 두께방향(예를 들면, Z축)으로만 수축된다. The green tapes 33a to 33d aligned at step S45 are co-fired by a predetermined heat (step S46). That is, the firing process is performed at a low temperature of about 800 ° C to 1000 ° C. When the low temperature firing process is performed, the plastic shrinkage of the high temperature firing green tapes 33d positioned in the uppermost layer and the lowermost layer does not occur. Accordingly, the green tapes 33a to 33c of the dissimilar material in which the circuit pattern is formed are suppressed in the plane direction (for example, the X axis and the Y axis) and are restricted only in the thickness direction (for example, the Z axis). Contraction.

적층된 그린테잎들(33a 내지 33d)이 소성되면, 최상층 및 최하층에 적층된 고온소성용 그린테잎들(33d)을 제거한다.(S47 단계) 이 때, 고온소성용 그린테잎(33d)들은 수세 등의 공정을 통해 제거될 수 있다. S47 단계에 의해 동시소성된 이종재료의 그린테잎들(33a 내지 33c) 각각은 회로기판 역할을 하게 되며 이러한 다수의 회로층을 가지는 회로 패키지(35)가 된다. When the stacked green tapes 33a to 33d are fired, the high-temperature fired green tapes 33d stacked on the top and bottom layers are removed (step S47). At this time, the hot-fired green tapes 33d are washed with water. It can be removed through a process such as. Each of the green tapes 33a to 33c of the dissimilar material simultaneously fired by the step S47 serves as a circuit board and becomes a circuit package 35 having a plurality of such circuit layers.

S47 단계에 의해 최상층 및 최하층의 그린테잎들(33d)이 제거되면 회로패턴이 각각 형성된 그린테잎들(33a 내지 33c) 중에 외부입/출력패드가 형성된 최저층의 그린테잎(33a) 상에 입/출력패드를 제외한 최저층의 그린테잎(33a) 전면에 솔더레지스트가 코팅된다. 그리고 패키지(35)의 최상측 즉, 전면 상에는 보호층 역할을 하는 물질(5)이 전면코팅된다. 마지막으로, 솔더 볼 리플로우(Solder Ball Reflow) 공정을 이용하여 솔더볼(3)들 각각을 패키지(35)의 저면에 위치한 입/출력 패드들 각각에 부착된다.(S48 단계) When the green tapes 33d of the uppermost layer and the lower layer are removed by the step S47, the input / output on the green tape 33a of the lowest layer on which the external input / output pad is formed among the green tapes 33a to 33c on which the circuit pattern is formed, respectively. Solder resist is coated on the entire surface of the green tape 33a of the lowest layer except for the pad. The top surface of the package 35, that is, the front surface, is coated with a material 5 serving as a protective layer. Finally, each of the solder balls 3 is attached to each of the input / output pads located at the bottom of the package 35 using a solder ball reflow process (step S48).

이 때, 필요에 따라서는 적층된 기판을 소성한 후에 기판 상의 전극패드를 도금하는 공정을 추가하여 이종재료 저온 동시소성 세라믹 다층기판 패키지(30)를 형성한다. 또한, 본 발명의 실시 예에 따른 이종재료 저온 동시소성 세라믹 다층기판 제조방법을 통해 제작된 MCM 패키지(30)는 기판용 그린테잎을 네 장 구비하였으나, 제조하고자 하는 회로구성에 따라 MCM 패키지는 다수의 기판용 그린테잎을 적층하여 형성될 수 있다. 더욱이, 본 발명의 실시 예에 따른 제조방법을 통해 제작된 MCM 패키지(30)는 도 5에 도시된 바와 같이 제조하고자 하는 회로구성에 따라 각 층 용도별로 상이한 재료특성을 가지는 그린테잎들을 적층하여 다양한 수동소자들을 내장함으로써 고집적, 경박단소화된 복합모듈을 제작할 수 있게 된다. 즉, 한 층에는 고밀도 배선 및 저손실선로를 위해 저유전상수 및 저유전손실특성을 갖는 기판을 적층하고, 다른 층에는 캐패시터와 필터를 위한 고유전상수 및 저유전손실특성을 갖는 기판을 적층할 수 있게 된다. 그 하층에는 고용량인덕터를 구현하기 위한 고투자율특성을 갖는 기판을 적층할 수도 있다.At this time, if necessary, after firing the stacked substrates, a process of plating the electrode pads on the substrate is added to form a dissimilar material low temperature cofired ceramic multilayer substrate package 30. In addition, the MCM package 30 manufactured by the method for manufacturing a heterogeneous low-temperature cofired ceramic multilayer substrate according to an embodiment of the present invention has four green tapes for the substrate, but the MCM package has a large number according to the circuit configuration to be manufactured. It can be formed by stacking the green tape for the substrate. In addition, the MCM package 30 manufactured through the manufacturing method according to an embodiment of the present invention is laminated by stacking green tapes having different material properties for each layer depending on the circuit configuration to be manufactured as shown in FIG. By incorporating passive elements, it is possible to manufacture highly integrated, light and small composite modules. That is, one layer may have a substrate having low dielectric constant and low dielectric loss characteristics for high density wiring and a low loss line, and another layer may have a substrate having high dielectric constant and low dielectric loss characteristics for capacitors and filters. . In the lower layer, a substrate having a high permeability characteristic for implementing a high capacitance inductor may be stacked.

도 6은 본 발명의 실시예에 따른 이종재료 저온동시소성 세라믹 다층기판 제조방법을 통해 제작된 MCM패키지(30)가 PCB 상에 실장된 모습을 단면으로 나타낸 도면이다.FIG. 6 is a cross-sectional view illustrating a state in which the MCM package 30 fabricated by dissimilar material low temperature co-fired ceramic multilayer substrate manufacturing method according to an embodiment of the present invention is mounted on a PCB.

도 6을 참조하면, 본 발명의 실시예에 따른 이종재료로 구성된 MCM패키지(30)는 PCB 기판의 외부전극 패턴과 MCM패키지(30)의 외부입/출력 패드 상에 실장된 솔더볼(3)에 의해 PCB 기판과 전기적으로 연결된다. Referring to FIG. 6, the MCM package 30 composed of dissimilar materials according to an exemplary embodiment of the present invention may be formed on the solder ball 3 mounted on the external electrode pattern of the PCB substrate and the external input / output pads of the MCM package 30. Is electrically connected to the PCB substrate.

상술한 바와 같이, 본 발명의 실시예에 따른 저온 동시소성 세라믹 다층기판의 제조방법은 적층된 이종재료로 구성된 다층 세라믹 기판의 최상층 및 최하층에 고온 소성용 기판을 적층함으로써 저온 동시소성이 실시될 때 기판의 두께방향으로만 소성수축이 일어나게 한다. 이에 의해, 본 발명의 실시예에 따른 멀티 칩 모듈 제조방법으로 제작된 멀티 칩 모듈은 이종재료로 구성된 다층 세라믹 기판의 면방향 수축이 일어나지 않는 무수축소결방법을 적용함으로써 다양한 수동소자를 내장할 수 있게 된다. 그결과, 본 발명의 실시예에 따른 멀티 칩 모듈 제조방법은 복합 부품의 초소형화 및 복합 모듈화를 가능케한다.As described above, the method for manufacturing a low temperature cofired ceramic multilayer board according to an embodiment of the present invention is carried out when the low temperature cofired is performed by laminating a high temperature firing substrate on the uppermost layer and the lowermost layer of a multilayer ceramic substrate composed of laminated dissimilar materials. Plastic shrinkage occurs only in the thickness direction of the substrate. As a result, the multi-chip module manufactured by the multi-chip module manufacturing method according to the embodiment of the present invention can incorporate various passive devices by applying a shrinkage-free sintering method that does not occur in a planar shrinkage of a multilayer ceramic substrate composed of dissimilar materials. Will be. As a result, the multi-chip module manufacturing method according to the embodiment of the present invention enables the miniaturization and complex modularization of the composite component.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다. Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 통상적인 멀티 칩 모듈 패키지의 제조 공정을 알기 쉽게 나타내는 분해 사시도. 1 is an exploded perspective view clearly showing a manufacturing process of a conventional multi-chip module package.

도 2는 도 1에 도시된 멀티 칩 모듈 패키지의 제조 공정을 단계적으로 나타내는 흐름도. FIG. 2 is a flowchart illustrating a manufacturing process of the multi-chip module package illustrated in FIG. 1 in stages.

도 3은 도 1에 도시된 멀티 칩 모듈 패키지가 인쇄회로기판 상에 실장된 것을 나타내는 단면도. 3 is a cross-sectional view showing that the multi-chip module package shown in FIG. 1 is mounted on a printed circuit board.

도 4는 본 발명의 실시 예에 따른 이종재료를 사용한 저온 동시소성 세라믹 다층기판의 제조공정을 알기 쉽게 나타내는 분해 사시도이다.4 is an exploded perspective view clearly showing a manufacturing process of a low-temperature cofired ceramic multilayer substrate using a dissimilar material according to an embodiment of the present invention.

도 5는 도 4에 도시된 저온 동시소성 다층기판을 나타내는 단면도이다. FIG. 5 is a cross-sectional view illustrating the low temperature co-fired multilayer substrate shown in FIG. 4.

도 6은 도 4에 도시된 저온 동시소성 세라믹 다층기판이 인쇄회로기판 상에 실장된 것을 나타내는 단면도이다. FIG. 6 is a cross-sectional view illustrating the low temperature co-fired ceramic multilayer substrate illustrated in FIG. 4 mounted on a printed circuit board.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1 : 솔더 레지스트 2 : 집적 회로와 수동소자1: solder resist 2: integrated circuit and passive device

3 : 솔더볼 5 : 코팅재3: solder ball 5: coating material

10,30 : 멀티 칩 모듈 패키지 12 : 그린테잎롤10,30: multi-chip module package 12: green tape roll

13a,13b,13c,13d,13e,33a,33b,33c,33d : 그린테잎13a, 13b, 13c, 13d, 13e, 33a, 33b, 33c, 33d: green tape

16 : 비아홀 18 : 도전성물질16: via hole 18: conductive material

20 : 전극패턴 35 : 세라믹 다층기판20: electrode pattern 35: ceramic multilayer substrate

51 : 인쇄회로기판 54 : 전극패드51: printed circuit board 54: electrode pad

Claims (7)

소성온도, 유전율 및 투자율이 서로 다른 그린테잎들을 마련하는 단계와;Preparing green tapes having different firing temperatures, permittivity and permeability; 상기 그린테잎들 중 그 소성온도가 고온인 그린테잎들을 최상층 및 최상층에 위치하도록 상기 그린테잎들을 적층하여 합착하는 단계와;Stacking and bonding the green tapes such that green tapes having a high firing temperature among the green tapes are positioned on a top layer and a top layer; 상기 합착된 그린테잎들을 저온 동시소성하는 단계와;Low temperature co-firing of the bonded green tapes; 상기 소성된 그린테잎들에서 상기 최상층 및 최하층에 위치하는 상기 소성온도가 고온인 그린테잎을 제거하는 단계를 포함하는 것을 특징으로 하는 저온 동시소성 세라믹 다층기판의 제조방법.And removing the green tape having the high temperature of the firing temperature located in the uppermost layer and the lowermost layer from the fired green tapes. 제 1 항에 있어서,The method of claim 1, 상기 소성온도가 고온인 그린테잎을 제외한 나머지 그린테잎들에 회로패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 저온 동시소성 세라믹 다층기판의 제조방법.And forming a circuit pattern on the remaining green tapes other than the green tape having the high firing temperature. 제 1 항에 있어서,The method of claim 1, 상기 고온은 1500℃ 이상인 것을 특징으로 하는 저온 동시소성 세라믹 다층기판의 제조방법.The high temperature is 1500 ℃ or more method for producing a low-temperature cofired ceramic multilayer board, characterized in that. 제 1 항에 있어서,The method of claim 1, 상기 저온은 800℃ 이상 1000℃ 이하인 것을 특징으로 하는 저온 동시소성 세라믹 다층기판의 제조방법.The low temperature is 800 ℃ ℃ 1000 ℃ low temperature co-fired ceramic multilayer substrate manufacturing method characterized in that. 제 1 항에 있어서,The method of claim 1, 상기 소성온도가 고온인 그린테잎을 제외한 나머지 그린테잎들은 적어도 2매 이상이며,The remaining green tape is at least two sheets except for the green tape having a high firing temperature. 상기 2매 이상의 그린테잎들 중 적어도 어느 하나의 그린테잎은 그 재료가 나머지 그린테잎들의 재료와 다른 것을 특징으로 하는 저온 동시소성 세라믹 다층기판의 제조방법.At least one of the two or more green tapes has a material different from that of the remaining green tapes. 제 1 항에 있어서,The method of claim 1, 상기 소성온도가 고온인 그린테잎은,Green tape having a high temperature of firing, 상기 합착된 그린테잎들을 저온 동시소성하는 단계에서 상기 합착된 그린테잎들이 면방향으로 수축되는 것을 방지하는 것을 특징으로 하는 저온 동시소성 세라믹 다층기판의 제조방법.The method of manufacturing a low-temperature co-fired ceramic multilayer board, characterized in that to prevent the bonded green tapes shrink in the plane direction in the step of co-fired the green tapes at low temperature. 제 1 항에 있어서,The method of claim 1, 상기 소성온도가 고온인 그린테잎이 제거된 상기 나머지 그린테잎들의 외부 입/출력단자에 납구를 부착하는 단계를 더 포함하는 것을 특징으로 하는 저온 동시소성 세라믹 다층기판의 제조방법.And attaching a solder ball to the external input / output terminals of the remaining green tapes from which the green tape having a high firing temperature is removed.
KR10-2003-0006863A 2003-02-04 2003-02-04 Fabricating method for low-temperature co-firing ceramic multi-layer substrate KR100528693B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0006863A KR100528693B1 (en) 2003-02-04 2003-02-04 Fabricating method for low-temperature co-firing ceramic multi-layer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0006863A KR100528693B1 (en) 2003-02-04 2003-02-04 Fabricating method for low-temperature co-firing ceramic multi-layer substrate

Publications (2)

Publication Number Publication Date
KR20040070684A KR20040070684A (en) 2004-08-11
KR100528693B1 true KR100528693B1 (en) 2005-11-16

Family

ID=37358912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0006863A KR100528693B1 (en) 2003-02-04 2003-02-04 Fabricating method for low-temperature co-firing ceramic multi-layer substrate

Country Status (1)

Country Link
KR (1) KR100528693B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674843B1 (en) * 2005-03-15 2007-01-26 삼성전기주식회사 Method for manufacturing LTCC substrate having minimized deimension change, and LTCC substrate thus obtained

Also Published As

Publication number Publication date
KR20040070684A (en) 2004-08-11

Similar Documents

Publication Publication Date Title
KR100790694B1 (en) Method of manufacturing a ltcc board with embedded capacitors
US20160150649A1 (en) Integrated passive module, semiconductor device and manufacturing method thereof
US20020050316A1 (en) Multilayer ceramic substrate, method for manufacturing the same, and electronic device
JP2006140537A (en) Wiring substrate and method of producing the same
KR100447032B1 (en) Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
US6781484B2 (en) SAW filter module capable of being easily miniaturized
KR100790695B1 (en) Method of manufacturing the ceramics board for electronic element package
EP1158844B1 (en) Laminated ceramic electronic component, production method therefor, and electronic device
KR100528693B1 (en) Fabricating method for low-temperature co-firing ceramic multi-layer substrate
JP2001320168A (en) Wiring board and its manufacturing method, and electronic device using it
KR100970659B1 (en) Multilayer substrate for high reliability
KR100661639B1 (en) Low temperature cofired ceramic module package fuctioning as surface mounted device and method of producing the same
KR100956212B1 (en) Manufacturing method of multi-layer substrate
KR100289959B1 (en) Manufacturing method of embedded capacitor of low temperature simultaneous firing ceramic
KR101382706B1 (en) Stack-type semiconductor package
KR100772460B1 (en) Integrated Passive Device Chip and Process of The Same
JPH08148595A (en) Semiconductor device
KR100515679B1 (en) Low-temperature co-firing ceramic meterials
US8697491B2 (en) Semiconductor package and method of fabricating the same
JP2001143527A (en) Conductive paste and ceramic wiring substrate using the same
KR100481216B1 (en) Ball Grid Array Package And Method Of Fabricating The Same
KR100916075B1 (en) Method for Fabricating Multi Layer Ceramic Substrate
JP2004247699A (en) Wiring board
KR100592998B1 (en) A trimming method of embedded elements in a low temperature cofired ceramic module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee